[go: up one dir, main page]

CN102185108A - 一种半导体存储器结构及其控制方法 - Google Patents

一种半导体存储器结构及其控制方法 Download PDF

Info

Publication number
CN102185108A
CN102185108A CN2011101198590A CN201110119859A CN102185108A CN 102185108 A CN102185108 A CN 102185108A CN 2011101198590 A CN2011101198590 A CN 2011101198590A CN 201110119859 A CN201110119859 A CN 201110119859A CN 102185108 A CN102185108 A CN 102185108A
Authority
CN
China
Prior art keywords
semiconductor memory
voltage
memory structure
field effect
applying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101198590A
Other languages
English (en)
Inventor
王鹏飞
孙清清
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN2011101198590A priority Critical patent/CN102185108A/zh
Priority to PCT/CN2011/001353 priority patent/WO2012151725A1/zh
Publication of CN102185108A publication Critical patent/CN102185108A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明属于半导体非挥发性存储器技术领域,具体为一种半导体存储器结构及其控制方法。本发明的半导体存储器结构包括一个用于存储信息的存储单元和一个连接存储单元的隧穿场效应晶体管。隧穿场效应晶体管用来进行对所述的半导体存储器控制，比如擦写操作和读操作。由多个所述的半导体存储器结构组成一个半导体存储器阵列。本发明的控制方法包括复位、置位、读取步骤。隧穿场效应晶体管中垂直的栅控二极管结构不仅可以满足对阻变存储器和相变存储器进行写入的大电流要求，而且可以提高存储器件阵列的密度，也适于半导体存储器芯片的制造，而且，其控制方法及控制电路也较为简单。

Description

一种半导体存储器结构及其控制方法
技术领域
本发明属于半导体非挥发性存储器技术领域, 具体涉及一种半导体存储器结构及其控制方法，特别涉及一种采用自对准工艺的半导体存储器结构及其控制方法。
背景技术
随着微电子技术的不断发展，集成电路芯片的发展基本上遵循摩尔定律，即半导体芯片的集成度以每18个月翻一番的速度增长，这使得集成电路的设计朝着片上系统集成（SOC）的方向发展，而实现SOC的一个关键技术就是低功耗、高密度、存取速度快的片上存储器的集成。如今的集成电路器件技术已经处于30纳米左右，但是传统浮栅（Flash）存储器由于耦合比和电压较高等问题，很难缩小到30纳米以下，因此新型的非挥发性存储器的开发成为了当前研究的热点。相变存储器和阻变存储器都可以作为新型的存储器。
相变存储器（phase change memory）是利用硫族化合物在晶态和非晶态时的巨大导电性差异来存储数据的。相变硫族化合物在由无定形相转向结晶相时会表现出可逆的相变现象，在无定形相时，材料是高度无序的状态，不存在结晶体的网格结构。在此种状态下，材料具有高阻抗和高反射率。相反地，在结晶相，材料具有规律的晶体结构，具有低阻抗和低反射率。相变存储器利用的就是两相间的阻抗差。由电流注入产生的剧烈的热量可以引发材料的相变。相变后的材料性质由注入的电流、电压及操作时间决定。图1为一个典型的相变存储器单元的剖面图，如图1所示，一层硫族化合物层100夹在顶端电极105与底端电极101之间，底端电极101延伸出的加热电阻102接触硫族化合物层100。电流注入加热电阻102与硫族化合物层100的连接点后产生的焦耳热引起相变，在晶体结构硫族化合物层100中产生了无定形相的区域103，区域104为结晶向的区域，由于反射率的差异，无定形相区域103呈现如蘑菇菌盖的形状。图2为一个相变存储器单元的概要等效电路图，如图2所示，相变存储器单元106包含1个晶体管107和一个相变元件108，晶体管107的一个源极/漏极（S/D）接地，且晶体管107的另一S/D与相变元件108的一端连接。晶体管107的栅极与栅极电压VG连接。相变元件108的另一端与位线电压VBL连接。要存取相变元件108中的储存的数据时，电压VG施加于晶体管107，且开启晶体管107，且位线电压VBL施加于相变元件108，使得一读取电流经过相变元件108及晶体管107。基于输出电流的大小，储存在相变元件120的数据得以被读取。与传统的Flash浮栅存储器相比，相变存储器具有更快的写入和擦除速度和更好的缩放比例。
阻变存储器的信息读写是依靠读取或者改变阻变材料的电阻来实现的。图3为一个阻变存储器的基本结构示意图。如图3所示，在上电极109和下电极111之间，设置有电阻转变存储层110。上电极109和下电极111通常使用Pt和Ti等化学性质较稳定的金属材料，电阻转变存储层110通常为TiO2、ZrO、Cu2O和SrTiO3等二元或三元金属氧化物。电阻转变存储层110的电阻值在外加电压作用下可以具有两种不用的状态，即高阻态和低阻态，其可以分别用来表征“0”和 “1”两种状态。在不同外加电压的作用下，阻变存储器的电阻值在高阻态和低阻态之间可以实现可逆转换，以此来实现信息存储的功能。在阻变存储器的读写操作中，一般定义高阻态存储一位二进制信息0，低阻态存储一位二进制信息1。由于阻变材料的初始阻态为高阻态，因此将向信息位写入1的操作（对应阻变材料由高阻态转为低阻态）定义为写入操作，而向信息位写入0的操作（对应阻变材料由低阻态转为高阻态）定义为擦除操作。器件写入操作，一般需要在顶电极和底电极之间施加大约1-5V的短电压脉冲，并设置适当的最大电流限制，以避免阻变材料由高阻态转向低阻态的过程中由于电流突然增大数个量级而导致器件失效。器件的擦除操作，一般需要施加与写入电压同向或反向的大约0.5-1V的短电压脉冲。用于写入和擦除的电压脉冲宽度从数十纳秒到上百微秒不等，视具体的阻变材料特性而定。擦除电压宽度一般大于写入脉冲宽度。器件存储信息的读取可以通过施加0.2V左右的小电压并检测相应的电流大小实现。由于材料本身的电阻率与材料的尺度无关，因此理论上阻变存储器的存储性能并不会随着器件尺寸的缩小而退化。这就决定了阻变存储器潜在的集成能力远远高于当前主流的Flash浮栅存储器。另一方面，阻变存储器的器件结构简单，可以非常容易地实现与现有的CMOS生产工艺的集成。
但是相变存储器和阻变存储器都需要较大的擦写电流，因此需要特殊的阵列存取器件对其进行擦写。
发明内容
本发明的目的在于提出一种半导体存储器结构，该半导体存储器结构可以采用特殊的阵列存取器件来进行对半导体存储器读、写等的操作。
为达到本发明的上述目的，本发明提出了一种半导体存储器结构，所述半导体存储器结构包括一个电阻可变的存储单元和一个用于对半导体存储器进行操作的隧穿场效应晶体管结构；其中，所述的隧穿场效应晶体管包括一个源极、一个漏极、一个低掺杂沟道区和一个栅极；所述隧穿场效应晶体管的栅极与多条字线中的任意一条相连接，其源极与多条源线中的任意一条相连接，其可变电阻的两端分别连至位线和所述隧穿场效应晶体管的漏极。
对这种半导体存储器结构的进行控制的方法包括复位、置位、读取三个步骤。
对所述的半导体存储器结构的复位步骤为：对与所述半导体存储器相连的源线施加第一个电压；对与所述半导体存储器结构相连的字线施加第二个电压；对与所述半导体存储器结构相连的位线施加第三个电压；由此使所述半导体存储器结构中隧穿场效应晶体管的p-n结二极管被正向偏置，该半导体存储器结构被重置，其阻值变大。
进一步地，所述第一个电压的范围为 0.1 V到 4 V；所述第二个电压的范围为 -1 V到 1 V；所述第三个电压的范围为 0 V到 3 V。
对所述的半导体存储器结构的置位步骤为：对与所述半导体存储器结构相连的源线施加第四个电压；对与所述半导体存储器结构相连的字线施加第五个电压；对与所述半导体存储器结构相连的位线施加第六个电压；由此使所述半导体存储器结构被置位，其阻值变小。
进一步地，所述第四个电压的范围为 0 V到 -3 V；所述第五个电压的范围为 0 V到 10 V；所述第六个电压的范围为 0.1 V到 3 V。
对所述的半导体存储器结构的读取步骤为：对与所述半导体存储器结构相连的源线施加第七个电压；对与所述半导体存储器结构相连的字线施加第八个电压；对与所述半导体存储器结构相连的位线施加第九个电压；由此，基于输出电流的大小，存储在半导体存储器结构中的数据被选中读取。
进一步地，所述第七个电压的范围为 0 V到 -3 V；所述第八个电压的范围为 0 V到 10 V；所述第九个电压的范围为 0.1 V到 2 V。
进一步地，本发明提出的半导体存储器结构中的隧穿场效应晶体管的漏区处于一个垂直于水平表面的平台结构的顶部，该平台结构采用的是半导体衬底材料，所述的源极处于所述平台结构底部向外延伸的衬底内，所述的低掺杂沟道区处于所述漏极与源极之间，所述的栅极将该平台结构的低掺杂区以下的部位覆盖以控制通过沟道区域的源极与漏极之间的电流大小。所述的半导体衬底为单晶硅、多晶硅或者绝缘体上的硅(SOI)。所述的栅极叠层包括至少一个导电层和一个将所述导电层与所述半导体衬底隔离的绝缘层，所述的导电层为多晶硅、无定形硅、钨金属、氮化钛、氮化钽或者金属硅化物，所述的绝缘层为SiO2、HfO2、HfSiO、HfSiON、SiON或Al2O3，或者它们之中几种的混合物。
所述的栅极导电层环绕在垂直的低掺杂沟道区周围形成边墙结构，而电阻可变的存储器单元由相变材料构成或者阻变材料构成。
由本发明所提出的器件结构，还可以组成一种半导体存储器结构的阵列。这种半导体存储器结构的阵列的控制方法，可以先对半导体存储器阵列中的多个存储器进行复位，再对其中的个别存储器进行置位。
本发明所述的半导体存储器结构的控制方法采用隧穿场效应晶体管进行对半导体存储器结构的擦写、读等操作，隧穿场效应晶体管中垂直的栅控二极管结构不仅可以满足对阻变存储器和相变存储器进行写入的大电流要求，而且可以提高存储器件阵列的密度，非常适用于半导体存储器芯片的制造，而且，其控制方法及控制电路也较为简单。
附图说明
图1为一个典型的相变存储器单元的剖面图。
图2为一个相变存储器单元的概要等效电路图。
图3为一个典型的阻变存储器单元的剖面图。
图4为本发明提供的一种半导体存储器结构实施例的俯视图。
图5为本发明提供的一种半导体存储器结构实施例的截面图。
图6为本发明提供的一种半导体存储器结构实施例的等效电路图。
图7为本发明提供的一个半导体存储器结构阵列控制方法实施例进行复位的等效电路图。
图8为本发明提供的一个半导体存储器阵列控制方法实施例进行置位的等效电路图。
图9为本发明提供的一个半导体存储器阵列控制方法实施例进行读取的等效电路图。
具体实施方式
下面将参照附图对本发明的一个示例性实施方式作详细说明。在图中，为了方便说明，放大了或缩小了层和区域的厚度，所示大小并不代表实际尺寸。参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。例如刻蚀得到的曲线通常具有弯曲或圆润的特点，但在本发明实施例中，均以矩形表示，图中的表示是示意性的，但这不应该被认为是限制本发明的范围。同时在下面的描述中，所使用的术语晶片和衬底可以理解为包括正在工艺加工中的半导体晶片，可能包括在其上所制备的其它薄膜层。
如图4为本发明所提供的一种半导体存储器结构的控制方法的俯视图，图5为本发明所提供的一种半导体存储器结构的截面图。如图4和图5，所示200为提供的半导体衬底；所示201为n型离子掺杂区域；所示202为SiO2栅介质；所示203为高k材料栅介质；所示204为栅极导电层比如为TiN 或者TaN，栅极导电层204环绕在垂直的沟道周围形成边墙结构；所示205为多晶硅；所示202、203、204和205构成隧穿场效应晶体管的栅极，而且，该栅极覆盖器件的沟道且所述沟道与该隧穿场效应晶体管所处的衬底表面垂直；所示206为p型离子掺杂区域；所示208为由SiO2、Si3N4或者它们之间相混合的绝缘材料构成的绝缘层；所示208为由相变材料或者阻变材料构成的用于存储电荷的存储单元；所示209为与存储单元208相连的金属电极，可以为TiN、Ti、Ta、或者TaN。隧穿场效应晶体管的栅极可以控制通过存储器单元208的电流，而实现对存储器单元208的读写操作。
图6为本发明提供的一种半导体存储器结构控制方法的等效电路图。如图6所示，位线BL与金属电极209相连接，字线WL与所述隧穿场效应晶体管的栅极相连接，源线SL与所述隧穿场效应晶体管的源极或者漏极相连接。
由多个如图5所示的半导体存储器可以构成一个半导体存储器阵列，如图7、图8和图9分别为对一个半导体存储器阵列进行复位、置位和读取的等效电路图。
具体的说，对半导体存储器阵列进行复位的步骤如图7：
对源线SL1和SL2全部施加电压2V；
对字线WL1、WL2、WL3和WL4全部施加电压0V；
对位线BL1施加电压0V，对位线BL2施加电压2V。
由于SL2= BL2=2V，因此与BL2相连的存储器中没有电流经过，而BL1=0V< SL1=0V，因此与BL1相连的隧穿场效应晶体管的p-n被正向偏置，有电流经过，与BL1相连的存储器被选中复位，其电阻变大。
对半导体存储器阵列进行置位的步骤如图8：
对源线SL1和SL2全部施加电压0V；
对字线WL1、WL3和WL4全部施加电压0V，对字线WL2施加电压3V；
对位线BL1施加电压1V，对位线BL2施加电压0V。
由于WL2=3V> SL1=0V，图8中301中所示的隧穿场效应晶体管的p-n被反向偏置，301中所示的存储器被选中置位，其阻值变小。
对半导体存储器阵列进行读取的步骤如图9：
对源线SL1和SL2全部施加电压0V；
对字线WL1、WL3和WL4全部施加电压0V，对字线WL2施加电压3V；
对位线BL1和位线BL2施加电压0.5V。
基于电流的大小，图9中302中所示的存储单元中储存的数据得以被读取。为防止置位操作，读取步骤中施加在位线WL的电压应比置位步骤中施加在位线WL的电压低。
如上所述，在不偏离本发明精神和范围的情况下，还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实例。

Claims (10)

1.一种半导体存储器结构，其特征在于：包括一个电阻可变的存储单元和一个用于对半导体存储器进行操作的隧穿场效应晶体管结构；
其中，所述的隧穿场效应晶体管包括一个源极、一个漏极、一个低掺杂沟道区和一个栅极；
所述隧穿场效应晶体管的栅极与多条字线中的任意一条相连接，其源极与多条源线中的任意一条相连接，其可变电阻的两端分别连至位线和所述隧穿场效应晶体管的漏极。
2.根据权利要求1所述的半导体存储器结构，其特征在于:所述的隧穿场效应晶体管的漏区处于一个垂直于水平表面的平台结构的顶部，该平台结构采用的是半导体衬底材料，所述的源极处于所述平台结构底部向外延伸的衬底内，所述的低掺杂沟道区处于所述漏极与源极之间，所述的栅极将该平台结构的低掺杂区以下的部位覆盖以控制通过沟道区域的源极与漏极之间的电流大小。
3.根据权利要求1或2所述的半导体存储器结构，其特征在于:所述的半导体衬底为单晶硅、多晶硅或者绝缘体上的硅；所述的栅极叠层包括至少一个导电层和一个将所述导电层与所述半导体衬底隔离的绝缘层，所述的导电层为多晶硅、无定形硅、钨金属、氮化钛、氮化钽或者金属硅化物，所述的绝缘层为SiO2、HfO2、HfSiO、HfSiON、SiON或Al2O3，或者它们之中几种的混合物。
4.根据权利要求1或2所述的半导体存储器结构，其特征在于:所述的栅极导电层环绕在垂直的低掺杂沟道区周围形成边墙结构；所述的电阻可变的存储器单元由相变材料构成或者阻变材料构成。
5.如权利要求1—4之一所述的半导体存储器结构的控制方法，包括复位、置位、读取操作；其特征在于： 
对所述的复位操作步骤如下：
对与所述半导体存储器结构相连的源线施加第一个电压；
对与所述半导体存储器结构相连的字线施加第二个电压；
对与所述半导体存储器结构相连的位线施加第三个电压；
由此使所述半导体存储器结构中隧穿场效应晶体管的p-n结二极管被正向偏置，该半导体存储器结构被重置，其阻值变大；
对所述的置位操作步骤如下：
对与所述半导体存储器结构相连的源线施加第四个电压；
对与所述半导体存储器结构相连的字线施加第五个电压；
对与所述半导体存储器结构相连的位线施加第六个电压；
由此使所述半导体存储器结构被置位，其阻值变小；
对所述的读取操作步骤如下：
对与所述半导体存储器结构相连的源线施加第七个电压；
对与所述半导体存储器结构相连的字线施加第八个电压；
对与所述半导体存储器结构相连的位线施加第九个电压；
由此，基于输出电流的大小，存储在所述半导体存储器中的数据被读取。
6.根据权利要求5所述的控制方法，其特征在于，所述第一个电压的范围为0.1 V到4 V；所述第二个电压的范围为 -1 V到 1 V；所述第三个电压的范围为 0 V到 -3 V。
7.根据权利要求5所述的控制方法，其特征在于，所述第四个电压的范围为0 V到 -3 V；所述第五个电压的范围为 0 V到 10 V；所述第六个电压的范围为0.1 V到3 V。
8.根据权利要求5所述的控制方法，其特征在于，所述第七个电压的范围为 0 V到 -3 V；所述第八个电压的范围为 0 V到 10 V；所述第九个电压的范围为 0.1 V到2 V。
9.一种半导体存储器结构的阵列，其特征在于由权利要求1—4之一所述的半导体存储器结构组成。
10.如权利要求9所述的半导体存储器结构的阵列的控制方法，其特征在于，先对半导体存储器阵列中的多个存储器进行复位，再对其中的个别存储器进行置位。
CN2011101198590A 2011-05-10 2011-05-10 一种半导体存储器结构及其控制方法 Pending CN102185108A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2011101198590A CN102185108A (zh) 2011-05-10 2011-05-10 一种半导体存储器结构及其控制方法
PCT/CN2011/001353 WO2012151725A1 (zh) 2011-05-10 2011-08-15 一种半导体存储器结构及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011101198590A CN102185108A (zh) 2011-05-10 2011-05-10 一种半导体存储器结构及其控制方法

Publications (1)

Publication Number Publication Date
CN102185108A true CN102185108A (zh) 2011-09-14

Family

ID=44571237

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101198590A Pending CN102185108A (zh) 2011-05-10 2011-05-10 一种半导体存储器结构及其控制方法

Country Status (2)

Country Link
CN (1) CN102185108A (zh)
WO (1) WO2012151725A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104037322A (zh) * 2013-03-07 2014-09-10 华邦电子股份有限公司 电阻式存储器及其存储单元
CN114171080A (zh) * 2021-11-17 2022-03-11 北京大学 嵌入式半导体随机存取存储器结构及其控制方法
WO2023087804A1 (zh) * 2021-11-17 2023-05-25 北京大学 一种嵌入式半导体随机存取存储器结构及其控制方法
WO2024041049A1 (en) * 2022-08-23 2024-02-29 International Business Machines Corporation Back side phase change memory

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101777572A (zh) * 2010-01-21 2010-07-14 复旦大学 一种半导体存储器结构及其控制方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7880160B2 (en) * 2006-05-22 2011-02-01 Qimonda Ag Memory using tunneling field effect transistors
US20090034355A1 (en) * 2007-07-30 2009-02-05 Qimonda Ag Integrated circuit including memory cells with tunnel fet as selection transistor
CN101777570A (zh) * 2009-12-30 2010-07-14 复旦大学 一种采用自对准工艺的半导体存储器结构及其制造方法
CN101807596A (zh) * 2010-01-21 2010-08-18 复旦大学 一种自对准半导体存储器结构及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101777572A (zh) * 2010-01-21 2010-07-14 复旦大学 一种半导体存储器结构及其控制方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104037322A (zh) * 2013-03-07 2014-09-10 华邦电子股份有限公司 电阻式存储器及其存储单元
CN114171080A (zh) * 2021-11-17 2022-03-11 北京大学 嵌入式半导体随机存取存储器结构及其控制方法
WO2023087804A1 (zh) * 2021-11-17 2023-05-25 北京大学 一种嵌入式半导体随机存取存储器结构及其控制方法
US12402323B2 (en) 2021-11-17 2025-08-26 Peking University Embedded semiconductor random access memory structure and control method therefor
WO2024041049A1 (en) * 2022-08-23 2024-02-29 International Business Machines Corporation Back side phase change memory

Also Published As

Publication number Publication date
WO2012151725A1 (zh) 2012-11-15

Similar Documents

Publication Publication Date Title
US10784311B2 (en) Three-dimensional semiconductor memory devices
US10608048B2 (en) Select device for memory cell applications
US7382647B1 (en) Rectifying element for a crosspoint based memory array architecture
US9129887B2 (en) Resistor structure for a non-volatile memory device and method
US8947908B2 (en) Hetero-switching layer in a RRAM device and method
US8659933B2 (en) Hereto resistive switching material layer in RRAM device and method
US9520561B1 (en) Controlling on-state current for two-terminal memory
US9208873B2 (en) Non-volatile storage system biasing conditions for standby and first read
US9165933B2 (en) Vertical bit line TFT decoder for high voltage operation
US9105468B2 (en) Vertical bit line wide band gap TFT decoder
CN100524875C (zh) 具有两种电阻材料层的非易失性存储器件
US20160141334A1 (en) Monolithic three dimensional memory arrays with staggered vertical bit line select transistors and methods therfor
KR100738070B1 (ko) 한 개의 저항체와 한 개의 트랜지스터를 지닌 비휘발성메모리 소자
CN101685828A (zh) 半导体存储装置
CN107045884A (zh) 非易失性存储器单元
CN101777572A (zh) 一种半导体存储器结构及其控制方法
US8284597B2 (en) Diode memory
US20140003122A1 (en) Semiconductor memory structure and control method thereof
CN102185108A (zh) 一种半导体存储器结构及其控制方法
US8971088B1 (en) Multi-level cell operation using zinc oxide switching material in non-volatile memory device
CN101807596A (zh) 一种自对准半导体存储器结构及其制造方法
US20080013373A1 (en) Methods of operating a non-volatile memory device
CN101800236B (zh) 一种半导体存储器结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110914