TWI715891B

TWI715891B - 半導體裝置結構的形成方法

Info

Publication number: TWI715891B
Application number: TW107142055A
Authority: TW
Inventors: 張智杭; 王乙翕; 劉人豪
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2017-11-29
Filing date: 2018-11-26
Publication date: 2021-01-11
Also published as: CN109928358A; TW201936481A; DE102018122241B4; US20230365402A1; US11174156B2; US20200223689A1; US11772963B2; US20190161344A1; CN109928358B; US12258265B2; US10626010B2; US20220063993A1; KR102260234B1; US20250187907A1; DE102018122241A1; KR20190063425A

Abstract

一種半導體裝置結構的形成方法。上述方法包括：接收一第一晶圓，上述第一晶圓具有複數個預定的晶粒區。上述方法亦包括：在上述第一晶圓中形成一第一凹部，其中上述第一凹部在實質上平行於上述預定的晶粒區中的一個的一第一邊緣的方向延伸。上述方法還包括：接收一第二晶圓。此外，上述方法包括：在形成上述第一凹部之後，將上述第一晶圓與上述第二晶圓接合並加熱。

Description

半導體裝置結構的形成方法

本發明實施例是關於半導體裝置的製程，特別是關於半導體裝置結構的形成方法。

半導體積體電路(integrated circuit；IC)工業已歷經了快速成長。在積體電路的材料與設計的技術發展下，已產出數個世代的積體電路，每個世代均比其前一個世代具有較小且更複雜的電路。在積體電路革命的過程中，通常是隨著功能密度(例如：每單位晶片面積的互連的裝置數量)的增加而縮減幾何尺寸(例如：使用一製程所能形成的最小構件(或是線))。這樣的尺寸縮減的過程通常會藉由增加製造效率與降低關連的成本而獲得效益。

已發展出微機電系統(Micro-electro mechanical system；MEMS)裝置。微機電系統裝置包括的裝置是使用半導體技術製造，以形成機械及電子構件。上述微機電系統裝置可包括數個元件(例如：可移動的元件)，用以達成機械上的功能性。微機電系統的應用包括運動感測器(motion sensors)、壓力感測器(pressure sensors)、列印機噴嘴(printer nozzles)或其類似者。其他微機電系統的應用包括慣性感測器(inertial sensors)，例如用來測量線性加速度的加速計(accelerometers)與用來測量角速度的陀螺儀(gyroscopes)。還有，微機電系統的應用可延伸至例如可移動的鏡子等光學的應用以及例如可移動的鏡子及例如射頻開關(radio frequency switch)或其類似者等的射頻(radio frequency；RF)應用。

然而，這樣的發展亦會增加所加工及製造的積體電路的複雜度。例如，在製造微機電系統裝置的過程中的一接合製程會變得較難以施行。因此，以愈來愈小的尺寸來形成可靠的半導體裝置，會是個挑戰。

一實施例是關於一種半導體裝置結構的形成方法。上述半導體裝置結構的形成方法包括：接收一第一晶圓，上述第一晶圓具有複數個預定的晶粒區；在上述第一晶圓中形成一第一凹部，其中上述第一凹部在實質上平行於上述些預定的晶粒區中的一個的一第一邊緣的方向延伸；接收一第二晶圓；以及在形成上述第一凹部之後，將上述第一晶圓與上述第二晶圓接合並加熱。

另一實施例是關於一種半導體裝置結構的形成方法。上述半導體裝置結構的形成方法包括：接收一第一晶圓，上述第一晶圓具有複數個預定的晶粒區，其中上述預定的晶粒區是藉由複數個預定分割線而被彼此隔開；在上述預定分割線的一些中形成複數個凹部；接收一第二晶圓；以及在形成上述凹部之後，將上述第一晶圓與上述第二晶圓接合並加熱。

又另一實施例是關於一種半導體裝置結構的形成方法。上述半導體裝置結構的形成方法包括：接收一第一晶圓；在上述第一晶圓中形成一凹部，以圍繞上述第一晶圓的一區域；接收一第二晶圓；以及在形成上述凹部之後，將上述第一晶圓與上述第二晶圓接合並加熱。

要瞭解的是，以下的揭露內容提供許多不同的實施例或範例以實施本發明實施例的不同構件。以下的揭露內容敘述各個構件及其排列方式的特定實施例或範例，以簡化本發明實施例的說明。當然，這些特定的範例並非用以限定。例如，元件的尺寸並非受限於所揭露的範圍或值，但可能依存於製程條件及/或裝置所需求的性質。此外，若是本發明實施例敘述了一第一構件形成於一第二構件之上或上方，即表示其可能包括上述第一構件與上述第二構件是直接接觸的實施例，亦可能包括了有附加構件形成於上述第一構件與上述第二構件之間，而使上述第一構件與第二構件可能未直接接觸的實施例。為了簡潔，可能以任意的比例繪示各種構件。此外，本發明實施例可能會在各種實施例重複使用相同的元件符號。這樣的重複是為了敘述上的簡化與明確，而非意指所討論的不同實施例及/或結構之間的關係。

此外，其與空間相關用詞。例如「在…下方」、「下方」、「較低的」、「上方」、「較高的」及類似的用詞，係為了便於描述圖示中一個元件或構件與另一個(些)元件或構件之間的關係。除了在圖式中繪示的方位外，這些空間相關用詞意欲包括使用中或操作中的裝置之不同方位。裝置可能被轉向不同方位(旋轉90度或其他方位)，則在此使用的空間相關詞也可依此相同解釋。

在此揭露一些實施例。可以在這些實施例中敘述的階段之前、過程中及/或之後提供附加的操作，且所敘述的一些操作可被取代、裁減或重新配置，作為不同的實施例。可在半導體裝置結構加上額外的構件。以下敘述的構件中的一些可被取代、裁減或重新配置，作為不同的實施例。雖然以一特定順序來施行複數個操作的方式來討論一些實施例，但是可以以另一個邏輯順序來施行這些操作。

本發明實施例提供半導體裝置結構的形成方法。上述半導體裝置結構可以是一封裝結構。在一些實施例中，上述封裝結構包括被封裝於其內的微機電系統(micro-electro mechanical system；MEMS)裝置或奈機電系統(nano-electro mechanical system；NEMS)裝置。在一些實施例中，上述半導體裝置結構的形成，包括將二或多個晶圓堆疊。可經由一接合製程，將上述晶圓堆疊。在一些實施例中，上述接合製程包括一共晶接合製程。

第1A至1F圖是根據一些實施例之用以形成一半導體裝置結構的製程的各種階段的剖面圖。如第1A圖所示，接收或形成一晶圓10。晶圓10包括一基座100。基座100是用來支持或承載後續形成的元件。在一些實施例中，基座100是以一半導體材料、一介電材料、一或多個其他適當材料或上述之組合形成，或包括一半導體材料、一介電材料、一或多個其他適當材料或上述之組合。在一些實施例中，晶圓10是一半導體晶圓，例如為一矽晶圓。在一些其他的實施例中，晶圓10是一介電質晶圓，例如為一玻璃晶圓。在一些實施例中，無任何電晶體形成及/或提供在晶圓10中。

第2圖是根據一些實施例之用以形成一半導體裝置結構的製程的一中間階段的俯視圖。在一些實施例中，第2圖顯示第1A圖所示的晶圓10的一部分的俯視圖。在一些實施例中，如第1A與2圖所示，晶圓10具有多個預定的晶粒區DA。預定的晶粒區DA是藉由多個預定的切割線SC而被彼此隔開。在一些實施例中，將會沿著預定的切割線SC而切割晶圓10，以將這些晶粒區分離而成為多個半導體晶粒(或半導體晶片)。

然後，根據某些實施例，如第1A圖所示，在晶圓10的基座100的一個表面上形成一凹部102。在一些實施例中，凹部102未完全穿透基座100。在一些實施例中，使用一或多道光學微影製程與一或多道蝕刻製程而形成凹部102。在一些實施例中，是藉由從基座100的一表面蝕刻晶圓10而形成凹部102。

然而，本發明實施例具有許多變化及/或修飾。在一些其他實施例中，是使用例如一離子束、一電子束、一雷射光束、一電漿束或上述之組合等的一能量束來形成凹部102。在一些實施例中，是使用一機械鑽鑿製程(mechanical drilling process)、一蝕刻製程、一能量束鑽鑿製程(energy beam drilling process)、一或多道可應用的其他製程或上述之組合來形成凹部102。

在一些實施例中，第2圖顯示凹部102的位置及/或分布。在一些實施例中，凹部102是在一方向D₁ 延伸，方向D₁ 實質上平行於預定的晶粒區DA中的一個的一邊緣E₁ 。在一些實施例中，形成多個凹部102。在一些實施例中，凹部102中的一個是在一方向D₂ 延伸，方向D₂ 實質上平行於預定的晶粒區DA中的一個的一邊緣E₂ 。在一些實施例中，這些凹部102是彼此分離而未彼此連接。在一些實施例中，沿著方向D₁ 延伸的凹部102與沿著方向D₂ 延伸的凹部102是在相同的蝕刻製程中形成。可同時形成這些凹部102。

然後，將示於第1A圖的結構的上邊翻轉為朝下，如關於一些實施例的第1B圖所示。

在一些實施例中，在基座100中形成多個開口104。然後，如關於一些實施例的第1C圖所示，在基座100的上方形成一材料層106。材料層106可延伸於開口104的側壁上與底部上。在一些實施例中，是將材料層106作為一蝕刻停止層使用。材料層106是以氮化矽、碳化矽、氧氮化矽、一或多個其他適當材料或上述之組合形成，或包括氮化矽、碳化矽、氧氮化矽、一或多個其他適當材料或上述之組合。

在一些實施例中，形成一犧牲材料(未繪示)，以填充開口104。上述犧牲材料可以以氧化矽或另一適當的材料形成。然後，在材料層106及上述犧牲材料的上方，形成一半導體層108。如第1C圖所示，關於一些實施例，是將半導體層108形成在基座100的凹部102的相反表面上。半導體層108可以以多晶矽、單晶矽、一或多個其他適當材料或上述之組合形成，或包括多晶矽、單晶矽、一或多個其他適當材料或上述之組合。

然後，如關於一些實施例的第1C圖所示，在半導體層108的上方，形成一接合結構110。在一些實施例中，接合結構110是以一半導體材料、一金屬材料或上述之組合形成，或包括一半導體材料、一金屬材料或上述之組合。例如，接合結構110是以鍺形成或包括鍺。

然後，如關於一些實施例的第1C圖所示，在半導體層108中形成多個開口112。可使用一或多道光學微影製程及一或多道蝕刻製程，來將半導體層108圖形化。其結果，形成了開口112。開口112可穿透半導體層108以暴露出其下的上述犧牲層。使用開口112以定義即將形成的可移動的元件。

然後，如關於一些實施例的第1C圖所示，使用一或多道蝕刻製程以完全或局部移除上述犧牲層。在上述蝕刻製程之後，原本被上述犧牲層支持的一些部分的半導體層108則成為懸掛的狀態。移除下方的犧牲層而使這些部分的半導體層108變成可移動。其結果，形成了可移動的元件109。可移動的元件109是作為微機電系統裝置及/或奈機電系統裝置中的重要構件。

然而，本發明實施例並不限於此，可以對本發明實施例進行許多變化及/或修飾。在一些其他實施例中，是使用不同的製程流程來形成上述微機電系統裝置及/或奈機電系統裝置。在另外的其他實施例中，晶圓10未包括微機電系統裝置。

如關於一些實施例的第1D圖所示，接收或形成一晶圓20。在一些實施例中，晶圓20是一半導體晶圓，具有形成於其內的多個電晶體。晶圓20可包括多個互補式金屬—氧化物—半導體(CMOS)裝置並稱其為互補式金屬—氧化物—半導體晶圓。在一些實施例中，晶圓20包括一半導體基底200與形成於半導體基底200的上方的一互連結構202。

在一些實施例中，半導體基底200是一塊體的(bulk)半導體基底。例如，半導體基底200包括矽或例如鍺等的其他元素半導體材料。在一些其他實施例中，半導體基底200包括一化合物半導體。上述化合物半導體可包括碳化矽、砷化鎵、砷化銦、磷化銦、其他適當的化合物半導體或上述之組合。在一些實施例中，半導體基底200包括一絕緣物上覆半導體(semiconductor-on-insulator；SOI)基底。上述絕緣物上覆半導體基底可使用氧離子佈植隔離(separation by implantation of oxygen；SIMOX)製程、一晶圓接合製程、其他可應用的方法或上述之組合來製造。

在一些實施例中，在半導體基底200中形成複數個隔離構件(未繪示)，以定義並隔離形成在半導體基底200中的各種裝置元件(未繪示)。上述隔離構件包括例如淺溝槽隔離(shallow trench isolation；STI)構件或矽的局部氧化(local oxidation of silicon；LOCOS)構件。

在一些實施例中，在半導體基底200中及/或上形成各種裝置元件。可形成於半導體基底200中的上述各種裝置元件的例子可包括電晶體(例如：金屬—氧化物—半導體場效電晶體(metal oxide semiconductor field effect transistors；MOSFET)、互補式金屬—氧化物—半導體(complementary metal oxide semiconductor；CMOS) 場效電晶體、雙極性接面電晶體(bipolar junction transistors；BJT)、高電壓電晶體(high-voltage transistors)、高頻電晶體、P通道場效電晶體(p-channel field effect transistors；PFETs)及/或N通道場效電晶體(n-channel field effect transistors；NFETs)等等)、二極體、其他適當的元件或上述之組合。施行各種製程以形成上述各種裝置元件，例如：沉積、佈植、光學微影、退火、平坦化、一或多道其他可應用的製程或上述之組合。

在一些實施例中，互連結構202包括多個介電層與多個導體構件。上述介電層可以是以含碳的氧化矽、氧化矽、磷矽玻璃(Phospho-Silicate Glass；PSG)、硼矽玻璃(Boro-Silicate Glass；BSG)、硼磷矽玻璃(Boron-Doped Phospho-Silicate Glass；BPSG)、摻氟的矽玻璃(fluorinated silicate glass；FSG)、多孔介電材料、其他適當的低介電常數介電材料、一或多個其他適當材料或上述之組合形成，或包括含碳的氧化矽、氧化矽、磷矽玻璃、硼矽玻璃、硼磷矽玻璃、摻氟的矽玻璃、多孔介電材料、其他適當的低介電常數介電材料、一或多個其他適當材料或上述之組合。

在一些實施例中，上述導體構件可包括導體接頭(conductive contacts)、導線及/或導體通路(conductive vias)。上述導體構件可以以銅、鋁、鎢、鈦、鈷、金、鉑、一或多個其他適當材料或上述之組合形成，或包括銅、鋁、鎢、鈦、鈷、金、鉑、一或多個其他適當材料或上述之組合。上述介電層與上述導體構件的形成可包括多道沉積製程、圖形化製程及平坦化製程。在半導體基底200中及/或上的上述裝置元件將會經由互連結構202中的上述導體構件的一些而互連。

如第1D圖所示，關於一些實施例，是在晶圓20的表面中或上形成複數個接合結構204。接合結構204是用來與晶圓10上的接合結構110進行接合。因此，可以經由接合結構110與204而將晶圓10與20接合在一起。在一些實施例中，接合結構204是以一半導體材料、一金屬材料、一或多個其他適當材料或上述之組合形成，或包括一半導體材料、一金屬材料、一或多個其他適當材料或上述之組合。例如，接合結構204是以鋁形成或包括鋁。在一些實施例中，接合結構204是以鋁─銅合金形成。

如第1D圖所示，關於一些實施例，將示於第1C圖的結構的上邊翻轉為朝下，並準備好使其與晶圓20接合。在接合晶圓10與20之前，施行一對準操作。其結果，晶圓10的每個接合結構110是實質上與晶圓20的接合結構204中與其對應的一個對準。

如第1E圖所示，關於一些實施例，經由接合結構110與204而將晶圓10與20接合在一起。在一些實施例中，是使用一共晶接合製程而將晶圓10與20接合。在一高溫下，使晶圓10與20彼此相抵而壓迫。在接合製程的過程中，將晶圓10與20加熱。在一些實施例中，將溫度提升至約攝氏350度至約攝氏450度的範圍。其結果，可以在已對準的接合結構110與接合結構204之間發生共晶接合，而使接合發生於晶圓10與20之間。

如前所述，在將晶圓10與20接合的過程中施加高溫。然而，由於晶圓10與20各自包括不同的材料與元件，而使晶圓10與20的熱膨脹彼此不同。即使在相同的晶圓，在一特定區域之由熱膨脹造成的偏移，會不同於在另一特定區域之由熱膨脹造成的偏移。例如，在晶圓的邊緣附近之由熱膨脹造成的偏移，是大於在晶圓的中心附近之由熱膨脹造成的偏移。熱膨脹的差異會在接合結構110與204之間造成不充分的對準。凹部102可用來減少或避免在接合製程的過程中的接合結構110與204之間的對不準的情況。

在未形成凹部102的情況中，會由於晶圓10與20之間的熱膨脹的差異，而使原本已彼此對準的接合結構110與204變得無法彼此對準至一足夠的程度。如果接合結構110與204未良好地彼此對準，則會對微機電系統裝置(或是奈機電系統裝置)與晶圓20中的半導體裝置之間的互連造成不良影響或損壞。

在一些實施例中，由於形成了凹部102，則避免或大幅減少了接合結構110與204之間的對不準的情形。凹部102可發揮作為一膨脹接面(expansion joint)或緩衝凹部的功能而將晶圓10的複數個局部區域中的熱膨脹隔離。例如，將在晶圓的邊緣附近之由熱膨脹造成的偏移，與在晶圓的中心附近之由熱膨脹造成的偏移予以隔離。由中心部位附近的熱膨脹造成的偏移不會累積至邊緣部位附近的偏移。

在未形成凹部102的一些情況中，晶圓10的中心附近的偏移被測定為約1µm，晶圓10的邊緣附近的偏移被測定為約5µm。在形成凹部102的一些實施例中，晶圓10的中心附近的偏移被測定為約6µm，晶圓10的邊緣附近的偏移被測定為約6µm而實質上與晶圓10的中心附近的偏移相同。由於有凹部102，在晶圓10的不同區域的熱膨脹為實質相同。因此，接合結構110與204之間的對準就變得較容易達成。大幅度地改善了上述半導體裝置結構的性能及可靠度。

然後，如關於一些實施例的第1F圖所示，沿著預定的切割線SC切割已接合的晶圓10與20。其結果，形成了多個半導體裝置結構(例如半導體裝置結構190A與190B)。

可以對本發明實施例進行許多變化及/或修飾。可以用各種手段來設計凹部102。

第3圖是根據一些實施例之用以形成一半導體裝置結構的製程的一中間階段的俯視圖。在一些實施例中，第3圖是顯示示於第1A圖的結構的俯視圖。在一些實施例中，凹部102沿著預定的切割線SC中的一個延伸。在一些實施例中，凹部102是形成在預定的切割線SC中的一或多個中。在一些實施例中，凹部102是連續式地圍繞預定的晶粒區DA中的一或多個。在一些實施例中，凹部102是沿著每個預定的晶粒區DA的邊緣而形成，而以晶粒為單位逐一隔離熱膨脹。

可以對本發明實施例進行許多變化及/或修飾。第4圖是根據一些實施例之用以形成一半導體裝置結構的製程的一中間階段的俯視圖。在一些實施例中，第4圖是顯示示於第1A圖的結構的俯視圖。在一些實施例中，形成多個凹部102。在一些實施例中，凹部102中的一個延伸而越過預定的晶粒區DA中的二個之間的預定的切割線SC中的一個。在一些實施例中，如第4圖所示，凹部102中的一(或多)個是比預定的晶粒區DA的邊緣的二倍還長。

可以對本發明實施例進行許多變化及/或修飾。第5圖是根據一些實施例之用以形成一半導體裝置結構的製程的一中間階段的俯視圖。在一些實施例中，第5圖是顯示示於第1A圖的結構的俯視圖。在一些實施例中，凹部102是連續式地圍繞預定的晶粒區DA中的二或更多個。如第5圖所示，至少有四個預定的晶粒區DA被凹部102所圍繞，將這四個預定的晶粒區DA的熱膨脹與位於晶圓10的其他區域的其他元件隔離。

可以對本發明實施例進行許多變化及/或修飾。第6圖是根據一些實施例之用以形成一半導體裝置結構的製程的一中間階段的俯視圖。在一些實施例中，第6圖是顯示示於第1A圖的結構的俯視圖。在一些實施例中，是形成複數個凹部102A與複數個凹部102B。在一些實施例中，凹部102A的每個或一些是相鄰於對應的凹部102B中的一個。在一些實施例中，凹部102A中的一個與凹部102B中的一個是形成在相同的預定的切割線SC中。在一些實施例中，可以以較佳的手段隔離局部的熱膨脹。在一些實施例中，是同時形成凹部102A與102B。可以在相同的蝕刻製程中形成凹部102A與102B。

可以對本發明實施例進行許多變化及/或修飾。第7圖是根據一些實施例之用以形成一半導體裝置結構的製程的一中間階段的俯視圖。在一些實施例中，第7圖是顯示示於第1A圖的結構的俯視圖。在一些實施例中，凹部102的俯視圖可具有各種形狀。例如，凹部102的俯視圖可具有矩形、圓形、橢圓形或是例如如第7圖所示等的其他適當的形狀。

在一些實施例中，在晶圓10形成上述緩衝凹部，將其用以隔離不同區域之間的局部性的熱膨脹。然而，可以對本發明實施例進行許多變化及/或修飾。在一些其他的實施例中，是在晶圓20形成上述緩衝凹部。

第8圖是根據一些實施例之用以形成一半導體裝置結構的製程的一中間階段的剖面圖。在一些實施例中，是在晶圓20的半導體基底200中，形成一凹部180。在一些實施例中，是在將晶圓10與20接合之前，形成凹部180。亦可將凹部180用來作為一緩衝凹部。凹部180的俯視圖可具有許多變化。例如，凹部180可具有相同會類似於示於第2、3、4、5或6圖的俯視圖。

可以對本發明實施例進行許多變化及/或修飾。第9圖是根據一些實施例之用以形成一半導體裝置結構的製程的一中間階段的剖面圖。在一些實施例中，是將凹部102與180分別形成在晶圓10與20中。

在一些實施例中，上述緩衝凹部是形成在預定的切割線SC中。然而，可以對本發明實施例進行許多變化及/或修飾。在一些實施例中，上述緩衝凹部中的一些是形成在上述晶粒區中的一些中。

第10A至10B圖是根據一些實施例之用以形成一半導體裝置結構的製程的各種階段的剖面圖。如第10A圖所示，是在晶粒區DA中形成凹部190。凹部190可用來作為緩衝凹部，以隔離局部的熱膨脹。

然後，根據一些實施例，沿著預定的切割線SC，對已接合的晶圓10與20進行切割。其結果，如關於一些實施例的第10B圖所示，形成半導體裝置結構190A與190B。在一些實施例中，如第10B圖所示，凹部190仍保留在半導體裝置結構190A與190B中。

在一些其他的實施例中，不僅僅形成凹部190，亦形成凹部102及/或180。

第11圖是根據一些實施例之用以形成一半導體裝置結構的製程的一中間階段的俯視圖。在一些實施例中，第11圖是顯示第10A或10B圖所示結構的俯視圖。在一些實施例中，凹部190是在實質上平行於預定的晶粒區DA一邊緣的方向延伸。在一些實施例中，凹部190延伸而越過預定的晶粒區DA中的一個。

可以對本發明實施例進行許多變化及/或修飾。第12圖是根據一些實施例之用以形成一半導體裝置結構的製程的一中間階段的俯視圖。在一些實施例中，第12圖是顯示第10A或10B圖所示結構的俯視圖。在一些實施例中，凹部190包括多個相互交叉的區段。在一些實施例中，凹部190的上述區段是在預定的晶粒區DA的中心相交。

可以對本發明實施例進行許多變化及/或修飾。第13圖是根據一些實施例之用以形成一半導體裝置結構的製程的一中間階段的俯視圖。在一些實施例中，凹部102與190都被形成。

可以對本發明實施例進行許多變化及/或修飾。第14圖是根據一些實施例之用以形成一半導體裝置結構的製程的一中間階段的剖面圖。在一些實施例中，凹部102穿透晶圓10的基座100。

可以對本發明實施例進行許多變化及/或修飾。第15圖是根據一些實施例之用以形成一半導體裝置結構的製程的一中間階段的剖面圖。在一些實施例中，在將晶圓10與20接合在一起之前，在晶圓20上形成上述微機電系統裝置。在一些實施例中，形成導體構件302與304，以在形成於晶圓20中的上述微機電系統裝置與半導體裝置之前形成電性連接。在一些實施例中，是經由晶圓20的接合結構204與晶圓10的接合結構110，將晶圓10與20接合在一起。

可以對本發明實施例進行許多變化及/或修飾。第16圖是根據一些實施例之用以形成一半導體裝置結構的製程的一中間階段的剖面圖。在一些實施例中，是經由晶圓20的接合結構204與形成在半導體層108上的接合結構110，將晶圓10與20接合在一起。

本發明實施例包括將二個晶圓接合，以形成半導體裝置結構。在與一第二晶圓接合之前，在一第一晶圓上形成一或多個緩衝凹部。由於上述緩衝凹部，在晶圓接合過程中的上述第一晶圓的不同區域的熱膨脹實質相同。因此，變得較容易達成即將接合的晶圓的接合結構之間的對準。顯著地改善了半導體裝置結構的效能及可靠度。

關於一些實施例，是提供一種半導體裝置結構的形成方法。上述方法包括：接收一第一晶圓，上述第一晶圓具有複數個預定的晶粒區。上述方法亦包括：在上述第一晶圓中形成一第一凹部，其中上述第一凹部在實質上平行於上述預定的晶粒區中的一個的一第一邊緣的方向延伸。上述方法還包括：接收一第二晶圓。此外，上述方法包括：在形成上述第一凹部之後，將上述第一晶圓與上述第二晶圓接合並加熱。在一實施例中，上述半導體裝置結構的形成方法更包括：在上述第一晶圓中形成一第二凹部，其中上述第二凹部沿著上述預定的晶粒區中的一個的一第二邊緣延伸。在一實施例中，上述第一凹部與上述第二凹部是在相同的蝕刻製程中形成。在一實施例中，上述第一凹部連續性地圍繞上述預定的晶粒區中的一個。在一實施例中，上述第一凹部延伸而越過上述預定的晶粒區中的二個之間的一預定切割線。在一實施例中，上述第一凹部連續性地圍繞上述預定的晶粒區中的二個或更多個。在一實施例中，上述半導體裝置結構的形成方法更包括：在上述第一晶圓中形成一第二凹部，其中上述第二凹部與上述第一凹部是位於相同的預定切割線中。在一實施例中，上述第一凹部是沿著上述第一晶圓的預定切割線延伸。在一實施例中，上述半導體裝置結構的形成方法更包括：在將上述第一晶圓與上述第二晶圓接合之前，在上述第一晶圓上形成複數個可移動的元件。在一實施例中，上述第一凹部延伸而越過上述預定的晶粒區中的一個。在一實施例中，上述第一晶圓與上述第二晶圓是經由一共晶接合製程(eutectic bonding process)而接合，且將上述第一晶圓與上述第二晶圓加熱至約攝氏350度至約攝氏450度的高溫。

關於一些實施例，是提供一種半導體裝置結構的形成方法。上述方法包括：接收一第一晶圓，上述第一晶圓具有複數個預定的晶粒區，其中上述預定的晶粒區是藉由複數個預定分割線而被彼此隔開。上述方法亦包括：在上述預定分割線的一些中形成複數個凹部。上述方法還包括：接收一第二晶圓。此外，上述方法包括：在形成上述凹部之後，將上述第一晶圓與上述第二晶圓接合並加熱。在一實施例中，上述凹部中的一個延伸而越過上述預定切割線中的一個。在一實施例中，上述第一晶圓未包括任何電晶體，上述第二晶圓是一互補式金屬—氧化物—半導體(CMOS)晶圓。在一實施例中，上述凹部中的一個連續性地圍繞上述預定的晶粒區中的二個或更多個。在一實施例中，上述半導體裝置結構的形成方法更包括：在將上述第一晶圓與上述第二晶圓接合之前，在上述第二晶圓上形成複數個可移動的元件。

關於一些實施例，是提供一種半導體裝置結構的形成方法。上述方法包括：接收一第一晶圓；在上述第一晶圓中形成一凹部，以圍繞上述第一晶圓的一區域。上述方法亦包括：接收一第二晶圓。上述方法還包括：在形成上述凹部之後，將上述第一晶圓與上述第二晶圓接合並加熱。在一實施例中，上述凹部中的一個延伸而越過上述第一晶圓的二個預定的晶粒區之間的一預定切割線。在一實施例中，上述第一晶圓具有一第一表面及與上述第一表面為相反面的一第二表面，上述第二表面面對上述第二晶圓，且上述凹部是藉由從上述第一表面對上述第一晶圓進行蝕刻而形成。在一實施例中，上述第一晶圓包括一基底，且上述凹部未完全穿透上述基底。

前述內文概述了許多實施例的特徵，使所屬技術領域中具有通常知識者可以從各個方面更佳地了解本發明實施例。所屬技術領域中具有通常知識者應可理解，且可輕易地以本發明實施例為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。所屬技術領域中具有通常知識者也應了解這些均等的結構並未背離本發明實施例的發明精神與範圍。在不背離本發明實施例的發明精神與範圍之前提下，可對本發明實施例進行各種改變、置換或修改。

110、20‧‧‧晶圓100‧‧‧基座102、102A、102B、180、190‧‧‧凹部104、112‧‧‧開口106‧‧‧材料層108‧‧‧半導體層109‧‧‧可移動的元件110、204‧‧‧接合結構112‧‧‧開口190A、190B‧‧‧半導體裝置結構200‧‧‧半導體基底202‧‧‧互連結構302、304‧‧‧導體構 D₁、D₂‧‧‧方向 DA‧‧‧預定的晶粒區 E₁、E₂‧‧‧邊緣 SC‧‧‧預定的切割線

根據以下的詳細說明並配合所附圖式做完整揭露。應注意的是，根據本產業的一般作業，圖示並未必按照比例繪製。事實上，可能任意的放大或縮小元件的尺寸，以做清楚的說明。第1A至1F圖是根據一些實施例之用以形成一半導體裝置結構的製程的各種階段的剖面圖。第2圖是根據一些實施例之用以形成一半導體裝置結構的製程的一中間階段的俯視圖。第3圖是根據一些實施例之用以形成一半導體裝置結構的製程的一中間階段的俯視圖。第4圖是根據一些實施例之用以形成一半導體裝置結構的製程的一中間階段的俯視圖。第5圖是根據一些實施例之用以形成一半導體裝置結構的製程的一中間階段的俯視圖。第6圖是根據一些實施例之用以形成一半導體裝置結構的製程的一中間階段的俯視圖。第7圖是根據一些實施例之用以形成一半導體裝置結構的製程的一中間階段的俯視圖。第8圖是根據一些實施例之用以形成一半導體裝置結構的製程的一中間階段的剖面圖。第9圖是根據一些實施例之用以形成一半導體裝置結構的製程的一中間階段的剖面圖。第10A至10B圖是根據一些實施例之用以形成一半導體裝置結構的製程的各種階段的剖面圖。第11圖是根據一些實施例之用以形成一半導體裝置結構的製程的一中間階段的俯視圖。第12圖是根據一些實施例之用以形成一半導體裝置結構的製程的一中間階段的俯視圖。第13圖是根據一些實施例之用以形成一半導體裝置結構的製程的一中間階段的俯視圖。第14圖是根據一些實施例之用以形成一半導體裝置結構的製程的一中間階段的剖面圖。第15圖是根據一些實施例之用以形成一半導體裝置結構的製程的一中間階段的剖面圖。第16圖是根據一些實施例之用以形成一半導體裝置結構的製程的一中間階段的剖面圖。

102‧‧‧凹部

D₁、D₂‧‧‧方向

DA‧‧‧預定的晶粒區

E₁、E₂‧‧‧邊緣

SC‧‧‧預定的切割線

Claims

一種半導體裝置結構的形成方法，包括：接收一第一晶圓，該第一晶圓具有複數個預定的晶粒區；在該第一晶圓的一上表面中形成一第一凹部，其中該第一凹部在實質上平行於該些預定的晶粒區中的一個的一第一邊緣的方向延伸並橫向地圍繞該些預定的晶粒區中的至少一個；接收一第二晶圓；以及在形成該第一凹部之後，將該第一晶圓與該第二晶圓接合並加熱，其中上述接合包括使該第一晶圓的一下表面與該第二晶圓的一上表面接觸。
如申請專利範圍第1項所述之半導體裝置結構的形成方法，其中該第一凹部延伸而越過該些預定的晶粒區中的二個之間的一預定切割線。
如申請專利範圍第1項所述之半導體裝置結構的形成方法，其中該第一凹部連續性地圍繞該些預定的晶粒區中的一個、二個或更多個。
如申請專利範圍第1至3項任一項所述之半導體裝置結構的形成方法，更包括在該第一晶圓中形成一第二凹部，其中該第二凹部與該第一凹部是位於相同的預定切割線中並橫向地間隔分離。
如申請專利範圍第1至3項任一項所述之半導體裝置結構的形成方法，其中該第一凹部是沿著該第一晶圓的預定切割線延伸。
如申請專利範圍第1至3項任一項所述之半導體裝置結構的形成方法，其中該第一晶圓與該第二晶圓是經由一共晶接合製程(eutectic bonding process)而接合，且將該第一晶圓與該第二晶圓加熱至約攝氏350度至約攝氏450度的高溫。
一種半導體裝置結構的形成方法，包括：接收一第一晶圓，該第一晶圓具有複數個預定的晶粒區，其中該些預定的晶粒區是藉由複數個預定分割線而被彼此隔開；在該些預定分割線的一些中形成複數個凹部，其中該些凹部中的一個連續性地圍繞該些預定的晶粒區中的二個或更多個；接收一第二晶圓；以及在形成該些凹部之後，將該第一晶圓與該第二晶圓接合並加熱。
如申請專利範圍第7項所述之半導體裝置結構的形成方法，其中該些凹部中的一個延伸而越過該些預定切割線中的一個。
如申請專利範圍第7或8項所述之半導體裝置結構的形成方法，其中該第一晶圓未包括任何電晶體，該第二晶圓是一互補式金屬-氧化物-半導體(CMOS)晶圓。
如申請專利範圍第7或8項所述之半導體裝置結構的形成方法，更包括在該些預定的晶粒區中的一個或更多個的上方形成複數個第二凹部。
如申請專利範圍第7或8項所述之半導體裝置結構的形成方法，更包括在將該第一晶圓與該第二晶圓接合之前，在該第二晶圓上形成複數個可移動的元件。
一種半導體裝置結構的形成方法，包括：接收一第一晶圓，其包括一第一表面與對向於該第一表面的一第二表面；在該第一晶圓的該第一表面中形成複數個凹部，以圍繞該第一晶圓的一區域；接收一第二晶圓；以及在形成該凹部之後，將該第一晶圓與該第二晶圓接合並加熱，使得接合後，該第一晶圓的該第二表面面向該第二晶圓。
如申請專利範圍第12項所述之半導體裝置結構的形成方法，其中該些凹部延伸而越過該第一晶圓的二個預定的晶粒區之間的一預定切割線。
如申請專利範圍第12項所述之半導體裝置結構的形成方法，更包括在該第一晶圓上形成複數個可移動的元件，而使接合後，該些可移動的元件在該第一晶圓與該第二晶圓之間。
如申請專利範圍第12至14項任一項所述之半導體裝置結構的形成方法，其中該第一晶圓包括一矽基底，且該凹部未完全穿透該矽基底。