TWI714423B

TWI714423B - 半導體結構及其製造方法

Info

Publication number: TWI714423B
Application number: TW109100545A
Authority: TW
Inventors: 張皓筌; 任楷
Original assignee: 華邦電子股份有限公司
Priority date: 2020-01-08
Filing date: 2020-01-08
Publication date: 2020-12-21
Also published as: US11784087B2; CN113097123B; TW202127627A; US20210210376A1; CN113097123A

Abstract

本發明提供一種半導體結構及其製造方法。此半導體結構包括具有一溝槽的一基底。一些實施例的半導體結構還包括共形地位於溝槽中的一氧化層。一些實施例的半導體結構更包括位於溝槽中的一保護層，且保護層共形地位於氧化層上。一些實施例的半導體結構亦包括填充於溝槽中的一絕緣材料層，且此絕緣材料層位於保護層的上方。其中，絕緣材料層的頂面高於保護層的頂面。

Description

半導體結構及其製造方法

本發明係有關於一種半導體結構及其製造方法，且特別係有關於一種具有溝槽隔離件的半導體結構及其製造方法。

隨著積體電路（IC）的快速發展，為了符合消費者對於小型化電子裝置的需求，記憶體裝置的元件的尺寸縮小，記憶體單元的集積度（integration degree）也隨之增加。當元件的尺寸縮小而提高積集度時，在各元件之間的隔離結構也必須跟著縮小。因此，隔離元件是否具有良好的隔離效果，也是影響記憶體裝置的電性的重要因素之一。目前，淺溝槽隔離（shallow trench isolation；STI）技術已廣泛地被應用在次微米（sub micron）或更小的積體電路製程上。再者，位於隔離結構兩側的主動區上則形成記憶體裝置所需的元件。

然而，在目前的製程中，隔離結構可能因製程步驟造成損傷而有所耗損，致使隔離結構的表面不平坦、或是難以控制隔離結構的頂面與主動區的頂面之間的高度差。因此，以目前製程所形成的隔離結構在隔離效果上仍不盡理想，使得在隔離結構兩側的主動區上形成的元件可能會有漏電流、或是寫入速率低等問題，進而影響製得的記憶體裝置的電性表現。上述這些問題皆降低了最終產品的良率及可靠度。

因此，雖然現存的半導體結構中其隔離結構及其製造方法可以應付它們原先預定的用途，但目前它們在結構和製法上仍有需要克服的問題。如何改良電阻式隨機存取記憶體結構，以避免上述情形的發生，對於相關業者而言實為一重要議題。

本發明的一些實施例係揭示一種半導體結構，包括一基底，具有一溝槽（trench）。一氧化層共形地（conformally）位於溝槽中。一保護層位於溝槽中，且保護層共形地位於氧化層上。一絕緣材料層填充於溝槽中，且絕緣材料層位於保護層的上方。其中，絕緣材料層的頂面高於保護層的頂面。另外，一些實施例的半導體結構更包括一氮化層位於溝槽中且共形地位於保護層上，且絕緣材料層位於氮化層上，其中氮化層的頂面與絕緣材料層的頂面共平面。

本發明的一些實施例揭示一種半導體結構的製造方法，包括：提供一基底，此基底具有溝槽。在基底上依序形成一氧化層和一保護層，且氧化層和保護層順應性地形成於溝槽中，並於溝槽中形成一開口。在保護層的上方形成一犧牲材料，且此犧牲材料填入開口。移除部分的犧牲材料，並暴露出保護層的頂面。移除留下的犧牲材料，以暴露出開口。在開口中形成一絕緣材料層，以及移除部分的保護層以暴露出氧化層的頂面，其中絕緣材料層的頂面高於保護層的頂面。

以下參照本發明實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。為了清楚起見，圖式中的層與區域的厚度可能會放大，或者調整特徵之間的尺寸比例。相同或相似之元件標號表示相同或相似之元件，以下段落將不再一一贅述。

本揭露實施例提供一種半導體結構及其製造方法，所形成的半導體結構是一種具有溝槽隔離件（trench isolation components）的基板結構。實施例中，基板結構之基底具有溝槽，且溝槽中共形地具有一氧化層，透過在氧化層上共形地形成一保護層以及相關製程步驟，經由保護層的厚度可以控制溝槽隔離件與溝槽外的氧化層的頂面之間的高度差（step height），而解決傳統製程中溝槽隔離件的氧化物損耗而造成高度難以控制的問題，進而提升後續在基板結構上形成的元件的電性以及操作表現。

另外，文中實施例所提出的半導體結構例如是位於一半導體裝置的周邊區域（peripheral region），並在上視圖中簡繪四個主動區（active area）A _A為示例說明。再者，實施例所配合的剖面圖式係繪製一個半導體裝置的周邊區域中，兩個相鄰的主動區A _A以及位於兩主動區A _A之間的溝槽隔離件的結構與製造法，作為示例說明。但本揭露並不以此為限制。

為簡化圖式以利清楚說明，第1-12圖是繪製關於一半導體裝置的周邊區域中，於兩相鄰主動區之間的一個溝槽隔離件的半導體結構之製造方法。

請同時參照第1A圖和第1B圖，提供一基底10。一些實施例中，基底10包含多個溝槽102以及分別以溝槽102隔開的多個主動區A _A。如第1A圖所示，其繪製第1B圖中沿著第一方向D1的剖面線2-2所對應的兩相鄰主動區A _A，以及沿著第二方向D2延伸的溝槽102位於兩主動區A _A之間。

於提供基底10之後，進行一氧化製程，以於基底10的表面上形成第一氧化層104。如第1A圖所示，第一氧化層104順應性的形成於溝槽102的側壁和底部以及溝槽102之外的基底10的頂面10a上。因此，第一氧化層104的剖面輪廓對應且相同於包含溝槽102的基底10的剖面輪廓。在一些實施例中，氧化製程可包括熱氧化製程，用以氧化基底10。在此實施例中，基底10的材料為矽，且第一氧化層104的材料為氧化矽。

請參照第2圖，在基底10上方順應性的形成第二氧化層106。第一氧化層104的形成可以消除基底10表面的損傷和缺陷，使後續沉積出高品質的第二氧化層106。再者，前述氧化層更延伸並覆蓋基底10的頂面10a，以覆蓋基底10的頂面10a，因而在溝槽102之外的基底10的頂面10a上方可定義出氧化層的頂面106a，如第2圖所示。

在一些實施例中，第二氧化層106為氧化矽，且可利用原子層沉積法（Atomic Layer Deposition，ALD）形成。在一些實施例中，第二氧化層106的厚度約在6nm至10nm之間。

根據本揭露之一些實施例，在形成氧化層之後，於氧化層上先形成一保護層。保護層的設置可以控制後續形成的溝槽隔離件與溝槽外的氧化層的頂面之間的高度差。說明如下。

請參照第3圖，在一些實施例中，於第二氧化層106上順應性的形成一保護層110。保護層110具有厚度T1。在一些實施例中，保護層110包括一多晶矽層，其可利用化學氣相沉積法（chemical vapor deposition，CVD）或是其他適合的沉積方式而形成。在一些實施例中，保護層110的厚度約在20nm至30nm之間。

請參照第4圖，在一些實施例中，於保護層110上順應性的形成一氮化層114，並在溝槽102中形成凹陷的開口。在一些實施例中，氮化層114為氮化矽，其可利用化學氣相沉積法（CVD）形成。在一些實施例中，氮化層114的厚度約在20nm至30nm之間。

請參照第5圖，一些實施例中，在形成氮化層114後，在氮化層114上迅速生成共形的一原生氧化物116（native oxide）。

在此示例中，於開口112處填充適當的絕緣材料之前，先填充一犧牲材料於開口112處並搭配相關製程，以定義出後續結構中鄰接於溝槽隔離件的氮化層114的頂面高度。說明如下。

請同時參照第6圖，在氮化層114的上方形成一犧牲材料118，且犧牲材料118填入開口112。如在此示例中，形成於氮化層114上方的犧牲材料118直接接觸原生氧化物116。在一些實施例中，可利用旋塗（spin-on）之沉積方式在氮化層114上形成犧牲材料118。犧牲材料118例如是旋塗碳（spin-on-carbon，SOC），或是其他合適的材料。在半導體製程中可做為硬質遮罩的旋塗碳具有良好的間隙填充特性，可填滿開口112。

接著，請參照第7圖，可利用回蝕刻（etching back）步驟，以移除部分的犧牲材料118，暴露出原生氧化物116的頂面116a。如第7圖所示，利用回蝕刻而移除位於基底10之頂面10a的上方以及位於開口112上方的部分的犧牲材料118。在一些實施例中，於此回蝕刻步驟後，暴露出的原生氧化物116的頂面116a與留下的犧牲材料118的頂面118a大致上共平面。

請同時參照第8A圖和第8B圖，移除部分的原生氧化物116及部分的氮化層114，以暴露出保護層110的頂面110a。在一些實施例中，先利用蝕刻方式移除部分的原生氧化物116，以暴露出位於基底10之頂面10a的上方的氮化層114之頂面114a，再移除位於基底10之頂面10a的上方的氮化層114，以暴露出保護層110的頂面110a。在一些實施例中，氮化層114例如是利用回蝕刻步驟移除。在一示例中，例如是以氫氟酸溶液去除部分的原生氧化物116，例如是以熱磷酸去除部分的氮化層114。

另外，在一些實施例中，在移除部分的氮化層114後，可再移除高於氮化層114之頂面114a的原生氧化物116，使氮化層114之頂面114a與原生氧化物116的頂面116a大致等高。如第8A圖所示，蝕刻步驟後，原生氧化物116的頂面116a、氮化層114之頂面114a及保護層110的頂面110a大致上共平面。

接著，請同時參照第9A圖和第9B圖，移除留下的犧牲材料118，以暴露出開口112。在一些實施例中，可利用灰化（ashing）方式去除開口112中的犧牲材料118。

另外，如第9B圖所示，此時所形成的氮化層114自上視觀之，是環繞於主動區A _A之外圍，且圍繞保護層110。

之後，請同時參照第10A圖和第10B圖，在保護層110上形成一絕緣材料層120，且絕緣材料層120填入開口112。在一些實施例中，絕緣材料層120例如是介電常數小於4的低介電常數介電材料（low-k dielectric material）。在一示例中，絕緣材料層120為旋塗玻璃（spin-on-glass，SOG）。旋塗玻璃的介電常數小於3.5，且具有良好的間隙填充特性及階梯覆蓋能力，可填滿開口112。在一些實施例中，可利用旋塗或其他合適的沉積方式形成絕緣材料層120，其形成方式視選擇的實際絕緣材料而定。

接著，請同時參照第11A圖和第11B圖，在一些實施例中，移除部分的絕緣材料層120，以暴露出保護層110的頂面110a，而留下的絕緣材料層120填滿開口112。在一些實施例中，可利用化學機械研磨（CMP）製程移除位於基底10之頂面10a的上方以及位於開口112上方的部分的絕緣材料層120，其中化學機械研磨製程是研磨至暴露出保護層110的頂面110a為止。因此，在此實施例之製程中，保護層110可作為一停止層，以定義出開口112中的絕緣材料層120的頂面120a。如第11A圖所示，移除步驟之後，絕緣材料層120的頂面120a、原生氧化物116的頂面116a、氮化層114之頂面114a及保護層110的頂面110a大致上共平面。

另外，如第11B圖所示，位於兩主動區A_A之間的絕緣材料層120是以原生氧化物116包覆絕緣材料層120的側壁120s與底面120b。而自上視觀之，此時所形成的原生氧化物116亦環繞於主動區A_A之外圍且圍繞氮化層114，以及氮化層114圍繞保護層110。

然後，請同時參照第12A圖和第12B圖，移除部分的保護層110，以暴露出第二氧化層106的頂面。在一實施例中，可利用回蝕刻步驟移除部分的保護層110。至此，完成具有溝槽隔離件的半導體結構的製作。

如第12A圖所示，根據一些實施例之製造方法所製得的半導體結構中，基底10處沿著第三方向D3向下延伸的溝槽隔離件至少由溝槽側壁的氧化層(包括第一氧化層104和第二氧化層106)、保護層110、氮化層114和絕緣材料層120所構成。

再者，在一些實施例中，進行此移除步驟後，保護層110與第二氧化層106的高度相同，而在開口112中的絕緣材料層120與氮化層114的高度相同，如第12A圖所示。值得注意的是，絕緣材料層120的頂面120a與氮化層114頂面114a高於保護層110的頂面110a與第二氧化層106的頂面106a。

另外，請同時參照第11B和12B圖。如第12B圖所示，自上視觀之，第二氧化層106的頂面106a更暴露於對應主動區A_A處，因此保護層110更圍繞第二氧化層106。

根據上述實施例，是在具有溝槽102的基底10上順應性的形成氧化層和保護層110，之後再進行後續相關製程步驟，例如形成氮化層114和絕緣材料層120於溝槽102的開口112中。通過保護層的設置，可以良好控制後續形成的溝槽隔離件與溝槽外的氧化層的頂面之間的一高度差。例如上述示例，絕緣材料層120的頂面120a與第二氧化層106的頂面106a之間的高度差H1與保護層110的厚度T1相等。再者，根據上述實施例之製法，不會損耗絕緣材料層120，因此可以製得具有輪廓完整且頂面平坦的溝槽隔離件的一種半導體結構，進而提升後續在半導體結構上所形成的元件的電性表現。

在上述實施例中，移除留下的犧牲材料118之後，是將絕緣材料層120填入開口112中（第9A-10A圖），使絕緣材料層120直接與原生氧化物116接觸。然而，本揭露並不以此步驟為限。在一些其他實施例中，在氮化層114上所生成的原生氧化物116可以在形成犧牲材料118之前就先去除，或者在去除犧牲材料118之後及絕緣材料層120填入開口112之前進行去除。

以下係示例說明本揭露的一些其他實施例中，於移除開口112中的犧牲材料118後，先去除原生氧化物116，再進行後續絕緣材料層120的製作，以及此方法所製得之結構。

第13圖為根據本揭露的一些實施例之半導體結構的剖面示意圖。在形成如第13圖所示的結構之前，請先參照第1A、2-7、8A、9A圖的製程步驟及上述實施例之說明。而在此些圖式中，相同於前述實施例中之構件則沿用相同的標號，且其材料與製法可參照上述，在此不贅述。

如第8A、9A圖所示，移除開口112中的犧牲材料118，以暴露出開口112內的原生氧化物116。之後，先移除原生氧化物116(例如利用氫氟酸溶液)，以暴露出開口112中的氮化層114。

在去除原生氧化物116後，隨即於保護層110上形成一絕緣材料層120，且絕緣材料層120填入開口112。絕緣材料層120直接接觸保護層110的頂面110a及氮化層114。在一些實施例中，可利用旋塗之沉積方式形成絕緣材料層120，以填滿開口112。絕緣材料層120例如是旋塗玻璃（spin-on-glass，SOG），或是其他合適的材料。

接著，例如利用化學機械研磨製程移除部分的絕緣材料層120，以暴露出保護層110的頂面110a，而留下的絕緣材料層120填滿開口112。因此，保護層110在此實施例之製程中可作為一停止層。於此步驟中，絕緣材料層120的頂面120a、氮化層114之頂面114a及保護層110的頂面110a大致上共平面。

之後，如第13圖所示，移除部分的保護層110(例如利用回蝕刻)，以暴露出第二氧化層106的頂面106a。

如第13圖所示，根據此實施例所製得的半導體結構中，基底10處沿著第三方向D3向下延伸的溝槽隔離件至少由溝槽側壁的氧化層（包括第一氧化層104和第二氧化層106）、保護層110、氮化層114和絕緣材料層120所構成，其中絕緣材料層120的頂面120a與氮化層114頂面114a大致上共平面，且高於保護層110的頂面110a。相較於如第12A圖所示之半導體結構中於氮化層114和絕緣材料層120之間存在原生氧化物116，如第13圖所示之半導體結構的氮化層114直接接觸並包覆絕緣材料層120的側壁120s與底面120b。

值得注意的是，原生氧化物116的去除方式除了如上述所示例之方式，還可以在形成犧牲材料118之前就先去除。例如在一些其他的實施例中，生成原生氧化物116後（如第5圖所示），移除原生氧化物116，且隨即將犧牲材料填入開口112中，再進行後續製程（例如移除部分的犧牲材料118以暴露出氮化層114的頂面114a、移除部分的氮化層114以暴露出保護層110的頂面110a、以絕緣材料層120置換開口112中的犧牲材料118、移除部分的保護層110以暴露出氧化層的頂面）。而最終形成的具有溝槽隔離件的半導體結構與上述如第13圖所示的半導體結構相同，在此不贅述。

綜合上述，根據本揭露實施例的製造方法，是在具有溝槽102的基底10上形成氧化層之後，先順應性的形成一保護層110於氧化層上（例如上述之第二氧化層106），再進行後續相關製程步驟。通過保護層的設置可以控制後續形成的溝槽隔離件與溝槽外的氧化層的頂面之間的高度差。在一些實施例中，絕緣材料層120的頂面120a與第二氧化層106的頂面106a之間的高度差（step height）H1是與保護層110的厚度T1相等。因此，可根據實際製程或應用所需的溝槽隔離件與氧化層的頂面之間的高度差H1，選擇適當的保護層厚度和應用上述實施例所揭示之製法，而完成如上述實施例所提出的半導體結構。

再者，由於本揭露之一些實施例中是在氧化層和氮化層114之間設置保護層110，並且利用犧牲材料118先定義出氮化層114的頂面高度，再將開口112處的犧牲材料118置換為絕緣材料層120後，移除部分的保護層110以暴露出氧化層的頂面。其中，移除部分的保護層110時並不會損耗絕緣材料層120。因此，根據本揭露之實施例所提出的半導體結構的製造方法，可製得一種具有良好廓形的半導體結構，例如具有輪廓完整且有平坦頂面的溝槽隔離件的一種基板結構。因此，根據本揭露的實施例所提出的半導體結構及其製造方法，可以解決傳統製程中因溝槽隔離件有所損耗而造成高度難以控制的問題，提高製得基板結構的良率，進而提升後續在基板結構上所形成的元件的電性表現。

雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10:基底102:溝槽104:第一氧化層 106:第二氧化層110:保護層112:開口 114:氮化層116:原生氧化物118:犧牲材料 120:絕緣材料層AA:主動區120s:側壁 10a、106a、110a、114a、116a、118a、120a:頂面 120b:底面D1:第一方向D2:第二方向 D3:第三方向T1:厚度H1:高度差

第1-12圖為根據本揭露的一些實施例之製造半導體結構的各步驟中所對應的剖面示意圖。其中，第1A、8A-12A圖係分別對應第1B、8B-12B圖中的剖面線2-2所繪製。第13圖為根據本揭露的一些實施例之半導體結構的剖面示意圖。

10:基底

104:第一氧化層

106:第二氧化層

110:保護層

114:氮化層

120:絕緣材料層

120s:側壁

A_A:主動區

10a、106a、110a、114a、120a:頂面

120b:底面

D1:第一方向

D3:第三方向

Claims

一種半導體結構，包括：一基底，具有一溝槽(trench)自該基底的頂面下凹；一氧化層，共形地(conformally)位於該溝槽中；一保護層，位於該溝槽中且共形地位於該氧化層上；以及一絕緣材料層，填充於該溝槽中且位於該保護層的上方，其中，該保護層的頂面高於該基底的該頂面，且該絕緣材料層的頂面高於該保護層的該頂面。
如申請專利範圍第1項所述之半導體結構，其中該氧化層更延伸至該基底的該頂面而覆蓋該基底的該頂面，以定義該氧化層的頂面。
如申請專利範圍第2項所述之半導體結構，其中該絕緣材料層的該頂面與該氧化層的該頂面之間的一高度差(step height)與該保護層的厚度相等。
如申請專利範圍第2項所述之半導體結構，其中該氧化層的該頂面與該保護層的該頂面共平面。
如申請專利範圍第1項所述之半導體結構，更包括：一氮化層，位於該溝槽中且共形地位於該保護層上，且該絕緣材料層位於該氮化層上，其中該氮化層的頂面與該絕緣材料層的該頂面共平面。
如申請專利範圍第5項所述之半導體結構，其中該氮化層的該頂面高於該保護層的該頂面。
如申請專利範圍第5項所述之半導體結構，更包括一原生氧化物共形地位於該氮化層上，且位於該氮化層和該絕緣材料層之間，其中該原生氧化物的頂面與該絕緣材料層的該頂面共平面。
如申請專利範圍第5項所述之半導體結構，其中該氧化層延伸至該溝槽外的該基底的該頂面處以定義該氧化層的頂面，該氮化層的該頂面與該氧化層的該頂面之間的一高度差與該保護層的厚度相等。
如申請專利範圍第1項所述之半導體結構，其中該保護層包括一多晶矽層，該絕緣材料層包括介電常數小於4的一介電材料。
一種半導體結構的製造方法，包括：提供一基底，該基底具有溝槽自該基底的頂面下凹；在該基底上依序形成一氧化層和一保護層，且該氧化層和該保護層順應性地形成於該溝槽中，並於該溝槽中形成一開口；在該保護層的上方形成一犧牲材料，且該犧牲材料填入該開口；移除部分的該犧牲材料，並暴露出該保護層的頂面；移除留下的該犧牲材料，以暴露出該開口；在該開口中形成一絕緣材料層；以及移除部分的該保護層，以暴露出該氧化層的頂面，其中該保護層的頂面高於該基底的該頂面，且該絕緣材料層的頂面高於該保護層的該頂面。
如申請專利範圍第10項所述之半導體結構的製造方法，其中該絕緣材料層的該頂面與該氧化層的該頂面之間的一高度差(step height)與該保護層的厚度相等。
如申請專利範圍第10項所述之半導體結構的製造方法，更包括：在該基底上依序形成該氧化層、該保護層和一氮化層，且該氧化層、該保護層和該氮化層順應性地形成於該溝槽中，並於該溝槽中形成該開口；其中，填入該開口的該犧牲材料形成於該氮化層的上方。
如申請專利範圍第12項所述之半導體結構的製造方法，其中在形成該犧牲材料於該氮化層上之後，以及移除留下的該犧牲材料之前，更包括：回蝕部分的該犧牲材料，以暴露出該氮化層的頂面；以及移除部分的該氮化層，以暴露出該保護層的該頂面。
如申請專利範圍第10項所述之半導體結構的製造方法，其中在該開口中形成該絕緣材料層以及移除部分的該保護層的步驟包括：在該保護層上形成一絕緣材料層，且該絕緣材料層填入該開口；移除部分的該絕緣材料層，以暴露出該保護層的該頂面，而留下的該絕緣材料層填滿該開口；以及回蝕該保護層，以移除位於該基底之該頂面上的部分的該保護層，以暴露出該氧化層的該頂面。
如申請專利範圍第10項所述之半導體結構的製造方法，其中該保護層包括多晶矽。