[go: up one dir, main page]

TWI713771B - 半導體元件之製造方法 - Google Patents

半導體元件之製造方法 Download PDF

Info

Publication number
TWI713771B
TWI713771B TW106124629A TW106124629A TWI713771B TW I713771 B TWI713771 B TW I713771B TW 106124629 A TW106124629 A TW 106124629A TW 106124629 A TW106124629 A TW 106124629A TW I713771 B TWI713771 B TW I713771B
Authority
TW
Taiwan
Prior art keywords
epitaxial feature
dopant
epitaxial
gate
top surface
Prior art date
Application number
TW106124629A
Other languages
English (en)
Other versions
TW201820487A (zh
Inventor
吳啟明
吳政達
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201820487A publication Critical patent/TW201820487A/zh
Application granted granted Critical
Publication of TWI713771B publication Critical patent/TWI713771B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0186—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H10P32/1408—
    • H10P32/1412—
    • H10P32/171—
    • H10W10/00—
    • H10W10/01—
    • H10W20/20—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

A semiconductor device includes a semiconductor substrate, a dielectric feature and an epitaxy feature. The epitaxy feature is on the semiconductor substrate. The epitaxy feature has a top central portion and a corner portion. The dielectric feature is closer to the corner portion than the top central portion, and the corner portion has an impurity concentration higher than that of the top central portion.

Description

半導體元件之製造方法
本揭露係關於半導體元件之製造方法。
當半導體工業追求更高的元件密度、更高的效能以及更低的成本，製造與設計的挑戰也隨之而來，這樣的挑戰促使鰭式場效電晶體(fin field effect transistor；Fin FET)開始發展。鰭式場效電晶體具有一薄的垂直「鰭」獨立形成於基材之主要表面上，此鰭中可定義出源極、汲極以及通道部分，電晶體之閘極包圍鰭的通道部分。這樣的設計使閘極從三側引導電流流入通道中。因此，鰭式場效電晶體元件之優點在於提高了電流與降低了短通道效應。
於部分實施方式中，一種製造半導體元件的方法包括以下步驟。在半導體基材上形成閘極結構。沿著閘極結構形成一閘極間隔物。在半導體基材上形成磊晶特徵。在形成閘極間隔物之後，形成摻雜物來源層以覆蓋磊晶特徵的頂面與側壁。自摻雜物來源層擴散摻雜物至磊晶特徵中。摻 雜物是經由磊晶特徵的被覆蓋的頂面與被覆蓋的側壁進入磊晶特徵的，自磊晶特徵的側壁的摻雜深度大於自磊晶特徵的頂面的一中央區域的摻雜深度。
於部分實施方式中，一種製造半導體元件的方法，包括以下步驟。在半導體基材上形成閘極間隔物。在半導體基材上形成磊晶特徵。形成摻雜物來源層以覆蓋磊晶特徵的頂面與側壁。當形成摻雜物來源層時，磊晶特徵接觸閘極間隔物。自摻雜物來源層擴散摻雜物至磊晶特徵中，摻雜物是經由磊晶特徵的被覆蓋的頂面與被覆蓋的側壁進入磊晶特徵的。
於部分實施方式中，一種製造半導體元件的方法，包括以下步驟。在半導體基材上形成閘極結構。沿著閘極結構形成閘極間隔物。在半導體基材上形成磊晶特徵。在閘極間隔物的形成後，形成氧化物遮罩以覆蓋半導體基材的一部分。在形成氧化物遮罩後，形成摻雜物來源層以覆蓋磊晶特徵的頂面及側壁。自摻雜物來源層擴散摻雜物至磊晶特徵中，摻雜物是經由磊晶特徵的被覆蓋的頂面與被覆蓋的側壁進入磊晶特徵的。
105:隔離介電質
110:基材
110A:第一部分
110B:第二部分
112:半導體鰭片
112c:通道部分
112r:凹陷
114:半導體鰭片
120:閘極結構
122:閘極介電層
124:閘極電極
126:遮罩層
130:閘極結構
132:閘極介電層
134:閘極電極
136:遮罩層
142:閘極間隔物
144:閘極間隔物
150:遮罩
160:磊晶特徵
161:頂部中央部分
162:頂面
163:角落部分
164:側壁
165:隆起部分
167:嵌入部分
170:遮罩
180:磊晶特徵
181:頂部中央部分
182:頂面
183:角落部分
184:側壁
185:隆起部分
187:嵌入部分
190:屏蔽層
200:遮罩
210:電漿摻雜製程
220:摻雜物來源層
230:退火製程
240:遮罩
250:電漿摻雜製程
260:摻雜物來源層
270:退火製程
280:層間介電層
292:閘極溝槽
294:閘極溝槽
300:閘極堆疊
302:閘極介電層
304:功函數導體
306:填充導體
310:閘極堆疊
312:閘極介電層
314:功函數導體
316:填充導體
320:接觸插塞
900:裝置
902:腔體
904:電源
906:電源
閱讀以下詳細敘述並搭配對應之圖式，可了解本揭露之多個樣態。需留意的是，圖式中的多個特徵並未依照該業界領域之標準作法繪製實際比例。事實上，所述之特徵的尺寸可以任意的增加或減少以利於討論的清晰性。
第1至16圖為根據本揭露之部分實施方式之半導體元件於各種階段下的製造方法；以及第17圖為根據本揭露之部分實施方式之執行電漿摻雜製程之裝置。
以下將以圖式及詳細說明清楚說明本揭露之精神，任何所屬技術領域中具有通常知識者在瞭解本揭露之實施方式後，當可由本揭露所教示之技術，加以改變及修飾，其並不脫離本揭露之精神與範圍。舉例而言，敘述「第一特徵形成於第二特徵上方或上」，於實施方式中將包含第一特徵及第二特徵具有直接接觸；且也將包含第一特徵和第二特徵為非直接接觸，具有額外的特徵形成於第一特徵和第二特徵之間。此外，本揭露在多個範例中將重複使用元件標號以和/或文字。重複的目的在於簡化與釐清，而其本身並不會決定多個實施方式以和/或所討論的配置之間的關係。
此外，方位相對詞彙，如「在…之下」、「下面」、「下」、「上方」或「上」或類似詞彙，在本文中為用來便於描述繪示於圖式中的一個元件或特徵至另外的元件或特徵之關係。方位相對詞彙除了用來描述裝置在圖式中的方位外，其包含裝置於使用或操作下之不同的方位。當裝置被另外設置(旋轉90度或者其他面向的方位)，本文所用的方位相對詞彙同樣可以相應地進行解釋。
根據本揭露之下述實施方式的鰭片可由任何適 合的方法來圖案化。舉例而言，鰭片可利用一或多個光微影製程而圖案化，例如雙重圖案化(double-patterning)或多重圖案化(multi-patterning)製程。一般而言，雙重圖案化製程或多重圖案化製程結合光微影製程與自對準製程，使得雙重圖案化製程與多重圖案化製程所產生的圖案間距小於利用單一且直接的光微影製程所得到的圖案間距。舉例而言，於部分實施方式中，犧牲層係形成於基材上且利用光微影製程而圖案化。間隔物利用自對準製程而沿著圖案化的犧牲層的側邊形成。接著將犧牲層移除，而剩餘的間隔物可用來將鰭片圖案化。
第1至16圖為根據本揭露之部分實施方式之半導體元件於各種階段下的製造方法。參照第1圖，基材110係繪出且可為已摻雜(如以n型或p型摻雜物)或未摻雜之半導體塊材、絕緣體上覆半導體(semiconductor-on-insulator；SOI)基材等半導體基材。基材110可為晶圓，例如矽晶圓。一般而言，絕緣體上覆半導體基材包含一層半導體材料形成於絕緣層上。舉例而言，絕緣層可為埋入式氧化物(buried oxide；BOX)層、氧化矽層或其他類似物層。絕緣層係提供於基材上，基材通常為矽基材或玻璃基材。其他基材亦可做為使用，例如多層基材(multi-layered substrate)或濃度漸變基材(gradient substrate)。在部分實施方式中，基材110之半導體材料可包含矽(silicon)或鍺(germanium)、碳化矽(silicon carbide)、砷化鎵(gallium arsenide)、磷化鎵(gallium phosphide)、磷化銦(indium phosphide)、砷化銦(indium arsenide)及/或銻化銦(indium antimonide)等化合物半導體以及矽鍺(SiGe)、磷砷化鎵(GaAsP)、砷化鋁銦(AlInAs)、砷化鋁鎵(AlGaAs)、砷化鎵銦(GaInAs)、磷化鎵銦(GaInP)及/或磷砷化鎵銦(GaInAsP)等合金半導體或以上之組合。
基材110具有第一部分110A與第二部分110B。第一部分110A可用來形成n型元件，例如像是n型鰭式場效電晶體的n型金屬氧化物半導體(n-type metal oxide semiconductor；NMOS)電晶體。第二部分110B可用來形成p型元件，例如像是p型鰭式場效電晶體的p型金屬氧化物半導體電晶體。
半導體鰭片112及114係形成於基材110上。於部分實施方式中，半導體鰭片112及114的材料為矽。半導體鰭片112及114可由像是利用光微影技術來圖案化與蝕刻基材110而形成。舉例而言，一層光阻材料(未顯示)係沉積於基材110上方，此層光阻材料根據預定的圖案(此處為半導體鰭片112及114)而經過照射(曝光)並被顯影，以將部分光阻材料移除。剩餘的光阻材料保護下方的材料不受隨後的製程步驟所影響，例如蝕刻。值得注意的是，其他遮罩亦可在蝕刻製程中做為使用，例如氧化物遮罩或氮化矽遮罩。
隔離介電質105係形成以填充半導體鰭片112及114之間的溝槽並做為淺溝槽隔離(shallow trench isolation；STI)。隔離介電質105之材料可包含氧化矽、 氮化物等適合的介電材料或以上之組合。隔離介電質105之形成方法可包含以下步驟：將隔離介電質105沉積於基材110上以覆蓋半導體鰭片112及114、選擇性地執行平坦化製程以將溝槽外之多餘的隔離介電質105移除、接著對隔離介電質105執行蝕刻製程直到露出半導體鰭片112之頂部與半導體鰭片114之頂部。隔離介電質105可利用高密度電漿化學氣相沉積(high density plasma chemical vapor deposition；HDP-CVD)、可流動式(flowable)化學氣相沉積(例如將以化學氣相沉積為基礎的材料沉積在遠端電漿系統中且執行後固化以使化學氣相沉積為基礎的材料轉換成另一材料，例如氧化物)等化學氣相沉積步驟或以上之組合而被沉積。其他由任何可接受的製程所形成的絕緣材料也可被使用。
可以理解的是，上述製程為半導體鰭片112及114之形成方法的例子。於部分實施方式中，介電層係形成於基材110之頂面上方；在介電層中蝕刻出貫穿的溝槽；同質磊晶(homoepitaxial)結構係磊晶成長於溝槽中；且將介電層凹陷以使同質磊晶結構自介電層突出，以形成鰭片。於其他部分實施方式中，異質(heteroepitaxial)磊晶結構可用於鰭片。舉例而言，將至少一個半導體鰭片112及114凹陷，而與此至少一個半導體鰭片112及114相異之材料係磊晶成長於他們的位置。於部分實施方式中，介電層係形成於基材110之頂面；在介電層中蝕刻出貫穿的溝槽；異質磊晶結構可使用與基材110相異之材料而磊晶成長於溝槽中；將 介電層凹陷，使異質磊晶結構突出自介電層，以形成鰭片。在同質磊晶結構或異質磊晶結構係磊晶成長之實施方式中，所成長的材料於成長期間可能係原位摻雜(in-situ doped)，即鰭片係非事先植入(implanting)，但原位摻雜與植入摻雜可一起做為使用。此外，將與p型金屬氧化物半導體部分(例如第二部分110B)之材料相異之材料磊晶成長於於n型金屬氧化物半導體部分(例如第一部分110A)係有益的。可在磊晶成長於p型金屬氧化物半導體部分之前，執行磊晶成長於n型金屬氧化物半導體部分，反之亦然。於部分實施方式中，至少一個半導體鰭片112及114之材料可包含矽鍺(silicon germanium；SixGe1-x，其中x介於約0至約100)、碳化矽、純鍺或實質上純的鍺、第三五族化合物半導體、第二六族化合物半導體或其他類似物。舉例而言，形成三五族化合物半導體的可用材料包含砷化銦(InAs)、砷化鋁(AlAs)、砷化鎵(GaAs)、磷化銦(InP)、氮化鎵(GaN)、砷化鎵銦(InGaAs)、砷化鋁銦(InAlAs)、銻化鎵(GaSb)、銻化鋁(AlSb)、磷化鋁(AlP)、磷化鎵(GaP)或其他類似物，但本揭露不以此為限。
閘極結構(或閘極堆疊)120與閘極結構(或閘極堆疊)130係分別形成於半導體鰭片112及114上。閘極結構120包含閘極介電層122與具有遮罩層126之閘極電極124，遮罩層126係位於閘極電極124上方。閘極結構130包含閘極介電層132與具有遮罩層136之閘極電極134，遮罩層136係位於閘極電極134上方。閘極結構120可橫跨複 數實質上互相平行之半導體鰭片112，且閘極結構130可橫跨複數實質上互相平行之半導體鰭片114。閘極結構120及130之長軸實質上垂直於半導體鰭片112及114之長軸。於部分實施方式中，閘極結構120及130為虛設閘極結構且將會以利用取代閘極製程或利用「閘極後製(gate-last process)製程」的替換閘極結構替代。於其他實施方式中，閘極結構120及130為主動閘極且係形成於「閘極先製製程(gate-first process)」而不會被替代。
閘極介電層122及132係利用熱氧化(thermal oxidation)、原位蒸氣產生(in-situ steam generation；ISSG)製程、化學氣相沉積、旋轉塗佈玻璃(spin-on-glass)製程、濺鍍(sputtering)或其他適合的技術所形成，以形成閘極介電質。將閘極介電層122及132圖案化以分別包圍半導體鰭片112及114之中央部分且分別露出半導體鰭片112及114之其他部分。於部分實施方式中，閘極介電層122及132可由一或多個適合的介電材料形成，例如氧化矽、氮化矽、摻有碳的氧化物等低k介電質、多孔摻有碳之二氧化矽等極低k介電質或聚醯亞胺等高分子。於其他部分實施方式中，閘極介電層包含具有高介電常數(k值)之介電材料，例如k值大於3.9。介電材料可包含氮化矽、氮氧化物、二氧化鉿(HfO2)、氧化鋯鉿(HfZrOx)、氧化矽鉿(HfSiOx)、氧化鈦鉿(HfTiOx)或氧化鋁鉿(HfAlOx)之金屬氧化物、其他類似物或以上之組合以及以上組合之多層。
閘極電極124及134係分別形成於閘極介電層 122及132上方。閘極電極124及134係由先形成閘極電極層(未顯示)於半導體鰭片112及114上方以及隔離介電質105上方，接著將閘極電極層圖案化以形成閘極電極124與閘極電極134而形成。於部分實施方式中，閘極介電層及132以及閘極電極124及134係由相同的製程而圖案化。於部分實施方式中，閘極電極層可包含多晶矽(poly-Si)、多晶矽鍺(poly-SiGe)、金屬氮化物、金屬矽化物、金屬氧化物或金屬。於部分實施方式中，閘極電極層為包含含有金屬之材料之一或多層，例如氮化鈦(TiN)、氮化鉭(TaN)、碳化鉭(TaC)、鈷(Co)、銣(Ru)、鋁(Al)或以上之組合。閘極電極層可由化學氣相沉積、物理氣相沉積(physical vapor deposition)、濺鍍沉積等其他適合沉積導電材料之技術而沉積。遮罩層126及136(例如光阻、硬遮罩、以上之組合或以上之多層)係形成且圖案化於閘極電極層上方。接著，圖案化的遮罩層126及136之圖案係利用可以接受的光微影技術與蝕刻技術轉移至閘極電極層之材料，以形成閘極電極124及134。
於部分實施方式中，將閘極結構120及130形成於部分半導體鰭片112及114上之後，對未被閘極結構120及130覆蓋的其他部分之半導體鰭片112及114執行離子植入，以形成輕摻雜汲極(lightly doped drain；LDD)部分(未繪示)於半導體鰭片112及114中。在輕摻雜汲極之離子植入後，執行退火製程以驅動摻雜物。退火可包含利用快速加熱退火(rapid thermal annealing；RTA)、尖峰式退火(spike annealing)、毫秒式退火(millisecond annealing)及/或雷射退火(laser annealing)。於其他部分實施方式中，形成閘極間隔物(如第2圖所示)之後，形成輕摻雜汲極部分。
參照第2圖，一對閘極間隔物142係形成於基材110上且係沿著閘極結構120形成，而一對閘極間隔物144係形成於基材110上且係沿著閘極結構130形成。於部分實施方式中，閘極間隔物142及144可包含氧化矽、氮化矽、氮氧化矽、碳化矽、氮碳化矽、氮碳氧化矽、碳氧化矽或其他適合的材料。閘極間隔物142及144可包含一層或多層。為了形成閘極間隔物142及144，毯覆層(blanket layer)係由化學氣相沉積、物理氣相沉積、原子層沉積(atomic layer deposition；ALD)或其他適合的技術形成於基材110上，接著，對毯覆層執行非等向性蝕刻，以分別形成閘極間隔物142及144於虛設閘極結構120及130之相對側上。於部分實施方式中，閘極間隔物142及144可用以定義後續形成的摻雜部分如源極/汲極部分。閘極間隔物142及144係可進一步地用於設計或調整源極/汲極部分(接面)之輪廓。
參照第3圖，遮罩150係形成於基材110之第二部分110B上方，並暴露第一部分110A。遮罩150可保護在對第一部分110A執行後續製程期間的第二部分110B。遮罩150可為光阻、如氮化矽之硬遮罩、其他類似物或以上之組合。接著，遮罩150係由適合的光微影製程等製程而圖案化。
接著，在被遮罩150露出的第一部分110A上，將被閘極結構120與閘極間隔物142露出的半導體鰭片112 移除(或凹陷)，以形成凹陷112r於基材110中。於此，可將任何適當數量的材料移除。剩餘的半導體鰭片112具有通道部分112c位於複數凹陷112r之間。通道部分112c被閘極結構120環繞。於部分實施方式中，可將凹陷112r形成為具有如第3圖所示之實質上為鑽石形狀之輪廓。也就是說，凹陷112r之部分側壁係朝向閘極間隔物142下方的通道部分112c延伸。於部分實施方式中，可將凹陷112r形成為具有實質上為U型之輪廓(未繪示)，且凹陷112r之側壁可與閘極間隔物142之邊緣(或外邊)實質上對齊。
凹陷112r之形成可包含乾式蝕刻製程、濕式蝕刻製程或乾式與濕式蝕刻製程之組合。於部分實施方式中，實質上為鑽石形狀之凹陷112r係以包含乾式蝕刻製程與濕式蝕刻製程之蝕刻製程而形成，此蝕刻製程之蝕刻參數(例如所用的蝕刻劑、蝕刻溫度、蝕刻溶液濃度、蝕刻壓力、電漿功率、射頻(radio frequency)偏壓、射頻偏壓功率、蝕刻劑流量(flow rate)或其他適合的參數)係調整以達到預設的凹陷輪廓。於部分實施方式中，在蝕刻製程後，以氫氟酸(hydrofluoric acid；HF)或其他適合的溶液執行預洗(pre-cleaning)製程，以清潔凹陷112r。
參照第4圖，複數磊晶特徵160係分別形成於複數凹陷112r中。磊晶特徵160可利用一或多個磊晶或磊晶(epitaxial；epi)製程而形成，使適合做為n型元件之源極/汲極部分之矽特徵、磷化矽(silicon phosphate)特徵、碳化矽特徵及/或其他適合的特徵以結晶態形成於第一部分 110A中的半導體鰭片112上。於部分實施方式中，磊晶特徵160包含複數隆起部分165與分別位於複數隆起部分165下方之複數嵌入部分167。隆起部分165係相對於半導體鰭片112隆起，嵌入部分167係嵌入半導體鰭片112。於部分實施方式中，磊晶特徵160之晶格常數係相異於半導體鰭片112之晶格常數，因此，半導體鰭片112之通道部分112c係應變或受到磊晶特徵160的應力，以提升半導體元件的載子遷移率(carrier mobility)且提升元件效能。磊晶製程包含化學氣相沉積技術(例如氣相磊晶(vapor-phase epitaxy；VPE)及/或超高真空(ultra-high vacuum；UHV)化學氣相沉積)、分子束磊晶(molecular beam epitaxy)及/或其他適合的製程。磊晶製程可使用能與半導體鰭片112之組成產生反應的汽態及/或液態的前驅物。於部分實施方式中，保護第二部分110B的已圖案化的遮罩150可在磊晶製程之前或之後被移除。
參照第5圖，遮罩170係形成於基材110之第一部分110A上方，並暴露第二部分110B。遮罩170可保護在對第二部分110B執行後續製程期間的第一部分110A。遮罩170可為光阻、如氮化矽之硬遮罩、其他類似物或以上之組合。接著，遮罩170係由適合的光微影製程等製程而圖案化。
接著，在被遮罩170露出的第二部分110B上，將被閘極結構130與閘極間隔物144露出的半導體鰭片114移除(或凹陷)，以形成凹陷114r於基材110中。於此，可將任意適當數量的材料移除。剩餘的半導體鰭片114具有通道 部分114c位於複數凹陷114r之間。通道部分114c被閘極結構130環繞。於部分實施方式中，可形成凹陷114r為具有如第5圖所示之實質上為鑽石形狀之輪廓。也就是說，凹陷114r之部分側壁係朝向閘極間隔物144下方的通道部分114c延伸。於部分實施方式中，可將凹陷114r形成為具有實質上為U型之輪廓(未繪示)，且凹陷114r之側壁可與閘極間隔物144之邊緣(或外邊)實質上對齊。
凹陷114r之形成可包含乾式蝕刻製程、濕式蝕刻製程或乾式與濕式蝕刻製程之組合。於部分實施方式中，實質上為鑽石形狀之凹陷114r係以包含乾式蝕刻製程與濕式蝕刻製程之蝕刻製程而形成，此蝕刻製程之蝕刻參數(例如所用的蝕刻劑、蝕刻溫度、蝕刻溶液濃度、蝕刻壓力、電漿功率、射頻偏壓、射頻偏壓功率、蝕刻劑流量或其他適合的參數)係調整以達到預設的凹陷輪廓。於部分實施方式中，在蝕刻製程後，以氫氟酸或其他適合的溶液執行預洗製程，以清潔凹陷114r。
參照第6圖，複數磊晶特徵180係分別形成於複數凹陷114r中。磊晶特徵180可利用一或多個磊晶或磊晶製程而形成，使適合做為p型元件之源極/汲極部分之矽特徵、磷化矽(silicon phosphate)特徵、碳化矽特徵及/或其他適合的特徵以結晶態形成於第二部分110B中的半導體鰭片114上。於部分實施方式中，磊晶特徵180包含複數隆起部分185與分別位於複數隆起部分185下方之複數嵌入部分187。隆起部分185係相對於半導體鰭片114隆起，嵌入部 分187係嵌入半導體鰭片114。於部分實施方式中，磊晶特徵180之晶格常數係相異於半導體鰭片114之晶格常數，因此，半導體鰭片114之通道部分114c係應變或受到磊晶特徵180的應力，以提升半導體元件的載子遷移率且提升元件效能。磊晶製程包含化學氣相沉積技術(例如氣相磊晶及/或超高真空化學氣相沉積)、分子束磊晶及/或其他適合的製程。磊晶製程可使用能與半導體鰭片114之組成產生反應的汽態及/或液態的前驅物。於部分實施方式中，保護第二部分110A的已圖案化的遮罩170可在磊晶製程之前或之後被移除。
參閱第7圖，形成屏蔽層190毯覆在如第6圖之結構，也就是說，屏蔽層190覆蓋半導體鰭片112及114、閘極結構120及130、閘極間隔物142及144以及磊晶特徵160及180。屏蔽層190可用來屏蔽植入製程對下方材料的影響與降低後續植入期間的通道效應(channeling effect)。屏蔽層190可為氧化層，舉例而言，屏蔽層190之厚度可為約10埃至約50埃。舉例而言，屏蔽氧化層190之形成可包含沉積，例如物理氣相沉積或化學氣相沉積。於部分實施方式中，屏蔽層190可被省略。
參照第8圖，遮罩200係形成於基材110之第二部分110B上方，並暴露第一部分110A。遮罩200可保護在對第一部分110A執行後續製程期間的第二部分110B。遮罩200可為光阻、如氮化矽之硬遮罩、其他類似物或以上之組合。遮罩200係由適合的光微影製程等製程而圖案化，使第 一部分110A露出。
接著，對基材110執行電漿摻雜(plasma doping；PLAD)製程210，以形成摻雜物來源層220至少在第一部分110A上。換句話說，摻雜物來源層220係由電漿輔助(plasma-assisted)製程而沉積至少在第一部分110A上。電漿摻雜製程210可在如第17圖所示之裝置900中執行。裝置900包含腔體902，基材110係放置於腔體902中。裝置900可包含電源904以及與電源906，電源904與電源906係以位於腔體902中的電極(未標示)而電性耦接。於部分實施方式中，電源904可為具有可編程的脈衝調變功能的射頻電源。電源906可為脈衝直流(direct current；DC)或射頻功率電源，以提供偏壓於基材110上。於部分實施方式中，電源904與電源906係各自獨立運作。電源904與電源906係被編程以獨立地開/關，以免互相影響。
繼續參照第8圖，電漿摻雜製程210可形成摻雜物來源層220覆蓋隔離介電質105、半導體鰭片112、閘極結構120、閘極間隔物142以及磊晶特徵160。於部分實施方式中，摻雜來源層220包含n型摻雜物(雜質)或p型摻雜物(雜質)係取決於鰭式場效電晶體之導電類型。舉例而言，在第一部分110A係用來形成n型鰭式場效電晶體的實施方式中，摻雜物來源層220可包含n型摻雜物，例如磷、砷或其他第五族元素或以上之組合。於部分實施方式中，摻雜物來源層220中的摻雜物之原子百分率係實質上等於或大於約90%。於部分實施方式中，摻雜物來源層220可為實質上摻 有單一種類摻雜物之摻雜物層。
參照第17圖，電漿908係由腔體902中的製程氣體所產生。製程氣體包含砷化氫(AsH3)、磷化氫(PH3)等至少一n型摻雜氣體或以上之組合以及氙氣(Xe)、氬氣(Ar)、氦氣(He)、氖氣(Ne)、氫氣(H2)等至少一稀釋氣體，製程氣體包含的n型摻雜氣體與稀釋氣體係取決於摻雜物來源層220之預定組成。於部分實施方式中，舉例而言，電漿摻雜製程210可具有介於約200eV至約2000eV之間的偏壓、介於約4mTorr至約20mTorr之間的壓力、以及介於約50W至約1KWatt之間的感應耦合電漿(inductively coupled plasma；ICP)電源。於部分實施方式中，射頻電源904在形成摻雜物來源層220的整個期間可為持續開啟的。於其他部分實施方式中，射頻電源904係脈衝的(採用開/關模式)，且脈衝的射頻電源904有助於提升摻雜物來源層220之共形性。於部分實施方式中，直流電源906所提供的直流偏壓在形成摻雜物來源層220期間亦為脈衝的。
於部分實施方式中，磊晶特徵160上的摻雜來源層220的輪廓可由電源906所提供的偏壓之變化而調整。舉例而言，在使用高偏壓(例如1.5keV)的實施方式中，磊晶特徵160之頂面162上的摻雜物來源層220之厚度可大於磊晶特徵160之側壁164上的摻雜物來源層220之厚度。在使用低偏壓的實施方式中，例如使用實質上等於或小於約0.5KeV之偏壓，磊晶特徵160之頂面162上的摻雜物來源層220之厚度可實質上等於磊晶特徵160之側壁164上的摻雜 物來源層220之厚度。於部分實施方式中，將具有直流電源906所提供的零直流偏壓之電漿摻雜製程的方向性降低，以使摻雜物來源層220沉積於第一部分110A上方並做為隔離層，而非將摻雜物來源層220直接植入第一部分110A中的磊晶特徵160。
接著，如第9圖所示，一或多個退火製程230係執行於基材110上。退火製程230可從摻雜物來源層220驅動摻雜物，以使摻雜物經由頂面162與側壁164擴散入磊晶特徵160，以形成摻雜的頂部中央部分161與摻雜的角落或邊緣部分163於磊晶特徵160中。換句話說，於部分實施方式中，頂部中央部分161與角落部分163可具有實質上相同的雜質。退火製程230亦驅動磊晶特徵160中的摻雜物。於部分實施方式中，磊晶特徵160之(111)刻面可定義為側壁164。在電漿摻雜製程210期間將n型摻雜物引入時，被執行電漿摻雜製程210與退火製程230的磊晶特徵160可定義為半導體鰭片112的n型摻雜源極/汲極部分。於部分實施方式中，電漿摻雜製程210與退火製程230之組合可使磊晶特徵160具有雜質濃度介於約0.01%至約2%之間。於部分實施方式中，電漿摻雜製程210與退火製程230之組合可使磊晶特徵160具有雜質濃度介於約0.05%至約1%之間。這些雜質濃度係高到足以降低磊晶特徵160與後續所形成的源極/汲極接觸插塞之間的接觸電阻。舉例而言，退火製程230可包含快速加熱退火、尖峰式退火、毫秒式退火及/或雷射退火。此階段所執行的退火製程230可促使摻雜物從摻雜物來 源層220以固態擴散的形式擴散入磊晶特徵160。摻雜物在磊晶特徵160中的固態溶解度高於摻雜物在介電特徵(例如隔離介電質105及/或閘極間隔物142)中的固態溶解度。此固態溶解度之差異可能使隔離介電質105及/或閘極間隔物142做為擴散阻障，因此隔離介電質105及/或閘極間隔物142上的部分摻雜物來源層220中的摻雜物可擴散入鄰近於隔離介電質105及/或閘極間隔物142的部分磊晶特徵160。
舉例而言，角落部分163比頂部中央部分161更靠近隔離介電質105，因此隔離介電質105上的摻雜物來源層220中的摻雜物可擴散入角落部分163而非擴散入頂部中央部分161。此外，角落部分163比頂部中央部分161更靠近閘極間隔物142，因此閘極間隔物142上的摻雜物來源層220中的摻雜物亦可擴散入角落部分163。確切而言，角落部分163上的部分摻雜物來源層220可做為角落部分163之擴散來源，此外，隔離介電質105及/或閘極間隔物142上的部分摻雜物來源層220亦可做為角落部分163之擴散來源。另一方面，頂部中央部分161上的部分摻雜物來源層220可做為所對應的頂部中央部分161之擴散來源。因此，角落部分163之擴散來源多於頂部中央部分161之擴散來源，因此，於部分實施方式中，角落部分163之雜質濃度可高於頂部中央部分161之雜質濃度。舉例而言，角落部分163之雜質濃度與頂部中央部分161之雜質濃度的比率可大於105%。此外，因為角落部分163之擴散來源多於頂部中央部分161之擴散來源，所以角落部分163之摻雜物深度大於頂部 中央部分161之摻雜物深度。舉例而言，角落部分163之摻雜物深度與頂部中央部分161之摻雜物深度的比率大於105%。換言之，具有高雜質濃度之角落部分163係可厚於具有低雜質濃度之頂部中央部分161。角落部分163之摻雜物深度可從朝向磊晶特徵160內部的角落部分163之外圍(或外邊)量測起。同樣地，頂部中央部分161之摻雜物深度可從朝向磊晶特徵160內部的頂部中央部分161之外圍量測起。
於部分實施方式中，在磊晶特徵160中，具有較高雜質濃度及/或較大摻雜物深度之角落部分163係分別存在於頂部中央部分161之相對側上。也就是說，磊晶特徵160之頂部中央部分161係存在於相同磊晶特徵160之複數角落部分163之間或被相同磊晶特徵160之複數角落部分163包圍，這些角落部分163之雜質濃度及/或摻雜物深度大於頂部中央部分161之雜質濃度及/或摻雜物深度。
於部分實施方式中，磊晶特徵160之側壁164係存在於角落部分163，因此側壁164比頂部中央部分161更靠近隔離介電質105及/或閘極間隔物142。因此，側壁164之雜質濃度高於頂部中央部分161之雜質濃度。於部分實施方式中，側壁164比頂面162更靠近隔離介電質105及/或閘極間隔物142，因此側壁164之雜質濃度高於頂面162之中央部分的雜質濃度。
於部分實施方式中，具有較高雜質濃度及/或較大摻雜物深度之角落部分163係至少部分地存在於磊晶特徵160之隆起部分165中。也就是說，具有較高雜質濃度及/ 或較高摻雜物深度之角落部分163係至少部分地相對半導體鰭片112而隆起。此外，具有較高雜質濃度及/或較大摻雜物深度的角落部分163可進一步地延伸入磊晶特徵160之嵌入部分167。也就是說，具有較高雜質濃度及/或較大摻雜物深度之角落部分163係至少部分地存在於半導體鰭片112之凹陷112r中。換句話說，低於頂部中央部分161之部分角落部分163之雜質濃度高於頂部中央部分161之雜質濃度。換言之，低於半導體基材110之頂面的部分磊晶特徵160之雜質濃度高於磊晶特徵160之頂部中央部分161。於部分實施方式中，具有比頂部中央部分161高之雜質濃度的磊晶特徵160之刻面164延伸入半導體基材110。
參照第10圖，將覆蓋基材110之第二部分110B的遮罩200移除。採用氧化物遮罩(例如氧化矽)的遮罩200的實施方式中，舉例而言，將遮罩200移除之方法可為濕式蝕刻製程或乾式蝕刻製程，濕式蝕刻製程例如為將基材110浸入包含氫氟酸之濕式溶液。
然後，遮罩240係形成於基材110之第一部分110A上方，並暴露第二部分110B。遮罩240可保護在對第二部分110B執行後續製程期間的第一部分110A。於部分實施方式中，遮罩240可為氧化矽等氧化物遮罩或以上之組合。使用氧化物遮罩可排除使用光阻遮罩在後續受到電漿摻雜製程所產生的問題，舉例而言，這些問題可包含因光阻遮罩受到電漿傷害所留在第一部分110A上的光阻細屑。遮罩240可由適當的的光微影製程或其他類似製程而圖案化並 露出第二部分110B。
接著，對基材110執行電漿摻雜製程250，以形成摻雜物來源層260至少於第二部分110B上。換言之，摻雜物來源層260係利用電漿輔助製程而沉積於至少第二部分110B上。相似於第8圖中執行電漿摻雜製程210的階段，電漿摻雜製程250亦可於如第17圖所示之裝置900中執行。電漿摻雜製程250可形成摻雜物來源層260於隔離介電質105、半導體鰭片114、閘極結構130、閘極間隔物144以及磊晶特徵180上方。於部分實施方式中，摻雜物來源層260包含n型摻雜物(雜質)或p型摻雜物(雜質)係取決於鰭式場效電晶體之導電類型。舉例而言，將第二部分110B用來形成p型鰭式場效電晶體的實施方式中，摻雜物來源層260可包含p型摻雜物，例如硼、銦等第三族元素或以上之組合。於部分實施方式中，摻雜物來源層260中的摻雜物的原子百分率可實質上相等於或大於約90%。於部分實施方式中，摻雜物來源層260可為實質上摻有單一種類摻雜物之摻雜物層。
再次參照第17圖，電漿908係由腔體902中的製程氣體所產生。製程氣體包含乙硼烷(B2H6)及三氟化硼(BF3)等至少一p型摻雜氣體或以上之組合以及氙氣(Xe)、氬氣(Ar)、氦氣(He)、氖氣(Ne)、氫氣(H2)等至少一稀釋氣體，製程氣體包含的p型摻雜氣體與稀釋氣體係取決於摻雜物來源層260之預定組成。於部分實施方式中，舉例而言，電漿摻雜製程250可具有介於約500eV至約3000eV之 間的、介於約4mTorr至約20mTorr之間的壓力、以及介於約50W至約1KWatt之間的感應耦合電漿電源。於部分實施方式中，射頻電源904在形成摻雜物來源層260的整個期間可為持續開啟的。於其他部分實施方式中，射頻電源904係脈衝的(採用開/關模式)，且脈衝的射頻電源904有助於提升摻雜物來源層260之共形性。於部分實施方式中，直流電源906所提供的直流偏壓在形成摻雜物來源層260期間亦為脈衝的。
於部分實施方式中，磊晶特徵180上的摻雜來源層260的輪廓可由電源906所提供的偏壓之變化而調整。舉例而言，在使用高偏壓(例如1.5keV)的實施方式中，磊晶特徵180之頂面182上的摻雜物來源層260之厚度可大於磊晶特徵180之側壁184上的摻雜物來源層260之厚度。在使用低偏壓的實施方式中，例如使用實質上等於或小於約0.5KeV之偏壓，磊晶特徵180之頂面182上的摻雜物來源層260之厚度可實質上等於磊晶特徵180之側壁184上的摻雜物來源層260之厚度。於部分實施方式中，將具有直流電源906所提供的零直流偏壓之電漿摻雜製程的方向性降低，以使摻雜物來源層260沉積於第二部分110B上方並做為隔離層，而非將摻雜物來源層260直接植入第二部分110B中的磊晶特徵180。
接著，如第11圖所示，一或多個退火製程270係執行於基材110上。退火製程270可從摻雜物來源層260驅動摻雜物，以使摻雜物經由頂面182與側壁184擴散入磊 晶特徵180，以形成摻雜的頂部中央部分181與摻雜的角落或邊緣部分183於磊晶特徵180中。換句話說，於部分實施方式中，頂部中央部分181與角落部分183可具有實質上相同的雜質。於部分實施方式中，磊晶特徵180之雜質濃度與磊晶特徵160之雜質濃度不相同。退火製程270亦驅動磊晶特徵180中的摻雜物。在電漿摻雜製程250期間將p型摻雜物引入時，受到電漿摻雜製程250與退火製程270的磊晶特徵180可定義為半導體鰭片114的p型摻雜源極/汲極部分。於部分實施方式中，電漿摻雜製程250與退火製程270之組合可使磊晶特徵180具有介於約0.01%至約2%之間的雜質濃度。於部分實施方式中，電漿摻雜製程250與退火製程270之組合可使磊晶特徵180具有介於約0.05%至約1%之間的雜質濃度。這些雜質濃度係高到足以降低磊晶特徵180與後續所形成的源極/汲極接觸插塞之間的接觸電阻。舉例而言，退火製程270可包含快速加熱退火、尖峰式退火、毫秒式退火及/或雷射退火。此階段所執行的退火製程270可促使摻雜物從摻雜物來源層260以固態擴散的形式擴散入磊晶特徵180。摻雜物在磊晶特徵180中的固態溶解度高於摻雜物在介電特徵(例如隔離介電質105及/或閘極間隔物144)中的固態溶解度。此固態溶解度之差異可能使隔離介電質105及/或閘極間隔物144做為擴散阻障，因此隔離介電質105及/或閘極間隔物144的部分摻雜物來源層260中的摻雜物可擴散入鄰近於隔離介電質105及/或閘極間隔物144的部分磊晶特徵180。
舉例而言，角落部分183比頂部中央部分181更靠近隔離介電質105，因此隔離介電質105上的摻雜物來源層260中的摻雜物可擴散入角落部分183而非擴散入頂部中央部分181。此外，角落部分183比頂部中央部分181更靠近閘極間隔物144，因此閘極間隔物144上的摻雜物來源層260中的摻雜物亦可擴散入角落部分183。確切而言，角落部分183上的部分摻雜物來源層260可做為角落部分183之擴散來源，此外，隔離介電質105及/或閘極間隔物144上的部分摻雜物來源層260亦可做為角落部分183之擴散來源。另一方面，頂部中央部分181上的部分摻雜物來源層260可做為所對應的頂部中央部分181之擴散來源。因此，角落部分183之擴散來源多於頂部中央部分181之擴散來源，因此，於部分實施方式中，角落部分183之雜質濃度可高於頂部中央部分181之雜質濃度。舉例而言，角落部分183之雜質濃度與頂部中央部分181之雜質濃度的比率可大於105%。此外，因為角落部分183之擴散來源多於頂部中央部分181之擴散來源，所以角落部分183之摻雜物深度大於頂部中央部分181之摻雜物深度。舉例而言，角落部分183之摻雜物深度與頂部中央部分181之摻雜物深度的比率大於105%。換言之，具有高雜質濃度之角落部分183係可厚於具有低雜質濃度之頂部中央部分181。角落部分183之摻雜物深度可從朝向磊晶特徵180內部的角落部分183之外圍量測起。同樣地，頂部中央部分181之摻雜物深度可從朝向磊晶特徵180內部的頂部中央部分181之外圍量測起。
於部分實施方式中，在磊晶特徵180中，具有較高雜質濃度及/或較大摻雜物深度之角落部分183係分別存在於頂部中央部分181之相對側上。也就是說，磊晶特徵180之頂部中央部分181係存在於相同磊晶特徵180之複數角落部分183之間或被相同磊晶特徵180之複數角落部分183包圍，這些角落部分183之雜質濃度及/或摻雜物深度大於頂部中央部分181之雜質濃度及/或摻雜物深度。
於部分實施方式中，磊晶特徵180之側壁184係存在於角落部分183，因此側壁184比頂部中央部分181更靠近隔離介電質105及/或閘極間隔物144。因此，側壁184之雜質濃度高於頂部中央部分181之雜質濃度。於部分實施方式中，側壁184比頂面182更靠近隔離介電質105及/或閘極間隔物144，因此側壁184之雜質濃度高於頂面182之中央部分的雜質濃度。於部分實施方式中，磊晶特徵180之(111)刻面可定義為側壁184。
於部分實施方式中，具有較高雜質濃度及/或較大摻雜物深度之角落部分183係至少部分地存在於磊晶特徵180之隆起部分185中。也就是說，具有較高雜質濃度及/或較高摻雜物深度之角落部分183係至少部分地相對半導體鰭片114而隆起。此外，具有較高雜質濃度及/或較大摻雜物深度的角落部分183可進一步地延伸入磊晶特徵180之嵌入部分187。也就是說，具有較高雜質濃度及/或較大摻雜物深度之角落部分183係至少部分地存在於半導體鰭片114之凹陷114r中。換句話說，低於頂部中央部分181之部 分角落部分183之雜質濃度高於頂部中央部分181之雜質濃度。
參照第12圖，將覆蓋基材110之第一部分110A的遮罩240以蝕刻製程移除。於部分實施方式中，移除製程亦可將摻雜物來源層220及260與屏蔽層190移除。在採用氧化物遮罩(例如氧化矽)做為遮罩200的實施方式中，舉例而言，將遮罩240、摻雜物來源層220及260以及屏蔽層190移除的方法可為濕式蝕刻製程或乾式蝕刻製程，濕式蝕刻製程例如為將基材110浸入包含氫氟酸之濕式溶液。
在第8至12圖繪示的摻雜的磊晶特徵160及180之依序形成為範例。於其他部分實施方式中，摻雜的磊晶特徵160及180依照其他順序之形成係可行的。舉例而言，可在形成磊晶特徵160之後，立刻執行電漿摻雜製程210，可在形成磊晶特徵180之後，立刻執行電漿摻雜製程250，且磊晶特徵160與磊晶特徵180可經過相同退火製程，因此摻雜的部分161、163、181及183可由相同退火製程而形成。於部分實施方式中，在電漿摻雜製程210與250之較晚執行的一者中，一些部分係被遮罩。
接著，如第13圖所示，層間介電(interlayer dielectric；ILD)層280係形成於基材110上之以及閘極間隔物142及144之外側上。層間介電層280包含氧化矽、氮化矽、氮氧化矽、碳化矽、低k介電材料或以上之組合。於部分實施方式中，在層間介電層280之形成之前，接觸蝕刻停止層(contact etch stop layer；CESL)可以毯覆式地形 成在基材110上。層間介電層280包含一層或多層。層間介電層280係由化學氣相沉積、原子層沉積以及旋轉塗布玻璃等適合的技術而形成。於部分實施方式中，化學機械平坦化(chemical mechanical planarization；CMP)製程係執行以移除層間介電層280之多餘材料，並平坦化層間介電層280之頂面使其與閘極結構120及130之頂面齊平。在一些實施方式中，化學機械平坦化製程可進一步將遮罩層126及136移除，以分別露出遮罩層126及136下方的閘極電極124及134，且此化學機械平坦化製程亦可將鄰近於遮罩層126及136之閘極間隔物142及144之最頂部分移除。
參照第14圖，將閘極結構120及130移除，以形成以閘極間隔物142做為側壁的閘極溝槽292以及以閘極間隔物144做為側壁的閘極溝槽294。於部分實施方式中，將閘極介電層122及132移除。於其他部分實施方式中，將閘極電極124及134移除，而閘極介電層122及132留下。閘極結構120及130可由乾式蝕刻、濕式蝕刻或乾式與濕式蝕刻之組合而移除。蝕刻製程可包含選擇性濕式蝕刻或選擇性乾式蝕刻製程。於部分實施方式中，遮罩層126及136、閘極電極124及134以及閘極介電層122及132可由依序的製程而被移除，依序的製程包含光微影圖案化以保護其他部分(例如層間介電層280)以及將遮罩層126及136、閘極電極124及134、閘極介電層122及132回蝕刻。
如第15圖所示，閘極堆疊300及310分別形成於閘極溝槽292及294中。閘極堆疊300係橫跨半導體鰭片112 而形成且沿閘極間隔物142延伸。閘極堆疊300可包含閘極介電層302、閘極介電層302上的功函數導體304以及功函數導體304上的填充導體306。同樣地，閘極堆疊310可包含閘極介電層312、功函數導體314以及填充導體316。於部分實施方式中，舉例而言，閘極介電層302及312可包含金屬氧化物、金屬氮化物、金屬矽酸鹽、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽酸鹽、金屬氮氧化物、金屬鋁酸鹽、矽酸鋯、鋁酸鋯等高k介電材料或以上之組合。於部分實施方式中，閘極介電層302及312可包含氧化鉿(HfO2)、氧矽化鉿(HfSiO)、氮氧矽化鉿(HfSiON)、氧化鉭鉿(HfTaO)、氧化鈦鉿(HfTiO)、氧化鋯鉿(HfZrO)、氧化鑭(LaO)、氧化鋯(ZrO)、氧化鈦(TiO)、氧化鉭(Ta2O5)、氧化釔(Y2O3)、鈦酸鍶(SrTiO3；STO)、鈦酸鋇(BaTiO3；BTO)、氧化鋯鋇(BaZrO)、氧化鑭鉿(HfLaO)、氧化矽鑭(LaSiO)、氧化矽鋁(AlSiO)、氧化鋁(Al2O3)、氮化矽(Si3N4)、氮氧化矽(SiON)或以上之組合。於其他部分實施方式中，閘極介電層302及312可具有多層結構，例如一層氧化矽(例如界面層)與另一高k介電材料。
功函數導體304及314可包含功函數金屬，以提供適合的功函數給閘極堆疊300及310。舉例而言，功函數導體304可提供一或多個n型功函數金屬(n型金屬)來形成n型金屬氧化物半導體電晶體於第一部分110A。舉例而言，n型功函數金屬可包含鋁化鈦(TiAl)、氮化鋁鈦(TiAlN)、氮碳化鉭(TaCN)、鉿(Hf)、鋯(Zr)、鈦(Ti)、鉭(Ta)、鋁(Al)、 金屬碳化物(例如碳化鉿(HfC)、碳化鋯(ZrC)、碳化鈦(TiC)、碳化鋁(AlC)、鋁化物及/或其他適合的材料，但本揭露不以此為限。另一方面，功函數導體314可包含一或多個p型功函數金屬(p型金屬)以形成p型金屬氧化物半導體電晶體於第二部分110B上。舉例而言，p型功函數金屬可包含氮化鈦(TiN)、氮化鎢(WN)、鎢(W)、銣(Ru)、鈀(pd)、鉑(Pt)、鈷(Co)、鎳(Ni)、導電金屬氧化物及/或其他適合的材料，但本揭露不以此為限。填充導體306及316分別填充功函數導體304及314中的凹陷。舉例而言，填充導體306及316可包含鎢、鋁、銅、鎳、鈷、鈦、鉭、氮化鈦、氮化鉭、矽化鎳、矽化鈷、碳化鉭、氮矽化鉭、氮碳化鉭、鋁化鈦、氮化鋁鈦或其他適合的材料，但本揭露不以此為限。
舉例而言，形成閘極堆疊300的方法可包含將毯覆式的閘極介電層形成於如第14圖的結構上方，形成一或多個功函數導體層於毯覆式的閘極介電層上方；形成填充導體層於功函數導體層上方，其中部分填充導體層過度填充如第14圖中的閘極溝槽292及294；然後執行化學機械研磨製程以將閘極溝槽292及294外的填充導體層、功函數導體層、與閘極介電層之多餘材料移除。
參照第16圖，複數接觸插塞320係穿過層間介電層280而形成且分別接觸磊晶特徵160及180，因此，接觸插塞320可做為源極/汲極接觸。由於磊晶特徵160及180係由電漿摻雜製程與退火製程之組合所形成的而具有提高的雜質濃度，因此，磊晶特徵160及180與複數接觸插塞320 之間的接觸電阻係可提升。接觸插塞320之形成可包含由蝕刻製程來蝕刻穿過層間介電層280至磊晶特徵160及180以形成接觸孔以及由沉積製程將金屬沉積於接觸孔，以形成接觸插塞320，沉積製程例如化學氣相沉積製程。
本揭露之部分實施方式可包含至少以下優點。電漿摻雜製程與退火製程的組合有助於使磊晶特徵具有足夠高的雜質濃度，以降低磊晶特徵與接觸插塞之間的接觸電阻。此外，磊晶製程期間的原位摻雜可被省略，因此，磊晶製程的持續時間係可降低。此外，由於在電漿摻雜製程期間係採用氧化物遮罩而非光阻遮罩，故可避免在最終產品上留下的光阻細屑。
以上概述數個實施方式或實施例的特徵，使所屬領域中具有通常知識者可以從各個方面更加瞭解本揭露。本技術領域中具有通常知識者應可理解，且可輕易地以本揭露為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到在此介紹的實施方式或例子相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未悖離本揭露的揭露精神與範圍。在不悖離本揭露的揭露精神與範圍之前提下，可對本揭露進行各種改變、置換或修改。
105:隔離介電質
110:基材
110A:第一部分
110B:第二部分
112:半導體鰭片
112c:通道部分
112r:凹陷
114:半導體鰭片
114c:通道部分
114r:凹陷
142:閘極間隔物
144:閘極間隔物
160:磊晶特徵
161:頂部中央部分
162:頂面
163:角落部分
164:側壁
165:隆起部分
167:嵌入部分
180:磊晶特徵
181:頂部中央部分
182:頂面
183:角落部分
184:側壁
185:隆起部分
187:嵌入部分
280:界面介電層
292:閘極溝槽
294:閘極溝槽
300:閘極堆疊
302:閘極介電層
304:功函數導體
306:填充導體
310:閘極堆疊
312:閘極介電層
314:功函數導體
316:填充導體
320:接觸插塞

Claims (10)

  1. 一種製造半導體元件的方法，包含：在一半導電鰭片上形成一閘極結構；沿著該閘極結構形成一閘極間隔物；在該半導電鰭片中蝕刻出一凹陷；在該凹陷中形成一磊晶特徵，其中該磊晶特徵具有高於該半導電鰭片的一頂部的一頂面及自該閘極間隔物正下方的一位置朝上延伸至該磊晶特徵的該頂面的一側壁；在形成該閘極間隔物之後，形成一摻雜物來源層以覆蓋該磊晶特徵的該頂面與至少一部份的該側壁；以及自該摻雜物來源層擴散一摻雜物至該磊晶特徵中，其中該摻雜物是經由該磊晶特徵的該被覆蓋的頂面與該被覆蓋的側壁進入該磊晶特徵的，自該磊晶特徵的該側壁的摻雜深度大於自該磊晶特徵的該頂面的一中央區域的摻雜深度。
  2. 如請求項1所述之方法，還包含：將該摻雜物來源層移除；以及在該磊晶特徵上形成一接觸插塞。
  3. 如請求項1所述之方法，其中在該磊晶特徵的形成之前，先形成該閘極間隔物，其中該磊晶特徵的形成使得該磊晶特徵的該側壁是形成於該閘極間隔物與該磊晶特徵的該頂面之間， 其中將該摻雜物擴散後，該磊晶特徵的該側壁的雜質濃度是高於該磊晶特徵的該頂面的該中央區域的雜質濃度。
  4. 如請求項1所述之方法，還包含：在該摻雜物來源層的形成之前，先在該半導電鰭片的一部分覆蓋一氧化物遮罩；以及在該摻雜物來源層形成之後，將該氧化物遮罩移除。
  5. 一種製造半導體元件的方法，包含：在一半導體鰭片上形成一閘極間隔物；在該半導體鰭片上形成一磊晶特徵，其中該磊晶特徵具有高於該半導體鰭片的一頂部的一頂面、自該磊晶特徵的該頂面朝下延伸至該閘極間隔物正下方的一位置的一第一傾斜側壁以及自該磊晶特徵的該頂面朝下沿著側向遠離該閘極間隔物的一方向的一第二傾斜側壁；形成一摻雜物來源層以覆蓋該磊晶特徵的該頂面與至少一部分的該第二傾斜側壁，其中該摻雜物來源層具有沿著平行該磊晶特徵的該第二傾斜側壁延伸的一傾斜部分；以及自該摻雜物來源層擴散一摻雜物至該磊晶特徵中，其中該摻雜物是經由該磊晶特徵的該被覆蓋的頂面與該被覆蓋的第一及第二傾斜側壁進入該磊晶特徵的。
  6. 如請求項5所述之方法，其中形成該摻雜 物來源層包含將該半導體鰭片放置於一腔體中，該腔體包含自一n型摻雜氣體或一p型摻雜氣體所產生的電漿。
  7. 如請求項5所述之方法，其中該摻雜物在該磊晶特徵的固態溶解度比在該閘極間隔物的固態溶解度高。
  8. 一種製造半導體元件的方法，包含：在一半導體鰭片上形成一閘極結構；沿著該閘極結構形成一閘極間隔物；在該半導體鰭片上形成一磊晶特徵，其中該磊晶特徵具有高於該半導體鰭片的一頂部的一頂面、自該閘極間隔物正下方的一位置朝上延伸至該磊晶特徵的該頂面的一第一傾斜側壁以及自該磊晶特徵的該頂面朝下沿著側向遠離該閘極間隔物的一方向的一第二傾斜側壁；在該閘極間隔物的形成後，形成一氧化物遮罩以覆蓋該半導體鰭片的一部分；在形成該氧化物遮罩後，形成具有位於該磊晶特徵的該頂面上的一水平部分及位於該磊晶特徵的該第二傾斜側壁上的一傾斜部分的一摻雜物來源層以覆蓋該磊晶特徵的一頂面及一側壁；以及自該摻雜物來源層擴散一摻雜物至該磊晶特徵中，其中該摻雜物是經由該磊晶特徵的該頂面與該第二傾斜側壁進入該磊晶特徵的。
  9. 如請求項8所述之方法，還包含：在形成該摻雜物來源層之前，先在該閘極間隔物上形成一遮罩氧化層。
  10. 如請求項9所述之方法，還包含：在擴散該摻雜物後，自該閘極間隔物移除該遮罩氧化層。
TW106124629A 2016-11-28 2017-07-21 半導體元件之製造方法 TWI713771B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662427067P 2016-11-28 2016-11-28
US62/427,067 2016-11-28
US15/495,962 US10879354B2 (en) 2016-11-28 2017-04-24 Semiconductor device and forming method thereof
US15/495,962 2017-04-24

Publications (2)

Publication Number Publication Date
TW201820487A TW201820487A (zh) 2018-06-01
TWI713771B true TWI713771B (zh) 2020-12-21

Family

ID=62192841

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106124629A TWI713771B (zh) 2016-11-28 2017-07-21 半導體元件之製造方法

Country Status (3)

Country Link
US (1) US10879354B2 (zh)
CN (1) CN108122910B (zh)
TW (1) TWI713771B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102543181B1 (ko) * 2016-11-04 2023-06-15 삼성전자주식회사 반도체 소자
CN109830433B (zh) * 2017-11-23 2021-03-30 联华电子股份有限公司 制作半导体元件的方法
US10347540B1 (en) * 2017-12-14 2019-07-09 International Business Machines Corporation Gate cut using selective deposition to prevent oxide loss
US10468500B1 (en) * 2018-06-29 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET fabrication methods
US11302818B2 (en) 2019-09-16 2022-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Gate resistance reduction through low-resistivity conductive layer
CN117476646A (zh) * 2022-07-20 2024-01-30 上海华力集成电路制造有限公司 Fdsoi工艺中pmos的抬升式源漏结构的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165826A (en) * 1994-12-23 2000-12-26 Intel Corporation Transistor with low resistance tip and method of fabrication in a CMOS process
US20110129990A1 (en) * 2009-11-30 2011-06-02 Applied Materials, Inc. Method for doping non-planar transistors
US20110269287A1 (en) * 2010-04-28 2011-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for doping fin field-effect transistors
US8440552B1 (en) * 2012-01-09 2013-05-14 International Business Machines Corporation Method to form low series resistance transistor devices on silicon on insulator layer
US20150044842A1 (en) * 2013-08-09 2015-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrating Junction Formation of Transistors with Contact Formation
US9012310B2 (en) * 2012-06-11 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial formation of source and drain regions

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US8022488B2 (en) * 2009-09-24 2011-09-20 International Business Machines Corporation High-performance FETs with embedded stressors
US8962400B2 (en) 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US8841701B2 (en) 2011-08-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device having a channel defined in a diamond-like shape semiconductor structure
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US8847293B2 (en) 2012-03-02 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure for semiconductor device
US8836016B2 (en) 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
CN103779278A (zh) * 2012-10-22 2014-05-07 中芯国际集成电路制造(上海)有限公司 Cmos管的形成方法
US8853025B2 (en) 2013-02-08 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET/tri-gate channel doping for multiple threshold voltage tuning
US9093514B2 (en) 2013-03-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and uniform doping technique for FINFETs
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9691900B2 (en) * 2014-11-24 2017-06-27 International Business Machines Corporation Dual epitaxy CMOS processing using selective nitride formation for reduced gate pitch
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165826A (en) * 1994-12-23 2000-12-26 Intel Corporation Transistor with low resistance tip and method of fabrication in a CMOS process
US20110129990A1 (en) * 2009-11-30 2011-06-02 Applied Materials, Inc. Method for doping non-planar transistors
US20110269287A1 (en) * 2010-04-28 2011-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for doping fin field-effect transistors
US8440552B1 (en) * 2012-01-09 2013-05-14 International Business Machines Corporation Method to form low series resistance transistor devices on silicon on insulator layer
US9012310B2 (en) * 2012-06-11 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial formation of source and drain regions
US20150044842A1 (en) * 2013-08-09 2015-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrating Junction Formation of Transistors with Contact Formation

Also Published As

Publication number Publication date
US10879354B2 (en) 2020-12-29
CN108122910A (zh) 2018-06-05
US20180151670A1 (en) 2018-05-31
TW201820487A (zh) 2018-06-01
CN108122910B (zh) 2021-10-15

Similar Documents

Publication Publication Date Title
TWI784512B (zh) 半導體裝置及其製造方法
TWI713771B (zh) 半導體元件之製造方法
US11404577B2 (en) Semiconductor device and method of forming doped channel thereof
US11664272B2 (en) Etch profile control of gate contact opening
US20220102507A1 (en) Etch profile control of gate contact opening
US12125908B2 (en) Semiconductor device and method
US20210066476A1 (en) Semiconductor Device Structure With Uniform Threshold Voltage Distribution And Method Of Forming The Same
US20250364323A1 (en) Integrated circuit structure and manufacturing method thereof
US20230361185A1 (en) Etch profile control of via opening
KR20160007333A (ko) 게이트 산화물 층을 구비하는 finfet 디바이스
US10665513B2 (en) Fin field-effect transistor device and method
TW201830524A (zh) 鰭式場效電晶體裝置的製造方法
US20240266218A1 (en) Integrated circuit structure and manufacturing method thereof
US20240047546A1 (en) Integrated circuit structure with backside via
US11923433B2 (en) Fin field-effect transistor and method of forming the same
US11791403B2 (en) Semiconductor devices and methods of manufacturing thereof
US20250040235A1 (en) Integrated circuit device and manufacturing method thereof