[go: up one dir, main page]

CN117476646A - Fdsoi工艺中pmos的抬升式源漏结构的制造方法 - Google Patents

Fdsoi工艺中pmos的抬升式源漏结构的制造方法 Download PDF

Info

Publication number
CN117476646A
CN117476646A CN202210862830.XA CN202210862830A CN117476646A CN 117476646 A CN117476646 A CN 117476646A CN 202210862830 A CN202210862830 A CN 202210862830A CN 117476646 A CN117476646 A CN 117476646A
Authority
CN
China
Prior art keywords
layer
boron
doping concentration
pmos
drain structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210862830.XA
Other languages
English (en)
Inventor
陈勇跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202210862830.XA priority Critical patent/CN117476646A/zh
Priority to US18/181,784 priority patent/US12513971B2/en
Publication of CN117476646A publication Critical patent/CN117476646A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6744—Monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H10D64/259—Source or drain electrodes being self-aligned with the gate electrode and having bottom surfaces higher than the interface between the channel and the gate dielectric
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H10P14/6308—

Landscapes

  • Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本发明公开了一种FDSOI工艺中PMOS的抬升式源漏结构的制造方法，包括：步骤一、在FDSOI基片上形成PMOS的栅极结构。步骤二、形成抬升式源漏结构，包括：步骤21、形成种子层。步骤22、形成主体层，主体层为掺硼锗硅外延层。步骤23、依次形成第一盖帽层和第二盖帽层。第一盖帽层为掺硼硅外延层，第二盖帽层为硅外延层。第一盖帽层的硼杂质作为增加主体层的硼掺杂浓度的硼源。步骤24、进行热氧化工艺形成顶部氧化层并同时使第一盖帽层中的硼杂质扩散到主体层、种子层和底部半导体衬底中。步骤25、去除顶部氧化层。步骤26、形成第三盖帽层。本发明能消除抬升式源漏结构的锗掺杂浓度对硼掺杂浓度的限制，从而能同时提升抬升式源漏结构的锗掺杂浓度和硼掺杂浓度。

Description

FDSOI工艺中PMOS的抬升式源漏结构的制造方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种全耗尽型绝缘层上硅(FDSOI)工艺中PMOS的抬升式源漏结构的制造方法。
背景技术
应力沟道晶体管，在集成电路工业中被广泛的研究，FDSOI中利用抬升的SiGe技术，可以进一步的提高PMOS的沟道的载流子迁移率，从而提高器件的性能，进而不断地微缩晶体管的尺寸，实现更大规模的集成度。
FDSOI中采用抬升的SiGe源漏结构，外延生长方式如下：先外延低Ge和B的种子层(Seed Layer)，减少外延层和衬底的晶格失配，然后外延掺杂更高浓度Ge和B的主体层(Bulk Layer)，通过Bulk Layer的B和Ge浓度可以实现同时调控沟道应力场和源漏端电流场的分布，最后外延掺Si：B即掺硼硅作为盖帽层(Cap Layer)，经过NiPt淀积和退火后形成NiSi层。但是在Bulk layer的外延过程中，GeH4流量的增加限制了B2H6与基底的反应，从而限制了外延层中B浓度的提升，Ge和B的浓度难以同时达到高浓度，最终影响器件同时满足高迁移率和低电阻的需求。
下面结合附图对现有方法做更加详细的说明，如图1A至图1D所示，是现有FDSOI工艺中PMOS的抬升式源漏结构的制造方法各步骤中的器件结构示意图；现有FDSOI工艺中PMOS的抬升式源漏结构的制造方法包括如下步骤：
步骤一、如图1A所示，提供FDSOI基片并在所述FDSOI基片上形成PMOS的栅极结构；所述FDSOI基片包括底部半导体衬底101、绝缘介质埋层102和顶部半导体衬底103，所述绝缘介质埋层102位于所述底部半导体衬底101和所述顶部半导体衬底103之间。
被所述栅极结构所覆盖的所述顶部半导体衬底103形成沟道区。
通常，所述栅极结构包括栅介质层104和栅极导电材料层105，在所述栅极结构的侧面还形成有侧墙106。
所述侧墙106的材料包括氧化硅或氮化硅。
在所述栅极结构顶部还形成有硬质掩膜层，所述硬质掩膜层的材料包括氧化硅或氮化硅。
步骤二、在所述栅极结构两侧自对准形成抬升式源漏结构107，包括如下分步骤：
步骤21、如图1B所示，进行外延生长在所述栅极结构两侧的所述顶部半导体衬底103表面形成种子层107a。
通常，所述种子层107a为掺硼锗硅外延层，所述种子层107a的硼掺杂浓度低于所述主体层107b的硼掺杂浓度以及所述种子层107a的锗掺杂浓度低于所述主体层107b的锗掺杂浓度，所述种子层107a用于减少所述顶部半导体衬底103和所述主体层107b之间的晶格失配缺陷。
步骤22、如图1C所示，进行外延生长在所述种子层107a表面形成主体层107b，所述主体层107b为掺硼锗硅外延层，所述主体层107b的锗掺杂用于提升所述沟道区的应力并改善所述沟道区的载流子迁移率，所述主体层107b的锗掺杂浓度越高所述沟道区的应力越大。所述主体层107b的硼掺杂则用于降低源漏电阻，硼掺杂浓度越高，源漏电阻越低。
通常，所述主体层107b的外延生长过程中的锗源气体包括GeH4，硼源气体包括B2H6，GeH4流量增加会限制B2H6和基底反应并从而抑制硼掺杂浓度的增加。所以，在所述主体层107b的外延生长过程中，所述主体层107b的锗掺杂浓度增加会抑制硼掺杂浓度的增加。这样，当所述主体层107b的锗掺杂浓度较高时，会使硼掺杂浓度降低；而如果需要使硼掺杂浓度升高，则有会使锗掺杂浓度降低。所以，现有方法使得，所述主体层107b无法同时使锗掺杂浓度和硼掺杂浓度满足要求。
步骤23、如图1D所示，进行外延生长在所述主体层107b表面形成盖帽层107c，所述盖帽层107c为掺硼硅外延层；由所述种子层107a、所述主体层107b和所述盖帽层107c叠加形成所述抬升式源漏结构107。
通常，还包括：在所述盖帽层107c的表面形成金属硅化物。
所述金属硅化物包括NiSi。NiSi通常采用沉积NiPt加退火工艺形成。
发明内容
本发明所要解决的技术问题是提供一种FDSOI工艺中PMOS的抬升式源漏结构的制造方法，能消除抬升式源漏结构的锗掺杂浓度对硼掺杂浓度的限制，从而能同时提升抬升式源漏结构的锗掺杂浓度和硼掺杂浓度，使器件同时满足高迁移率和低电阻的需求。
为解决上述技术问题，本发明提供的FDSOI工艺中PMOS的抬升式源漏结构的制造方法包括如下步骤：
步骤一、提供FDSOI基片并在所述FDSOI基片上形成PMOS的栅极结构；所述FDSOI基片包括底部半导体衬底、绝缘介质埋层和顶部半导体衬底，所述绝缘介质埋层位于所述底部半导体衬底和所述顶部半导体衬底之间。
被所述栅极结构所覆盖的所述顶部半导体衬底形成沟道区。
步骤二、在所述栅极结构两侧自对准形成抬升式源漏结构，包括如下分步骤：
步骤21、进行外延生长在所述栅极结构两侧的所述顶部半导体衬底表面形成种子层。
步骤22、进行外延生长在所述种子层表面形成主体层，所述主体层为掺硼锗硅外延层，所述主体层的锗掺杂用于提升所述沟道区的应力并改善所述沟道区的载流子迁移率，所述主体层的锗掺杂浓度越高所述沟道区的应力越大；在所述主体层的外延生长过程中，所述主体层的锗掺杂浓度增加会抑制硼掺杂浓度的增加。
步骤23、进行外延生长在所述主体层表面依次形成第一盖帽层和第二盖帽层。
所述第一盖帽层为掺硼硅外延层，所述第二盖帽层为硅外延层。
所述第一盖帽层的硼掺杂浓度大于所述主体层的硼掺杂浓度，所述第一盖帽层的硼杂质作为增加所述主体层的硼掺杂浓度的硼源。
步骤24、进行热氧化工艺。
所述热氧化工艺将所述第二盖帽层和所述第一盖帽层全部氧化，所述主体层未被氧化或者顶部部分厚度被氧化；所述热氧化工艺中，利用Si-O键结合能力强于Ge-O键的特点使所述热氧化工艺形成的顶部氧化层为二氧化硅。
利用所述顶部氧化层作为顶部限制层以及所述绝缘介质埋层作为底部限制层，所述热氧化工艺的热过程还使所述第一盖帽层中的硼杂质扩散到所述主体层、所述种子层和所述顶部半导体衬底中，使得所述主体层、所述种子层和所述顶部半导体衬底的硼掺杂浓度增加，从而降低源漏电阻。
步骤25、去除所述顶部氧化层。
步骤26、进行外延生长在所述主体层表面形成第三盖帽层，所述第三盖帽层为掺硼硅外延层；由所述底部半导体衬底、所述种子层、所述主体层和所述第三盖帽层叠加形成所述抬升式源漏结构。
进一步的改进是，步骤24中，当所述主体层的顶部部分厚度被氧化时，步骤22中，所述主体层的厚度在目标厚度的基础上增加一附加厚度，所述附加厚度用于补偿步骤24中被氧化消耗的厚度。
进一步的改进是，步骤24中，所述热氧化工艺的热过程还使所述所述主体层的被氧化区域中的硼杂质和锗杂质扩散到底部的所述主体层的未被氧化区域、所述种子层和所述顶部半导体衬底中，使得未被氧化的所述主体层、所述种子层和所述顶部半导体衬底的硼掺杂浓度和锗掺杂浓度都增加。
进一步的改进是，所述主体层的锗浓度在20％～45％内调节。
进一步的改进是，所述第一盖帽层的厚度为硼掺杂的体浓度为2e20cm-3～1e21cm-3。
进一步的改进是，所述第二盖帽层的厚度为
进一步的改进是，所述第三盖帽层的厚度为硼掺杂的体浓度为2e20cm-3～1e21cm-3。
进一步的改进是，步骤21中，所述种子层为掺硼锗硅外延层，所述种子层的硼掺杂浓度低于所述主体层的硼掺杂浓度以及所述种子层的锗掺杂浓度低于所述主体层的锗掺杂浓度，所述种子层用于减少所述顶部半导体衬底和所述主体层之间的晶格失配缺陷。
进一步的改进是，步骤22中，所述主体层的外延生长过程中的锗源气体包括GeH4，硼源气体包括B2H6，GeH4流量增加会限制B2H6和基底反应并从而抑制硼掺杂浓度的增加。
进一步的改进是，步骤一中，所述底部半导体衬底的材料包括硅，所述绝缘介质埋层的材料包括二氧化硅，所述顶部半导体衬底的材料包括硅。
进一步的改进是，步骤24中，所述热氧化工艺采用干氧氧化。
进一步的改进是，步骤25中，采用SiCoNi清洗工艺去除所述顶部氧化层。
进一步的改进是，还包括：在所述第三盖帽层的表面形成金属硅化物。
进一步的改进是，所述金属硅化物包括NiSi。
进一步的改进是，步骤一中，所述栅极结构包括栅介质层和栅极导电材料层，在所述栅极结构的侧面还形成有侧墙。
本发明在抬升式源漏结构的主体层形成之后，还增加形成第一盖帽层和第二盖帽层的步骤，和主体层为掺硼锗硅外延层不同，第一盖帽层采用掺硼硅外延层，由于掺硼硅外延层中不含有锗，故掺硼硅外延层中的硼掺杂浓度不会受到限制，从而能在第一盖帽层中形成较高掺杂浓度的硼并能作为向主体层中增加硼掺杂的硼源；同时，本发明的第二盖帽层采用硅外延层，这样在后续的热氧化工艺中会被最先氧化形成二氧化硅，热氧化工艺形成的顶部氧化层结合FDSOI基片的绝缘介质埋层能形成硼和锗杂质扩散的顶部限制层和底部限制层，从而是的第一盖帽层中的硼能扩散到底部的主体层、种子层和底部半导体衬底中，最后增加抬升式源漏结构的硼掺杂浓度；由于，本发明对抬升式源漏结构的硼掺杂浓度的增加不受主体层的锗掺杂浓度的限制，故主体层的锗掺杂浓度能根据需要设置为较高浓度，所以，本发明能消除抬升式源漏结构的锗掺杂浓度对硼掺杂浓度的限制，从而能同时提升抬升式源漏结构的锗掺杂浓度和硼掺杂浓度，使器件同时满足高迁移率和低电阻的需求。
除了增加第一盖帽层和第二盖帽层外，本发明还能在外延生长时进一步增加主体层的厚度并在热氧化工艺中式主体层的顶部部分厚度被氧化，主体层的被氧化区域中的锗和硼会进一步向下扩散并最后进一步增加抬升式源漏结构的锗掺杂浓度和硼掺杂浓度，从而进一步提升器件的性能。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1D是现有FDSOI工艺中PMOS的抬升式源漏结构的制造方法各步骤中的器件结构示意图；
图2是本发明实施例FDSOI工艺中PMOS的抬升式源漏结构的制造方法的流程图；
图3A-图3G是本发明实施例FDSOI工艺中PMOS的抬升式源漏结构的制造方法各步骤中的器件结构示意图。
具体实施方式
如图2所示，是本发明实施例FDSOI工艺中PMOS的抬升式源漏结构207的制造方法的流程图；如图3A至图3G所示，是本发明实施例FDSOI工艺中PMOS的抬升式源漏结构207的制造方法各步骤中的器件结构示意图；本发明实施例FDSOI工艺中PMOS的抬升式源漏结构207的制造方法包括如下步骤：
步骤一、如图3A所示，提供FDSOI基片并在所述FDSOI基片上形成PMOS的栅极结构；所述FDSOI基片包括底部半导体衬底201、绝缘介质埋层202和顶部半导体衬底203，所述绝缘介质埋层202位于所述底部半导体衬底201和所述顶部半导体衬底203之间。
被所述栅极结构所覆盖的所述顶部半导体衬底203形成沟道区。
本发明实施例中，所述栅极结构包括栅介质层204和栅极导电材料层205，在所述栅极结构的侧面还形成有侧墙206。
在一些实施例中，所述栅介质层204采用栅氧化层，所述栅极导电材料层205采用多晶硅栅。在另一些实施例中也能为：所述栅介质层204采用高介电常数层，所述栅极导电材料层205采用金属栅。
所述侧墙206的材料包括氧化硅或氮化硅。
在所述栅极结构顶部还形成有硬质掩膜层，所述硬质掩膜层的材料包括氧化硅或氮化硅。
在一些实施例中，所述底部半导体衬底201的材料包括硅，所述绝缘介质埋层202的材料包括二氧化硅，所述顶部半导体衬底203的材料包括硅。
步骤二、在所述栅极结构两侧自对准形成抬升式源漏结构207，包括如下分步骤：
步骤21、如图3B所示，进行外延生长在所述栅极结构两侧的所述顶部半导体衬底203表面形成种子层207a。
本发明实施例中，所述种子层207a为掺硼锗硅外延层，所述种子层207a的硼掺杂浓度低于所述主体层207b的硼掺杂浓度以及所述种子层207a的锗掺杂浓度低于所述主体层207b的锗掺杂浓度，所述种子层207a用于减少所述顶部半导体衬底203和所述主体层207b之间的晶格失配缺陷。
步骤22、如图3C所示，进行外延生长在所述种子层207a表面形成主体层207b，所述主体层207b为掺硼锗硅外延层，所述主体层207b的锗掺杂用于提升所述沟道区的应力并改善所述沟道区的载流子迁移率，所述主体层207b的锗掺杂浓度越高所述沟道区的应力越大；在所述主体层207b的外延生长过程中，所述主体层207b的锗掺杂浓度增加会抑制硼掺杂浓度的增加。
本发明实施例中，所述主体层207b的外延生长过程中的锗源气体包括GeH4，硼源气体包括B2H6，GeH4流量增加会限制B2H6和基底反应并从而抑制硼掺杂浓度的增加。所述主体层207b的外延生长时的锗浓度完全根据改善沟道区的应力要求进行设置，不需要考虑对硼掺杂浓度的限制。在一些较佳实施例中，所述主体层207b的锗浓度在20％～45％内调节。
步骤23、如图3D所示，进行外延生长在所述主体层207b表面依次形成第一盖帽层301和第二盖帽层302。
所述第一盖帽层301为掺硼硅外延层，所述第二盖帽层302为硅外延层。
所述第一盖帽层301的硼掺杂浓度大于所述主体层207b的硼掺杂浓度，所述第一盖帽层301的硼杂质作为增加所述主体层207b的硼掺杂浓度的硼源。
在一些较佳实施例中，所述第一盖帽层301的厚度为硼掺杂的体浓度为2e20cm-3～1e21cm-3。
所述第二盖帽层302的厚度为
步骤24、进行热氧化工艺。
所述热氧化工艺将所述第二盖帽层302和所述第一盖帽层301全部氧化，所述主体层207b未被氧化或者顶部部分厚度被氧化。
如图3E所示，所述第二盖帽层302首先会被氧化形成所述顶部氧化层303。
如图3F所示，接着所述第一盖帽层301也会被氧化，使得所述顶部氧化层303长厚。在一些实施例中，所述主体层207b也会被氧化部分厚度，使得所述顶部氧化层303进一步长厚。
所述热氧化工艺中，利用Si-O键结合能力强于Ge-O键的特点使所述热氧化工艺形成的顶部氧化层303为二氧化硅。
利用所述顶部氧化层303作为顶部限制层以及所述绝缘介质埋层202作为底部限制层，所述热氧化工艺的热过程还使所述第一盖帽层301中的硼杂质扩散到所述主体层207b、所述种子层207a和所述顶部半导体衬底203中，使得所述主体层207b、所述种子层207a和所述顶部半导体衬底203的硼掺杂浓度增加，从而降低源漏电阻。
图3F中，所述顶部氧化层303到所述绝缘介质埋层202之间的所述主体层207b、所述种子层207a和所述顶部半导体衬底203的叠加结构单独用标记304标出。
本发明实施例中，当所述主体层207b的顶部部分厚度被氧化时，步骤22中，所述主体层207b的厚度在目标厚度的基础上增加一附加厚度，所述附加厚度用于补偿步骤24中被氧化消耗的厚度。
步骤24中，所述热氧化工艺的热过程还使所述所述主体层207b的被氧化区域中的硼杂质和锗杂质扩散到底部的所述主体层207b的未被氧化区域、所述种子层207a和所述顶部半导体衬底203中，使得未被氧化的所述主体层207b、所述种子层207a和所述顶部半导体衬底203的硼掺杂浓度和锗掺杂浓度都增加。
在一些实施例中，所述热氧化工艺采用干氧氧化。
步骤25、如图3G所示，去除所述顶部氧化层303。
在一些实施例中，采用SiCoNi清洗工艺去除所述顶部氧化层303。
步骤26、如图3G所示，进行外延生长在所述主体层207b表面形成第三盖帽层207c，所述第三盖帽层207c为掺硼硅外延层；由所述顶部半导体衬底203、所述种子层207a、所述主体层207b和所述第三盖帽层207c叠加形成所述抬升式源漏结构207。
本发明实施例中，还包括：在所述第三盖帽层207c的表面形成金属硅化物。
所述金属硅化物包括NiSi。NiSi通常采用沉积NiPt加退火工艺形成。
在一些较佳实施例中，所述第三盖帽层207c的厚度为硼掺杂的体浓度为2e20cm-3～1e21cm-3。所述第三盖帽层207c的较高的硼掺杂有利于形成所述金属硅化物。
本发明实施例在抬升式源漏结构207的主体层207b形成之后，还增加形成第一盖帽层301和第二盖帽层302的步骤，和主体层207b为掺硼锗硅外延层不同，第一盖帽层301采用掺硼硅外延层，由于掺硼硅外延层中不含有锗，故掺硼硅外延层中的硼掺杂浓度不会受到限制，从而能在第一盖帽层301中形成较高掺杂浓度的硼并能作为向主体层207b中增加硼掺杂的硼源；同时，本发明实施例的第二盖帽层302采用硅外延层，这样在后续的热氧化工艺中会被最先氧化形成二氧化硅，热氧化工艺形成的顶部氧化层303结合FDSOI基片的绝缘介质埋层202能形成硼和锗杂质扩散的顶部限制层和底部限制层，从而是的第一盖帽层301中的硼能扩散到底部的主体层207b、种子层207a和底部半导体衬底201中，最后增加抬升式源漏结构207的硼掺杂浓度；由于，本发明实施例对抬升式源漏结构207的硼掺杂浓度的增加不受主体层207b的锗掺杂浓度的限制，故主体层207b的锗掺杂浓度能根据需要设置为较高浓度，所以，本发明实施例能消除抬升式源漏结构207的锗掺杂浓度对硼掺杂浓度的限制，从而能同时提升抬升式源漏结构207的锗掺杂浓度和硼掺杂浓度，使器件同时满足高迁移率和低电阻的需求。
除了增加第一盖帽层301和第二盖帽层302外，本发明实施例还能在外延生长时进一步增加主体层207b的厚度并在热氧化工艺中式主体层207b的顶部部分厚度被氧化，主体层207b的被氧化区域中的锗和硼会进一步向下扩散并最后进一步增加抬升式源漏结构207的锗掺杂浓度和硼掺杂浓度，从而进一步提升器件的性能。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种FDSOI工艺中PMOS的抬升式源漏结构的制造方法，其特征在于，包括如下步骤：
步骤一、提供FDSOI基片并在所述FDSOI基片上形成PMOS的栅极结构；所述FDSOI基片包括底部半导体衬底、绝缘介质埋层和顶部半导体衬底，所述绝缘介质埋层位于所述底部半导体衬底和所述顶部半导体衬底之间；
被所述栅极结构所覆盖的所述顶部半导体衬底形成沟道区；
步骤二、在所述栅极结构两侧自对准形成抬升式源漏结构，包括如下分步骤：
步骤21、进行外延生长在所述栅极结构两侧的所述顶部半导体衬底表面形成种子层；
步骤22、进行外延生长在所述种子层表面形成主体层，所述主体层为掺硼锗硅外延层，所述主体层的锗掺杂用于提升所述沟道区的应力并改善所述沟道区的载流子迁移率，所述主体层的锗掺杂浓度越高所述沟道区的应力越大；在所述主体层的外延生长过程中，所述主体层的锗掺杂浓度增加会抑制硼掺杂浓度的增加；
步骤23、进行外延生长在所述主体层表面依次形成第一盖帽层和第二盖帽层；
所述第一盖帽层为掺硼硅外延层，所述第二盖帽层为硅外延层；
所述第一盖帽层的硼掺杂浓度大于所述主体层的硼掺杂浓度，所述第一盖帽层的硼杂质作为增加所述主体层的硼掺杂浓度的硼源；
步骤24、进行热氧化工艺；
所述热氧化工艺将所述第二盖帽层和所述第一盖帽层全部氧化，所述主体层未被氧化或者顶部部分厚度被氧化；所述热氧化工艺中，利用Si-O键结合能力强于Ge-O键的特点使所述热氧化工艺形成的顶部氧化层为二氧化硅；
利用所述顶部氧化层作为顶部限制层以及所述绝缘介质埋层作为底部限制层，所述热氧化工艺的热过程还使所述第一盖帽层中的硼杂质扩散到所述主体层、所述种子层和所述顶部半导体衬底中，使得所述主体层、所述种子层和所述顶部半导体衬底的硼掺杂浓度增加，从而降低源漏电阻；
步骤25、去除所述顶部氧化层；
步骤26、进行外延生长在所述主体层表面形成第三盖帽层，所述第三盖帽层为掺硼硅外延层；由所述底部半导体衬底、所述种子层、所述主体层和所述第三盖帽层叠加形成所述抬升式源漏结构。
2.如权利要求1所述的FDSOI工艺中PMOS的抬升式源漏结构的制造方法，其特征在于：步骤24中，当所述主体层的顶部部分厚度被氧化时，步骤22中，所述主体层的厚度在目标厚度的基础上增加一附加厚度，所述附加厚度用于补偿步骤24中被氧化消耗的厚度。
3.如权利要求2所述的FDSOI工艺中PMOS的抬升式源漏结构的制造方法，其特征在于：步骤24中，所述热氧化工艺的热过程还使所述所述主体层的被氧化区域中的硼杂质和锗杂质扩散到底部的所述主体层的未被氧化区域、所述种子层和所述顶部半导体衬底中，使得未被氧化的所述主体层、所述种子层和所述顶部半导体衬底的硼掺杂浓度和锗掺杂浓度都增加。
4.如权利要求1所述的FDSOI工艺中PMOS的抬升式源漏结构的制造方法，其特征在于：所述主体层的锗浓度在20％～45％内调节。
5.如权利要求1所述的FDSOI工艺中PMOS的抬升式源漏结构的制造方法，其特征在于：所述第一盖帽层的厚度为硼掺杂的体浓度为2e20cm-3～1e21cm-3。
6.如权利要求1所述的FDSOI工艺中PMOS的抬升式源漏结构的制造方法，其特征在于：
所述第二盖帽层的厚度为
7.如权利要求1所述的FDSOI工艺中PMOS的抬升式源漏结构的制造方法，其特征在于：所述第三盖帽层的厚度为硼掺杂的体浓度为2e20cm-3～1e21cm-3。
8.如权利要求1所述的FDSOI工艺中PMOS的抬升式源漏结构的制造方法，其特征在于：步骤21中，所述种子层为掺硼锗硅外延层，所述种子层的硼掺杂浓度低于所述主体层的硼掺杂浓度以及所述种子层的锗掺杂浓度低于所述主体层的锗掺杂浓度，所述种子层用于减少所述顶部半导体衬底和所述主体层之间的晶格失配缺陷。
9.如权利要求1所述的FDSOI工艺中PMOS的抬升式源漏结构的制造方法，其特征在于：步骤22中，所述主体层的外延生长过程中的锗源气体包括GeH4，硼源气体包括B2H6，GeH4流量增加会限制B2H6和基底反应并从而抑制硼掺杂浓度的增加。
10.如权利要求1所述的FDSOI工艺中PMOS的抬升式源漏结构的制造方法，其特征在于：
步骤一中，所述底部半导体衬底的材料包括硅，所述绝缘介质埋层的材料包括二氧化硅，所述顶部半导体衬底的材料包括硅。
11.如权利要求1所述的FDSOI工艺中PMOS的抬升式源漏结构的制造方法，其特征在于：步骤24中，所述热氧化工艺采用干氧氧化。
12.如权利要求1所述的FDSOI工艺中PMOS的抬升式源漏结构的制造方法，其特征在于：步骤25中，采用SiCoNi清洗工艺去除所述顶部氧化层。
13.如权利要求1所述的FDSOI工艺中PMOS的抬升式源漏结构的制造方法，其特征在于，还包括：
在所述第三盖帽层的表面形成金属硅化物。
14.如权利要求13所述的FDSOI工艺中PMOS的抬升式源漏结构的制造方法，其特征在于：所述金属硅化物包括NiSi。
15.如权利要求1所述的FDSOI工艺中PMOS的抬升式源漏结构的制造方法，其特征在于：步骤一中，所述栅极结构包括栅介质层和栅极导电材料层，在所述栅极结构的侧面还形成有侧墙。
CN202210862830.XA 2022-07-20 2022-07-20 Fdsoi工艺中pmos的抬升式源漏结构的制造方法 Pending CN117476646A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210862830.XA CN117476646A (zh) 2022-07-20 2022-07-20 Fdsoi工艺中pmos的抬升式源漏结构的制造方法
US18/181,784 US12513971B2 (en) 2022-07-20 2023-03-10 Method for making elevated source-drain structure of PMOS in FDSOI process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210862830.XA CN117476646A (zh) 2022-07-20 2022-07-20 Fdsoi工艺中pmos的抬升式源漏结构的制造方法

Publications (1)

Publication Number Publication Date
CN117476646A true CN117476646A (zh) 2024-01-30

Family

ID=89577028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210862830.XA Pending CN117476646A (zh) 2022-07-20 2022-07-20 Fdsoi工艺中pmos的抬升式源漏结构的制造方法

Country Status (2)

Country Link
US (1) US12513971B2 (zh)
CN (1) CN117476646A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8022488B2 (en) * 2009-09-24 2011-09-20 International Business Machines Corporation High-performance FETs with embedded stressors
US9064893B2 (en) * 2013-05-13 2015-06-23 United Microelectronics Corp. Gradient dopant of strained substrate manufacturing method of semiconductor device
US10879354B2 (en) * 2016-11-28 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and forming method thereof
US11664419B2 (en) * 2020-10-07 2023-05-30 Applied Materials, Inc. Isolation method to enable continuous channel layer

Also Published As

Publication number Publication date
US20240030071A1 (en) 2024-01-25
US12513971B2 (en) 2025-12-30

Similar Documents

Publication Publication Date Title
JP5255396B2 (ja) マルチファセット・ゲートｍｏｓｆｅｔデバイス
US7018901B1 (en) Method for forming a semiconductor device having a strained channel and a heterojunction source/drain
CN101604691B (zh) 半导体器件和半导体器件的制造方法
CN100594593C (zh) 半导体器件及其制造方法
US7456087B2 (en) Semiconductor device and method of fabricating the same
US7067868B2 (en) Double gate device having a heterojunction source/drain and strained channel
WO2001004960A1 (en) Semiconductor device and method for the same manufacturing
JPWO2008123352A1 (ja) 半導体装置
JPH10125909A (ja) 半導体装置の製造方法
JP2005079310A (ja) 半導体装置及びその製造方法
JP2001244469A (ja) 半導体装置およびその製造方法
US11121254B2 (en) Transistor with strained superlattice as source/drain region
JPH11163343A (ja) 半導体装置およびその製造方法
EP1805798B1 (en) Method of forming a semiconductor structure
CN117476646A (zh) Fdsoi工艺中pmos的抬升式源漏结构的制造方法
CN102938416A (zh) 半导体器件及其制造方法
JP5108408B2 (ja) 半導体装置及びその製造方法
CN102938415B (zh) 半导体器件及其制造方法
JP2004221115A (ja) 半導体装置およびその製造方法
JP2006128628A (ja) 半導体装置
JPH0669225A (ja) バイポーラトランジスタの製造方法
CN104900502A (zh) 栅介质层的形成方法和mos晶体管的形成方法
CN121174556A (zh) Fdsoi nmos器件及其制造方法
CN119400693A (zh) Fdsoi器件的制造方法
CN101257043A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination