[go: up one dir, main page]

TWI711185B - 半導體結構及其製造方法 - Google Patents

半導體結構及其製造方法 Download PDF

Info

Publication number
TWI711185B
TWI711185B TW108125861A TW108125861A TWI711185B TW I711185 B TWI711185 B TW I711185B TW 108125861 A TW108125861 A TW 108125861A TW 108125861 A TW108125861 A TW 108125861A TW I711185 B TWI711185 B TW I711185B
Authority
TW
Taiwan
Prior art keywords
terminal
layer
semiconductor structure
passivation layer
dielectric layer
Prior art date
Application number
TW108125861A
Other languages
English (en)
Other versions
TW202013752A (zh
Inventor
吳東駿
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202013752A publication Critical patent/TW202013752A/zh
Application granted granted Critical
Publication of TWI711185B publication Critical patent/TWI711185B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10W20/031—
    • H10W20/046—
    • H10W20/075—
    • H10W20/42—
    • H10W20/435—
    • H10W20/4405—
    • H10W20/4421—
    • H10W20/47—
    • H10W20/496—
    • H10W42/121—
    • H10W74/137—
    • H10W20/083—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)

Abstract

根據本發明的一些實施例，一種半導體結構包含：一底部端子；一中間端子，其位於該底部端子上方且藉由一高k介電層來與該底部端子分離；一頂部端子，其位於該中間端子上方且藉由該高k介電層來與該中間端子分離；及氮化矽層，其位於該頂部端子上方且直接位於該高k介電層上。

Description

半導體結構及其製造方法
本發明實施例係有關一種半導體結構及其製造方法。
積體晶片之電晶體裝置經組態以實現一積體晶片之邏輯功能，諸如電容器、電阻器、電感器、變容器或其他被動裝置。
電容器係可用於儲存電勢能之電晶體裝置之一者。電容器亦可用於阻斷直流電，同時允許交流電通過、使電源供應器之輸出平滑、調諧頻率或穩定電壓及功率流。
根據本發明的一實施例，一種半導體結構包括：一底部端子；一中間端子，其位於該底部端子上方且藉由一高k介電層來與該底部端子分離；一頂部端子，其位於該中間端子上方且藉由該高k介電層來與該中間端子分離；及氮化矽層，其位於該頂部端子上方且直接位於該高k介電層上。
根據本發明的一實施例，一種半導體結構包括：一底部端子；一中間端子，其位於該底部端子上方且藉由一高k介電層來與該底部端子分離；一頂部端子，其位於該中間端子上方且藉由該高k介電層來與該中間端子分離；一通路，其穿透該底部端子；及一間隔物，其位於該通路之一側壁上。
根據本發明的一實施例，一種用於製造一半導體結構之方法包括：在一頂部金屬層上方形成一底部端子；在該底部端子上方形成一中間端子；在該中間端子上方形成一頂部端子；在該底部端子與該中間端子之間及該中間端子與該頂部端子之間形成一高k介電層；在該頂部端子上方形成氮化矽層；及形成穿透該底部端子之一通路溝槽。
以下揭露提供用於實施所提供標的之不同特徵之諸多不同實施例或實例。下文將描述組件及配置之特定實例以簡化本揭露。當然，此等僅為實例且不意在限制。例如，在以下描述中，使一第一構件形成於一第二構件上方或一第二構件上可包含其中形成直接接觸之該第一構件及該第二構件之實施例，且亦可包含其中額外構件可形成於該第一構件與該第二構件之間使得該第一構件及該第二構件可不直接接觸之實施例。另外，本揭露可在各種實例中重複元件符號及/或字母。此重複係為了簡單及清楚且其本身不指示所討論之各種實施例及/或組態之間的一關係。
此外，為便於描述，空間相對術語(諸如「下面」、「下方」、「下」、「上方」、「上」及其類似者)在本文中可用於描述一元件或構件與另一(些)元件或構件之關係，如圖中所繪示。空間相對術語除涵蓋圖中所描繪之定向之外，亦意欲涵蓋裝置在使用或操作中之不同定向。可依其他方式定向設備(旋轉90度或依其他定向)，且亦可因此解譯本文中所使用之空間相對描述詞。
儘管闡述本揭露之廣泛範疇之數字範圍及參數係近似值，但應儘可能精確報告具體實例中所闡述之數值。然而，任何數值固有地含有由各自測試測量中所存在之標準差必然所致之特定誤差。此外，如本文中所使用，術語「實質上」、「大致」或「約」一般意謂在一般技術者可考量之一值或範圍內。替代地，如一般技術者所考量，術語「實質上」、「大致」或「約」意謂在平均值之一可接受標準差內。一般技術者應瞭解，可接受標準差可根據不同技術來變動。除在操作/工作實例中之外或除非另有明確說明，否則本文中所揭露之所有數值範圍、數量、值及百分比(諸如材料數量、持續時間、溫度、操作條件、數量比及其類似者之數值範圍、數量、值及百分比)應被理解為在所有例項中由術語「實質上」、「大致」或「約」修飾。因此，除非有相反指示，否則本揭露及附隨申請專利範圍中所闡述之數值參數係可根據期望來變動之近似值。至少，各數值參數至少應根據所報告之有效數字之位數且藉由應用普通捨入技術來解釋。範圍在本文中可表示為自一端點至另一端點或介於兩個端點之間。除非另有說明，否則本文中所揭露之所有範圍包含端點。
金屬-絕緣體-金屬(MIM)電容器係一類型之電容器。金屬-絕緣體-金屬電容器包含由介電層分離之至少兩個端子(terminal)。MIM電容器可用於儲存電勢能、電壓調節及/或減輕雜訊。在裝置小型化之道路上，習知電容器可能歸因於由外力招致之應力集中而遭受分層或裂開。具體而言，端子之間的一高k介電層、MIM電容器上方之一高k介電層或與一重佈通路(RV)相鄰之高k介電層可能引發分層、空隙、裂開及/或缺陷。
另外，在蝕刻一重佈通路溝槽之操作期間，會在重佈通路溝槽中產生一些殘留物(例如氧化物缺陷)。因此，在重佈通路溝槽中施加一清潔溶液以從中移除殘留物。然而，一些清潔溶液腐蝕重佈通路溝槽之一側壁，因此，重佈通路溝槽之側壁會受施加於其上之清潔溶液損壞。因此，會在重佈通路溝槽之側壁上招致空隙、缺陷或裂開，其在隨後製造操作中引起可靠性問題。
參考圖1，圖1係根據本揭露之一些實施例之一半導體結構100之一剖面圖。一第一金屬線121a及一第二金屬線121b安置於金屬間介電質(IMD) 122中。第一金屬線121a及第二金屬線121b可由實質上純銅(例如，具有大於約90%或大於約95%之銅重量百分比)或銅合金構成。第一金屬線121a及第二金屬線121b可為或可不為實質上不含鋁。IMD 122可由諸如無摻雜矽酸鹽玻璃(USG)、氟化矽酸鹽玻璃(FSG)、低k介電材料或其類似者之氧化物形成。低k介電材料可具有低於3.8之k值，但IMD 122之介電材料亦可接近3.8。在一些實施例中，低k介電材料之k值低於約3.0，且可低於約2.5。在一些實施例中，第一金屬線121a及第二金屬線121b係頂部金屬線。第一金屬線121a、第二金屬線121b及IMD 122之頂面可共面。
半導體結構100視情況包含第一金屬線121a、第二金屬線121b及IMD 122之頂面上方之一底部蝕刻停止層123。一第一鈍化層124安置於底部蝕刻停止層123上方。底部蝕刻停止層123可包含氮化矽(SiN)或其類似者。在一些實施例中，第一鈍化層124可由諸如無摻雜矽酸鹽玻璃(USG)或其類似者之玻璃構成。在一些其他實施例中，第一鈍化層124可由諸如電漿輔助沈積氧化物或其類似者之氧化物層構成。然而，第一鈍化層124之材料可不限於此；亦可考量可提供足夠支撐強度及一低粗糙度頂面之材料。一電容器堆疊1安置於第一鈍化層124上方，其中第一鈍化層124之一厚度係在自約2,700埃至約3,300埃之一範圍內，其可提供足夠機械強度，同時減小穿透第一鈍化層124之隨後形成通路之縱橫比，如隨後將介紹。
電容器堆疊1至少包含一底部端子11、底部端子11上方之一中間端子13及中間端子13上方之一頂部端子19。在一些實施例中，底部端子11、中間端子13及頂部端子19之一材料可包含導電材料，諸如氮化鈦(TiN)、鈦(Ti)、鋁(Al)、氧化銦錫(ITO)、鎢(W)、氮化鎢(WN)、氮化鉭(TaN)、鉭(Ta)、三氧化錸(ReO3 )、氧化錸(ReO2 )、氧化銥(IrO2 )、釕(Ru)、鋨(Os)、鈀(Pd)、鉑(Pt)、銅(Cu)、氮化鉬(MoN)、鉬(Mo)、導電金屬、其等之組合或其類似者。作為例示性示範，底部端子11、中間端子13及頂部端子19之一厚度tc之各者可為約400埃，但本揭露不限於此。
底部端子11安置於第一鈍化層124之一頂面上及第一金屬線121a上方。在一些實施例中，底部端子11緊貼第一鈍化層124之頂面之一部分。底部端子11、中間端子13及頂部端子19之各者包含與電容器堆疊1之一電容區域Wc重疊之至少一部分以在電容區域Wc內形成底部端子11與中間端子13之間的一電容器及在電容區域Wc內形成中間端子13與頂部端子19之間的另一電容空間。
電容器堆疊1進一步包含一高k介電層10，在本文中，高k介電層10使底部端子11與中間端子13分離且使中間端子13與頂部端子19分離。高k介電層10提供間隔於各端子之間的一間距ts。作為例示性示範，電容區域Wc內間隔於相鄰端子之間的間距ts可為約60埃。在一些實施例中，高k介電層10可為氧化鋯(ZrO2 )-氧化鋁(Al2 O3 )-氧化鋯(ZrO2 )三層。在一些實施例中，高k介電層10中三層之各層具有相等厚度，就間隔ts係約60埃而言，三層之各層係約20埃。在一些其他實施例中，高k介電層10可包含氧化鋁(Al2 O3 )、氧化鋯(ZrO2 )、氮化矽(Si3 N4 )、氮化鉭(Ta2 O5 )、氧化鈦(TiO2 )、鈦酸鍶(SrTiO3 )、氧化釔(Y2 O3 )、氧化鑭(La2 O3 )、氧化鉿(HfO2 )、其等之組合之一多層結構或其類似者。在一些實施例中，中間端子13由高k介電層10包圍。高k介電層10可進一步延伸以覆蓋第一鈍化層124之頂面之一部分。在一些實施例中，電容器堆疊1可進一步包含底部端子11與頂部端子19之間的一或多個端子。
底部端子11進一步包含一第一區域Wa內之一部分，在本文中，第一區域Wa與電容區域Wc相鄰且位於第一金屬線121a上方。頂部端子19亦可包含第一區域Wa內之一部分，其位於第一金屬線121a之至少一部分上方。相比而言，中間端子13包含一第二區域Wb內之一部分，其中第二區域Wb與電容區域Wc相鄰且位於第二金屬線121b之至少一部分上方。在一些實施例中，中間端子13及頂部端子19可形成為板狀。在一些其他實施例中，中間端子13及頂部端子19可包含與各種平面(例如一階梯形狀)齊平之部分。
電容器堆疊1可能面臨分層之風險，其中可歸因於施加於電容器堆疊1上之機械應力而在高k介電層10與端子(其包含底部端子11、中間端子13、頂部端子19)之間招致分層，及/或可在電容器堆疊1中招致裂開。為減輕在電容器堆疊1中誘發分層之風險，直接在高k介電層10上及直接在頂部端子19上方形成一覆蓋層79。覆蓋層79具有比電容器堆疊1之機械強度大之一機械強度，因此，覆蓋層79可藉由覆蓋於電容器堆疊1上方來進一步減輕施加於電容器堆疊1上之外力之影響及/或降低在高k介電層10與上述端子之間招致脫離或裂開之風險。在一些實施例中，覆蓋層79可包含諸如氮化矽(SiN)之氮化物。在一些實施例中，覆蓋層79可包含具有氧化物緩衝層及該氧化物緩衝層上方之氮化物層之一堆疊。在一些實施例中，覆蓋層79之一厚度T79可與底部端子11、中間端子13及/或頂部端子19之一厚度tc相當，例如在自約500埃至約1,000埃之一範圍內。若覆蓋層79之厚度T79薄於500埃，則由覆蓋層79提供之機械強度不足以防止電容器堆疊1之結構完整性免受重佈層及晶片-封裝相互作用之影響。
一第二鈍化層125形成於覆蓋層79上方。在一些實施例中，第二鈍化層125之一頂面實質上平行於第一鈍化層124之頂面。在一些實施例中，為提供足夠機械強度來支撐結構，第二鈍化層125之一厚度H125 (自覆蓋層79之一頂面量測至第二鈍化層125之一頂面)係至少7,000埃，但本揭露不限於此。第二鈍化層125之一材料可類似於第一鈍化層124之材料，諸如無摻雜矽酸鹽玻璃(USG)、電漿輔助沈積氧化物或其類似者。
在一些實施例中，第一鈍化層124可用作間隔於電容器堆疊1之一底面與第一金屬線121a及第二金屬線121b之間的一緩衝層以減小電短接之可能性且減輕寄生電容之感應。一第一通路93a穿透第一鈍化層124以將頂部端子19及底部端子11電連接至第一金屬線121a。一第二通路93b穿透第一鈍化層124以將中間端子13電連接至第二金屬線121b。
第一通路93a形成於第一區域Wa中且電連接至第一金屬線121a。第二通路93b形成於第二區域Wb內且電連接至第二金屬線121b。第一通路93a及第二通路93b可穿透通過第二鈍化層125且分別朝向第一金屬線121a及第二金屬線121b漸縮。在本文中，第二鈍化層125、覆蓋層79、底部端子11及頂部端子19由第一通路93a穿透，而覆蓋層79、中間端子13及第二鈍化層125由第二通路93b穿透。藉此，可藉由單獨將底部端子11及頂部端子19連接至第一通路93a及將中間端子13連接至第二通路93b來單獨施加不同電壓。在一些實施例中，第一通路93a及第二通路93b由導電材料(例如鋁銅(AlCu))構成，其可以較低成本提供足夠導電性。應注意，若端子之一總數目大於3，則可相應地變動組態。
一第一導電柱94a安置於第一通路93a上方且電連接至第一通路93a，而一第二導電柱94b安置於第二通路93b上方且電連接至第二通路93b。在一些實施例中，第一導電柱94a及第二導電柱94b可具有實質上恆定寬度。第一導電柱94a之寬度大於第一通路93a之一頂面之一寬度，而第二導電柱94b之寬度大於第二通路93b之一頂面之一寬度。第一導電柱94a及第二導電柱94b可由相同於第一通路93a及第二通路93b之導電材料(其可為鋁銅(AlCu))構成。在一些實施例中，第一導電柱94a及第二導電柱94b之各者可具有約28,000埃之一高度。
覆蓋層79及第二鈍化層125可減輕由第一導電柱94a、第二導電柱94b之重量及施加於電容器堆疊1上之外力招致之應力影響，其中此應力可進一步引起裂開、變形、剝離、分層或缺陷。為提供足夠機械強度來支撐結構，第二鈍化層125至頂部端子19之一頂面之厚度H125係至少7,000埃，且覆蓋層79具有至少500埃之厚度T79。然而，歸因於第一通路93a及第二通路93b之高縱橫比，可在形成第一通路93a及第二通路93b中之導電材料時形成空隙。因此，覆蓋層79之厚度T79可小於1,000埃及/或第一鈍化層124之一厚度H124係在自約2,700埃至約3,300埃之一範圍內。此厚度配置可提供足夠機械強度，同時減小第一通路93a及第二通路93b之縱橫比以進一步減輕空隙之形成。在一些實施例中，當第一通路93a及第二通路93b之一厚度大於一預定高度(例如15,000埃)時，會增加在導電材料(例如鋁-銅)之沈積期間引起鍵孔或空隙之風險。因此，覆蓋層79之厚度T79可小於1,000埃以降低第一通路93a及第二通路93b之縱橫比。另一方面，當覆蓋層79由氮化矽構成時，覆蓋層79太厚亦會對下伏電容器堆疊1施加過多應力且引起裂開、變形、剝離、分層或缺陷。
半導體結構100進一步包含分別位於第一通路93a之一側壁及第二通路93b之一側壁上之一間隔物(spacer)96。間隔物96經組態以接觸第一通路93a之側壁及第二通路93b之側壁以填充由形成通路溝槽所致之空隙或裂縫。換言之，間隔物96直接接觸第一鈍化層124之一側壁、第二鈍化層125之一側壁、端子之至少一者(例如，接觸中間端子13之一側壁或接觸底部端子11之一側壁及頂部端子19之一側壁)、高k介電層10之一側壁、覆蓋層79之一側壁及視情況進一步接觸底部蝕刻停止層123之一側壁。間隔物96之一材料可不同於第一鈍化層124、第二鈍化層125及第一通路93a或第二通路93b之導電材料。在一些實施例中，間隔物96之一材料可相同於頂部端子19、中間端子13及底部端子11之一者之材料，例如氮化鈦(TiN)或先前所討論之其他適合材料。應注意，間隔物96之材料可導電，因此，底部端子11及/或頂部端子19可電連接至第一通路93a，且中間端子13可電連接至第二通路93b，如圖1中所描繪。
另外，在形成第一通路93a及第二通路93b之前形成通路溝槽之一操作期間，可在乾式蝕刻操作或濕式蝕刻操作下在通路溝槽中形成化學殘留物。因此，可在通路溝槽中施加一清潔溶液以從中移除殘留物。然而，一些清潔溶液腐蝕通路溝槽之側壁，因此，清潔溶液會損壞通路溝槽之側壁以在隨後製造操作中引起裂開、變形、分層、空隙及/或剝離且進一步引起歸因於應力集中之可靠性問題。因此，間隔物96之組態可修復通路溝槽之側壁上之微裂縫或缺陷且增強通路溝槽之機械強度以減輕裂開、變形、空隙、分層及/或剝離之風險。在一些實施例中，鑑於導電性及製造可行性，間隔物96之一厚度係在自1,000埃至2,000埃之一範圍內以提供足夠機械強度，同時提供足夠開口空間來形成第一通路93a或第二通路93b。
在一些實施例中，間隔物96可由高k介電材料構成以修復通路溝槽之側壁上之微裂縫或缺陷。由於高k介電材料會負面影響通路93a、93b與端子11、13、19之間的導電性，所以可判定高k介電材料之厚度足夠薄以使此影響最小化。
在一些實施例中，半導體結構100進一步包含黏著及間隔於間隔物96與第一通路93a之間及間隔物96與第二通路93b之間的一障壁層95。換言之，間隔物96間隔於障壁層95與第一通路93a之側壁及第二通路93b之側壁之間。障壁層95可進一步間隔於第二鈍化層125與第一導電柱94a之一部分及/或第二導電柱94b之一部分之間。在一些實施例中，障壁層95進一步間隔於第一通路93a與第一金屬線121a之一頂面之間及間隔於第二通路93b與第二金屬線121b之間。障壁層95可減輕第一金屬線121a與第一通路93a之間及第二金屬線121b與第二通路93b之間招致之擴散。在一些實施例中，障壁層95可包括鉭(Ta)、氮化鉭(TaN)、氮化鈦(TiN)、其等之組合或其類似者。應注意，間隔物96視情況包含障壁層95與第一金屬線121a或第二金屬線121b之間的一底部部分(圖1中未展示)。
一上鈍化層1287安置於第二鈍化層125上方以包圍第一導電柱94a、第二導電柱94b及第一導電柱94a及第二導電柱94b之各者上方之金屬接點1299。在一些實施例中，上鈍化層1287可由類似於第一鈍化層124之材料構成，諸如無摻雜矽酸鹽玻璃(USG)、電漿輔助沈積氧化物、其等之組合或其類似者。一上蝕刻停止層1288'安置於上鈍化層1287上方，其中上蝕刻停止層1288'可包括含氮化矽(SiN)或其類似者。上蝕刻停止層1288'之一頂面與金屬接點1299之一頂面共面。接點1299視情況接合或電連接至其他半導體結構。
參考圖2，圖2展示表示根據本揭露之一些實施例之製造一半導體結構之方法的一流程圖。形成半導體結構100之方法1000可包含：形成具有一頂部端子、一底部端子、一中間端子及一高k介電層之一電容器堆疊(操作1001)；在該頂部端子上方形成一覆蓋層(操作1002)；形成穿透該底部端子之一通路溝槽(操作1003)；在該通路溝槽中施加一清潔溶液(操作1004)；及在該通路溝槽之一側壁上方形成一間隔物(操作1005)。
參考圖3A，圖3A係根據本揭露之一些實施例之製造操作之一中間階段期間之一半導體結構之一剖面圖。使第一金屬線121a及第二金屬線121b形成於金屬間介電質(IMD) 122中。可藉由各種技術來形成第一金屬線121a及第二金屬線121b，例如單及/或雙鑲嵌程序、電鍍、無電式電鍍、高密度離子化金屬電漿(IMP)沈積、高密度感應耦合電漿(ICP)沈積、濺鍍、物理氣相沈積(PVD)、化學氣相沈積(CVD)、低壓化學氣相沈積(LPCVD)、電漿輔助化學氣相沈積(PECVD)及其類似者。IMD 122可由諸如無摻雜矽酸鹽玻璃(USG)、氟化矽酸鹽玻璃(FSG)、低k介電材料或其類似者之氧化物形成。對第一金屬線121a、第二金屬線121b及IMD 122之頂面執行一平坦化操作，諸如化學機械平坦化(CMP)操作。使底部蝕刻停止層123視情況形成於第一金屬線121a、第二金屬線121b及IMD 122上方。將第一鈍化層124安置於底部蝕刻停止層123上方。第一鈍化層124可由諸如無摻雜矽酸鹽玻璃(USG)或其類似者之玻璃構成。在一些其他實施例中，第一鈍化層124可由諸如電漿輔助沈積氧化物或其類似者之氧化物層構成。在一些實施例中，可藉由旋塗、沈積、電漿輔助沈積或其類似者來形成第一鈍化層124。在一些實施例中，第一鈍化層124之一厚度可在自約2,700埃至約3,300埃之一範圍內，如先前圖1中所討論。
將底部端子11安置於第一鈍化層124上方，在本文中，底部端子11覆蓋第一區域Wa之至少一部分及電容區域Wc之至少一部分，且第二區域Wb內之第一鈍化層124之一頂面之至少一部分自底部端子11暴露。暴露底部端子11之第一鈍化層124之頂面由高k介電層10覆蓋。在一些實施例中，形成高k介電層10可包含層疊ZrO2 -Al2 O3 -ZrO2 三層。中間端子13具有第二區域Wb內之一部分及電容區域Wc內之一部分，在本文中，高k介電層10形成於底部端子11上方以間隔於中間端子13與底部端子11之間。使高k介電層10進一步形成於第一區域Wa、第二區域Wb及電容區域Wc內以覆蓋中間端子13。使頂部端子19進一步形成於第一區域Wa、第二區域Wb及電容區域Wc內之高k介電層10上方。
參考圖3B，圖3B係根據本揭露之一些實施例之製造操作之一中間階段期間之一半導體結構之一剖面圖。移除第二區域Wb內之頂部端子19之至少一部分。頂部端子19、中間端子13及底部端子11之剩餘部分可構成電容器堆疊1之端子。
參考圖3C，圖3C係根據本揭露之一些實施例之製造操作之一中間階段期間之一半導體結構之一剖面圖。為減輕在電容器堆疊1中引起分層或裂開之風險，使一覆蓋層79保形地直接形成於高k介電層10上及直接形成於頂部端子19上方，在本文中，覆蓋層79具有比電容器堆疊1強之一機械強度，因此，覆蓋層79可進一步減輕施加於電容器堆疊1上之外力之影響及/或降低在高k介電層10與上述端子之間招致脫離或裂開之風險。在一些實施例中，覆蓋層79可包含諸如氮化矽(SiN)之氮化物。在一些實施例中，覆蓋層79可包含具有氧化物緩衝層及該氧化物緩衝層上方之氮化物層之一堆疊。在一些實施例中，覆蓋層79之厚度T79可與底部端子11、中間端子13及/或頂部端子19之一厚度tc相當，例如在自約500埃至約1,000埃之一範圍內。若覆蓋層79之厚度T79薄於500埃，則由覆蓋層79提供之機械強度不足以防止電容器堆疊1之結構完整性免受重佈層及晶片-封裝相互作用之影響。
參考圖3D，圖3D係根據本揭露之一些實施例之製造操作之一中間階段期間之一半導體結構之一剖面圖。使第二鈍化層125形成於覆蓋層79上方，其中第二鈍化層125之一材料可類似於第一鈍化層124之材料，諸如無摻雜矽酸鹽玻璃(USG)、電漿輔助沈積氧化物或其類似者。可藉由各種技術來形成第二鈍化層125，例如旋塗、沈積、電漿輔助沈積或其類似者。如先前圖1中所討論，在一些實施例中，為提供足夠機械強度來支撐結構，第二鈍化層125之一厚度H125係至少7,000埃，但本揭露不限於此。
參考圖3E，圖3E係根據本揭露之一些實施例之製造操作之一中間階段期間之一半導體結構之一剖面圖。將一光罩70安置於第二鈍化層125上方。藉由乾式蝕刻操作來使一第一通路溝槽900a及一第二通路溝槽900b分別形成於第一金屬線121a及第二金屬線121b上方，且使第一通路溝槽900a及第二通路溝槽900b自第二鈍化層125之一頂面分別凹進至第一金屬線121a及第二金屬線121b。第一通路溝槽900a穿透底部端子11、頂部端子19、高k介電層10、第一鈍化層124、第二鈍化層125及視情況穿透底部蝕刻停止層123。第二通路溝槽900b穿透中間端子13、高k介電層10、第一鈍化層124、第二鈍化層125及視情況穿透底部蝕刻停止層123。蝕刻第一通路溝槽900a及第二通路溝槽900b之端點由底部蝕刻停止層123控制。藉此暴露第一鈍化層124之一側壁、第二鈍化層125之一側壁、端子之至少一者之一側壁(例如中間端子13之一側壁、底部端子11之一側壁及/或頂部端子19之一側壁)、高k介電層10之一側壁、覆蓋層79之一側壁及視情況底部蝕刻停止層123之一側壁。隨後移除光罩70。
參考圖3F，圖3F係根據本揭露之一些實施例之製造操作之一中間階段期間之一半導體結構之一剖面圖。在如圖3E中所描述般執行之蝕刻操作期間，會將一些化學殘留物沈積於第一通路溝槽900a及第二通路溝槽900b之側壁上。第一鈍化層124之一材料、第二鈍化層125之一材料、端子(其包含底部端子11、中間端子13及頂部端子19)之一材料、高k介電層10之一材料、覆蓋層79之一材料及/或底部蝕刻停止層123之一材料可在乾式蝕刻操作或濕式蝕刻操作下產生殘留物。具體而言，包含氧化物之上述材料可具有產生殘留物之較高傾向。因此，在第一通路溝槽900a及第二通路溝槽900b中施加一清潔溶液1111以從中移除殘留物。在一些實施例中，清潔溶液1111可包含酸溶液。在一些實施例中，清潔溶液1111可包含鹼溶液。在一些實施例中，清潔溶液1111可包含過氧化氫。在一些實施方案中，清潔溶液1111可為包含過氧化氫及一弱鹼化學品之一溶液。
然而，一些清潔溶液腐蝕第一通路溝槽900a之側壁及第二通路溝槽900b之側壁。第一通路溝槽900a之側壁及第二通路溝槽900b之側壁可包含第一鈍化層124之材料、第二鈍化層125之材料、端子(其包含底部端子11、中間端子13及頂部端子19)之材料、高k介電層10之材料、覆蓋層79之材料及/或底部蝕刻停止層123之材料。若清潔溶液腐蝕上列材料之任何者，則清潔溶液1111會損壞第一通路溝槽900a之一側壁及第二通路溝槽900b之一側壁。具體而言，高k介電層10具有顯著受損壞之一高風險。第一通路溝槽900a之一側壁及第二通路溝槽900b之一側壁上所受之損壞會引起應力集中，其隨後會在施加外力或結構應力於第一通路溝槽900a之側壁及第二通路溝槽900b之側壁上時誘發裂縫、空隙、缺陷及/或分層。空隙、缺陷或裂開會在隨後製造操作中引起可靠性問題。
參考圖3G，圖3G係根據本揭露之一些實施例之製造操作之一中間階段期間之一半導體結構之一剖面圖。為減輕由清潔溶液1111損壞或蝕刻操作下損壞之第一通路溝槽900a之側壁及第二通路溝槽900b之側壁上之損壞引起之應力集中，至少在第一通路溝槽900a之側壁及第二通路溝槽900b之側壁上保形地形成間隔物96。間隔物96可填充第一通路溝槽900a之側壁及第二通路溝槽900b之側壁上之空隙、裂縫或凹槽，且可進一步提供第一通路溝槽900a及第二通路溝槽900b之更平滑及更強(即，更大機械強度)側壁。可藉由填充第一通路溝槽900a及第二通路溝槽900b之受損側壁上之空隙、裂縫或凹槽來減輕應力集中之問題，且可提高隨後製造之產品之良品率。另外，間隔物96之一結構可比第一通路溝槽900a及第二通路溝槽900b之側壁強，因此，間隔物96可提高第一通路溝槽900a及第二通路溝槽900b之機械強度，因此減輕在隨後製造操作中裂開、分層、剝離或誘發空隙之風險。
可藉由各種沈積操作來形成間隔物96。在一些實施例中，藉由毯覆式沈積來形成間隔物96，其中使間隔物96形成於第一通路溝槽900a之側壁上、形成於第二通路溝槽900b之側壁上、直接形成於第二鈍化層125上方、形成於第一金屬線121a之暴露部分上方及形成於第二金屬線121b之暴露部分上方。在一些實施例中，間隔物96之一材料可相同於頂部端子19、中間端子13及底部端子11之一者之材料，例如氮化鈦(TiN)或先前所介紹之其他適合材料。在一些實施例中，間隔物96之一厚度係在自1,000埃至2,000埃之一範圍內。
在毯覆式沈積間隔物96之後，移除第二鈍化層125上方之間隔物96之至少一部分。可藉由諸如乾式蝕刻或其類似者之蝕刻操作來移除第二鈍化層125上方之間隔物96之部分。在一些實施例中，進一步移除第一金屬線121a及第二金屬線121b上方之間隔物96。在一些其他實施例中，不移除直接位於第一金屬線121a及第二金屬線121b上之間隔物96。
參考圖3H，圖3H係根據本揭露之一些實施例之製造操作之一中間階段期間之一半導體結構之一剖面圖。將一光罩層71安置於第二鈍化層125上方。光罩層71經圖案化以形成一第一開口940a及一第二開口940b，其中第一開口940a及第二開口940b分別與第一溝槽900a及第二溝槽900b對準。第一開口940a或第二開口940b之一寬度W940大於第一通路溝槽900a及第二通路溝槽900b之頂部開口之一寬度W900。
隨後，在間隔物96之一側壁上方及由光罩71暴露之第二鈍化層125之一頂部部分上方形成障壁層95。障壁層95可進一步形成於第一金屬線121a及第二金屬線121b上方，或在一些其他實施例中，若在先前操作中未移除第一金屬線121a及第二金屬線121b上方之間隔物96，則障壁層95可進一步形成於第一金屬線121a及第二金屬線121b上方之間隔物96上方。障壁層95可減輕第一金屬線121a與第一通路93a之間及第二金屬線121b與第二通路93b之間的擴散。在一些實施例中，障壁層95可包含鉭(Ta)、氮化鉭(TaN)、氮化鈦(TiN)、其等之組合或其類似者。
參考圖3I，圖3I係根據本揭露之一些實施例之製造操作之一中間階段期間之一半導體結構之一剖面圖。在第一通路溝槽900a、第二通路溝槽900b、第一開口940a及第二開口940b內形成一導電材料。可藉由各種技術來形成導電材料，例如沈積、電鍍、無電式電鍍、濺鍍、物理氣相沈積(PVD)、原子層沈積(ALD)或其類似者。在一些實施例中，導電材料係鋁銅(AlCu)。在一些實施例中，執行一平坦化操作以移除光罩71之一頂面上方之過量導電材料，且藉此在第二鈍化層125上方形成第一導電柱94a及第二導電柱94b。
參考圖3J，圖3J係根據本揭露之一些實施例之製造操作之一中間階段期間之一半導體結構之一剖面圖。隨後移除光罩71。使上鈍化層1287形成於第二鈍化層125上方且包圍第一導電柱94a及第二導電柱94b。可藉由各種技術來形成上鈍化層1287，例如旋塗、沈積、電漿輔助沈積或其類似者。使上蝕刻停止層1288'形成於上鈍化層1287上方。
參考圖3K，圖3K係根據本揭露之一些實施例之製造操作之一中間階段期間之一半導體結構之一剖面圖。使金屬接點1299形成於第一導電柱94a及第二導電柱94b之各者上方且電連接至第一導電柱94a及第二導電柱94b之各者。執行一平坦化操作以移除上蝕刻停止層1288'上方之金屬接點1299之過量材料。隨後，可使金屬接點1299視情況電連接或接合至其他半導體結構。
本揭露之一些實施例提供一種半導體結構，其包含：一底部端子；一中間端子，其位於該底部端子上方且藉由一高k介電層來與該底部端子分離；一頂部端子，其位於該中間端子上方且藉由該高k介電層來與該中間端子分離；及氮化矽層，其位於該頂部端子上方且直接位於該高k介電層上。
本揭露之一些實施例提供一種半導體結構，其包含：一底部端子；一中間端子，其位於該底部端子上方且藉由一高k介電層來與該底部端子分離；一頂部端子，其位於該中間端子上方且藉由該高k介電層來與該中間端子分離；一通路，其穿透該底部端子；及一間隔物，其位於該通路之一側壁上。
本揭露之一些實施例提供一種用於製造一半導體結構之方法，其包含：在一頂部金屬層上形成一底部端子；在該底部端子上方形成一中間端子；在該中間端子上方形成一頂部端子；在該底部端子與該中間端子之間及該中間端子與該頂部端子之間形成一高k介電層；在該頂部端子上方形成氮化矽層；及形成穿透該底部端子之一通路溝槽。
上文已概述若干實施例之特徵，使得熟習技術者可較佳理解本揭露之態樣。熟習技術者應瞭解，其可易於將本揭露用作用於設計或修改用於實施相同目的及/或達成本文中所引入之實施例之相同優點之其他程序及結構之一基礎。熟習技術者亦應認知，此等等效建構不應背離本揭露之精神及範疇，且其可在不背離本揭露之精神及範疇之情況下對本文作出各種改變、替換及更改。
此外，本申請案之範疇不意欲受限於本說明書中所描述之程序、機器、製造、物質組成、構件、方法及步驟之特定實施例。一般技術者應易於自本揭露瞭解，可根據本揭露來利用當前既有或後續開發之程序、機器、製造、物質組成、構件、方法或步驟，其等執行實質上相同於本文中所描述之對應實施例之功能或達成實質上相同於本文中所描述之對應實施例之結果。因此，隨附申請專利範圍意欲在其範疇內包含此等程序、機器、製造、物質組成、構件、方法或步驟。
1:電容器堆疊 10:高k介電層 11:底部端子 13:中間端子 19:頂部端子 70:光罩 71:光罩層/光罩 79:覆蓋層 93a:第一通路 93b:第二通路 94a:第一導電柱 94b:第二導電柱 95:障壁層 96:間隔物 100:半導體結構 121a:第一金屬線 121b:第二金屬線 122:金屬間介電質(IMD) 123:底部蝕刻停止層 124:第一鈍化層 125:第二鈍化層 900a:第一通路溝槽 900b:第二通路溝槽 940a:第一開口 940b:第二開口 1000:方法 1001:操作 1002:操作 1003:操作 1004:操作 1005:操作 1111:清潔溶液 1287:上鈍化層 1288':上蝕刻停止層 1299:金屬接點 H124:厚度 H125:厚度 T79:厚度 tc:厚度 ts:間距 Wa:第一區域 Wb:第二區域 Wc:電容區域 W900:寬度 W940:寬度
在結合附圖閱讀時，自以下詳細描述最佳理解本揭露之態樣。應注意，根據標準工業實踐，各種構件未按比例繪製。事實上，為使討論清楚，可任意增大或減小各種構件之尺寸。
圖1係根據本揭露之一些實施例之半導體結構之一剖面圖。
圖2展示表示根據本揭露之一些實施例之製造一半導體結構之方法的一流程圖。
圖3A至圖3K係根據本揭露之一些實施例之製造操作之中間階段期間之半導體結構之剖面圖。
1:電容器堆疊
10:高k介電層
11:底部端子
13:中間端子
19:頂部端子
79:覆蓋層
93a:第一通路
93b:第二通路
94a:第一導電柱
94b:第二導電柱
95:障壁層
96:間隔物
100:半導體結構
121a:第一金屬線
121b:第二金屬線
122:金屬間介電質(IMD)
123:底部蝕刻停止層
124:第一鈍化層
125:第二鈍化層
1287:上鈍化層
1288':上蝕刻停止層
1299:金屬接點
H125:厚度
T79:厚度
tc:厚度
ts:間距
Wa:第一區域
Wb:第二區域
Wc:電容區域

Claims (10)

  1. 一種半導體結構，其包括：一頂部金屬層；一第一鈍化層位於該頂部金屬層上方；一底部端子位於該第一鈍化層上方；一中間端子，其位於該底部端子上方且藉由一高k介電層來與該底部端子分離；一頂部端子，其位於該中間端子上方且藉由該高k介電層來與該中間端子分離；一氮化矽層，其位於該頂部端子上方且直接位於該高k介電層上；一通路，穿透該底部端子；一間隔物，位於該通路之一側壁上，該間隔物與該第一鈍化層的一側壁接觸。
  2. 如請求項1之半導體結構，其中該高k介電層包括氧化鋯-氧化鋁-氧化鋯之一三層結構。
  3. 如請求項1之半導體結構，其中該通路由導電材料構成。
  4. 如請求項3之半導體結構，其中該導電材料包括鋁-銅。
  5. 如請求項1之半導體結構，其中該間隔物由一導電材料構成。
  6. 如請求項1之半導體結構，其中該間隔物接觸該高k介電層及該底部端子、該中間端子及該頂部端子之至少一者。
  7. 如請求項1之半導體結構，其中該間隔物與該氮化矽層接觸。
  8. 如請求項5之半導體結構，其中該導電材料包括氮化鈦。
  9. 一種半導體結構，其包括：一底部端子；一中間端子，其位於該底部端子上方且藉由一高k介電層來與該底部端子分離；一頂部端子，其位於該中間端子上方且藉由該高k介電層來與該中間端子分離；一通路，其穿透該底部端子；及一間隔物，其位於該通路之一側壁上，其中該間隔物由導電性材料構成，該導電性材料異於該通路之一材料。
  10. 一種用於製造一半導體結構之方法，其包括：在一頂部金屬層上方形成一底部端子；在該底部端子上方形成一中間端子；在該中間端子上方形成一頂部端子；在該底部端子與該中間端子之間及該中間端子與該頂部端子之間形 成一高k介電層；在該頂部端子上方形成一氮化矽層；及形成穿透該底部端子之一通路溝槽。
TW108125861A 2018-09-27 2019-07-22 半導體結構及其製造方法 TWI711185B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862737465P 2018-09-27 2018-09-27
US62/737,465 2018-09-27
US16/264,059 US11063111B2 (en) 2018-09-27 2019-01-31 Semiconductor structure and manufacturing method for the same
US16/264,059 2019-01-31

Publications (2)

Publication Number Publication Date
TW202013752A TW202013752A (zh) 2020-04-01
TWI711185B true TWI711185B (zh) 2020-11-21

Family

ID=69945072

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108125861A TWI711185B (zh) 2018-09-27 2019-07-22 半導體結構及其製造方法

Country Status (3)

Country Link
US (1) US11063111B2 (zh)
CN (1) CN110957297B (zh)
TW (1) TWI711185B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102793136B1 (ko) * 2019-05-03 2025-04-10 삼성전자주식회사 반도체 소자
TWI755079B (zh) 2019-09-30 2022-02-11 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
US11532695B2 (en) * 2019-09-30 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Stress reduction structure for metal-insulator-metal capacitors
US11652049B2 (en) 2021-03-10 2023-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming thereof
US12374617B2 (en) * 2022-04-11 2025-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-insulator-metal capacitor including a dielectric pad layer and providing a high capacitance a low leakage current
US12417973B2 (en) * 2022-04-28 2025-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packaging structure and method for manufacturing the same
WO2024065853A1 (zh) * 2022-09-30 2024-04-04 华为技术有限公司 芯片及其制备方法、电子设备
CN117855137B (zh) * 2022-09-30 2026-01-06 华为技术有限公司 芯片及其制备方法、电子设备
US20240429156A1 (en) * 2023-06-20 2024-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Embedding Metal-Insulator-Metal Structure In Silicon Oxide In A Copper Redistribution Layer Scheme

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573584B1 (en) * 1999-10-29 2003-06-03 Kyocera Corporation Thin film electronic device and circuit board mounting the same
US20150108607A1 (en) * 2013-10-17 2015-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit and manufacturing method thereof
US20180145128A1 (en) * 2016-03-17 2018-05-24 Taiwan Semiconductor Manufacturing Company Ltd Semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5742471A (en) * 1996-11-25 1998-04-21 The Regents Of The University Of California Nanostructure multilayer dielectric materials for capacitors and insulators
US6284657B1 (en) * 2000-02-25 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Non-metallic barrier formation for copper damascene type interconnects
DE10010821A1 (de) * 2000-02-29 2001-09-13 Infineon Technologies Ag Verfahren zur Erhöhung der Kapazität in einem Speichergraben und Grabenkondensator mit erhöhter Kapazität
US20060099802A1 (en) * 2004-11-10 2006-05-11 Jing-Cheng Lin Diffusion barrier for damascene structures
JP2012164714A (ja) * 2011-02-03 2012-08-30 Rohm Co Ltd 半導体装置の製造方法および半導体装置
US8878338B2 (en) * 2012-05-31 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor for interposers and methods of manufacture thereof
TWI493725B (zh) 2012-07-18 2015-07-21 E Ink Holdings Inc 半導體結構
US20140159200A1 (en) * 2012-12-08 2014-06-12 Alvin Leng Sun Loke High-density stacked planar metal-insulator-metal capacitor structure and method for manufacturing same
US9362222B2 (en) * 2013-10-28 2016-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection between inductor and metal-insulator-metal (MIM) capacitor
US9461106B1 (en) * 2015-03-16 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitor and method forming the same
US10332957B2 (en) * 2016-06-30 2019-06-25 International Business Machines Corporation Stacked capacitor with symmetric leakage and break-down behaviors
US10825765B2 (en) * 2018-07-26 2020-11-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US11094626B2 (en) * 2018-09-24 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming interconnect structures in semiconductor fabrication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573584B1 (en) * 1999-10-29 2003-06-03 Kyocera Corporation Thin film electronic device and circuit board mounting the same
US20150108607A1 (en) * 2013-10-17 2015-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit and manufacturing method thereof
US20180145128A1 (en) * 2016-03-17 2018-05-24 Taiwan Semiconductor Manufacturing Company Ltd Semiconductor device

Also Published As

Publication number Publication date
CN110957297B (zh) 2022-05-06
US20200105862A1 (en) 2020-04-02
CN110957297A (zh) 2020-04-03
US11063111B2 (en) 2021-07-13
TW202013752A (zh) 2020-04-01

Similar Documents

Publication Publication Date Title
TWI711185B (zh) 半導體結構及其製造方法
US12080752B2 (en) Semiconductor structure and manufacturing method for the same
TWI557864B (zh) 銅接觸插塞裝置及其形成方法
CN105280812B (zh) 用于rram的保护侧壁技术
KR102146761B1 (ko) Rram 성능을 향상시키기 위한 리캡층 스킴
US11587863B2 (en) Semiconductor structure and method of forming semiconductor package
EP2345069A1 (en) Biocompatible electrodes
US10707179B1 (en) Semiconductor structure and method for forming the same
CN1941341A (zh) 用于代替互连层的焊盘下的通路
TWI745908B (zh) 半導體結構及其製作方法
CN108183087A (zh) 用于形成应力降低装置的方法
US10242943B2 (en) Forming a stacked capacitor
CN1913158B (zh) 半导体器件及其制造方法
TW201926600A (zh) 半導體結構及其製造方法
TWI885452B (zh) 半導體裝置及其製造方法
US20250062219A1 (en) Metal insulator metal capacitor (mim capacitor)
TWI632677B (zh) 半導體結構及其製造方法
US20250072017A1 (en) Metal insulator metal capacitor (mim capacitor)
US12512433B2 (en) Semiconductor structures and methods for manufacturing the same
TWI595671B (zh) 電容元件形成方法
JP2014154585A (ja) 半導体装置、半導体装置の製造方法
TW202443652A (zh) 半導體裝置及其形成和製造之方法