TW201926600A

TW201926600A - 半導體結構及其製造方法

Info

Publication number: TW201926600A
Application number: TW107127499A
Authority: TW
Inventors: 張耀文; 張耕培; 朱景升; 徐晨祐
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2017-11-30
Filing date: 2018-08-07
Publication date: 2019-07-01
Also published as: US12087826B2; TWI728260B; US20220367646A1; US11476337B2; US20210020752A1; CN109860152B; US20190165110A1; CN109860152A; US10790362B2

Abstract

本揭露提供一種半導體結構，包含提供：一金屬層；一黏著增強層，其在該金屬層上方；一介電質堆疊，其在該黏著增強層上方；一接觸件，其穿透該介電質堆疊及該黏著增強層並與該金屬層連接；一阻障層，其放置於該接觸件與該介電質堆疊之間；及一高k介電層，其放置於該接觸件與該阻障層之間。

Description

半導體結構及其製造方法

本發明實施例係有關半導體結構及其製造方法。

高電壓電晶體係可在高供應電壓下操作之半導體裝置。包含高電壓電晶體之高電壓積體電路廣泛用於顯示驅動器之應用中。例如，高電壓電晶體可整合於一閘極驅動器IC中以供應顯示信號至一高電壓顯示器。

在製造高電壓顯示器期間應用習知氫氟化物蒸汽(HF)操作。然而，歸因於銅線與鈍化層之間的不良黏著，高電壓顯示器結構易於在氫氟化物蒸汽(HF)操作之後遭受鈍化膜分層。另外，氫氟化物蒸汽(HF)亦可引發鈍化側壁或經氧化鈍化側壁上之橫向孔。

本發明的一實施例係關於一種半導體結構，其包括：一金屬層；一黏著增強層，其在該金屬層上方；一介電質堆疊，其在該黏著增強層上方；一接觸件，其穿透該介電質堆疊、該黏著增強層並與該金屬層連接；一阻障層，其放置於該接觸件與該介電質堆疊之間；及一高k介電層，其放置於該接觸件與該阻障層之間。

本發明的一實施例係關於一種高電壓顯示器結構，其包括：一半導體驅動器；其包括：一金屬層；一黏著增強層，其在該金屬層上方；一介電質堆疊，其在該黏著增強層上方；一接觸件，其穿透該介電質堆疊、該黏著增強層並與該金屬層連接；一阻障層，其放置於該接觸件與該介電質堆疊之間；一高k介電層，其放置於該接觸件與該阻障層之間；及一玻璃基板，其包括一導電墊，其中該玻璃基板透過該接觸件及該導電墊接合至該半導體驅動器。

本發明的一實施例係關於一種形成一半導體結構之方法，其包括：形成一金屬層；藉由矽化物操作在該金屬層上方形成一黏著增強層；在該黏著增強層上方形成一介電質堆疊；藉由移除介電質堆疊之與該金屬層對準之一部分而在該介電質堆疊中形成一溝槽；形成適形於該溝槽之側壁之一阻障層；形成適形於該阻障層之一高k介電層；及在該溝槽中形成一接觸件並使其連接至該金屬層。

以下揭露內容提供用於實施本揭露之不同特徵之許多不同實施例或實例。下文描述組件及配置之特定實例以簡化本揭露。當然，此等僅為實例且不旨在限制。舉例而言，在下列描述中之一第一構件形成於一第二構件上方或上可包含其中該第一構件及該第二構件經形成直接接觸之實施例，且亦可包含其中額外構件可形成在該第一構件與該第二構件之間，使得該第一構件與該第二構件可不直接接觸之實施例。另外，本揭露可在各種實例中重複元件符號及/或字母。此重複出於簡化及清楚之目的，且本身不指示所論述之各項實施例及/或組態之間的一關係。

此外，為便於描述，可在本文中使用諸如「在…下面」、「在…下方」、「下」、「在…上方」、「上」及類似者之空間相對術語來描述一個元件或構件與另一(些)元件或構件之關係，如圖中繪示。空間相對術語旨在涵蓋除在圖中描繪之定向以外之使用或操作中之裝置之不同定向。設備可依其他方式經定向(旋轉90度或按其他定向)且本文中使用之空間相對描述符同樣可相應地解釋。

儘管闡述本揭露之寬廣範疇之數字範圍及參數係近似值，然特定實例中所闡述之數值係儘可能精確地報告。然而，任何數值本質上含有必然由各自測試量測中發現之標準偏差所引起之特定誤差。又，如本文中所使用，術語「大約」一般意謂在一給定值或範圍之10%、5%、1%或0.5%內。替代性地，在由一般技術者考量時術語「大約」意謂在平均值之一可接受標準誤差內。除了操作/工作實例，或除非另有明確指定，否則所有數字範圍、量、值及百分比(諸如用於本文中所揭露之材料數量、持續時間、溫度、操作條件、量之比率及其類似者之該等數字範圍、量、值及百分比)應理解為在所有例項中藉由術語「大約」修改。因此，除非有相反說明，否則本揭露及隨附發明申請專利範圍中所闡述之數字參數係可視需要改變之近似值。起碼，各數字參數應至少鑒於所報告之有效數字之數目及藉由應用普通捨入技術而理解。範圍在本文中可表示為自一端點至另一端點或介於兩個端點之間。除非另有指定，否則本文中所揭露之所有範圍包含端點。

習知顯示器結構包含沉積於一金屬線上方進一步藉由一高k氧化物層覆蓋之氧化物-氮化物堆疊。然而，在將一顯示驅動器接合至一基板之後應用氫氟化物蒸汽(HF)操作時，該氫氟化物蒸汽(HF)趨於引發在大部分氧化物或氮化物層處之橫向凹槽。因此，可橫向蝕刻高k氧化物層與氧化物-氮化物堆疊之間的介面。氫氟化物蒸汽(HF)亦可引發氧化物-氮化物堆疊之側壁上之橫向孔。此外，氮化物層上之橫向蝕刻可引發銅線與氮化物層之間的不良黏著，因此高電壓顯示器結構易於在該氫氟化物蒸汽(HF)操作之後遭受分層。另外，在沉積高k氧化物層期間，氧化物-氮化物堆疊可藉由氧化劑(諸如含水前驅體)氧化。

本揭露提供一種半導體結構、一種高電壓顯示器結構及一種用於形成該半導體結構之方法。

參考圖1A，圖1A係根據本揭露之一些實施例之一半導體結構100之一剖面。一金屬層101放置於至少一電晶體結構(圖1A中未展示)上方。在一些實施例中，本文中提及之金屬層包含由銅或銅合金組成之金屬線及金屬通孔。不同金屬層中之金屬線及金屬通孔形成由實質上純銅(例如，其中銅之一重量百分比大於約90%或大於約95%)或銅合金組成之一互連結構，且可使用單鑲嵌及/或雙鑲嵌程序形成。金屬線及金屬通孔可或可不實質上無鋁。互連結構包含複數個金屬層。在一些實施例中，金屬層101係形成於金屬間介電質(IMD) 127中，IMD 127可由氧化物形成，諸如未摻雜矽酸鹽玻璃(USG)、氟化矽酸鹽玻璃(FSG)、低k介電材料或類似者。該等低k介電材料可具有低於3.8之k值，但IMD 127之介電材料亦可接近3.8。在一些實施例中，低k介電材料之k值低於約3.0，且可低於約2.5。金屬層101可藉由各種技術形成，例如，電鍍、無電式電鍍、高密度離子化金屬電漿(IMP)沉積、高密度電感耦合電漿(ICP)沉積、濺鍍、物理氣相沉積(PVD)、化學氣相沉積(CVD)、低壓化學氣相沉積(LPCVD)、電漿輔助化學氣相沉積(PECVD)及類似者。

在一些實施例中，一黏著增強層103放置於金屬線101上方。在一些實施例中，黏著增強層103可包含銅、矽化物、金屬矽化物、銅矽合金或類似者。一介電質堆疊102放置於黏著增強層103上方。在一些實施例中，介電質堆疊102可包含與黏著增強層103介接之一富矽氮化矽(富Si SiN)層102'。黏著增強層103可有助於改良介電質堆疊102與金屬線101之間的黏著，以提供抵抗施加於介電質堆疊102及金屬線101上之屈服力之一較高屈服強度。在一些實施例中，黏著增強層103擁有在自50埃至約100埃之範圍內之一厚度t1。若厚度t1比該範圍薄，則黏著增強層103無法提供足以抵抗屈服力之屈服強度；而厚度t1比該範圍厚可引發影響結構之導電率之一較高電阻。

一接觸件120穿透介電質堆疊102、黏著增強層103並與金屬層101連接。在一些實施例中，接觸件120具有一實質上恆定寬度，如圖1A中所展示。一阻障層111圍繞接觸件120且使接觸件120與介電質堆疊102橫向間隔。在一些實施例中，阻障層111之一部分係在介電質堆疊102上方。在一些實施例中，阻障層111可包含氮化鈦(TiN)、氮氧化鈦(TiON)、其等之組合或類似者。一高k介電層112放置於阻障層111及介電質堆疊102上方同時圍繞接觸件120。高k介電層112進一步使接觸件120與阻障層111橫向間隔。在一些實施例中，接觸件120包含一或多種類型之高導電率金屬，例如，鎳(Ni)、金(Au)、鎳(Ni)及金(Au)之一組合或類似者。在一些實施例中，高k介電層112可包含氧化鋁(Al₂ O₃ )。然而，高k介電層112之材料並不限於此。考量習知用作氫氟酸蒸汽蝕刻程序之一蝕刻停止之任何材料。在一些實施例中，半導體結構100可用作高電壓顯示器之一半導體驅動器。

而在一些其他實施例中，參考圖1B，根據本揭露之一些實施例之一半導體驅動器100'之一剖面，接觸件120之接近金屬層101之一部分具有一第一寬度w1，第一寬度w1比接觸件120之遠離金屬層101之一部分之一第二寬度w2窄。一阻障層111圍繞接觸件120且使接觸件120與介電質堆疊102橫向間隔。在一些實施例中，阻障層111之一部分係在介電質堆疊102上方。在一些實施例中，阻障層111可包含氮化鈦(TiN)、氮氧化鈦(TiON)、其等之組合或類似者。一高k介電層112放置於阻障層111及介電質堆疊102上方同時圍繞接觸件120。高k介電層112進一步使接觸件120與阻障層111橫向間隔。高k介電層102及阻障層111兩者在接觸件120之遠離金屬層101之部分下面延伸且橫向接觸接觸件120之接近金屬層101之部分。在一些實施例中，接觸件120包含一或多種類型之金屬，例如，鎳(Ni)及金(Au)一組合。在一些實施例中，高k介電層112可包含氧化鋁。然而，高k介電層112之材料並不限於此。考量習知用作氫氟酸蒸汽蝕刻程序之一蝕刻停止之任何材料。

參考圖2A，圖2A係根據本揭露之一些實施例之一高電壓顯示器結構之一剖面。一高電壓顯示器結構可藉由將半導體結構100接合至一玻璃基板21之一導電墊22而形成。玻璃基板21透過接觸件120及導電墊22接合至半導體結構100。在一些實施例中，導電墊22可包含導電金屬，諸如銦(In)。導電墊22可或可不具有與接觸件120相同之材料。在一些實施例中，半導體結構100可放置於一介電質層23上方。介電質層23可放置於一金屬線24、一或多個電晶體結構及/或一或多個主動裝置(圖2A中未展示)上方或圍繞其等。金屬線24可電連接至金屬層101且進一步與接觸件120及導電墊22耦合。介電質層23之材料可或可不與IMD 127相同。在一些實施例中，高電壓顯示器結構可進一步包含鄰近於金屬線101之一或多個高縱橫比溝槽(圖2A中未展示)。

參考圖2B，圖2B係根據本揭露之一些實施例之一高電壓顯示器結構之一剖面。一高電壓顯示器結構可藉由將半導體驅動器100'接合至一玻璃基板21之一導電墊22而形成。玻璃基板21透過接觸件120及導電墊22接合至半導體結構100。在一些實施例中，導電墊22可包含導電金屬，諸如銦(In)。導電墊22可或可不具有與接觸件120相同之材料。在一些實施例中，半導體驅動器100'可放置於一介電質層23上方。介電質層23可放置於一金屬線24、一或多個電晶體結構及/或一或多個主動裝置(圖2B中未展示)上方或圍繞其等。金屬線24可電連接至金屬層101且進一步與接觸件120及導電墊22耦合。介電質層23之材料可或可不與IMD 127相同。在一些實施例中，高電壓顯示器結構可進一步包含鄰近於金屬線101之一或多個高縱橫比溝槽(圖2B中未展示)。

圖3A至圖12B係根據本揭露之一些實施例之在各個階段製造之一半導體結構之剖面。在圖3A中，在至少一電晶體結構(圖3A中未展示)上方放置一金屬層101。在一些實施例中，本文中提及之金屬層包含由銅或銅合金組成之金屬線及金屬通孔。不同金屬層中之金屬線及金屬通孔形成由實質上純銅(例如，其中銅之一重量百分比大於約90%或大於約95%)或銅合金組成之一互連結構，且可使用單鑲嵌及/或雙鑲嵌程序形成。金屬線及金屬通孔可或可不實質上無鋁。互連結構包含複數個金屬層。在一些實施例中，在金屬間介電質(IMD) 127形成於介電質層23 (其可形成於一或多個電晶體結構及/或一或多個主動裝置上方)上方時，金屬層101係形成於金屬間介電質(IMD) 127中。金屬間介電質(IMD) 127可包含氧化物，諸如未摻雜矽酸鹽玻璃(USG)、氟化矽酸鹽玻璃(FSG)、低k介電材料或類似者。該等低k介電材料可具有低於3.8之k值，但IMD 127之介電材料亦可接近3.8。在一些實施例中，低k介電材料之k值低於約3.0，且可低於約2.5。金屬層101可藉由各種技術形成，例如，電鍍、無電式電鍍、高密度離子化金屬電漿(IMP)沉積、高密度電感耦合電漿(ICP)沉積、濺鍍、物理氣相沉積(PVD)、化學氣相沉積(CVD)、低壓化學氣相沉積(LPCVD)、電漿輔助化學氣相沉積(PECVD)及類似者。介電質層23之材料可或可不與IMD 127相同。

在圖3B中，藉由矽化物浸泡操作處理金屬線101之一暴露表面。例如，藉由在金屬線101之該經暴露表面上施加矽烷氣體(SiH₄ )，可於金屬層101上方形成黏著增強層103。在一些實施例中，黏著增強層103可包含銅-矽合金。在一些實施例中，黏著增強層103之一剖面輪廓可為非均勻的。例如，黏著增強層103之剖面輪廓可具有一較厚中心及一較薄邊緣。歸因於CMP凹陷效應，金屬線101緊接在CMP之後可在頂表面處擁有一內凹凹槽輪廓。隨後，引入矽烷以與金屬線101反應。金屬線101之頂表面之中心處之銅-矽烷反應比一邊緣處之銅-矽烷反應更具活性，因為在中心處暴露比在該邊緣處更多的銅。可由於前述非均勻輪廓而改良黏著增強層103與隨後形成之富矽氮化矽(富Si SiN)層102' (圖4中所展示)之間的黏著強度。

在圖4中，在黏著增強層103上方形成一介電質堆疊102。在一些實施例中，介電質堆疊102可包含與黏著增強層103介接之一富矽氮化矽(富Si SiN)層102'。應注意，富矽氮化矽(富Si SiN)在氫氟化物蒸汽蝕刻程序下具有一較低蝕刻速率，如圖12A及圖12B中將論述。在一些實施例中，介電質堆疊102可包含氮化物、氧化物、矽化物、碳化物或類似者之層。在一些實施例中，介電質堆疊102可包含氧化矽、氮化矽、其等之組合或類似者。

黏著增強層103可有助於改良介電質堆疊102與金屬線101之間的黏著，從而提供抵抗施加於介電質堆疊102及金屬線101上之屈服力之一較高屈服強度。在一些實施例中，黏著增強層103擁有在自50埃至約100埃之範圍內之一厚度t1。若厚度t1比該範圍薄，則黏著增強層103無法提供足以抵抗屈服力之屈服強度；而厚度t1比該範圍厚可引發影響結構之導電率之一較高電阻。

在圖5中，藉由移除介電質堆疊102之在金屬層101上方之一部分而形成一溝槽1021。在一些實施例中，當蝕刻在富矽氮化矽(富Si SiN)層102'處停止時，藉由蝕刻介電質堆疊102之一部分而形成溝槽1021。

在圖6中，在介電質堆疊102上方形成阻障層111，且阻障層111亦適形於溝槽1021之側壁。在一些實施例中，阻障層111進一步加襯裡於溝槽1021之一底表面處。在一些實施例中，阻障層111包含氮化鈦(TiN)。阻障層111可藉由各種技術形成，例如，物理氣相沉積(PVD)、化學氣相沉積(CVD)、原子層沉積(ALD)、高密度離子化金屬電漿(IMP)沉積、高密度電感耦合電漿(ICP)沉積、濺鍍、低壓化學氣相沉積(LPCVD)、電漿輔助化學氣相沉積(PECVD)、電漿輔助原子層沉積(PEALD)或類似者。在一些實施例中，阻障層可包含氮氧化鈦(TiON)。而在一些其他實施例中，阻障層可不包含氮氧化鈦(TiON)。應注意，阻障層111在氫氟酸蝕刻操作下具有顯著低於介電質堆疊102之一蝕刻速率，如隨後將在圖12A中論述。

在一些實施例中，如圖7A中所展示，在阻障層111上方圖案化一光阻劑層30。在移除溝槽1021之底表面處內側壁111'下面之一突出區域內之阻障層111時，光阻劑層30之圖案與阻障層111之一內側壁111'對準。富矽氮化矽(富Si SiN)層102'係在移除阻障層111之後暴露。

參考圖8A，形成一高k介電層112以適形於阻障層111。高k介電層112在氫氟酸蝕刻操作下具有顯著低於介電質堆疊102之一蝕刻速率，如隨後將在圖12A中論述。在一些實施例中，高k介電層112可包含氧化鋁(Al₂ O₃ )。高k介電層112可藉由各種技術沉積，例如，原子層沉積(ALD)、大氣壓力下之雷射輔助電漿塗覆(LAPCAP)、物理氣相沉積(PVD)、化學氣相沉積(CVD)、高密度離子化金屬電漿(IMP)沉積、高密度電感耦合電漿(ICP)沉積、濺鍍、低壓化學氣相沉積(LPCVD)、電漿輔助化學氣相沉積(PECVD)、電漿輔助原子層沉積(PEALD)或類似者。在一些實施例中，在沉積程序之前之準備程序包含使用水。在一些實施例中，溝槽1021之側壁可在高k介電層112之沉積程序期間氧化，藉此在溝槽1021之側壁與高k介電層112之間間隔阻障層111有助於防止介電質堆疊102之氧化。在一些實施例中，阻障層111之接觸高k介電層112之表面可在高k介電層112之沉積程序期間氧化(例如，氮氧化鈦(TiON)層)。應注意，在一些實施例中，阻障層111之氧化形式在氫氟酸蝕刻操作(隨後在圖12A中論述)下具有顯著低於介電質堆疊102之一蝕刻速率。

可在沉積高k介電層112之後沉積一犧牲層4。該犧牲層適形於高k介電層112之表面。在一些實施例中，犧牲層4包含氧化物，諸如四乙基正矽酸鹽(TEOS)。在一些實施例中，在沉積犧牲層4之前，可形成鄰近於金屬線101之一或多個高縱橫比溝槽(圖8A中未展示)。因此犧牲層4可填充在相鄰高縱橫比溝槽內部。

在圖9A中，在犧牲層4上方形成一遮罩圖案(圖9A中未展示)使之與高k介電層112之內側壁112'對準。應用一蝕刻操作以移除在高k介電層112之內側壁112'上方或下面之一突出區域內之犧牲層4、高k介電層112、富矽氮化矽(富Si SiN)層102'及黏著增強層103。金屬線101之頂表面之一部分係在蝕刻操作之後暴露。

在圖10A中，在溝槽1021中形成接觸件120並使其連接至金屬層101。在一些實施例中，接觸件120具有一實質上恆定寬度。在一些實施例中，接觸件120之一頂表面係在犧牲層4之一頂表面上方。在一些實施例中，接觸件120與內側壁112' (圖9A中展示)接觸。在一些實施例中，接觸件120包含一或多種類型之導電金屬，例如，鎳、金、鎳及金之組合或類似者。在一些實施例中，接觸件120可藉由應用電鍍而形成。

在圖11A中，透過導電墊22將接觸件120接合至玻璃基板21。在一些實施例中，導電墊22可包含導電金屬，諸如銦(In)。導電墊22可或可不具有與接觸件120相同之材料。

在圖12A中，在形成接觸件120之後，移除犧牲層4。在一些實施例中，犧牲層4係藉由施加氫氟酸蒸汽(HF)蝕刻操作而移除。在一些實施例中，氫氟酸蒸汽(HF)可在整個蝕刻操作中在接觸件120之側壁周圍流動。因為介電質堆疊102在氫氟酸蒸汽蝕刻操作下可具有一高蝕刻速率，所以可橫向蝕刻溝槽1021之側壁。在氫氟酸蒸汽蝕刻操作下具有顯著較低蝕刻速率之高k介電層112及阻障層111可在介電質堆疊102與接觸件120之間間隔以緩解介電質堆疊102上之橫向蝕刻。

另外，富矽氮化矽(富Si SiN)在氫氟化物蒸汽蝕刻程序下具有低於具有較低矽濃度之氮化矽之一蝕刻速率。藉此富矽氮化矽(富Si SiN)層102'上之橫向蝕刻可比具有較低矽濃度之氮化矽上之橫向蝕刻慢。在移除犧牲層4之後，半導體結構可進一步用於顯示電晶體製程中。

而在一些其他實施例中，如圖7B及圖7B'中所展示，在圖6中所描述之操作之後，相較於先前圖7A中所描述之程序，阻障層111經形成具有一不同形狀。如圖7B中所展示，在阻障層111上方圖案化一第一光阻劑層30'以形成一U形阻障層111。如圖7B'中所繪示，移除第一光阻劑層30'且在阻障層111上方圖案化具有一不同輪廓之一第二光阻劑層30"，因此保留阻障層111之在溝槽1021之底表面處之一部分。在溝槽1021之底表面處之阻障層111具有實質上平行於溝槽1021之側壁處之內側壁111'之一內側壁111"。由內側壁111"圍繞之第一開口A1小於由內側壁111'圍繞之第二開口A2。富矽氮化矽(富Si SiN)層102'係自第一開口A1暴露。塑形阻障層111之前述程序亦可藉由僅施加一個光阻劑層或一個硬遮罩而完成，然而，施加至少兩個光阻劑層或硬遮罩可依一更精確方式控制第一開口A1。

參考圖8B，形成一高k介電層112以適形於阻障層111之表面。高k介電層112在氫氟酸蝕刻操作下具有顯著低於介電質堆疊102之一蝕刻速率，如隨後將在圖12B中論述。在一些實施例中，高k介電層112可包含氧化鋁(Al₂ O₃ )。高k介電層112可藉由各種技術沉積，例如，原子層沉積(ALD)、大氣壓力下之雷射輔助電漿塗覆(LAPCAP)、物理氣相沉積(PVD)、化學氣相沉積(CVD)、高密度離子化金屬電漿(IMP)沉積、高密度電感耦合電漿(ICP)沉積、濺鍍、低壓化學氣相沉積(LPCVD)、電漿輔助化學氣相沉積(PECVD)、電漿輔助原子層沉積(PEALD)或類似者。在一些實施例中，溝槽1021之側壁可在高k介電層112之沉積程序期間氧化，藉此在溝槽1021之側壁與高k介電層112之間間隔阻障層111有助於防止介電質堆疊102之氧化。在一些實施例中，阻障層111之接觸高k介電層112之表面可在高k介電層112之沉積程序期間氧化(例如，氮氧化鈦(TiON)層)。應注意，在一些實施例中，阻障層111之氧化形式在氫氟酸蝕刻操作(隨後在圖12B中論述)下具有顯著低於介電質堆疊102之一蝕刻速率，因此顯著減少阻障層111與高k介電層112之間的介面處之橫向蝕刻。

可在沉積高k介電層112之後沉積一犧牲層4。該犧牲層適形於高k介電層112之表面。在一些實施例中，犧牲層4包含氧化物，諸如四乙基正矽酸鹽(TEOS)。在一些實施例中，在沉積犧牲層4之前，可形成鄰近於金屬線101之一或多個高縱橫比溝槽(圖8B中未展示)。因此犧牲層4可填充在相鄰高縱橫比溝槽內部。

如圖9B中所展示，可應用類似於圖9A之蝕刻操作。然而，在本文中，蝕刻操作可需要至少兩個遮罩程序。一第一遮罩(圖9B中未展示)係用於形成一接觸件溝槽1022之下部分，其具有一寬度w1(向下直至金屬線101之一頂表面)。一第二遮罩(圖9B中未展示)係用於形成接觸件120溝槽之上部分，其具有一寬度w2(向下至底部處之高k介電層112之一頂表面112")。形成接觸件溝槽1022包含移除犧牲層4之在溝槽1021中之一部分、高k介電層112之一部分、富矽氮化矽(富Si SiN)層102'之一部分及黏著增強層103之一部分。金屬線101之頂表面之一部分係在蝕刻操作之後暴露。具有一較窄下部分之兩區段接觸件120可有助於緩解隨後將在圖12B中論述之銅之向上擴散。

在圖10B中，在接觸件溝槽1022中形成接觸件120並使其連接至金屬層101。在一些實施例中，接觸件120之接近金屬層101之一部分具有一第一寬度w1，第一寬度w1比接觸件120之遠離金屬層101之一部分之一第二寬度w2窄。在一些實施例中，接觸件120之一頂表面係在犧牲層4之一頂表面上方。在一些實施例中，接觸件120與表面112'、112"及111"接觸(圖9B中所展示)。因此阻障層111之一部分及高k介電層112之一部分係在接觸件120下面。在一些實施例中，接觸件120包含一或多種類型之導電金屬，例如，鎳、金、鎳及金之組合或類似者。在一些實施例中，接觸件120可藉由應用電鍍而形成。

在圖11B中，透過導電墊22將接觸件120接合至玻璃基板21。在一些實施例中，導電墊22可包含導電金屬，諸如銦(In)。導電墊22可或可不具有與接觸件120相同之材料。

在圖12B中，在形成接觸件120之後，移除犧牲層4。在一些實施例中，犧牲層4係藉由應用氫氟酸蒸汽(HF)蝕刻操作而移除。在一些實施例中，氫氟酸蒸汽(HF)可在整個蝕刻操作中在接觸件120之側壁周圍流動。因為介電質堆疊102在氫氟酸蒸汽蝕刻操作下可具有一高蝕刻速率，所以可橫向蝕刻溝槽1021之側壁。在氫氟酸蒸汽蝕刻操作下具有顯著較低蝕刻速率之高k介電層112及阻障層111可在介電質堆疊102與接觸件120之間間隔以緩解介電質堆疊102上之橫向蝕刻。

另外，富矽氮化矽(富Si SiN)在氫氟化物蒸汽蝕刻程序下具有低於具有較低矽濃度之氮化矽之一蝕刻速率。藉此富矽氮化矽(富Si SiN)層102'上之橫向蝕刻可比具有較低矽濃度之氮化矽上之橫向蝕刻慢。又，在氫氟化物蒸汽蝕刻程序期間可引發金屬線101中之銅之向上擴散，因此具有一較窄下部分之兩區段接觸件120可有助於緩解金屬線101中之銅之向上擴散。在一些實施例中，為有效緩解銅之向上擴散，開口A1可經設定尺寸以小於開口A2之50%，如圖7B'中所繪示。在移除犧牲層4之後，半導體結構可進一步用於顯示電晶體製程中。在移除犧牲層4之後，半導體結構可進一步用於顯示電晶體製程中。

前述內容概述若干實施例之特徵，使得熟習此項技術者可更佳理解本揭露之態樣。熟習此項技術者應瞭解，其等可容易使用本揭露作為用於設計或修改用於實行相同目的及/或達成本文中介紹之實施例之相同優點之其他操作及結構之一基礎。熟習此項技術者亦應意識到此等等效構造不脫離本揭露之精神及範疇且其等可在本文中做出各種改變、替代及更改而不脫離本揭露之精神及範疇。

此外，本申請案之範疇並不意欲限於本說明書中所描述之程序、機器、製造、物質組合物、構件、方法及步驟之特定實施例。如一般技術者將易於自本發明實施例之揭露內容瞭解，根據本發明實施例可利用目前現有或以後開發之執行與本文中所描述之對應實施例實質上相同之功能或達成實質上相同之結果之程序、機器、製造、物質組合物、構件、方法或步驟。因此，隨附發明申請專利範圍旨在其等範疇內包含此等程序、機器、製造、物質組合物、構件、方法或步驟。

本揭露之一些實施例提供一種半導體結構，其包含：一金屬層；一黏著增強層，其在該金屬層上方；一介電質堆疊，其在該黏著增強層上方；一接觸件，其穿透該介電質堆疊、該黏著增強層並與該金屬層連接；一阻障層，其放置於該接觸件與該介電質堆疊之間；及一高k介電層，其放置於該接觸件與該阻障層之間。

本揭露之一些實施例提供高電壓顯示器結構，其包含一半導體驅動器。其中該半導體驅動器包含：一金屬層；一黏著增強層，其在該金屬層上方；一介電質堆疊，其在該黏著增強層上方；一接觸件，其穿透該介電質堆疊、該黏著增強層並與該金屬層連接；一阻障層，其放置於該接觸件與該介電質堆疊之間；一高k介電層，其放置於該接觸件與該阻障層之間；一玻璃基板，其包括一導電墊，其中該玻璃基板透過該接觸件及該導電墊接合至該半導體驅動器。

本揭露之一些實施例提供一種形成一半導體結構之方法，其包含：形成一金屬層；藉由矽化物操作在該金屬層上方形成一黏著增強層；在該黏著增強層上方形成一介電質堆疊；藉由移除介電質堆疊之與該金屬層對準之一部分而在該介電質堆疊中形成一溝槽；形成適形於該溝槽之側壁之一阻障層；形成適形於該阻障層之一高k介電層；在該溝槽中形成一接觸件並使其連接至該金屬層。

4‧‧‧犧牲層

21‧‧‧玻璃基板

22‧‧‧導電墊

23‧‧‧介電質層

24‧‧‧金屬線

30‧‧‧光阻劑層

30'‧‧‧第一光阻劑層

30"‧‧‧第二光阻劑層

100‧‧‧半導體結構

100'‧‧‧半導體驅動器

101‧‧‧金屬層/金屬線

102‧‧‧介電質堆疊

102'‧‧‧富矽氮化矽層

103‧‧‧黏著增強層

111‧‧‧阻障層

111'‧‧‧內側壁

111"‧‧‧內側壁/表面

112‧‧‧高k介電層

112'‧‧‧內側壁/表面

112"‧‧‧頂表面/表面

120‧‧‧接觸件

127‧‧‧金屬間介電質(IMD)

1021‧‧‧溝槽

1022‧‧‧接觸件溝槽

A1‧‧‧第一開口/開口

A2‧‧‧第二開口/開口

t1‧‧‧厚度

w1‧‧‧第一寬度/寬度

w2‧‧‧第二寬度/寬度

當結合附圖閱讀時自以下詳細描述最佳理解本揭露之態樣。應注意，根據業界中之標準實踐，各種構件未按比例繪製。事實上，為了清楚論述起見，可任意增大或減小各種構件之尺寸。

圖1A及圖1B係根據本揭露之一些實施例之一半導體結構之剖面。

圖2A及圖2B係根據本揭露之一些實施例之一高電壓顯示器結構之剖面。

圖3A及圖3B係根據本揭露之一些實施例之處於各個階段之一半導體結構之剖面。

圖4至圖6係根據本揭露之一些實施例之處於各個階段之一半導體結構之剖面。

圖7A、圖7B及圖7B'係根據本揭露之一些實施例之處於各個階段之一半導體結構之剖面。

圖8A及圖8B係根據本揭露之一些實施例之處於各個階段之一半導體結構之剖面。

圖9A及圖9B係根據本揭露之一些實施例之處於各個階段之一半導體結構之剖面。

圖10A及圖10B係根據本揭露之一些實施例之處於各個階段之一半導體結構之剖面。

圖11A及圖11B係根據本揭露之一些實施例之處於各個階段之一半導體結構之剖面。

圖12A及圖12B係根據本揭露之一些實施例之處於各個階段之一半導體結構之剖面。

Claims

一種半導體結構，其包括：一金屬層；一黏著增強層，其在該金屬層上方；一介電質堆疊，其在該黏著增強層上方；一接觸件，其穿透該介電質堆疊、該黏著增強層並與該金屬層連接；一阻障層，其放置於該接觸件與該介電質堆疊之間；及一高k介電層，其放置於該接觸件與該阻障層之間。
如請求項1之半導體結構，其中該黏著增強層包括金屬矽化物。
如請求項1之半導體結構，其中該介電質堆疊包括與該黏著增強層介接之富矽氮化矽。
如請求項1之半導體結構，其中該阻障層包括氮化鈦。
如請求項1之半導體結構，其中該接觸件之接近該金屬層之一部分包括一第一寬度，其比該接觸件之遠離該金屬層之一部分之一第二寬度窄。
如請求項5之半導體結構，其中該高k介電層及該阻障層在該接觸件之遠離該金屬層之該部分下面延伸且橫向接觸該接觸件之接近該金屬層之該部分。
如請求項1之半導體結構，其中該黏著增強層之一厚度係在自約50埃至100埃之一範圍中。
一種高電壓顯示器結構，其包括：一半導體驅動器，其包括：一金屬層；一黏著增強層，其在該金屬層上方；一介電質堆疊，其在該黏著增強層上方；一接觸件，其穿透該介電質堆疊、該黏著增強層並與該金屬層連接；一阻障層，其放置於該接觸件與該介電質堆疊之間；一高k介電層，其放置於該接觸件與該阻障層之間；及一玻璃基板，其包括一導電墊，其中該玻璃基板透過該接觸件及該導電墊接合至該半導體驅動器。
如請求項8之半導體結構，其中該黏著增強層包括金屬矽化物。
如請求項8之半導體結構，其中該介電質堆疊包括與該黏著增強層介接之富矽氮化矽。
如請求項8之半導體結構，其中該阻障層包括氮化鈦。
如請求項8之半導體結構，其中該接觸件之接近該金屬層之一部分包括一第一寬度，其比該接觸件之遠離該金屬層之一部分之一第二寬度窄。
如請求項12之半導體結構，其中該高k介電層及該阻障層在該接觸件之遠離該金屬層之該部分下面延伸且橫向接觸該接觸件之接近該金屬層之該部分。
一種形成一半導體結構之方法，其包括：形成一金屬層；藉由矽化物操作在該金屬層上方形成一黏著增強層；在該黏著增強層上方形成一介電質堆疊；藉由移除介電質堆疊之與該金屬層對準之一部分而在該介電質堆疊中形成一溝槽；形成適形於該溝槽之側壁之一阻障層；形成適形於該阻障層之一高k介電層；及在該溝槽中形成一接觸件並使該接觸件連接至該金屬層。
如請求項14之方法，其進一步包括：在形成該接觸件之前形成適形於該高k介電層之一犧牲層；及在形成該接觸件之後移除該犧牲層。
如請求項14之方法，其中形成該黏著增強層包括：在該金屬層上方塗敷矽烷。
如請求項14之方法，其中形成該介電質堆疊包括：形成與該黏著增強層介接之一富矽氮化矽。
如請求項15之方法，其中該犧牲層係藉由氫氟酸蒸汽移除。
如請求項14之方法，其進一步包括：將該阻障層加襯裡於該溝槽之一底部處；及自該溝槽之該底部移除該高k介電層及該阻障層之至少一部分。
如請求項19之方法，其中在該溝槽中形成該接觸件包括：移除該富矽氮化矽之至少一部分；移除該犧牲層之在該溝槽中之至少一部分；及將金屬電鍍至該溝槽中。