[go: up one dir, main page]

TWI710065B - 用於製造電晶體之方法 - Google Patents

用於製造電晶體之方法 Download PDF

Info

Publication number
TWI710065B
TWI710065B TW105139097A TW105139097A TWI710065B TW I710065 B TWI710065 B TW I710065B TW 105139097 A TW105139097 A TW 105139097A TW 105139097 A TW105139097 A TW 105139097A TW I710065 B TWI710065 B TW I710065B
Authority
TW
Taiwan
Prior art keywords
layer
graphene
substrate
film
hydrophobic
Prior art date
Application number
TW105139097A
Other languages
English (en)
Other versions
TW201724378A (zh
Inventor
劉尚奕
潘正聖
吳志毅
程琮欽
Original Assignee
台灣積體電路製造股份有限公司
國立臺灣大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司, 國立臺灣大學 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201724378A publication Critical patent/TW201724378A/zh
Application granted granted Critical
Publication of TWI710065B publication Critical patent/TWI710065B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10P54/00—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/8303—Diamond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/881—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being a two-dimensional material
    • H10D62/882—Graphene
    • H10P14/683—
    • H10P14/687—
    • H10P95/00—
    • H10P95/90—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

一種方法及結構係關於提供高品質之轉移的石墨烯層用於後續裝置製造，包含轉移石墨烯至疏水層之疏水性表面上及執行熱處理製程。在各種實施方式中，提供了包含絕緣層的基板，及疏水層形成於絕緣層上。在一些實施例中，石墨烯層轉移至疏水層上。舉例而言，轉移的石墨烯層具有第一載子遷移率。在一些實施方式中，於轉移石墨烯層之後，可執行退火製程，及退火的石墨烯層具有第二載子遷移率大於第一載子遷移率。

Description

用於製造電晶體之方法
本發明實施例係關於一種電晶體及其製造方法，且特別是關於一種石墨烯為基底的電晶體及其製造方法。
電子產業對於更小及更快的電子元件之需求與日俱增，其同時能夠承受驟增之複雜度及精密功能。因此，半導體產業致力於製造低成本、高表現及低功率積體電路(ICs)為時勢所趨。迄今這些目標藉由縮減半導體IC尺寸(如最小特徵尺寸)大致上已達成，並且因此改善了產出效率及降低相關成本。然而，此種尺寸的縮減也增加了半導體製造過程的複雜度。體認到在半導體IC及元件持續的進步，需於半導體製造過程及科技發展類似的進步。
石墨烯，為碳原子鍵結成六角形晶格的二維(2D)薄片，近來已被用於電晶體裝置做為潛力的通道替代材料。除了它固有的高載子遷移率，石墨烯還具有其他令人引起極大興趣的特性，例如電 流密度、熱力及機械穩定度大，及高飽和速度。大面積的石墨烯膜已被以各種方法進行製造，例如磊晶成長於碳化矽(SiC)基板上、化學氣相沉積(CVD)成長(例如，涉及催化碳氫化合物沉積於金屬表面上)及機械剝離法(例如，來自石墨塊)。例如，製造石墨烯為基底的裝置常涉及石墨烯層的轉移(例如，來自成長基板或來自石墨塊)，及將會在移至之目標基板上進行石墨烯為基底的裝置之製造。由於轉移製程的關係，可能會引進晶界、點缺陷、皺褶、摺疊、撕裂或其他晶格缺陷，並因此對任何後續製造的裝置之特性有不良影響。另外，帶電雜質吸附至及/或於目標基板中可能會造成轉移的石墨烯層非出於本意的摻雜(例如，由於電荷轉移摻雜)，從而影響後續製造之石墨烯為基底的裝置其品質及/或表現。因此，現存技術尚未顯示完全滿足各方面需求。
本揭露一實施態樣係提供一種電晶體之製造方法，包含：提供一基板，包含一絕緣層；沉積十八烷基三氯矽烷(ODTS)多層膜或辛基三氯矽烷(OTS)多層膜於該絕緣層上；清潔該沉積的ODTS多層膜或該沉積的OTS多層膜於一溶液中，該溶液包含無水甲苯及乙醇；轉移一石墨烯層至該沉積的 ODTS多層膜或該沉積的OTS多層膜的該清潔表面上，其中該轉移的石墨烯層具有一第一載子遷移率；以及轉移該石墨烯層之後，執行一退火製程，其中該退火的石墨烯層具有一第二載子遷移率大於該第一載子遷移率。
一種電晶體之製造方法，包含：提供一基板，包含一介電層，設置在該基板上；清潔該介電層之一表面以去除有機殘留物；形成一疏水層於該介電層的該經清潔的表面上；形成該疏水層之後，清潔該疏水層之一表面於含有無水甲苯及乙醇的一溶液中；轉移一CVD成長的石墨烯膜於該疏水層的該經清潔的表面上，其中該CVD成長的石墨烯膜有一第一電子遷移率及一第一電洞遷移率；以及轉移該CVD成長的石墨烯膜之後，執行一退火製程，其中該退火的CVD成長的石墨烯膜具有一第二電子遷移率大於該第一電子遷移率及一第二電洞遷移率大於該第一電洞遷移率。
一種電晶體之製造方法，包含：提供一基板，包含一絕緣層；沉積三氯十八矽烷(ODTS)多層膜或辛基三氯矽烷(OTS)多層膜於該絕緣層上；轉移一雙層或多層石墨烯膜於該沉積的ODTS多層膜或該沉積的OTS多層膜上，其中該轉移雙層或該多層石墨烯膜有一第一載子遷移率；轉移該雙層或該多層石墨烯膜之後，執行一退火製程，其中該退火 的該雙層或該多層石墨烯膜有一第二載子遷移率大於該第一載子遷移率；塗佈CdSe/ZnS量子點及PbS量子點的至少一者至該退火雙層或多層石墨烯膜的一表面；以及形成源極及汲極電極與該退火雙層或該多層石墨烯膜接觸。
100:裝置
102:基板
104:絕緣層
106:石墨烯層
108:源極/汲極接點
200:方法
202:區塊
204:區塊
206:區塊
208:區塊
210:區塊
300:裝置
302:基板
304:絕緣層
402:疏水層
404:疏水性表面
502:石墨烯層
602:源極/汲極電極
604:表面
700:裝置
702:介電層
704:頂閘電極
800:裝置
802:絕緣基板
902:斜率
904:時間
906:斜率
1000:光感測器
1202:欄位
1204:欄位
1206:欄位
T1:時間
T2:時間
t1:溫度
t2:溫度
σ:導電率
Vg:閘極電壓
當結合附圖閱讀以下詳細描述時將更好地理解本揭露內容之態樣。但須注意依照本產業的標準做法，各種特徵未按照比例繪製。事實上，各種特徵的尺寸為了清楚的討論而可被任意放大或縮小。
第1圖為背閘式石墨烯裝置之剖視圖。
第2圖係依據本揭露一或多個實施態樣，為製造石墨烯裝置之方法流程圖。
第3圖至第6圖係依據本揭露一或多個實施態樣，顯示石墨烯裝置之實施方式之剖視圖，及對應至第2圖中方法之一或多個步驟。
第7圖係依據本揭露一或多個實施態樣，為雙閘式石墨烯裝置之剖視圖。
第8圖係依據本揭露一或多個實施態樣，為頂閘式石墨烯裝置之剖視圖。
第9圖係依據本揭露一或多個實施態樣，為石墨烯裝置之退火方法之溫度曲線。
第10圖係依據本揭露一或多個實施態樣，為背 閘式石墨烯光偵測器之剖視圖。
第11圖係依據本揭露一或多個實施態樣，顯示各種石墨烯裝置其導電率對閘極電壓。
第12圖係依據本揭露一或多個實施態樣，顯示包含各種石墨烯裝置電相關特性之表格。
本揭露接下來將會提供許多不同的實施方式或實施例以實施所提供標的中不同的特徵。各特定實施例中的組成及配置將會在以下作描述以簡化本揭露。這些為實施例僅作為示範並非用於限定本揭露。例如，敘述中一第一特徵形成於一第二特徵之上可包含實施例中的第一特徵與第二特徵直接接觸，亦可包含第一特徵與第二特徵之間更有其他額外特徵形成使第一特徵與第二特徵無直接接觸。此外，本揭露於各種實施例中將重複使用元件符號及/或字母。此重複乃為了簡化與清晰的目的，而其本身並不決定各種實施例及/或結構配置之間的關係。
此外，空間關係的用語像是“下方”、“之下”、“較低”、“上方”、“較高”及類似用語，可用於此處以便描述圖式中一元件或特徵與另一元件與特徵之間的關係。該等相對空間關係的用語乃為了涵蓋除了圖式所描述的方向以外，元件於使用或操作 中之各種不同的方向。裝置可另有其他導向方式(旋轉90度或朝其他方向)，此時的空間相對關係也可依上述方式解讀。
第1圖中顯示為例示性的背閘式石墨烯裝置100。石墨烯裝置100包含基板102、絕緣層104設置於基板102上、石墨烯層106設置於絕緣層104上及源極/汲極接點108接觸石墨烯層106之尾端。基板102可為半導體基板，例如矽基板。取決於該技術領域中已知的設計需求，基板102可包含各種摻雜配置。例如，基板102可包含重摻雜，低電阻率的基板使得基板102可被用於做為石墨烯裝置100之整體背閘極。
絕緣層104可包含氧化矽(SiO2)層藉由熱氧化成長於基板102上。在一些實施例中，絕緣層104可擇一厚度使得石墨烯層106與下方對應的基板102之對比最佳化。例如，絕緣層104可具有一厚度約90奈米(nm)或280nm。在一些實施例中，絕緣層104可具有一厚度落於範圍約自90-100nm，或約自280-300nm。
石墨烯層106可包含藉由各種方法生產之石墨烯，例如磊晶成長於碳化矽(SiC)基板上、化學氣相沉積(CVD)成長(例如，涉及催化碳氫化合物沉積於金屬表面上)及機械剝離法(例如，來自石墨塊)。例如，成長或剝離的石墨烯層106可被轉移(例 如，自成長基板或自石墨塊)至基板102之絕緣層104上，其可稱之為目標基板，以石墨烯為基底的裝置可於其上進行製造。在各種實施例中，石墨烯轉移可藉由濕式或乾式轉移製程來完成。轉移的石墨烯層106至絕緣層104上之後，可形成金屬源極/汲極接點108。金屬源極/汲極接點108可包含傳導層例如Cr、Ti、Au、Ni、Pd、Ir、Ag、Pt、Cu、Co、Al、Fe或其組合，及/或其他適合的組成。源極/汲極接點108可利用PVD、CVD、電子束(e-beam)蒸鍍法及/或其他適合的製程形成。在一些實施例中，裝置100之主動區可藉由適合的光微影及蝕刻製程(例如，氧化電漿蝕刻製程)定義出來(例如，在形成源極/汲極接點108之前或之後)。因而，第1圖的例示性背閘式石墨烯裝置100包含作為裝置通道的石墨烯層106，藉源極/汲極接點108連接，及基板102為整體背閘極，藉由絕緣層104與石墨烯層106分隔開來。
在各種傳統方法中，由於石墨烯層106轉移至絕緣層104上的關係，可能會將晶界、點缺陷、皺褶、摺疊、撕裂或其他晶格缺陷引進轉移的石墨烯層106，從而劣化任何後續製造的裝置之特性。另外，帶電雜質吸附至及/或於目標基板中(例如，於絕緣層104中，其上方為轉移的石墨烯層106)可能會造成轉移的石墨烯層106非出於本意的摻雜(例如，由於電荷轉移摻雜)，從而影響後續製造之石墨烯為 基底的裝置(例如，裝置100)其品質及/或表現。因此，現存技術尚未顯示完全滿足各方面需求。
本揭露之實施方式提供勝過現存技術之優點，即使已知仍有其他實施方式可提供不同的優點，所有優點沒有必要於此多做撰述，並且無特定優點用以限定所有實施方式。例如，於此討論的實施方式包含方法及結構，係關於例如藉由轉移石墨烯至疏水性表面上並執行熱處理製程(例如，退火)，來提供高品質轉移的石墨烯層(例如，於目標基板上)，其為實質平坦並且能呈現降低的基板效應(例如，包含降低由於帶電基板雜質所造成的石墨烯層之電子轉移摻雜)。在此，用語像是“疏水性表面”係用來敘述具有接觸角度(contact angle,CA)介於約90°及約150°之間的表面。在此，用語像是“接觸角度”係用來敘述液體與固體表面於液體及固體之介面所造成的角度。此外，在各種實施方式中，用語像是“疏水性表面”可用來敘述一表面其為實質地低濕潤或非濕潤，此處“濕潤”一詞係用來敘述液體(例如，水)維持與疏水性表面接觸的程度。換另一種方式來說，用語像是“疏水性表面”可用來敘述一表面其排斥或排除疏水性表面的水。依據本揭露之實施例，石墨烯層106轉移前，先對目標基板進行處理使之為疏水的。例如，在一些實施方式中，於石墨烯層106轉移至絕緣層104前，先對絕緣層104進行處理 使其具有疏水性表面。在一些實施方式中，絕緣層104的表面可以疏水性材料進行處理(例如，塗佈)，包含三氯十八矽烷(ODTS)及/或辛基三氯矽烷(OTS)之自組裝單分子層(SAMs)、聚合物如聚四氟乙烯(PTFE)、聚乙烯(PE)、聚丙烯(PP)聚苯乙烯(PS)、聚醯亞胺(PI)，及/或蠟以提供疏水性表面。由於使用疏水性材料處理絕緣層104使其具有疏水性表面的關係，在各種實施方式中，可防止帶電雜質吸附至絕緣層104之疏水性表面塗料，及/或絕緣層104之疏水性表面塗料可掩蔽存於絕緣層104中的帶電雜質。此後，在各種實施方式中，轉移態的石墨烯層106(即轉移至疏水性表面上的狀態)可於約200℃的溫度下持續進行退火約2小時。在各種實施方式中，退火溫度可做改變，例如，約+/-50℃。因此，在一些實施例中，轉移態的石墨烯層106可於約150℃至約250℃的溫度下持續進行退火約2小時。由於熱處理製程(例如，退火製程)的關係，轉移態的石墨烯於疏水性表面上，可為較平坦及較乾淨的(例如，藉由觀察電性特徵及表面形態特徵)。僅以一實施例來說，在一些實施方式中，石墨烯於塗佈SAM之絕緣層(例如，絕緣層104)上可具有RMS粗度值為約1.65奈米(nm)，相較之下，石墨烯於裸露SiO2之絕緣層上可具有RMS粗度值為約2.25nm。在各種實施方式中，退火製程也可用於移除水氣，其可能出現在轉 移態的石墨烯及上方為轉移的石墨烯之絕緣層的疏水性表面之間。因此，由於熱處理製程的關係，轉移態的石墨烯，於疏水性表面上，也可呈現獲得改善的載子遷移率。在一些實施方式中，於退火製程之後，頂部電極(例如，源極/汲極電極)可沉積於退火的石墨烯層106之上。
現參照第2圖，係依據本揭露一或多個實施態樣，顯示製造石墨烯裝置之方法流程圖。方法200可被用以實施石墨烯為基底的電晶體，包含方法關於提供實質平坦及乾淨的石墨烯表面，從而改善石墨烯的載子遷移率(例如，於石墨烯層中電子及電洞的遷移率)。在一些實施方式中，方法200可被用來製造裝置100，參照上方所述之第1圖。如此，參照裝置100之上述一或多個實施態樣也可適用於方法200。此外，第3-6圖依據本揭露一或多個實施態樣，為石墨烯裝置300之剖視圖，及對應至第2圖中方法之一或多個步驟。
已知方法200之部分及/或石墨烯裝置300可藉由熟知的互補式金屬氧化物半導體(CMOS)技術製程流程進行製造，因而一些製程僅簡短於此撰述。此外，如上所述，裝置300可適用裝置100部分實施態樣，因此一些裝置300的實施態樣及/或製程為達清晰理解之目的僅簡短於此撰述。進一步，石墨烯裝置300可包含及/或整合於各種其他裝置及特 徵，例如額外的電晶體、雙載子接面電晶體、電阻器、電容器、二極體、熔絲等等，但為了更易理解本揭露之發明概念而被簡化。進一步，在一些實施方式中，石墨烯裝置300包含複數個石墨烯裝置(例如，電晶體)，其可為互連的。
在各種實施方式中，石墨烯裝置300可為積體電路或其部分之製程期間進行製造的中間裝置，其可包含靜態隨機存取記憶體(SRAM)及/或其他邏輯電路，被動元件例如電阻器、電容器及電感器，及主動元件例如P通道場效電晶體(PFETs)、N通道FETs(NFETs)、金屬氧化物半導體場效電晶體(MOSFETs)、互補式金屬氧化物半導體(CMOS)電晶體、雙載子電晶體、高電壓電晶體、高頻率電晶體、其他記憶體單元，及/或其組合。在一些實施方式中，石墨烯裝置300可形成於基板上(例如，基板102)，具有介電層(例如，絕緣層104)設置於其上，此處基板可包含CMOS電晶體(或其他上方所提裝置)形成於基板102中，及此處石墨烯裝置300之電極(例如，源極/汲極接點108)及於基板102中之裝置之電極可透過介電層以一或多個接點、通孔或其他電性互連體進行連接。
現參照方法200，方法200始於區塊202，提供了具有絕緣層之基板。參照第3圖之實施例，及區塊202之實施方式，顯示此處為裝置300，包含基 板302。參照上述第1圖之裝置100，基板302可為實質上相似於基板102。例如，基板302可為半導體基板例如矽基板，及取決於該技術領域中已知的設計需求，基板302可包含各種摻雜配置。在各種實施方式中，基板302可包含重摻雜(例如，N+或P+)，低電阻率的基板(例如，小於5mOhm-cm)使得基板302可被用於做為石墨烯裝置300之整體背閘極。進一步於區塊202之實施方式中，絕緣層304可形成於基板302上。參照上述第1圖之裝置100，絕緣層304可為實質上相似於絕緣層104。例如，絕緣層304可包含SiO2層藉由熱氧化成長於基板302上。然而，在不違背本揭露之範疇下，可使用其他氧化沉積之方法(例如，CVD)。在一些實施方式中，絕緣層304可具有厚度約90nm或280nm。在一些實施例中，絕緣層304可具有厚度落於範圍約90-100nm，或約280-300nm。
方法200接著進行到區塊204，此處疏水層形成於絕緣層上。參照第4圖中之實施例，及區塊204之實施方式，疏水層402形成於絕緣層304上，從而提供疏水性表面404(石墨烯層接著會轉移至其上)於絕緣層304上。在一些實施方式中，形成疏水層402於絕緣層304之前，絕緣層之表面可進行清潔以移除有機殘留物。例如，在一些實施方式中，裝置300可被浸於食人魚洗液(piranha solution，即硫酸及過氧化氫之混合液)以自絕緣層304之表面移除 有機殘留物，及以羥基化絕緣層304之表面。在一些實施例中，食人魚洗液的清洗可持續約30分鐘，及在一些實施例中進行時間可倍數增加(例如，兩倍)。例如，及在一些實施方式中，以食人魚洗液清潔絕緣層304之後，裝置300可於超音波浴中以超純水(UPW)清洗，以移除可能自食人魚清洗液清潔中所殘留之殘留物。在一些實施方式中，清洗/超音波浴過程可持續進行約10分鐘，及在一些實施例中進行時間可倍數增加(例如，三倍)。
回到第4圖，及在各種實施方式中，疏水層402提供疏水性表面404，其具有接觸角(CA)介於約90°及約150°之間。例如，疏水層402可包含疏水性材料例如三氯十八矽烷(ODTS)及/或辛基三氯矽烷(OTS)之自組裝單分子層(SAMs)、聚合物如聚四氟乙烯(PTFE)、聚乙烯(PE)、聚丙烯(PP)聚苯乙烯(PS)、聚醯亞胺(PI)，及/或蠟。在一些實施例中，疏水層402可包含單一層或複數層(例如，多層膜)。在一些實施方式中，疏水層402可利用溶劑澆鑄、溶劑上漆、熱噴製程、旋轉塗佈、浸沒(例如，浸入包含疏水性材料的溶液中)、PVD、CVD、電子束(e-beam)蒸鍍法、脈衝雷射沉積、電漿聚合法，及/或其他適合的製程來形成。在一些實施方式中，用來形成疏水層402的疏水性材料可以溶液來施行(例如，加到絕緣層304上)。例如，可利用於無水甲苯 (0.3M)/5ppm中之OTS或ODTS溶液。在一些實施方式中，具有上述清潔過絕緣層304的裝置300，可浸沒於疏水性材料溶液中(例如，OTS或ODTS之溶液)約24小時以形成疏水層402。在一些實施例中，形成疏水層402之後，裝置300可以超音波浴使用無水甲苯及乙醇(EtOH)之溶液進行清潔約15分鐘。在一些實施方式中，形成疏水層402及清潔裝置300之後，裝置300可於約150攝氏溫度下烘烤約60分鐘(例如，在烤箱中、烤爐中或熱板上)。在各種實施方式中，疏水層402可有益於防止帶電雜質吸附至疏水性表面404，及/或疏水層402可掩蔽存於絕緣層304或基板302之中的帶電雜質，從而減緩後續轉移至疏水層402上之石墨烯層的電子轉移摻雜。儘管一些實施例已提供用於形成疏水層402之疏水性材料，這些提供的實施例無意以任何方式加以限制，及應將了解有其他材料可用於形成疏水層402，從而在不違背本揭露之範疇下提供疏水性表面404。
也值得注意的是，在此討論的自組裝單分子層(SAMs)，包含有序的分子組裝(例如，有機分子)其藉由分子吸附自發性地形成於固體基質上(例如，吸附於絕緣層304上)。在各種實施例中，SAM界面分子可包含前端官能基、烷鏈及尾端官能基。前端官能基對固體基質(例如，絕緣層304)可具有高親和性，因此可與其進行沉積的基質有化學性交互 作用。在各種實施方式中，SAM分子可吸附於實質上所有表面位置(例如，絕緣層304)，造成單層封包。在一些實施方式中，SAM前端官能基可包含烷基硫醇[X-(CH2)n-SH](例如，當下方表面包含金屬例如Ag、Au及Cu，或其他適合的金屬)及烷基三氯矽烷[X-(CH2)n-SiCl3](例如，當下方表面包含絕緣層304，及此處絕緣層304包含在此所述之氧化物例如SiO2、Al2O3及/或其他氧化物/介電材料或介電基質)。此外，SAM烷鏈間的凡得瓦力(Van der Waals)有效促成SAM之排序。在各種實施方式中，終端官能基曝露於表面(例如，於疏水性表面404)，例如，其上方將會有石墨烯層轉移過來。例如，SAM烷鏈可以各種官能基結尾(例如，CH3、OH、COOH、NH2等等)，使得SAM可用於改變表面特性(例如，創造疏水性表面404)。
方法200接著進行至區塊206，此處石墨烯層轉移至疏水層上。參照第5圖之實施例，及區塊206之實施方式，石墨烯層502轉移至疏水層402上。參照上述第1圖之裝置100，石墨烯層502可為實質上相似於石墨烯層106。例如，石墨烯層502可包含藉由各種方法生產之石墨烯，例如磊晶成長於碳化矽(SiC)基板上、化學氣相沉積(CVD)成長(例如，涉及催化碳氫化合物沉積於金屬表面上)、液相剝離法、機械剝離法(例如，來自石墨塊)及/或其他該技術領 域中已知的方法。在各種實施方式中，石墨烯層502可包含單層石墨烯、雙層石墨烯或多層石墨烯(例如，包含多於兩層)。於此所述對石墨烯進行CVD成長，可利用各種金屬基材例如Cu、Ni、Co、Ru、Ir、Pt或其他適合的金屬，及利用各種任何碳源例如碳氫化合物，包含甲烷(CH4)、乙炔(C2H2)、乙烯(C2H4)或該技術領域已知的其他東西。例如，成長或剝離的石墨烯層502可轉移(例如，從成長基板或從石墨烯塊)至疏水層402上。在各種實施例中，石墨烯轉移可藉由濕式或乾式轉移製程來完成。如此，在各種實施方式中，石墨烯轉移可藉由利用聚甲基丙烯酸甲酯(PMMA)輔助方法或無聚合物轉移製程來完成。僅以一PMMA輔助方法之實施例來說，在石墨烯成長之後(例如，CVD成長石墨烯於金屬基板上)，可旋轉塗佈PMMA支持層於金屬上石墨烯基板，及金屬基板可以金屬蝕刻液進行蝕刻，留下PMMA/石墨烯膜。在各種實施方式中，及取決於用於CVD成長石墨烯之金屬基板，金屬蝕刻液可包含氯化鐵(FeCl3)、硝酸氮(HNO3)、過硫酸銨((NH4)2S2O8)或其他該技術領域已知的金屬蝕刻液。
在一些實施方式中，PMMA/石墨烯膜可接著轉移至另一基板(例如，包含疏水層402的基板302)，其後PMMA支持層可用溶劑溶解(例如，丙酮)。做為選擇，在各種實施方式中，石墨烯轉移製 程可利用聚二甲基矽氧烷(PDMS)、熱解膠帶(thermal release tape)、捲對捲(roll-to-roll)轉移製程、電化學製程、直接轉移製程(例如，利用施壓及/或熱)，或該技術領域中已知的其他濕式及/或乾式轉移製程。儘管已提供石墨烯成長及轉移的一些實施力，這些提供的實施例無意以任何方式加以限制，及應將了解在不違背本揭露之範疇下有其他方法可用於石墨烯成長及/或轉移。
方法200接著進行到區塊208，此處形成退火製程。參照第5圖中之實施例，及區塊208之實施方式，為了進一步改善轉移態的石墨烯(例如，平坦及乾淨)的品質，從而進一步改善石墨烯載子遷移率。可對裝置300包含轉移的石墨烯層502(即轉移至疏水層402之疏水性表面404上的狀態)進行退火。特別是，在各種實施方式中，區塊208之退火製程用於移除水氣，其可能出現在轉移的石墨烯層502及上方為轉移的石墨烯之疏水層402的疏水性表面404之間。在各種實施方式中，例如，藉由電性特徵及表面形態特徵，可觀察到品質獲得改善之退火、轉移態的石墨烯。僅以一實施例，在一些實施方式中，石墨烯於塗佈SAM之絕緣層上可具有RMS粗度值為約1.65奈米(nm)，相較之下，石墨烯於裸露SiO2之絕緣層上其可具有RMS粗度值為約2.25nm。參照第9圖，區塊208之退火製程之各種實施方式可被理解及 解釋的更為詳盡，其顯示石墨烯裝置之退火方法之溫度曲線。如第9圖中所顯示，時間(T)等於零(0)(T=0)時可為石墨烯層502轉移至疏水層402的時間點。如第9圖所顯示的溫度曲線，裝置300(如此轉移的石墨烯層502)，可於初始承受溫度‘t1’。在一些實施方式中，‘t1’可等同於約25℃ +/- 25℃。如此，例如，在一些實施方式中，‘t1’可落於範圍約0℃至約50℃。在一些實施方式中，於‘T1’時，溫度可以例如斜率902自‘t1’增加至‘t2’。例如，斜率902可大於或等於約60℃/分鐘，及‘t2’可等於約200℃ +/- 50℃。因此，例如及在各種實施方式中，‘t2’可落於範圍約150℃至約250℃。在各種實施方式中，退火時間904可介於約10分鐘及約240分鐘之間。在一些實施例中，退火製程可於氮氣(N2)環境下執行。做為選擇，在一些實施方式中，退火製程可於惰性氣體(例如，氦、氖、氬等等)環境下執行。在至少一些實施方式中，區塊208之退火製程可於溫度約200℃下執行約2小時。在一些例子中，區塊208之退火製程可於溫度約150℃至約250℃下持續執行2小時。在一些實施方式中，於‘T2’時，溫度可以例如斜率906自‘t2’減少至‘t1’。例如，斜率906可小於或等於約1℃/分鐘，及‘t1’可為上述所提之。在一些實施方式中，退火溫度斜率為搖擺的曲線。例如，區塊208之退火製程可利用 熱輻射(例如，熱烤箱)、利用熱傳導(例如，熱板)、利用光電方法(例如，雷射退火)或其他適合的方法來進行。在各種實施方式中，區塊208之退火製程可於約10-3Torr壓力下進行。
方法200接著進行到區塊210，其形成電極。參照第6圖中之實施例，在上述退火製程之後及區塊208之實施方式中，源極/汲極電極602可形成於退火的石墨烯層502上。在一些實施方式中，金屬源極/汲極電極602可包含傳導層例如Cr、Ti、Au、Ni、Pd、Ir、Ag、Pt、Cu、Co、Al、Fe或其組合，及/或其他適合的組成。在一些實施方式中，源極/汲極電極602可利用PVD、CVD、電子束(e-beam)蒸鍍及/或其他適合的製程來形成。在一些實施例中，源極/汲極電極602可利用金屬剝離(lift-off)製程來形成。在一些實施例中，裝置300之主動區可藉由適合的光微影及蝕刻製程(例如，氧化電漿蝕刻製程)定義出來(例如，在形成源極/汲極電極602之前或之後)。因而，第6圖的背閘式石墨烯裝置300包含平坦、乾淨的石墨烯層502(裝置通道)於疏水層402上，此處石墨烯層藉源極/汲極電極602連接，及基板302為整體背閘極藉由絕緣層304及疏水層402與石墨烯層502分隔開來。在一些例子中，為了改善基板302之接觸，金屬層(例如，Al)可蒸鍍至基板302之表面604上。
裝置300可經進一步的製程以形成各種該技術領域中已知的特徵及區域。例如，後續製程可形成各種接點/通孔/線及多層互連特徵(例如，金屬層及層間介電質)於基板302上，配置以連接各種特徵以形成功能性電路，其可包含一或多個石墨烯裝置。於促成的實施例中，多層互連可包含垂直的互連體，例如通孔或接點，及水平的互連體，例如金屬線。各種互連特徵可使用各種傳導材料，包含銅、鎢及/或矽化物。在一實施例中，鑲嵌及/或雙鑲嵌製程用以形成銅相關的多層互連結構。在一些實施方式中，石墨烯裝置300可形成於基板上，其具有介電層設置於其上，此處基板可包含CMOS電晶體(或其他上述裝置)形成於基板中，及此處石墨烯裝置300之電極(例如，源極/汲極電極602)及於基板中之裝置之電極可透過介電層以一或多個接點、通孔或其他電性互連體進行連接。此外，依據各種方法200之實施方式，額外的製程步驟可於方法200之前、期間或之後實施，及一些上述製程步驟可被取代或省略。
現參照第7圖，依據本揭露一或多個實施態樣，顯示其中為雙閘極石墨烯裝置700之剖視圖。在各種實施方式中，關於方法200，裝置700可以實質上相似於上述裝置300的方式進行處理。舉例來說，如第6圖所示，在形成背閘式裝置之後，可執行 額外的製程以製造第7圖中的雙閘式裝置。例如，在一些實施方式中，在形成源極/汲極電極602之後，頂閘介電層702可形成於石墨烯層502上。由於石墨烯的惰性本質，在一些實施例中，為了使介電層702能夠沉積於石墨烯層502之上，成核及/或官能層(或成核/官能處理)可於介電層702形成之前形成。僅做說明之用，在一些實施方式中，Al成核層可於Al2O3層沉積之前形成。進一步顯示，在一些實施例中，臭氧(O3)前處理可於介電層702沉積之前執行。儘管已提供一些關於形成成核層於石墨烯上或執行官能處理之實施例，這些實施例無意以任何方式有所限制，及本領域具通常知識者將理解在不違背本揭露之範疇下，還可實施其他成核層及/或官能處理。
在各種實施方式中，介電層702可包含高介電常數(high-K)介電層，或在一些例子中可包含高介電常數層形成於界面層上。於此所用及所述的高介電常數介電質，包含具有大於熱氧化矽的高介電常數(~3.9)之介電材料。在一些實施方式中，界面層(若存在的話)可包含介電材料例如SiO2、HfSiO或SiON。在各種實施方式中，介電層702之高介電常數介電層可包含介電層例如HfO2、TiO2、HfZrO、Ta2O3、HfSiO4、ZrO2、ZrSiO2、LaO、AlO、ZrO、TiO、Ta2O5、Y2O3、SrTiO3(STO)、BaTiO3(BTO)、BaZrO、HfZrO、HfLaO、HfSiO、LaSiO、AlSiO、 HfTaO、HfTiO、(Ba,Sr)TiO3(BST)、Al2O3、Si3N4、氧化氮矽(SiON)、其組合或其他適合的材料。每一界面層及介電層702之高介電常數介電層可藉由ALD、物理氣相沉積(PVD)、CVD、化學氧化、熱氧化及/或其他適合的方法來形成。
仍參照第7圖，在形成介電層702之後，頂閘電極704可被形成。例如，在一些實施方式中，頂閘電極可包含傳導層例如W、TiN、TaN、WN、Re、Ir、Ru、Mo、Al、Cu、Co、Ni、Cr、Ti、Au、Pd、Ag、Pt、Fe、其組合及/或其他適合的組成。在一些實施方式中，頂閘電極704可供選擇地包含多矽層。頂閘電極704可利用PVD、CVD、電子束(e-beam)蒸鍍及/或其他適合的製程來形成。在一些實施例中，頂閘電極704可利用金屬剝離製程來形成。因此，第7圖的裝置700提供了雙閘結構，包含平坦、乾淨的石墨烯層502(裝置通道)於疏水層402上，及包含做為整體背閘極的基板302及做為頂部閘極的頂閘電極704。
參照第8圖，依據本揭露一或多個實施態樣，顯示其中為頂閘式石墨烯裝置800之剖視圖。在各種實施方式中，關於方法200，裝置800之態樣可以相似於上述裝置300的方式，及/或參考上述第7圖之裝置700來形成。舉例而言，及在方法200之區塊204之一實施方式中，疏水層402形成於絕緣層上。 然而，在第8圖之實施例中，絕緣層(石墨烯層係轉移至其上)包含絕緣基板802。例如，在各種實施方式中，絕緣基板802可包含石英、玻璃、陶瓷、碳化矽(SiC)及其他該技術領域已知的絕緣或半導體絕緣基材。在至少一些實施方式中，絕緣基板可對射頻(RF)石墨烯裝置有所助益。在轉移石墨烯層402至絕緣基板802上之後，可對裝置800進行與上述實質上相同的處理。例如，可執行退火製程(區塊208)、可形成源極/汲極電極602，及可形成介電層702/頂部閘極704。因此，第8圖的裝置800提供了頂閘結構，包含平坦、乾淨的石墨烯層502(裝置通道)於疏水層402上，及做為頂部閘極的頂閘電極704。值得注意的是，由於絕緣基板802的關係，裝置800不包含整體背閘極。
參照第10圖，依據本揭露一或多個實施態樣，顯示其中為背閘式石墨烯光偵測器1000之剖視圖。在各種實施方式中，關於方法200，裝置1000可以實質上相似於上述裝置300的方式進行處理。如第10圖中所示，裝置1000可被用來偵測光子(例如，以標註為‘hv’的箭號表示)。石墨烯光偵測器的操作大致上包含：(1)藉由半導體層中入射光子的吸收而產生載子，(2)載子運輸及倍增，及(3)汲取光驅動之載子而成的電流(例如，通孔源極/汲極電極602)。由於石墨烯缺乏能帶間隙，石墨烯光偵測器 1000可能為低敏感度，尤其為單片石墨烯之石墨烯層502時。因而，在一些實施方式中，特別是在包含光偵測器1000之實施例中，石墨烯層502可包含雙層或多層石墨烯(例如，為了打開石墨烯中的能帶間隙)。在一些實施方式中，石墨烯層502之表面可覆上光吸收材料(例如，CdSe/ZnS量子點(QDs)、PbSQDs等等)，例如，以增加載子產生及後續電流汲取。在各種實施例中，由於利用疏水層402搭配退火製程(區塊208)，其如上述所提造成石墨烯層502較為乾淨及平坦，可使石墨烯光偵測器1000的敏感度增強。
第11圖及第12圖依據本揭露的製造方法，提供至少一些裝置例示性的電性特徵。第11圖顯示例示性石墨烯裝置其導電率對閘極電壓，說明了依據本揭露一或多個實施態樣製造的裝置其益處(例如，石墨烯裝置載子遷移率)。
第11圖內顯示於各種閘極電壓(Vg)數值，例示性石墨烯裝置的輸出特性。第12圖提供了表格，包含用各種例示性石墨烯裝置的電性特徵，再次說明了依據本揭露一或多個實施態樣製造的裝置，對於石墨烯裝置載子遷移率之益處。例如，欄位1202說明了載子遷移率(電子為273cm2/V-s；電洞為1337cm2/V-s)及石墨烯電晶體之狄拉克點(Dirac point)(89V)，其製造於裸露SiO2基板上(例如，無區塊208之疏水層或退火製程)。欄位1204說明了載子 遷移率(電子為1708cm2/V-s；電洞為6000cm2/V-s)及石墨烯電晶體之狄拉克點(Dirac point)(50V)，其利用區塊208中省略退火製程之轉移態的石墨烯層製造於塗覆ODTS之SiO2基板上。欄位1206說明了載子遷移率(電子為3800cm2/V-s；電洞為11000cm2/V-s)及石墨烯電晶體之狄拉克點(Dirac point)(35V)，其製造於塗覆ODTS之SiO2基板上及進一步使用了區塊208之退火製程。值得注意的是，第11圖及第12圖所得電性特徵係於室溫下所進行。儘管塗覆ODTS之SiO2被用來(例如，第12圖中)說明本揭露之實施方式的益處，在不違背本揭露之範疇下，應了解仍有其他疏水性材料、其他基材、其他介電材料等等，可用做具有相似的益處。
於此所述各種實施方式提供勝過現存技術之優點。應了解的是，並非所有優點須於此討論，亦無特定優點用以限定所有實施方式，及其他實施方式可提供不同的優點。例如，於此討論之實施方式包含方法及結構，係關於例如藉由轉移石墨烯至疏水層之疏水性表面上並執行熱處理製程(例如，退火)，來提供高品質轉移的石墨烯層(例如，於包含絕緣層的基板上)，其為實質平坦並且能呈現降低的基板效應(例如，包含降低由於帶電基板雜質所造成的石墨烯層之電子轉移摻雜)。在各種實施方式中，由於形成疏水層於介電層上是在石墨烯層轉移之 前，可防止帶電雜質吸附至介電層之疏水性表面塗料及/或介電層之疏水性表面塗料可掩蔽存於介電層中及/或下方基板中的帶電雜質。其後，在各種實施方式中，可對轉移態的石墨烯層進行退火。由於退火製程，轉移態的石墨烯，於疏水性表面上，可為較平坦及較乾淨的，及可從而呈現改善的載子遷移率。在一些實施方式中，於退火製程之後，頂部電極(例如，源極/汲極電極)可沉積於退火的石墨烯層上。在一些實施例中，頂部介電層也可形成於石墨烯層上，及頂部閘極電極可形成於頂部介電層上。
因此，本揭露之其中一實施方式描述了用於製造一種裝置的方法(例如，石墨烯裝置)，此方法包含，提供包含絕緣層的基板，及形成疏水層於絕緣層上。在各種實施方式中，石墨烯層轉移至疏水層上。例如，轉移的石墨烯層具有第一載子遷移率。在一些實施方式中，於轉移石墨烯層之後，可執行退火製程，及退火的石墨烯層具有第二載子遷移率大於第一載子遷移率。
在另一實施方式中，討論的是方法，提供關於基板包含介電層設置於其上。在一些實施例中，對介電層之表面進行清潔以移除有機殘留物，及疏水層形成於介電層之清潔過的表面上。其後，在一些實施方式中，以CVD成長的石墨烯膜轉移至疏水層上，此CVD成長的石墨烯膜具有第一電子遷 移率及第一電洞遷移率。在各種實施方式中，於轉移CVD成長的石墨烯膜之後，可執行退火製程，此退火之CVD成長的石墨烯膜具有第二電子遷移率大於第一電子遷移率及第二電洞遷移率大於第一電洞遷移率。
在另一實施方式中，討論的是裝置，包含具有介電層設置於基板上的基板。例如，裝置進一步包含疏水性層形成於介電層上。在一些實施方式中，疏水層可包含至少其中之一ODTS、OTS、PTFE、PE、PP、PS、PI及蠟。裝置也包含石墨烯層設置於疏水層上，此石墨烯層包含以CVD成長的石墨烯，及源極及汲極電極與石墨烯層接觸。
前文概述數個實施例之特徵以使得熟習該項技術者可更好地理解本揭露之態樣。熟習該項技術者應瞭解，可容易地將本揭露內容用作設計或修改用於實現相同目的及/或達成本文引入之實施例的相同優點之其他製程及結構之基礎。熟習該項技術者亦應認識到，此類等效物構造不違背本揭露內容之精神及範疇，且可在不違背本揭露內容之精神及範疇之情況下於此作出各種變化、替代以及變更。
200‧‧‧方法
202‧‧‧區塊
204‧‧‧區塊
206‧‧‧區塊
208‧‧‧區塊
210‧‧‧區塊

Claims (10)

  1. 一種電晶體之製造方法，包含：提供一基板，包含一絕緣層；沉積三氯十八矽烷(ODTS)多層膜或辛基三氯矽烷(OTS)多層膜於該絕緣層上；清潔該沉積的ODTS多層膜或該沉積的OTS多層膜的一表面於一溶液中，該溶液包含無水甲苯及乙醇；轉移一石墨烯層至該沉積的ODTS多層膜或該沉積的OTS多層膜的該經清潔的表面上，其中該轉移的石墨烯層具有一第一載子遷移率；以及轉移該石墨烯層之後，執行一退火製程，其中該退火的石墨烯層具有一第二載子遷移率大於該第一載子遷移率。
  2. 如請求項1所述的方法，其中提供在無水甲苯溶液中的ODTS或OTS的一溶液，以及其中該基板包含將該絕緣層浸入於該溶液約24小時以形成該沉積的ODTS多層膜或該沉積的OTS多層膜。
  3. 如請求項1所述的方法，其中該轉移該石墨烯層至該沉積的ODTS多層膜或該沉積的OTS多層膜的該經清潔的表面上係使用無聚合物轉 移製程。
  4. 如請求項1所述的方法，其中執行該退火製程包含執行該退火製程於一退火溫度從約150℃至約250℃。
  5. 如請求項1所述的方法，其中該執行該退火製程包含執行該退火製程於一期間從約10分鐘至約240分鐘。
  6. 如請求項1所述的方法，其中該執行該退火製程包含執行該退火製程於一氮氣環境及一惰性氣體環境的至少一者。
  7. 一種電晶體之製造方法，包含：提供一基板，包含一介電層，設置在該基板上；清潔該介電層之一表面以去除有機殘留物；形成一疏水層於該介電層的該經清潔的表面上；形成該疏水層之後，清潔該疏水層的一表面於含有無水甲苯及乙醇的一溶液中；轉移一CVD成長的石墨烯膜於該疏水層的該經清潔的表面上，其中該CVD成長的石墨烯膜有一第一電子遷移率及一第一電洞遷移率；以及 轉移該CVD成長的石墨烯膜之後，執行一退火製程，其中該退火的CVD成長的石墨烯膜具有一第二電子遷移率大於該第一電子遷移率及一第二電洞遷移率大於該第一電洞遷移率。
  8. 如請求項7所述的方法，其中該疏水層包含一疏水材料，包含三氯十八矽烷(ODTS)、辛基三氯矽烷(OTS)、聚四氟乙烯(PTFE)、聚乙烯(PE)、聚丙烯(PP)、聚苯乙烯(PS)、聚酰亞胺(PI)及蠟的至少一者。
  9. 一種電晶體之製造方法，包含：提供一基板，包含一絕緣層；沉積三氯十八矽烷(ODTS)多層膜或辛基三氯矽烷(OTS)多層膜於該絕緣層上；轉移一雙層或多層石墨烯膜於該沉積ODTS的多層膜或該沉積的OTS多層膜上，其中該轉移的該雙層或該多層石墨烯膜有一第一載子遷移率；轉移該雙層或該多層石墨烯膜之後，執行一退火製程，其中該退火的雙層或該多層石墨烯膜具有一第二載子遷移率大於該第一載子遷移率；塗佈CdSe/ZnS量子點及PbS量子點的至少一者至該退火的雙層或多層石墨烯膜的一表面；以及形成源極及汲極電極與該退火的雙層或該多層 石墨烯膜接觸。
  10. 如請求項9所述的方法，更包含：執行該退火製程於一退火溫度約200℃，持續一期間約120分鐘。
TW105139097A 2015-11-30 2016-11-28 用於製造電晶體之方法 TWI710065B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/954,741 2015-11-30
US14/954,741 US9941380B2 (en) 2015-11-30 2015-11-30 Graphene transistor and related methods

Publications (2)

Publication Number Publication Date
TW201724378A TW201724378A (zh) 2017-07-01
TWI710065B true TWI710065B (zh) 2020-11-11

Family

ID=58777302

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105139097A TWI710065B (zh) 2015-11-30 2016-11-28 用於製造電晶體之方法

Country Status (3)

Country Link
US (1) US9941380B2 (zh)
CN (1) CN106816411A (zh)
TW (1) TWI710065B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9901879B2 (en) * 2013-11-01 2018-02-27 Massachusetts Institute Of Technology Mitigating leaks in membranes
US9902141B2 (en) 2014-03-14 2018-02-27 University Of Maryland Layer-by-layer assembly of graphene oxide membranes via electrostatic interaction and eludication of water and solute transport mechanisms
US10272647B2 (en) * 2014-12-19 2019-04-30 Corning Incorporated Graphene and polymer-free method for transferring CVD grown graphene onto hydrophobic substrates
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
CN109070018B (zh) 2016-05-11 2022-01-11 麻省理工学院 氧化石墨烯膜和相关方法
KR101874187B1 (ko) * 2016-08-24 2018-07-03 한양대학교 산학협력단 조건 반사 동작을 수행하는 신경 소자 및 이의 구동 방법
US9748506B1 (en) * 2016-11-01 2017-08-29 Northrop Grumman Systems Corporation Self-assembled monolayer overlying a carbon nanotube substrate
CN106725841A (zh) * 2017-01-24 2017-05-31 上海逸思医疗科技有限公司 一种电外科器械的电极
WO2020006484A1 (en) 2018-06-28 2020-01-02 Massachusetts Institute Of Technology Coatings to improve the selectivity of atomically thin membranes
TWI675799B (zh) * 2018-07-31 2019-11-01 國立中山大學 石墨片製造方法
RU188856U1 (ru) * 2018-12-20 2019-04-25 федеральное государственное автономное образовательное учреждение высшего образования "Санкт-Петербургский национальный исследовательский университет информационных технологий, механики и оптики" (Университет ИТМО) Долинный транзистор
US11374187B1 (en) * 2019-04-22 2022-06-28 Magnolia Optical Technologies, Inc. Graphene enhanced SiGe near-infrared photodetectors and methods for constructing the same
EP3969158A1 (en) 2019-05-15 2022-03-23 Via Separations, Inc. Filtration apparatus containing graphene oxide membrane
SG11202112543VA (en) 2019-05-15 2021-12-30 Via Separations Inc Durable graphene oxide membranes
KR20220028934A (ko) * 2020-08-31 2022-03-08 삼성전자주식회사 탄소층의 형성방법 및 인터커넥트 구조체의 형성방법
CN113078052B (zh) * 2021-03-25 2024-06-18 中国科学院上海微系统与信息技术研究所 一种晶体管结构及其制备方法
CN118317820A (zh) 2021-11-29 2024-07-09 维阿分离股份有限公司 用于蒸发器预浓缩的与膜系统的热交换器集成

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120080658A1 (en) * 2010-10-01 2012-04-05 Samsung Electronics Co., Ltd. Graphene electronic device and method of fabricating the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5091449B2 (ja) 2006-10-03 2012-12-05 株式会社日立製作所 単分子を利用した有機トランジスタ及びｆｅｔ
EP2362459A1 (en) * 2010-02-24 2011-08-31 University College Cork-National University of Ireland, Cork Modified graphene structure and method of manufacture thereof
US9281385B2 (en) 2010-06-18 2016-03-08 Samsung Electronics Co., Ltd. Semiconducting graphene composition, and electrical device including the same
WO2013082117A1 (en) * 2011-11-28 2013-06-06 Michigan Technological University Room temperature tunneling switches and methods of making and using the same
US8986641B1 (en) * 2012-03-21 2015-03-24 The Texas A&M University System Amphiphilic nanosheets and methods of making the same
WO2014171320A1 (ja) * 2013-04-18 2014-10-23 富士電機株式会社 積層体および積層体の製造方法
KR102214833B1 (ko) * 2014-06-17 2021-02-10 삼성전자주식회사 그래핀과 양자점을 포함하는 전자 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120080658A1 (en) * 2010-10-01 2012-04-05 Samsung Electronics Co., Ltd. Graphene electronic device and method of fabricating the same
US20130313512A1 (en) * 2010-10-01 2013-11-28 Samsung Electronics Co., Ltd. Graphene electronic device and method of fabricating the same

Also Published As

Publication number Publication date
CN106816411A (zh) 2017-06-09
US9941380B2 (en) 2018-04-10
TW201724378A (zh) 2017-07-01
US20170154975A1 (en) 2017-06-01

Similar Documents

Publication Publication Date Title
TWI710065B (zh) 用於製造電晶體之方法
Park et al. Controllable P‐and N‐Type conversion of MoTe2 via Oxide interfacial layer for logic circuits
Li et al. Atomic layer deposition of Al2O3 directly on 2D materials for high‐performance electronics
US10756271B2 (en) Methods of graphene growth and related structures
EP2790227B1 (en) Graphene based field effect transistor
Ho et al. One‐Step Formation of a Single Atomic‐Layer Transistor by the Selective Fluorination of a Graphene Film
Zeng et al. Solution processed thin film transistor from liquid phase exfoliated MoS2 flakes
US10147603B2 (en) Method of manufacturing a FET using a two dimensional transition metal dichalcogenide including a low power oxygen plasma treatment
US20150060768A1 (en) Method to improve performance characteristics of transistors comprising graphene and other two-dimensional materials
Kwak et al. Low interface trap density in scaled bilayer gate oxides on 2D materials via nanofog low temperature atomic layer deposition
Bolshakov et al. Electrical characterization of top-gated molybdenum disulfide field-effect-transistors with high-k dielectrics
Liu et al. High‐Performance Monolithic 3D Integrated Complementary Inverters Based on Monolayer n‐MoS2 and p‐WSe2
Cao et al. A facile way to deposit conformal Al2O3 thin film on pristine graphene by atomic layer deposition
Jang et al. Self-organizing properties of triethylsilylethynyl-anthradithiophene on monolayer graphene electrodes in solution-processed transistors
US12237152B2 (en) Two-dimensional electronic component and method of manufacturing same
Zhang et al. Tungsten diselenide top-gate transistors with multilayer antimonene electrodes: gate stacks and epitaxially grown 2D material heterostructures
Yoo et al. Low-temperature-annealed alumina/polyimide gate insulators for solution-processed ZnO thin-film transistors
He et al. Van der Waals interface between high-κ dielectrics and 2D semiconductors
Yang et al. Ultrathin Al oxide seed layer for atomic layer deposition of high-κ Al2O3 dielectrics on graphene
CN114424355A (zh) 有机半导体器件的源极/漏极用电极、使用其的有机半导体器件以及它们的制造方法
KR102918936B1 (ko) 반도체 디바이스 및 이의 형성 방법
KR20200083246A (ko) 잉크젯 에칭 방법 및 상기 방법에 의해 제조되는 전극
US20250040209A1 (en) Artificial double-layer two-dimensional material and method of manufacturing same
TWI867971B (zh) 半導體裝置及其形成方法
Zhou et al. Low-voltage graphene field-effect transistors based on octadecylphosphonic acid modified solution-processed high-k dielectrics