[go: up one dir, main page]

TWI867971B - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TWI867971B
TWI867971B TW113106559A TW113106559A TWI867971B TW I867971 B TWI867971 B TW I867971B TW 113106559 A TW113106559 A TW 113106559A TW 113106559 A TW113106559 A TW 113106559A TW I867971 B TWI867971 B TW I867971B
Authority
TW
Taiwan
Prior art keywords
layer
dielectric layer
gate dielectric
forming
gate
Prior art date
Application number
TW113106559A
Other languages
English (en)
Other versions
TW202503906A (zh
Inventor
林伯俊
李宗恩
李東穎
鄭兆欽
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TWI867971B publication Critical patent/TWI867971B/zh
Publication of TW202503906A publication Critical patent/TW202503906A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/017—Manufacture or treatment of FETs having two-dimensional material channels, e.g. TMD FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/481—FETs having two-dimensional material channels, e.g. transition metal dichalcogenide [TMD] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/8303—Diamond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/881—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being a two-dimensional material
    • H10D62/883—Transition metal dichalcogenides, e.g. MoSe2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

一種形成一半導體裝置的方法包含以下步驟。在一基板上方形成一介電層。在介電層上方形成一2D材料層。在2D材料層上方形成一黏著層。在黏著層之多個相對側上形成多個源極/汲極電極。在黏著層上方形成一第一高k閘極介電層，其中黏著層具有不同於第一高k閘極介電層之一材料的一材料。

Description

半導體裝置及其形成方法
無
半導體裝置用於多種電子應用，諸如個人電腦、手機、數位攝影機及其他電子裝備中。半導體裝置通常藉由以下操作製造：在半導體基板上方依序沈積絕緣或介電層、導電層及半導體材料層；及使用微影來圖案化各種材料層以在上面形成電路組件及元件。
半導體行業由最小特徵大小的持續減小繼續改良各種電子組件(例如，電晶體、二極體、電阻器、電容器等)的整合密度，此情形允許更多組件整合至給定區域中。然而，由於最小特徵大小被減小，所以應被解決的額外問題出現。
無
以下揭示內容提供用於實施本揭露之不同特徵的許多不同實施例或實例。下文描述組件及配置之特定實例以簡化本揭露。當然，這些組件及配置僅為實例且並非意欲為限制性的。舉例而言，在以下描述中，第一特徵於第二特徵上方或上的形成可包括第一及第二特徵直接接觸地形成的實施例，且亦可包括額外特徵可形成於第一特徵與第二特徵之間使得第一特徵及第二特徵可不直接接觸的實施例。此外，本揭露在各種實例中可重複參考數字及/或字母。此重複係出於簡單且清楚之目的，且本身並不指明所論述之各種實施例及/或組態之間的關係。
另外，空間相對術語，諸如「……下面」、「下方」、「下部」、「上方」、「上部」及類似者本文中可出於易於描述來使用以描述如諸圖中圖示的一個或多個元素或特徵與另一或另一些元素或特徵的關係。空間相對術語意欲涵蓋裝置在使用或操作中除了描繪於諸圖中之定向外的不同定向。設備可以其他方式定向(旋轉90度或處於其他定向)，且本文中使用之空間相對描述詞可同樣經因此解譯。如本文中所使用，「大致」、「約」、「大約」或「實質上」應通常意謂在給定值或範圍的20%內或10%內或5%內。本文中給定之數量為近似值，從而意謂術語「大致」、「約」、「大約」或「實質上」可在並未明確陳述的情況下解譯。
在場效電晶體(field effect transistor，FET)之新近開發中，FET之通道區可形成於二維(two dimensional，2D)材料層中，該2D材料層可為FET提供改良之效能(例如，相對於無2D材料層的FET)。如本文中所使用，與固態材料技術內之所接受定義相一致，「2D材料」可指由單一原子層組成的晶體材料。如在先前技術中廣泛地接受，「2D材料」亦可被稱作「單分子層」材料。在本揭露中，「2D材料」及「單分子層」材料經互換地使用而在含義上無差異，除非以其他方式具體指出。
然而，將高k介電層沈積於2D材料層上以高k介電層的差的成核開始。舉例而言，高k閘極介電層作為不連續粒子成核於2D材料層的表面上。
本揭露之實施例提供黏著層以改良2D材料層與高k閘極介電層之間的黏著，此係由於黏著層能夠作為連續膜成核於2D材料層的表面上。黏著層可改良高k閘極介電層或高k閘極介電質堆疊於2D材料層上的形成以改良電特性，諸如減小次臨限擺動(Subthreshold Swing，SS)及減小有效氧化物厚度(effective oxide thickness，EOT)。增大之有效介電常數(ɛ eff)、增大之擊穿電壓(V BD)及減小的閘極洩漏(reduced gate leakage，J G)又被達成。
第1A圖、第2A圖、第2B圖、第2C圖、第3圖、第4圖、第5圖、第6圖、第7A圖及第8A圖為根據本揭露之一些實施例的半導體裝置10在各種製造階段的橫截面圖。參看第1A圖。介電層102形成於基板100上。圖示於第1A圖中之基板100可包括塊體半導體基板或絕緣體上矽(silicon-on-insulator，SOI)基板。SOI基板包括薄半導體層下方的絕緣體層，該薄半導體層係SOI基板的主動層。主動層的半導體及塊體半導體通常包括晶體半導體材料矽，但可包括一或多種其他半導體材料，諸如鍺、矽鍺合金、化合物半導體(例如，GaAs、AlAs、InAs、GaN、AlN及類似者)，或其合金(例如，Ga xAl 1-xAs、Ga xAl 1-xN、In xGa 1-xAs及類似者)、氧化物半導體(例如，ZnO、SnO 2、TiO 2、Ga 2O 3及類似者)，或其組合。半導體材料可經摻雜或未經摻雜。在一些實施例中，基板100為摻雜有p型摻雜劑的矽基板。可使用的其他基板包括多層基板、梯度基板或混合式定向基板。在一些實施例中，基板100具有在約500 µm至約600 µm之範圍內，諸如約550 µm的厚度。
介電層102可由氮化物層，諸如SiN x或氮化矽類材料(例如，SiON、SiCN或SiOCN)製成。介電層102可藉由以下各者來形成：化學氣相沈積(chemical vapor deposition，CVD)，包括低壓力CVD (low-pressure CVD，LPCVD)及電漿增強型(plasma-enhanced CVD，PECVD)；物理氣相沈積(physical vapor deposition，PVD)；原子層沈積(atomic layer deposition，ALD)或其他合適製程。在一些實施例中，介電層102具有在約80 nm至約120 nm之範圍內，諸如約100 nm的厚度。
在介電層102上方形成2D材料層104。在一些實施例中，2D材料層104為2D半導體層，諸如碳奈米管(carbon nanotube，CNT)、石墨烯、過渡金屬二硫化物(transition metal dichalcogenide，TMD)、類似者或其組合。形成2D材料層104可包括合適製程。在一些實施例中，2D材料層104包括過渡金屬二硫化物(transition metal dichacogenide，TMD)單分子層材料。在一些實施例中，TMD單分子層包括包夾於兩個硫族原子層之間的一個過渡金屬原子層。第1B圖圖示根據一些實例實施例的實例TMD之單分子層204的示意圖。在第1B圖中，一個分子厚的TMD材料層包括過渡金屬原子204M及硫族原子204X。過渡金屬原子204M可在一個分子厚之TMD材料層的中間區中形成層，且硫族原子204X可在過渡金屬原子204M的層上方形成第一層，及下伏於過渡金屬原子204M之層的第二層。過渡金屬原子204M可為W原子或Mo原子，而硫族原子204X可為S原子、Se原子或Te原子。在第1B圖之實例中，過渡金屬原子204M中的每一者鍵接(例如，由共價鍵)至六個硫族原子204X，且硫族原子204X中的每一者鍵接(例如，由共價鍵)至三個過渡金屬原子204M。貫穿描述內容，組合地包括過渡金屬原子204M之一個層及硫族原子204X之兩個層的所圖示交叉鍵接層被稱作TMD的單分子層204。
在2D材料層104包括TMD單分子層的一些實施例中，TMD單分子層包括二硫化鉬(MoS 2)、二硫化鎢(WS 2)、二硒化鎢(WSe 2)或類似者。在一些實施例中，MoS 2及WS 2可使用合適方法形成於介電層102上。舉例而言，MoS 2及WS 2可由微型機械剝落形成，且在介電層102上方耦接；或由介電層102上方之預沈積鉬(Mo)或鎢(W)膜的硫化來形成。在替代性實施例中，WSe 2可由微型機械剝離形成且耦接於介電層102上方，或由使用熱碎裂Se分子使介電層102上方之預沈積鎢(W)膜硒化來形成。
在MoS 2由微型機械剝離形成的一些他實施例中，2D材料層104形成於另一基板上，且接著轉印至介電層102。舉例而言，2D材料膜由化學氣相沈積(chemical vapor deposition，CVD)、濺鍍或在一些實施例中原子層沈積形成於第一基板上。諸如聚(甲基丙烯酸甲酯)(poly(methyl methacrylate)，PMMA)的聚合物膜隨後形成於2D材料膜上。在形成聚合物膜之後，樣本諸如藉由將樣本置放於熱板上來加熱。在加熱之後，2D材料膜之隅角諸如藉由使用鑷子自第一基板剝離，且樣本浸沒於溶液中以促進2D材料膜與第一基板的分離。2D材料膜及聚合物膜經轉印至介電層102。聚合物膜接著使用合適溶劑自2D材料膜移除。
在MoS 2藉由硫化介電層102上方之預沈積鉬(Mo)膜形成的一些實施例中，Mo膜可由合適製程，諸如使用以鉬靶材進行之RF濺射以在介電層102上形成Mo膜而沈積於介電層102上方。在Mo膜經沈積之後，基板100以及Mo膜自濺射腔室移除且暴露至空氣。因此，Mo膜將經氧化且形成Mo氧化物。接著，樣本置放於熱爐的中心中用於硫化。在硫化程序期間，Ar氣用作載氣，其中S粉末置放於氣流的上游。S粉末在氣體流串流中加熱至其蒸發溫度。在高溫生長程序期間，Mo氧化物離析及硫化反應將同時發生。若背景硫足夠，則硫化反應將為主控機制。大部分表面Mo氧化物將在短時間內轉換成MoS 2。因此，均一平面MoS 2膜將在硫化程序之後在基板上獲得。藉由此製程，2D材料層104可均一地形成於大面積介電層102上。
在一些實施例中，2D材料層104之形成亦包括處置2D材料層104以獲得2D材料層104的預期電子性質。處置製程包括削薄(亦即，減小2D材料層104之厚度)、摻雜或應變以使得2D材料層104顯現某些半導體性質，例如包括直接帶隙。2D材料層104之削薄可經由各種合適製程來達成，且全部包括於本揭露中。舉例而言，電漿類乾式時刻，例如反應例子蝕刻(reaction-ion etching，RIE)可用以減小2D材料層104的數個單分子層的數目。在以下描述內容中，2D材料層104可包括半導體性質(在此上下文中互換地稱作半導體2D材料層)。在一些狀況下，2D材料層104係具有在約0.5 nm至約0.8 nm之範圍內，諸如約0.7 nm的厚度的MoS 2層。
參看第2A圖。在一些實施例中，黏著層106形成於2D材料層104上。黏著層106可與2D材料層104實體接觸。在一些實施例中，黏著層106為由奈米霧原子層沈積(atomic layer deposition，ALD)形成的奈米霧膜或奈米物氧化物。在一些實施例中，黏著層106可為介電層。在一些實施例中，黏著層106為金屬氧化物層或含鋁層，諸如氧化鋁。舉例而言，黏著層106為2D材料層104之表面上的次奈米尺度AlO x粒子。在一些實施例中，黏著層106由以下操作形成：奈米霧ALD以提供均一成核中心，繼之以執行諸如ALD的沈積製程或諸如化學氣相沈積(chemical vapor deposition，CVD)、低壓力CVD (low pressure CVD，LPCVD)、物理氣相沈積(physical vapor deposition，PVD)、電鍍、蒸鍍、離子束、能量束、類似者的其他沈積方法或其組合以達成所要厚度。在一些實施例中，黏著層106使用ALD在低溫下形成。在一些狀況下，黏著層106具有在約0.8 nm至約1.2 nm之範圍內，諸如約1 nm的厚度。
黏著層106可由其他合適方法來形成。參看第2B圖。在一些其他實施例中，金屬層108可形成於2D材料層104上。舉例而言，金屬層108包括Al層，且由電子束槍(electron beam gun，E-Gun)、PVD、CVD、蒸鍍、離子束、能量束、電鍍或其組合來形成。參看第2C圖，氧化製程S100可接著經執行以氧化金屬層108以形成包括AlO x的黏著層106。舉例而言，氧化製程S100在包括臭氧(O 3)、H 2O 2、H 2O、N 2O或NO的周圍環境中執行。
在第3圖中，遮罩層110形成於黏著層106上方，且接著經圖案化以暴露2D材料層104。在一些實施例中，遮罩層110可為光阻劑材料，該光阻劑材料係使用旋塗塗佈製程繼之以使用合適微影技術圖案化光阻劑材料而形成。舉例而言，光阻劑材料經輻照(暴露)，且經顯影以移除光阻劑材料的多個部分。更詳細而言，光罩(未圖示)可置放於光阻劑材料上方，該光阻劑材料可接著暴露至由輻射源，諸如紫外線(UV)源、深UV (deep UV，DUV)源、極UV (extreme UV，EUV)源及X射線源提供的輻射束。舉例而言，輻射源可為具有約436 nm (G線)或約365 nm (I線)之波長的汞燈；具有約248 nm之波長的氟化氪(KrF)受激雷射；具有約193 nm之波長的氟化氬(ArF)受激雷射；具有約157 nm之波長的氟(F 2)受激雷射；或具有適當波長(例如，低於大約100 nm)的其他光源。在另一實例中，光源為具有約13.5 nm或以下之波長的EUV源。在遮罩層110經形成並經圖案化之後，黏著層106使用遮罩層110作為蝕刻遮罩來蝕刻，從而暴露2D材料層104。
參看第4圖。電極層112諸如使用ALD、CVD、LPCVD、PVD、電鍍、蒸鍍、離子束、能量束、類似者或其組合而形成於遮罩層110及2D材料層104上。在一些實施例中，電極層112包括金屬，諸如鋁(Al)、銅(Cu)、鎢(W)、金(Au)、類似者或其組合。在一些實施例中，電極層112保形地形成於遮罩層110及2D材料層104上。
在第5圖中，遮罩層110藉由使用例如剝離製程來移除。剝離遮罩層110亦移除電極層112的上覆部分，因此在黏著層106的相對側壁上留下電極層112的其他部分以充當源極/汲極電極114。源極/汲極電極114連接至黏著層106。在一些實例中，黏著層106的頂表面106T低於源極/汲極電極114中之一者的頂表面114T。
在第6圖中，第一高k閘極介電層116形成於源極/汲極電極114及黏著層106上。舉例而言，第一高k閘極介電層116沿著源極/汲極電極114之側壁延伸達源極/汲極電極114中之一者的頂表面上方。黏著層106在一些實施例中與第一高k閘極介電層116實體接觸。舉例而言，第一高k閘極介電層116沿著黏著層106之頂表面延伸。第一高k閘極介電層116的形成方法可包括分子束沈積(Molecular-Beam Deposition，MBD)、ALD、PECVD或類似者。在一些實施例中，黏著層106具有低於第一高k閘極介電層116之介電常數的介電常數。貫穿描述內容，氧化矽(SiO 2)的係約3.9的k值用以區分低k值與高k值。因此，低於3.8之k值被稱作低k值，且各別介電材料被稱作低k介電材料。相反地，高於3.9之k值被稱作高k值，且各別介電材料被稱作高k介電材料。
在一些實施例中，第一高k閘極介電層116為金屬氧化物層或含鉿層。在一些實施例中，第一高k閘極介電層116包括氧化鉿(HfO x)。在一些實施例中，以下黏著層106的形成及第一高k閘極介電層116的形成係例如在諸如ALD群集工具的處理系統內執行的原位製程。因此，術語「原位」亦可通常用以指正經處理之裝置或基板並未暴露至外部環境(例如，處理系統外部)的製程。換言之，在一些實施例中，第一高k閘極介電層116在沈積黏著層106之後隨後經原位沈積。即，第一高k閘極介電層116以原位方式形成於黏著層106上(亦即，無真空破解)。
在第7A圖中，第二高k閘極介電層118形成於第一高k閘極介電層116上。第二高k閘極介電層118及第一高k閘極介電層116構成高k閘極介電質堆疊119。第二高k閘極介電層118的形成方法可包括MBD、ALD、PECVD或類似者。在一些實施例中，第二高k閘極介電層118為金屬氧化物層或含鉿層。在一些實施例中，第二高k閘極介電層118具有不同於第一高k閘極介電層116之組成物的組成物。舉例而言，第一高k閘極介電層116係未經摻雜層，而第二高k閘極介電層118例如摻雜有鋯。
在一些實施例中，第二高k閘極介電層118具有不同於第一高k閘極介電層116之介電常數的介電常數。舉例而言，第二高k閘極介電層118具有大於第一高k閘極介電層116之介電常數的介電常數。在一些實施例中，第二高k閘極介電層118包括氧化鉿鋯(HZO)。舉例而言，第二高k閘極介電層118為Hf xZr yO，其中x與y的比率係自約1:1至約1:4。在一些實施例中，第二高k閘極介電層118為Hf 0.3Zr 0.7O 2。第7B圖為根據一些實施例的繪示用於形成第二高k閘極介電層118的ALD製程的圖。參看第7A圖及第7B圖。在第二高k閘極介電層118由ALD製程形成的一些實施例中，一或多個第一循環S200及一或多個第二循環S202在ALD製程中執行。
第一循環S200中的每一者包括步驟S204及S206。第二循環S202中的每一者包括步驟S208及S210。在第一循環S200中，一個循環為第一金屬有機前驅物P1脈衝且另一循環為氧化劑脈衝的兩個半循環(亦即，步驟S204、S206)經執行。包括例如Hf前驅物，諸如四(乙基甲基胺)鉿(即，Hf[NCH 3C 2H 5] 4,TEMAH)的第一金屬有機前驅物P1經提供以化學吸附於第一高k閘極介電層116的表面上。諸如水的氧化劑與經吸附第一金屬有機前驅物P1反應，從而形成HfO x單分子層L_1。TEMAH具有如下化學式(I)： 化學式(I)。合適Hf前驅物之其他非限制性實例包括：Hf(O tBu) 4(叔丁醇鉿，HTB)、Hf(NEt 2) 4(四(乙基甲基胺)鉿，TDEAH)，Hf(NEtMe) 4(四(乙基甲基胺)鉿，TEMAH)，Hf(NMe 2) 4(四(二甲基胺)鉿，TDMAH)，Hf(mmp) 4(甲基甲氧基丙酸鉿，Hf mmp)，HfCl 4，(四(N,N ' -二甲基乙脒))，Hf、Cp 2HfMe 2、Cp 2Hf(Me)OMe、(tBuCp) 2HfMe 2、CpHf(NMe 2) 3及Hf(N iPr 2) 4。請注意，Cp代表環戊二烯基或烷基環戊二烯基；Me代表甲基；Et代表乙基且 iPr代表異丙基。在步驟S204中，未反應惰性氣體，諸如Ar或N 2係用於淨化掉額外的第一金屬有機前驅物P1及氧化劑。
在第二循環S202中，一循環為第二金屬有機前驅物P2脈衝且另一脈衝為氧化劑脈衝的兩個半循環(亦即，步驟S208、S210)經執行。在步驟S208中，包括例如Zr前驅物，諸如四-(乙基甲基胺)鋯(TEMAZ，Zr[N(C 2H 5)CH 3] 4)的第二金屬有機前驅物P2經提供以化學吸附於由第一循環S200形成的HfO x單分子層L_1的表面上。TEMAZ具有下化學式(II)： 化學式(II)。諸如水的氧化劑與經吸附第二金屬有機前驅物P2反應，從而形成ZrO x單分子層L_2。在步驟S210中，未反應惰性氣體，諸如Ar或N2係用於淨化掉額外的第二金屬有機前驅物P2及氧化劑。在一些實施例中，步驟S204、S206、S208及S210經重複，直至所要厚度被達成。第一循環S200與第二循環S202的比率可經調諧以控制第二高k閘極介電層118中Zr/Hf的原子比率。舉例而言，第一循環S200經執行約X次，且第二循環S202經執行約Y次。
在一些實施例中，第二高k閘極介電層118由熱ALD或電漿增強型ALD (plasma enhanced ALD,PEALD)形成。第7C圖為根據一些實施例的圖示表面化學物質在形成第二高k閘極介電層118之後的態樣的X射線光電子光譜學(X-ray photoelectron spectroscopy，XPS)光譜。參看第7A圖至第7C圖。實例1、2及3繪示於第7C圖中。在第二高k閘極介電層118係Hf xZr yO的一些實施例中，第二高k閘極介電層118中的Zr/Hf比率可藉由調諧第一循環S200及第二循環S202的比率來控制。在實例1中，第二高k閘極介電層118由PEALD使用第一循環S200與第二循環S202的係約1:2的比率來形成，且第二高k閘極介電層118的Zr/Hf比率係約2.32±0.2。第二高k閘極介電層118中之Zr具有約70±2%的原子比率(%)。在實例2中，第二高k閘極介電層118由熱ALD形成，第一循環S200與第二循環S202的比率可係約1:2，且第二高k閘極介電層118的Zr/Hf比率係約2.16±0.2。第二高k閘極介電層118中之Zr具有約68±2%的原子比率(%)。在實例3中，第二高k閘極介電層118由熱ALD形成，第一循環S200與第二循環S202的比率可係約1:4，且第二高k閘極介電層118的Zr/Hf比率係約4.47±0.2。第二高k閘極介電層118中之Zr具有約82±2%的原子比率(%)。
參看第8A圖。電極層形成於第二高k閘極介電層118上，且遮罩層(未圖示)可形成於電極層上且經圖案化以暴露第二高k閘極介電層118。在一些實施例中，遮罩層可為光阻劑材料，該光阻劑材料係使用旋塗塗佈製程繼之以使用合適微影技術圖案化光阻劑材料來形成。用於遮罩層之微影技術的細節類似於如先前關於第3圖論述的遮罩層110，且因此其描述本文中被省略。在光罩經形成並經圖案化之後，電極層使用遮罩層作為蝕刻遮罩來蝕刻，從而暴露第二高k閘極介電層118。未經蝕刻的電極層充當閘極電極120。因此形成半導體裝置10。
第8B圖及第8C圖為根據本揭露之一些實施例的半導體裝置10a、10b分別在各種製造階段的橫截面圖。參看第8B圖。半導體裝置10a類似於第8A圖之半導體裝置10，除了第二高k閘極介電層118在閘極電極120與黏著層106之間不存在外。
參看第8C圖。半導體裝置10b類似於第8A圖之半導體裝置10，除了第一高k閘極介電層116在閘極電極120與黏著層106之間不存在外。即，第二高k閘極介電層118與黏著層106接觸。第二高k閘極介電層118沿著源極/汲極電極114之側壁延伸達源極/汲極電極114的頂表面上方。
第9A圖至第9C圖為根據一些實施例的第8A圖中之區R1的放大圖。參看第8A圖及第9A圖至第9C圖。高k閘極介電質堆疊119可由針對第二高k閘極介電層118之Zr信號及針對黏著層106之Al信號的EDS映射進行的能量分散光譜學(Energy dispersive spectroscopy，EDS)分析來表徵。因此，可觀測邊界係在黏著層106與由第一高k閘極介電層116及第二高k閘極介電層118形成的高k閘極介電質堆疊119之間。舉例而言，在第9A圖中，黏著層106具有在自約0.7 nm至約1.3 nm之範圍內，諸如約1 nm的厚度t1，且高k閘極介電質堆疊119具有在自約4.5 nm至約5.2 nm之範圍內，諸如約4.9 nm的厚度t2。舉例而言，在第9B圖中，黏著層106具有在自約0.7 nm至約1.3 nm之範圍內，諸如約1 nm的厚度t3，且高k閘極介電質堆疊119具有在自約3.5 nm至約4.2 nm之範圍內，諸如約3.9 nm的厚度t4。舉例而言，在第9C圖中，黏著層106具有在自約0.7 nm至約1.3 nm之範圍內，諸如約1 nm的厚度t5，且高k閘極介電質堆疊119具有在自約2.1 nm至約2.7 nm之範圍內，諸如約2.4 nm的厚度t6。
實例4
介電層形成於基板上。2D材料層在介電層上形成。黏著層在2D材料層上形成。在黏著層之相對側上形成源極/汲極電極。第一高k閘極介電層及第二高k閘極介電層依序形成於源極/汲極電極及黏著層上，其中第一高k閘極介電層及第二高k閘極介電層包括分別在200 ± 10 ℃與250 ± 10 ℃的溫度下沈積的HfO x。閘極電極在第二高k閘極介電層上形成。
比較性實例1
介電層形成於基板上。2D材料層在介電層上形成。黏著層在2D材料層上形成。在黏著層之相對側上形成源極/汲極電極。第一高k閘極介電層形成於源極/汲極電極及黏著層上，其中第一高k閘極介電層包括在200 ± 10 ℃之溫度下沈積的HfO x。閘極電極在第一高k閘極介電層上形成。
實例5
介電層形成於基板上。2D材料層在介電層上形成。黏著層在2D材料層上形成。在黏著層之相對側上形成源極/汲極電極。第一高k閘極介電層及第二高k閘極介電層依序形成於源極/汲極電極及黏著層上，其中第一高k閘極介電層包括在200 ± 10 ℃之溫度下沈積的HfO x，且第二高k閘極介電層包括在250 ± 10 ℃之溫度下沈積的HZO。閘極電極在第二高k閘極介電層上形成。
第10A圖繪示根據實例4及比較性實例1的轉換特性。第10B圖繪示根據實例4及比較性實例5的轉換特性。次臨限緯斜(subthreshold slope，SS)界定為每十進位汲極電流改變下施加的閘極電壓(以mV計)(mV/十進位)。如第10A圖中所繪示，實例4繪示減小的次臨限緯斜(subthreshold slope，SS)，諸如約100 ± 2 mV/十進位。另一方面，增大之SS已在比較性實例1中觀測到。如第10B圖中所繪示，實例5繪示減小的次臨限緯斜(subthreshold slope，SS)，諸如約60 ± 2 mV/dec。
第10C圖為繪示根據實例4及5的臨限電壓V TH(或V TG)對背部閘極電壓(V BG)的圖。如第10C圖中所繪示，實例4繪示減小的等效氧化物厚度(equivalent oxide thickness，EOT)，諸如約3.1±0.2 nm的EOT。實例5又繪示減小的EOT，諸如約2.2±0.2 nm的EOT。
第11A圖及第11B圖為根據一些實施例的繪示純HfO x(其未經摻雜)之介電常數(k值)及HZO之介電常數(k值)分別對所施加電壓的圖。在第11A圖中，純HfO x的介電常數係約10±5，且在第11B圖中，HZO之介電常數係約24±5，該值大於純HfO x的介電常數。
實例6
介電層形成於基板上。一個單分子層MoS 2(1L- MoS 2)形成於介電層上。黏著層在單分子層MoS 2上形成。在黏著層之相對側上形成源極/汲極電極。第一高k閘極介電層及第二高k閘極介電層依序形成於源極/汲極電極及黏著層上，其中第一高k閘極介電層包括HfO x，且第二高k閘極介電層包括HZO。閘極電極在第二高k閘極介電層上形成。
比較性實例2
介電層形成於基板上。一個單分子層MoS 2(1L- MoS 2)形成於介電層上。在單分子層MoS 2之相對側上形成源極/汲極電極。3,4,9,10-苝四甲酸酐(perylenetetracarboxylic dianhydride，PTCDA)層及HfO x層依序形成於源極/汲極電極上。閘極電極在HfO x層上形成。
比較性實例3
介電層形成於基板上。一個單分子層MoS 2(1L- MoS 2)形成於介電層上。在單分子層MoS 2之相對側上形成源極/汲極電極。AlO x層形成於源極/汲極電極上。閘極電極在AlO x層上形成。
比較性實例4
介電層形成於基板上。一個單分子層MoS 2(1L- MoS 2)形成於介電層上。在單分子層MoS 2之相對側上形成源極/汲極電極。HfO x層形成於源極/汲極電極上。閘極電極在HfO x層上形成。
比較性實例5
介電層形成於基板上。一個單分子層MoS 2(1L- MoS 2)形成於介電層上。在單分子層MoS 2之相對側上形成源極/汲極電極。ZrO x層形成於源極/汲極電極上。閘極電極在ZrO x層上形成。
第12A圖為根據實例6及比較性實例2、3、4及5的繪示一個單分子層MoS 2(1L- MoS 2)上之等效有效介電常數(ɛ eff)值對物理厚度(t ox)的圖。如第12A圖中所繪示，實例6繪示增大的ɛ eff。舉例而言，實例6具有大於比較性實例2、3、4及5之ɛ eff的ɛ eff。
比較性實例6
介電層形成於基板上。一個單分子層MoS 2(1L- MoS 2)形成於介電層上。在一個單分子層MoS 2之相對側上形成源極/汲極電極。YO x層及ZrO x層依序形成於源極/汲極電極上。閘極電極在ZrO x層上形成。
比較性實例7
介電層形成於基板上。一個單分子層MoS 2(1L- MoS 2)形成於介電層上。在單分子層MoS 2之相對側上形成源極/汲極電極。氧鈦酞菁(TiOPc)層及AlO x層依序形成於源極/汲極電極上。閘極電極在ZrO x層上形成。
第12B圖為根據實例6及比較性實例2、3、6及7的繪示擊穿電壓(VBD)對有效氧化物厚度(effective oxide thickness，EOT)的圖。如第12B圖中所繪示，實例6繪示增大的V BD，該增大的V BD大於比較性實例2、3、6及7的V BD。舉例而言，實例6具有約12.4±2 MV/cm的V BD。
比較性實例8
介電層形成於基板經摻雜以充當背部閘極的基板上。2D材料層在介電層上形成。在2D材料層之相對側上形成源極/汲極電極。CaF 2層形成於源極/汲極電極及2D材料層上。
比較性實例9
介電層形成於基板經摻雜以充當背部閘極的基板上。2D材料層在介電層上形成。在2D材料層之相對側上形成源極/汲極電極。SrTiO 3層形成於源極/汲極電極及2D材料層上。
比較性實例10
HfO x層形成於矽基板上。在HfO x層的相對側上形成源極/汲極電極。閘極電極在HfO x層上形成。
比較性實例11
SiO x層形成於矽基板上。HfO x層形成於SiO x層上。在HfO x層的相對側上形成源極/汲極電極。閘極電極在HfO x層上形成。
第12C圖為根據實例6及比較性實例2、3、7、8、9、10及11的繪示閘極洩漏電流(Jg)對EOT的圖。如第12C圖中所繪示，實例6繪示減小的閘極洩漏電流(Jg)，該閘極洩漏電流(Jg)低於比較性實例2、3、7、8、9、10及11的閘極洩漏電流(Jg)。
第12D圖為根據實例6的繪示第二高k閘極介電層的等效氧化物厚度(equivalent oxide thickness，EOT)對厚度的圖。實例6的第二高k閘極介電層在厚度係在約3 nm至約6 nm的範圍內情況下繪示約24±2的介電常數(k值)。
第12E圖為根據實例6的繪示閘極洩漏電流(Jg)對頂部閘極電壓(V TG)的圖。在第12E圖中，曲線1002表示約1.5 ± 0.2 nm之厚度情況下實例6的第二高k閘極介電層。曲線1004表示約3 ± 0.2 nm之厚度情況下實例6之第二高k閘極介電層。在第12E圖中，低閘極洩漏電流在曲線1002、1004中達成。
第13A圖為根據實例5及6的繪示遲滯△V TH對過電壓(V ov)的圖，該過電壓界定為偏壓電壓(V TG)與擊穿電壓(V TH)之間的差。在第13A圖中，符號1006、1008及1010表示分別具有約1.5 ± 0.2 nm、3 ± 0.2 nm及4 ± 0.2之厚度的實例6之第二高k閘極介電層。符號1012表示具有約5 ± 0.2 nm之厚度的實例4之第二高k閘極介電層。隨著實例6之第二高k閘極介電層的厚度經減小時，其鐵電特性經淬火(或減小)，使得△V TH被減小，從而產生幾乎無遲滯的第二高k閘極介電層。
第13B圖為根據實例6的繪示汲極電流(I D)及閘極洩漏電流(I G)對頂部閘極電壓(V TG)的圖，其中第二高k閘極介電層具有約1.5 ± 0.2 nm的厚度。在約1 ± 0.2 V的汲極電壓(V D)下，閘極洩漏電流(I G)極低。
基於以上論述內容，可看到，本揭露在各種實施例中給予優勢。然而，應理解，其他實施例可給予額外優勢，且並非所有優勢有必要在本文中揭示，且無特定優勢對於所有實施例被要求。一個優勢為，黏著層經形成以改良2D材料層與第一高k閘極介電層之間的黏著。另一優勢為，黏著層改良第一高k閘極介電層及/或第二高k閘極介電層於2D材料層上的形成以改良電特性，諸如減小次臨限擺動(Subthreshold Swing，SS)及減小有效氧化物厚度(effective oxide thickness，EOT)。
在一些實施例中，一種形成一半導體裝置的方法包含以下步驟。在一基板上方形成一介電層。在該介電層上方形成一2D材料層。在該2D材料層上方形成一黏著層。在該黏著層之多個相對側上形成多個源極/汲極電極。在該黏著層上方形成一第一高k閘極介電層，其中該黏著層具有不同於該第一高k閘極介電層之一材料的一材料。在一些實施例中，在該2D材料層上形成該黏著層的步驟包含使用原子層沈積在該2D材料層上形成一奈米霧膜。在一些實施例中，在該2D材料層上形成該黏著層的步驟進一步包含以下步驟。在使用原子層沈積在該2D材料層上形成該奈米霧膜之後，執行一沈積製程以在該奈米霧膜上形成一膜，該膜具有與該納米霧膜之一材料相同的一材料。在一些實施例中，該黏著層具有低於該第一高k閘極介電層之一介電常數的一介電常數。在一些實施例中，該黏著層為一氧化鋁。在一些實施例中，該方法進一步包含在該第一高k閘極介電層上方形成一第二高k閘極介電層，其中該第二高k閘極介電層具有不同於該第一高k閘極介電層之一組成物的一組成物。在一些實施例中，該第二高k閘極介電層具有大於該第一高k閘極介電層之一介電常數的一介電常數。在一些實施例中，該第一高k閘極介電層為氧化鉿，且該第二高k閘極介電層為氧化鉿鋯。在一些實施例中，在該2D材料層上形成該黏著層的步驟包含以下步驟。金屬層形成於該2D材料層上。金屬層經氧化以形成黏著層。
在一些實施例中，一種半導體裝置包含：一基板；該基板上之一介電層；該介電層上方的一2D材料層；該2D材料層上方的一黏著層；該黏著層上方的一第一含鉿層，其中該第一含鉿材料層具有高於該黏著層之一介電常數的一介電常數；及該2D材料層上方的多個源極/汲極電極。在一些實施例中，該半導體裝置進一步包含該第一含鉿層上方的一第二含鉿層，其中該第二含鉿層具有不同於該第一含鉿層之該介電常數的一介電常數。在一些實施例中，該第二含鉿層具有大於該第一含鉿層之該介電常數的該介電常數。在一些實施例中，該第一含鉿層為氧化鉿鋯。在一些實施例中，該第一含鉿層為一未經摻雜層。在一些實施例中，該黏著層的一頂表面低於該些源極/汲極電極中之一者的一頂表面。在一些實施例中，該黏著層係與該第一含鉿層實體接觸。在一些實施例中，該第一含鉿層沿著該源極/汲極電極之一側壁延伸達該些源極/汲極電極中之一者的一頂表面上方。
在一些實施例中，一種形成一半導體裝置的方法包含以下步驟。在一半導體基板上方形成一氮化物層。在該氮化物層上方形成一2D半導體層。在該2D半導體層上方形成一第一金屬氧化物層。圖案化該第一金屬氧化物層。執行一第一沈積製程以在該第一金屬氧化物層上形成一第二金屬氧化物層。在該第二金屬氧化物層上方形成一閘極電極。在一些實施例中，該方法進一步包含在形成該第一金屬氧化物層的步驟之後，形成連接至該第一金屬氧化物層的多個源極/汲極電極。在一些實施例中，該方法進一步包含執行一第二沈積製程以在該第二金屬氧化物層上形成一第三金屬氧化物層，其中該第三金屬氧化物層摻雜有鋯。
前述內容概述若干實施例之特徵，使得熟習此項技術者可更佳地理解本揭露之態樣。熟習此項技術者應瞭解，其可易於使用本揭露作為用於設計或修改用於實施本文中引入之實施例之相同目的及/或達成相同優勢之其他製程及結構的基礎。熟習此項技術者亦應認識到，此類等效構造並不偏離本揭露之精神及範疇，且此類等效構造可在本文中進行各種改變、取代及替代而不偏離本揭露的精神及範疇。
10、10a、10b:半導體裝置 100:基板 102:介電層 104:2D材料層 106:黏著層 106T:頂表面 108:金屬層 110:遮罩層 112:電極層 114:源極/汲極電極 114T:頂表面 116:第一高k閘極介電層 118:第二高k閘極介電層 119:高k閘極介電質堆疊 120:閘極電極 204:單分子層 204M:過渡金屬原子 204X:硫族原子 1002:曲線 1004:曲線 1006:符號 1008:符號 1010:符號 1012:符號 △V TH:遲滯 I D:汲極電流 I G:閘極洩漏電流 J g:閘極洩漏電流 L_1:單分子層HfO xL_2:ZrO x單分子層 P1 :第一金屬有機前驅物 P2 :第二金屬有機前驅物 R1 :區 S100:氧化製程 S200:第一循環 S202:第二循環 S204:步驟 S206:步驟 S208:步驟 S210:步驟 t1~t6:厚度 V BD:擊穿電壓 V BG:背部閘極電壓 V D:汲極電壓 V ov:過電壓 V TG:頂部閘極電壓/臨限電壓 V TH:臨限電壓/擊穿電壓
發明之態樣在與隨附圖式一起研讀時自以下詳細描述內容來最佳地理解。請注意，根據行業標準慣例，各種特徵未按比例繪製。實際上，各種特徵之尺寸可為了論述清楚經任意地增大或減小。 第1A圖為根據本揭露之一些實施例的半導體裝置在各種製造階段之橫截面圖。 第1B圖圖示根據一些實例實施例的實例TMD之單分子層的示意圖。 第2A圖、第2B圖、第2C圖、第3圖、第4圖、第5圖、第6圖及第7A圖為根據本揭露之一些實施例的半導體裝置在各種製造階段的示意圖。 第7B圖為根據一些實施例的繪示用於形成第二高k閘極介電層的原子層沈積(atomic layer deposition，ALD)製程的圖。 第7C圖為根據一些實施例的圖示表面化學物質在形成第二高k閘極介電層之後的態樣的X射線光電子光譜學(X-ray photoelectron spectroscopy，XPS)光譜。 第8A圖、第8B圖及第8C圖為根據本揭露之一些實施例的半導體裝置分別在各種製造階段的橫截面圖。 第9A圖至第9C圖為根據一些實施例的第8A圖中之區的放大圖。 第10A圖繪示根據實例及比較性實例的轉換特性。 第10B圖繪示根據實例的轉換特性。 第10C圖為根據實例的繪示臨限電壓V TH(或V TG)對背部閘極電壓(V BG)的圖形。 第11A圖及第11B圖為根據一些實施例的繪示純HfO x(其未經摻雜)之介電常數(k值)及HZO之介電常數(k值)分別對所施加電壓的圖。 第12A圖為根據實例及比較性實例的繪示一個單分子層MoS 2(1L- MoS 2)上之等效有效介電常數(ɛ eff)值對實體厚度(t ox)的圖。 第12B圖為根據實例及比較性實例的繪示擊穿電壓(V BD)對有效氧化物厚度(effective oxide thickness，EOT)的圖。 第12C圖為根據實例及比較性實例的繪示閘極洩漏電流(Jg)對EOT的圖。 第12D圖為根據實例的繪示第二高k閘極介電層的EOT對厚度的圖。 第12E圖為根據實例的繪示閘極洩漏電流(Jg)對頂部閘極電壓(V TG)的圖。 第13A圖為根據實例的繪示遲滯△V TH對過電壓(V ov)的圖，該過電壓界定為偏壓電壓(V TG)與擊穿電壓(V TH)之間的差。 第13B圖為根據實例的繪示汲極電流(I D)及閘極洩漏電流(I G)對頂部閘極電壓(V TG)的圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
10:半導體裝置
100:半導體裝置
102:介電層
104:2D材料層
106:黏著層
114:源極/汲極電極
116:第一高k閘極介電層
118:第二高k閘極介電層
119:高k閘極介電質堆疊
120:閘極電極
R1:區

Claims (10)

  1. 一種形成半導體裝置的方法，包含以下步驟：在一基板上方形成一介電層；在該介電層上方形成一2D材料層；在該2D材料層上方形成一黏著層；在該黏著層之多個相對側上形成源極/汲極電極；及在該黏著層上方形成一第一高k閘極介電層，其中該黏著層具有不同於該第一高k閘極介電層之一材料的一材料。
  2. 如請求項1所述之方法，其中在該2D材料層上形成該黏著層的步驟包含以下步驟：使用原子層沈積在該2D材料層上形成一奈米霧膜。
  3. 如請求項2所述之方法，其中在該2D材料層上形成該黏著層的步驟進一步包含以下步驟：在使用原子層沈積在該2D材料層上形成該奈米霧膜的步驟之後，執行一沈積製程以在該奈米霧膜上形成一膜，該膜具有與該納米霧膜之一材料相同的一材料。
  4. 如請求項1所述之方法，其中該黏著層具有低於該第一高k閘極介電層之一介電常數的一介電常數。
  5. 一種半導體裝置，包含： 一基板；該基板上方之一介電層；該介電層上方的一2D材料層；該2D材料層上方的一黏著層；該黏著層上方的一第一含鉿層，其中該第一含鉿層具有高於該黏著層之一介電常數的一介電常數；及該2D材料層上方的多個源極/汲極電極。
  6. 如請求項5所述之半導體裝置，進一步包含：該第一含鉿層上方的一第二含鉿層，其中該第二含鉿層具有不同於該第一含鉿層之該介電常數的一介電常數。
  7. 如請求項6所述之半導體裝置，其中該第二含鉿層具有大於該第一含鉿層之該介電常數的該介電常數。
  8. 一種形成半導體裝置的方法，包含以下步驟：在一半導體基板上方形成一氮化物層；在該氮化物層上形成一2D半導體層；在該2D半導體層上方形成一第一金屬氧化物層；圖案化該第一金屬氧化物層；執行一第一沈積製程以在該第一金屬氧化物層上形成一第二金屬氧化物層；及在該第二金屬氧化物層上方形成一閘極電極。
  9. 如請求項8所述之方法，進一步包含以下步驟：在形成該第一金屬氧化物層的步驟之後，形成連接至該第一金屬氧化物層的多個源極/汲極電極。
  10. 如請求項8所述之方法，進一步包含以下步驟：執行一第二沈積製程以在該第二金屬氧化物層上形成一第三金屬氧化物層，其中該第三金屬氧化物層摻雜有鋯。
TW113106559A 2023-07-01 2024-02-23 半導體裝置及其形成方法 TWI867971B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18/346,219 2023-07-01
US18/346,219 US20250006800A1 (en) 2023-07-01 2023-07-01 Semiconductor device and formation method thereof

Publications (2)

Publication Number Publication Date
TWI867971B true TWI867971B (zh) 2024-12-21
TW202503906A TW202503906A (zh) 2025-01-16

Family

ID=93141636

Family Applications (1)

Application Number Title Priority Date Filing Date
TW113106559A TWI867971B (zh) 2023-07-01 2024-02-23 半導體裝置及其形成方法

Country Status (4)

Country Link
US (2) US20250006800A1 (zh)
CN (1) CN118841326A (zh)
DE (1) DE102024101168A1 (zh)
TW (1) TWI867971B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI642194B (zh) * 2016-12-15 2018-11-21 台灣積體電路製造股份有限公司 半導體結構及其製造方法
TW202221794A (zh) * 2020-11-25 2022-06-01 台灣積體電路製造股份有限公司 半導體裝置及形成半導體裝置之方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI642194B (zh) * 2016-12-15 2018-11-21 台灣積體電路製造股份有限公司 半導體結構及其製造方法
TW202221794A (zh) * 2020-11-25 2022-06-01 台灣積體電路製造股份有限公司 半導體裝置及形成半導體裝置之方法
TWI799936B (zh) * 2020-11-25 2023-04-21 台灣積體電路製造股份有限公司 半導體裝置及形成半導體裝置之方法

Also Published As

Publication number Publication date
US20250006800A1 (en) 2025-01-02
KR20250004514A (ko) 2025-01-08
US20250359243A1 (en) 2025-11-20
DE102024101168A1 (de) 2025-01-02
CN118841326A (zh) 2024-10-25
TW202503906A (zh) 2025-01-16

Similar Documents

Publication Publication Date Title
US10985019B2 (en) Method of forming a semiconductor device using layered etching and repairing of damaged portions
TWI765492B (zh) 半導體裝置及製造半導體裝置的方法
TWI710065B (zh) 用於製造電晶體之方法
TWI789380B (zh) 具有二維側邊異質結構之半導體裝置及其製造方法
TW202109882A (zh) 半導體元件
Taouririt et al. Effect of the interfacial (low-k SiO2 vs high-k Al2O3) dielectrics on the electrical performance of a-ITZO TFT
KR20160111343A (ko) 전이 금속 칼코겐화합물 채널을 갖는 전계 효과 트랜지스터 및 제조 방법
TW202315129A (zh) 半導體裝置
Chen et al. Tailoring amorphous boron nitride for high-performance two-dimensional electronics
Lee et al. Reduction of MOS Interface Defects in TiN/Y₂O₃/Si₀. ₇₈Ge₀. ₂₂ Structures by Trimethylaluminum Treatment
CN119562542B (zh) 基于高-k栅介质的二维半导体场效应晶体管及其制作方法
US12237152B2 (en) Two-dimensional electronic component and method of manufacturing same
US20090325370A1 (en) Field-effect transistor structure and fabrication method thereof
TWI867971B (zh) 半導體裝置及其形成方法
KR102918936B1 (ko) 반도체 디바이스 및 이의 형성 방법
CN117712152B (zh) 基于凹槽沟道结构的P型单层WSe2场效应晶体管制备
Huang et al. Suppression of threshold voltage variation by TiN surface treatment for N-FinFETs with very thin work function metal layers
US20250015141A1 (en) Semiconductor device and formation method thereof
CN222967310U (zh) 半导体元件
JP7783650B2 (ja) スタック構造体及びその製造方法、これを適用したキャパシタ、これを適用したトランジスタ、これを適用した色素増感太陽電池、及びこれを適用した窓ガラスコート用建築フィルム
US20180005821A1 (en) Combined reactive gas species for high-mobility channel passivation
CN119230413B (zh) 一种具有顶栅结构的晶体管及其制备方法和电子设备
US20250151353A1 (en) Semiconductor device and formation method thereof
TWI594307B (zh) 全密封真空奈米碳管場效電晶體及其製造方法
WO2025198871A1 (en) Method for forming conformal silicon oxide thin film