[go: up one dir, main page]

TWI707541B - 電壓準位轉換電路 - Google Patents

電壓準位轉換電路 Download PDF

Info

Publication number
TWI707541B
TWI707541B TW109112905A TW109112905A TWI707541B TW I707541 B TWI707541 B TW I707541B TW 109112905 A TW109112905 A TW 109112905A TW 109112905 A TW109112905 A TW 109112905A TW I707541 B TWI707541 B TW I707541B
Authority
TW
Taiwan
Prior art keywords
voltage
output
source
transistor
state
Prior art date
Application number
TW109112905A
Other languages
English (en)
Other versions
TW202141930A (zh
Inventor
劉宗延
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW109112905A priority Critical patent/TWI707541B/zh
Priority to CN202010704330.4A priority patent/CN113541674B/zh
Application granted granted Critical
Publication of TWI707541B publication Critical patent/TWI707541B/zh
Priority to US17/229,295 priority patent/US11309873B2/en
Publication of TW202141930A publication Critical patent/TW202141930A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356182—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本發明包含一種電壓準位轉換電路，包含：第一及第二N型驅動電晶體、電壓供應電路、電流源、第一及第二連接電晶體。第一及第二N型驅動電晶體在第一供應電壓源提供高態電壓時導通。電壓供應電路傳送反相的第一及第二輸入電壓至第一及第二N型驅動電晶體之源極。電流源根據第二供應電壓源運作，具有第一及第二輸出端。第一及第二連接電晶體分別電性耦接於第一N型驅動電晶體之汲極與第二輸出端間及第二N型驅動電晶體之汲極與第一輸出端間。第一及第二連接電晶體分別在第一供應電壓源提供高態電壓時及提供低態電壓時導通及關閉。

Description

電壓準位轉換電路
本發明是關於電壓轉換技術，尤其是關於一種電壓準位轉換電路。
積體電路中通常會有兩到三個不同電壓電位的電源，而跨電壓電位間的訊號連接就會需要電壓準位的轉換器。依照需求，電壓準位轉換器可將低電壓準位轉換為高電壓準位，或者是將高電壓準位轉至低電壓準位。
然而，目前的電壓準位轉換器經常受到寄生電容的影響，導致操作速度無法提升。並且，在一些應用的情境中，電壓準位轉換器賴以運作的供應電壓源可能會因為部分未關閉而導致漏電流的產生。再者，電壓準位轉換器在啟動之時，輸出電壓亦會因為狀態未穩定，而無法輸出確定的電壓值。
鑑於先前技術的問題，本發明之一目的在於提供一種訊號輸出裝置及方法，以改善先前技術。
本發明包含一種電壓準位轉換電路，其一實施例包含：第一N型驅動電晶體、第二N型驅動電晶體、電壓傳送電路、電流源、第一連接電晶體以及第二連接電晶體。第一N型驅動電晶體以及第二N型驅動電晶體分別包含閘極、汲極以及源極，其中閘極電性耦接於第一供應電壓源，以在第一供應電壓源提供第一高態電壓時導通。電壓傳送電路配置以傳送第一輸入電壓至第一N型驅動電晶體之源極以及傳送第二輸入電壓至第二N型驅動電晶體之源極，其中第一輸入電壓以及第二輸入電壓互為反相。電流源配置以根據第二供應電壓源提供之第二高態電壓運作，並具有第一輸出端以及第二輸出端。第一連接電晶體電性耦接於第一N型驅動電晶體之汲極以及第二輸出端間，第二連接電晶體電性耦接於第二N型驅動電晶體之汲極以及第一輸出端間。其中第一連接電晶體以及第二連接電晶體依據致能電壓控制，配置以在第一供應電壓源提供第一高態電壓時導通而使第一輸出端產生輸出電壓，並在第一供應電壓源提供低態電壓時關閉。
有關本案的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。
本發明之一目的在於提供一種電壓準位轉換電路，可具有漏電流的防止機制，降低寄生電容的影響而具有較快的操作速度，且可在供應電壓源未穩定前提供預設的穩定輸出。
請參照圖1。圖1為本發明之一實施例中，一種電壓準位轉換電路100的電路圖。電壓準位轉換電路100配置以將具有第一電壓準位的實際輸入電壓VIN進行電壓轉換，以輸出具有第二電壓準位的實際輸出電壓VOUT。
電壓準位轉換電路100包含：第一N型驅動電晶體MD1、第二N型驅動電晶體MD2、電壓傳送電路110、電流源120、第一連接電晶體MC1以及第二連接電晶體MC2。
第一N型驅動電晶體MD1以及第二N型驅動電晶體MD2分別包含閘極、汲極以及源極。其中，第一N型驅動電晶體MD1以及第二N型驅動電晶體MD2閘極均電性耦接於第一供應電壓源VDDL，以在第一供應電壓源VDDL提供高態電壓時導通，並在第一供應電壓源VDDL提供低態電壓時關閉。
電壓傳送電路110配置以傳送第一輸入電壓INB至第一N型驅動電晶體MD1之源極，以及傳送第二輸入電壓INBB至第二N型驅動電晶體MD2之源極。其中，第一輸入電壓IN以及第二輸入電壓INBB互為反相。
於一實施例中，電壓傳送電路110包含第一反相器130以及第二反相器140。第一反相器130配置以接收實際輸入電壓VIN，並輸出為第一輸入電壓INB。第二反相器140配置以接收第一輸入電壓INB，並輸出為第二輸入電壓INBB。其中，第一反相器130以及第二反相器140是根據第一供應電壓源VDDL提供之高態電壓運作。
電流源120配置以根據第二供應電壓源VDDH提供之高態電壓運作，並具有第一輸出端OUT以及第二輸出端OUTB。於一實施例中，第二供應電壓源VDDH所提供之高態電壓大於第一供應電壓源VDDL所提供的高態電壓。在一數值範例中，第二供應電壓源VDDH所提供之高態電壓為例如，但不限於3.3伏特，而第一供應電壓源VDDL所提供的高態電壓為例如，但不限於0.9伏特。
於一實施例中，電流源120包含第一P型電晶體MS1以及第二P型電晶體MS2。第一P型電晶體MS1包含閘極、汲極以及源極，其中閘極電性耦接於第一輸出端OUT，源極電性耦接於第二供應電壓源VDDH，汲極電性耦接於第二輸出端OUTB。第二P型電晶體MS2亦包含閘極、汲極以及源極，其中閘極電性耦接於第二輸出端OUTB，源極電性耦接於第二供應電壓源VDDH，汲極電性耦接於第一輸出端OUT。
上述電流源120的結構僅為一範例。於其他實施例中，電流源120亦可由其他的電路結構實現。
第一連接電晶體MC1電性耦接於第一N型驅動電晶體MD1之汲極以及第二輸出端OUTB間，第二連接電晶體MC2電性耦接於第二N型驅動電晶體MD2之汲極以及第一輸出端OUT間。其中，第一連接電晶體MC1以及第二連接電晶體MC2依據致能電壓RSTB控制。
於一實施例中，第一供應電壓源VDDL提供的電壓狀態決定致能電壓RSTB的電壓狀態。更詳細地說，當第一連接電晶體MC1以及第二連接電晶體MC2是以N型電晶體實現時，在第一供應電壓源VDDL供應高態電壓的狀況下，致能電壓RSTB為高態，以使第一連接電晶體MC1以及第二連接電晶體MC2導通。而在第一供應電壓源VDDL因為關閉而提供低態電壓的狀況下，致能電壓RSTB為低態，以使第一連接電晶體MC1以及第二連接電晶體MC2關閉。
請參照圖2。圖2為本發明一實施例中，第一供應電壓源VDDL提供的電壓以及致能電壓RSTB的波型圖。其中，第一供應電壓源VDDL提供的電壓在圖2中仍以VDDL標示。
如圖2所示，第一供應電壓源VDDL在時間點T1前為關閉，因此提供的為低態電壓。在時間點T1後，第一供應電壓源VDDL開始啟動以提供高態電壓，並在時間點T2關閉而回復至低態電壓的輸出。
於一實施例中，致能電壓RSTB在時間點T1前，第一供應電壓源VDDL輸出低態電壓時為抑能態（於本實施例中為低態）。在第一供應電壓源VDDL起始提供高態電壓特定時間，例如達到穩定電壓輸出的時間點T3後，才轉換為致能態（於本實施例中為高態），並在時間點T2後，第一供應電壓源VDDL回復至低態電壓時立刻轉換為抑能態。
藉由這樣的設計，當電壓準位轉換電路100在一使用情境中使第二供應電壓源VDDH運作且使第一供應電壓源VDDL關閉時，將可避免漏電流的產生。
以下將針對電壓準位轉換電路100在第一供應電壓源VDDL以及第二供應電壓源VDDH均正常供電的情形下的運作進行更詳細的說明。
當實際輸入電壓VIN為高態時，電壓傳送電路110分別傳送低態的第一輸入電壓INB至第一N型驅動電晶體MD1之源極，以及傳送高態的第二輸入電壓INBB至第二N型驅動電晶體MD2之源極。
由於第一供應電壓源VDDL正常提供高態電壓，並使致能電壓RSTB為高態，因此第一N型驅動電晶體MD1、第二N型驅動電晶體MD2、第一連接電晶體MC1以及第二連接電晶體MC2均為導通。
其中，第一N型驅動電晶體MD1以及第一連接電晶體MC1將低態的第一輸入電壓INB傳送至第二輸出端OUTB。第二N型驅動電晶體MD2以及第二連接電晶體MC2將高態的第二輸入電壓INBB傳送至第一輸出端OUT，以在第一輸出端OUT產生輸出電壓VO。
由於輸出電壓VO是根據第二輸入電壓INBB所產生，且第二輸入電壓INBB是由實際輸入電壓VIN經過第一反相器130以及第二反相器140所產生，因此輸出電壓VO與實際輸入電壓VIN同樣為高態的電壓。
類似地，當實際輸入電壓VIN為低態時，電壓傳送電路110分別傳送高態的第一輸入電壓INB至第一N型驅動電晶體MD1之源極，以及傳送低態的第二輸入電壓INBB至第二N型驅動電晶體MD2之源極。
由於第一N型驅動電晶體MD1、第二N型驅動電晶體MD2、第一連接電晶體MC1以及第二連接電晶體MC2的運作依舊受到第一供應電壓源VDDL提供的高態電壓以及據以處於高態的致能電壓RSTB的控制，因此高態的第一輸入電壓INB將透過導通的第一N型驅動電晶體MD1以及第一連接電晶體MC1傳送至第二輸出端OUTB。低態的第二輸入電壓INBB將透過導通的第二N型驅動電晶體MD2以及第二連接電晶體MC2傳送至第一輸出端OUT。
由於輸出電壓VO是根據第二輸入電壓INBB所產生，且第二輸入電壓INBB是由實際輸入電壓VIN經過第一反相器130以及第二反相器140所產生，因此輸出電壓VO與實際輸入電壓VIN同樣為低態的電壓。
然而需注意的是，由於電壓傳送電路110是根據第一供應電壓源VDDL運作，而電流源120是根據第二供應電壓源VDDH工作，且第二供應電壓源VDDH所提供之高態電壓大於第一供應電壓源VDDL所提供的高態電壓，因此輸出電壓VO的高態電壓大於實際輸入電壓VIN的高態電壓。
在部分技術中，第一N型驅動電晶體MD1以及第二N型驅動電晶體MD2是從閘極接收第一輸入電壓INB以及第二輸入電壓INBB並據以運作後傳送至第二輸出端OUTB以及第一輸出端OUT。在這樣的狀況下，第一N型驅動電晶體MD1以及第二N型驅動電晶體MD2在閘極與源極間的寄生電容以及在閘極與汲極間的寄生電容均會影響其操作速度。
藉由本發明的電壓準位轉換電路100中，透過第一N型驅動電晶體MD1以及第二N型驅動電晶體MD2的源極與汲極傳送第一輸入電壓INB以及第二輸入電壓INBB至第二輸出端OUTB以及第一輸出端OUT的方式，第一N型驅動電晶體MD1以及第二N型驅動電晶體MD2僅會受到閘極與源極間的寄生電容的影響，而大幅提升操作速度。
於一實施例中，電壓準位轉換電路100可直接輸出輸出電壓VO至其他的電路模組。然而於一實施例中，電壓準位轉換電路100可更包含輸出電路150，以依據致能電壓RSTB控制產生實際輸出電壓VOUT並輸出至其他的電路模組，其中實際輸出電壓VOUT在第一供應電壓源VDDL提供高態電壓時輸出輸出電壓VO，並在第一供應電壓源VDDL提供低態電壓時輸出預設電壓。
輸出電路150包含：反及閘160以及反相器170。反及閘160根據第二供應電壓源VDDH輸入之高態電壓運作，並配置以接收輸出電壓VO以及致能電壓RSTB並輸出閘輸出電壓VGO。反相器170根據第二供應電壓源VDDH輸入之高態電壓運作，並配置以接收閘輸出電壓VGO並輸出實際輸出電壓VOUT。
在第一供應電壓源VDDL正常提供高態電壓，並使致能電壓RSTB為高態時，反及閘160將依據輸出電壓VO決定閘輸出電壓VGO的狀態，並由反相器170反相輸出為實際輸出電壓VOUT。因此，當輸出電壓VO為高態時，閘輸出電壓VGO將具有低態的電壓，而實際輸出電壓VOUT則具有高態的電壓。當輸出電壓VO為低態時，閘輸出電壓VGO將具有高態的電壓，而實際輸出電壓VOUT則具有低態的電壓。
另一方面，當第一供應電壓源VDDL關閉而提供低態電壓，並使致能電壓RSTB為低態時，反及閘160將依據致能電壓RSTB的低態而使閘輸出電壓VGO輸出高態的電壓，而實際輸出電壓VOUT則具有低態的電壓。因此，在這樣的狀況下，實際輸出電壓VOUT所輸出的預設電壓為低態電壓。
在部分技術中，由於在第一供應電壓源VDDL在剛啟動未穩定或是斷電而關閉時，輸出電壓VO將處於未定的狀態。因此，本發明的電壓準位轉換電路100可藉由輸出電路150的設置，而在第一供應電壓源VDDL關閉時確保實際輸出電壓VOUT輸出確定的預設電壓。
需注意的是，上述為低態電壓的預設電壓僅為一範例。於一實施例中，亦可藉由在輸出電路150設置不同的邏輯電路，而使預設電壓輸出為高態電壓。本發明並不限於此。
請參照圖3。圖3為本發明一實施例中，一種電壓準位轉換電路300的電路圖。類似於圖1中的電壓準位轉換電路100，電壓準位轉換電路300包含：第一N型驅動電晶體MD1、第二N型驅動電晶體MD2、電流源120、第一連接電晶體MC1以及第二連接電晶體MC2，故不就相同的元件再行贅述。
於本實施例中，電壓準位轉換電路300包含電壓傳送電路310。電壓傳送電路310包含：接收端320以及反相器330。
接收端320配置以接收實際輸入電壓VIN，並直接輸出為第二輸入電壓INBB。反相器330配置以接收實際輸入電壓VIN，並輸出為第一輸入電壓INB。其中，反相器330是根據第一供應電壓源VDDL提供之高態電壓運作。
因此，當第一N型驅動電晶體MD1以及第二N型驅動電晶體MD2依據第一供應電壓源VDDL提供的高態電壓運作，且第一連接電晶體MC1以及第二連接電晶體MC2依據致能電壓RSTB的高態運作時，將可根據實際輸入電壓VIN，藉由電壓傳送電路310傳送的第一輸入電壓INB以及第二輸入電壓INBB，在第一輸出端OUT產生輸出電壓VO。
請參照圖4。圖4為本發明一實施例中，一種電壓準位轉換電路400的電路圖。類似於圖1中的電壓準位轉換電路100，電壓準位轉換電路400包含：第一N型驅動電晶體MD1、第二N型驅動電晶體MD2、電壓傳送電路110、電流源120，故不就相同的元件再行贅述。
於本實施例中，電壓準位轉換電路400包含第一連接電晶體PC1以及第二連接電晶體PC2。第一連接電晶體PC1電性耦接於第一N型驅動電晶體MD1之汲極以及第二輸出端OUTB間，第二連接電晶體PC2電性耦接於第二N型驅動電晶體MD2之汲極以及第一輸出端OUT間。其中，第一連接電晶體PC1以及第二連接電晶體PC2依據致能電壓RST控制。
於一實施例中，第一供應電壓源VDDL提供的電壓狀態決定致能電壓RST的電壓狀態。更詳細地說，當第一連接電晶體PC1以及第二連接電晶體PC2是以P型電晶體實現時，在第一供應電壓源VDDL供應高態電壓的狀況下，致能電壓RST為低態，以使第一連接電晶體PC1以及第二連接電晶體PC2導通。而在第一供應電壓源VDDL因為關閉而提供低態電壓的狀況下，致能電壓RST為低態，以使第一連接電晶體PC1以及第二連接電晶體PC2關閉。
因此，第一連接電晶體PC1以及第二連接電晶體PC2亦可達到在第二供應電壓源VDDH運作且使第一供應電壓源VDDL關閉時，避免漏電流產生的功效。
於本實施例中，電壓準位轉換電路400可更包含輸出電路450。輸出電路450依據致能電壓RST控制產生實際輸出電壓VOUT，其中實際輸出電壓VOUT在第一供應電壓源VDDL提供高態電壓時輸出輸出電壓VO，並在第一供應電壓源VDDL提供低態電壓時輸出預設電壓。
輸出電路450包含：反或閘460以及反相器470。反或閘460根據第二供應電壓源VDDH輸入之高態電壓運作，並配置以接收輸出電壓VO以及致能電壓RST並輸出閘輸出電壓VGO。反相器470根據第二供應電壓源VDDH輸入之高態電壓運作，並配置以接收閘輸出電壓VGO並輸出實際輸出電壓VOUT。
在第一供應電壓源VDDL正常提供高態電壓，並使致能電壓RST為低態時，反或閘460將依據輸出電壓VO決定閘輸出電壓VGO的狀態，並由反相器470反相輸出為實際輸出電壓VOUT。因此，當輸出電壓VO為高態時，閘輸出電壓VGO將具有低態的電壓，而實際輸出電壓VOUT則具有高態的電壓。當輸出電壓VO為低態時，閘輸出電壓VGO將具有高態的電壓，而實際輸出電壓VOUT則具有低態的電壓。
另一方面，當第一供應電壓源VDDL關閉而提供低態電壓，並使致能電壓RST為高態時，反或閘460將依據致能電壓RST的高態而使閘輸出電壓VGO輸出高態的電壓，而實際輸出電壓VOUT則具有低態的電壓。因此，在這樣的狀況下，實際輸出電壓VOUT所輸出的預設電壓為低態電壓。
因此，電壓準位轉換電路400可選擇性地由P型電晶體實現第一連接電晶體PC1以及第二連接電晶體PC2，並以致能電壓RST進行第一連接電晶體PC1以及第二連接電晶體PC2的開關以及輸出電路450的控制。
需注意的是，上述的實施方式僅為一範例。於其他實施例中，本領域的通常知識者當可在不違背本發明的精神下進行更動。
綜合上述，本發明的電壓準位轉換電路可透過第一連接電晶體以及第二連接電晶體的設置防止漏電流，且可透過自第一N型驅動電晶體以及第二N型驅動電晶體的源極饋入輸入電壓的方式提升操作速度。並且，藉由輸出電路的設置，電壓準位轉換電路可在第一供應電壓源未開啟時提供預設電壓的輸出。
需注意的是，上述實施例均是以低電壓準位轉換至高電壓準位的電壓準位轉換電路進行說明。於其他實施例中，上述的技術亦可應用於高電壓準位轉換至低電壓準位的電壓準位轉換電路。
雖然本案之實施例如上所述，然而該些實施例並非用來限定本案，本技術領域具有通常知識者可依據本案之明示或隱含之內容對本案之技術特徵施以變化，凡此種種變化均可能屬於本案所尋求之專利保護範疇，換言之，本案之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
100:電壓準位轉換電路 110:電壓傳送電路 120:電流源 130:第一反相器 140:第二反相器 150:輸出電路 160:反及閘 170:反相器 300:電壓準位轉換電路 310:電壓傳送電路 320:接收端 330:反相器 400:電壓準位轉換電路 450:輸出電路 460:反或閘 470:反相器 INB:第一輸入電壓 INBB:第二輸入電壓 MC1:第一連接電晶體 MC2:第二連接電晶體 MD1:第一N型驅動電晶體 MD2:第二N型驅動電晶體 MS1:第一P型電晶體 MS2:第二P型電晶體 OUT:第一輸出端 OUTB:第二輸出端 PC1:第一連接電晶體 PC2:第二連接電晶體 RST、RSTB:致能電壓 T1~T3:時間點 VDDH:第二供應電壓源 VDDL:第一供應電壓源 VGO:閘輸出電壓 VIN:實際輸入電壓 VO:輸出電壓 VOUT:實際輸出電壓
［圖1］顯示本發明之一實施例中，一種電壓準位轉換電路的電路圖； ［圖2］顯示本發明之一實施例中，第一供應電壓源提供的電壓以及致能電壓的波型圖； ［圖3］顯示本發明之一實施例中，一種電壓準位轉換電路的電路圖；以及 ［圖4］顯示本發明之一實施例中，一種電壓準位轉換電路的電路圖。
100:電壓準位轉換電路
110:電壓傳送電路
120:電流源
130:第一反相器
140:第二反相器
150:輸出電路
160:反及閘
170:反相器
INB:第一輸入電壓
INBB:第二輸入電壓
MC1:第一連接電晶體
MC2:第二連接電晶體
MD1:第一N型驅動電晶體
MD2:第二N型驅動電晶體
MS1:第一P型電晶體
MS2:第二P型電晶體
OUT:第一輸出端
OUTB:第二輸出端
RSTB:致能電壓
VDDH:第二供應電壓源
VDDL:第一供應電壓源
VGO:閘輸出電壓
VIN:實際輸入電壓
VO:輸出電壓
VOUT:實際輸出電壓

Claims (9)

  1. 一種電壓準位轉換電路，包含：一第一N型驅動電晶體以及一第二N型驅動電晶體，分別包含一閘極、一汲極以及一源極，其中該閘極電性耦接於一第一供應電壓源，以在該第一供應電壓源提供一第一高態電壓時導通；一電壓傳送電路，配置以傳送一第一輸入電壓至該第一N型驅動電晶體之該源極以及傳送一第二輸入電壓至該第二N型驅動電晶體之該源極，其中該第一輸入電壓以及該第二輸入電壓互為反相；一電流源，配置以根據一第二供應電壓源提供之一第二高態電壓運作，並具有一第一輸出端以及一第二輸出端；一第一連接電晶體以及一第二連接電晶體，其中該第一連接電晶體電性耦接於該第一N型驅動電晶體之該汲極以及該第二輸出端間，該第二連接電晶體電性耦接於該第二N型驅動電晶體之該汲極以及該第一輸出端間，其中該第一連接電晶體以及該第二連接電晶體依據一致能電壓控制，配置以在該第一供應電壓源提供該第一高態電壓時導通而使該第一輸出端產生一輸出電壓，並在該第一供應電壓源提供一低態電壓時關閉；以及一輸出電路，配置以依據該致能電壓控制產生一實際輸出電壓，其中該實際輸出電壓在該第一供應電壓源提供該第一高態電壓時輸出該輸出電壓，並在該第一供應電壓源提供該低態電壓時輸出一預設電壓。
  2. 如申請專利範圍第1項所述之電壓準位轉換電路，其中該第二高態電壓大於該第一高態電壓。
  3. 如申請專利範圍第1項所述之電壓準位轉換電路，其中該輸出電路根據該第二供應電壓源提供之該第二高態電壓運作。
  4. 如申請專利範圍第1項所述之電壓準位轉換電路，其中該第一連接電晶體以及該第二連接電晶體分別為一N型電晶體，該輸出電路包含：一反及閘，配置以接收該輸出電壓以及該致能電壓並輸出一閘輸出電壓；以及一反相器，配置以接收該閘輸出電壓並輸出該實際輸出電壓。
  5. 如申請專利範圍第1項所述之電壓準位轉換電路，其中該第一連接電晶體以及該第二連接電晶體分別為一P型電晶體，該輸出電路更包含：一反或閘，配置以接收該輸出電壓以及該致能電壓並輸出一閘輸出電壓；以及一反相器，配置以接收該閘輸出電壓並輸出該實際輸出電壓。
  6. 如申請專利範圍第1項所述之電壓準位轉換電路，其中該致能電壓在該第一供應電壓源起始提供該第一高態電壓一特定時間後轉換為一致能態，並在該第一供應電壓源提供該低態電壓立刻轉換為一抑能態。
  7. 如申請專利範圍第1項所述之電壓準位轉換電路，其中該電壓傳送電路包含：一第一反相器，配置以接收一實際輸入電壓，並輸出為該第一輸入電壓；以及 一第二反相器，配置以接收該第一輸入電壓，並輸出為該第二輸入電壓；其中該第一反相器以及該第二反相器是根據該第一供應電壓源輸入之該第一高態電壓運作。
  8. 如申請專利範圍第1項所述之電壓準位轉換電路，其中該電壓傳送電路包含：一接收端，配置以接收一實際輸入電壓，並直接輸出為該第二輸入電壓；以及一反相器，配置以接收該實際輸入電壓，並輸出為該第一輸入電壓；其中該反相器是根據該第一供應電壓源提供之該第一高態電壓運作。
  9. 如申請專利範圍第1項所述之電壓準位轉換電路，其中該電流源包含：一第一P型電晶體，包含一閘極、一汲極以及一源極，該閘極電性耦接於該第一輸出端，該源極電性耦接於該第二供應電壓源，該汲極電性耦接於該第二輸出端；以及一第二P型電晶體，包含一閘極、一汲極以及一源極，該閘極電性耦接於該第二輸出端，該源極電性耦接於該第二供應電壓源，該汲極電性耦接於該第一輸出端。
TW109112905A 2020-04-17 2020-04-17 電壓準位轉換電路 TWI707541B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW109112905A TWI707541B (zh) 2020-04-17 2020-04-17 電壓準位轉換電路
CN202010704330.4A CN113541674B (zh) 2020-04-17 2020-07-21 电压准位转换电路
US17/229,295 US11309873B2 (en) 2020-04-17 2021-04-13 Voltage level conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109112905A TWI707541B (zh) 2020-04-17 2020-04-17 電壓準位轉換電路

Publications (2)

Publication Number Publication Date
TWI707541B true TWI707541B (zh) 2020-10-11
TW202141930A TW202141930A (zh) 2021-11-01

Family

ID=74091779

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109112905A TWI707541B (zh) 2020-04-17 2020-04-17 電壓準位轉換電路

Country Status (3)

Country Link
US (1) US11309873B2 (zh)
CN (1) CN113541674B (zh)
TW (1) TWI707541B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020024374A1 (en) * 2000-08-25 2002-02-28 Ovens Kevin M. Circuit and method for an integrated level shifting latch
US20070241804A1 (en) * 2006-03-17 2007-10-18 Stmicroelectronics S.R.I. Level shifter for semiconductor memory device implemented with low-voltage transistors
CN101436855A (zh) * 2007-11-13 2009-05-20 奇景光电股份有限公司 电平偏移电路及其方法
US20110032019A1 (en) * 2009-08-07 2011-02-10 Atmel Corporation Level shifter with output latch
US20110102383A1 (en) * 2009-11-02 2011-05-05 Ati Technologies Ulc Integrated circuit with improved level shifter
US20160365063A1 (en) * 2015-06-12 2016-12-15 Silicon Works Co., Ltd. Level shifter and source driver integrated circuit
TW201937500A (zh) * 2018-02-26 2019-09-16 華邦電子股份有限公司 位準移位器與半導體裝置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271707B1 (en) * 2000-02-29 2001-08-07 Motorola, Inc. Level shifter
AU2004216567B2 (en) * 2003-10-03 2010-05-13 Fisher & Paykel Healthcare Limited A connector
JP3884439B2 (ja) * 2004-03-02 2007-02-21 株式会社東芝 半導体装置
US7205820B1 (en) * 2004-07-08 2007-04-17 Pmc-Sierra, Inc. Systems and methods for translation of signal levels across voltage domains
US7468615B1 (en) * 2007-03-28 2008-12-23 Xilinx, Inc. Voltage level shifter
JP4922092B2 (ja) * 2007-07-23 2012-04-25 ラピスセミコンダクタ株式会社 レベルシフト回路
US7675345B2 (en) * 2007-07-24 2010-03-09 Texas Instruments Incorporated Low-leakage level-shifters with supply detection
US20090058493A1 (en) * 2007-08-31 2009-03-05 Matthias Arnold Signal Level Converter
US20090085637A1 (en) * 2007-09-28 2009-04-02 Hsu Steven K Apparatus effecting interface between differing signal levels
US8384431B2 (en) * 2010-12-09 2013-02-26 Integrated Device Technology, Inc. Voltage level shifting apparatuses and methods
US8659342B2 (en) * 2011-11-04 2014-02-25 Conexant Systems, Inc. Low power level shifter with output swing control
CN105576967B (zh) * 2014-10-11 2018-07-24 中芯国际集成电路制造(上海)有限公司 升压转换电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020024374A1 (en) * 2000-08-25 2002-02-28 Ovens Kevin M. Circuit and method for an integrated level shifting latch
US20070241804A1 (en) * 2006-03-17 2007-10-18 Stmicroelectronics S.R.I. Level shifter for semiconductor memory device implemented with low-voltage transistors
CN101436855A (zh) * 2007-11-13 2009-05-20 奇景光电股份有限公司 电平偏移电路及其方法
US20110032019A1 (en) * 2009-08-07 2011-02-10 Atmel Corporation Level shifter with output latch
US20110102383A1 (en) * 2009-11-02 2011-05-05 Ati Technologies Ulc Integrated circuit with improved level shifter
US20160365063A1 (en) * 2015-06-12 2016-12-15 Silicon Works Co., Ltd. Level shifter and source driver integrated circuit
TW201937500A (zh) * 2018-02-26 2019-09-16 華邦電子股份有限公司 位準移位器與半導體裝置

Also Published As

Publication number Publication date
CN113541674A (zh) 2021-10-22
TW202141930A (zh) 2021-11-01
US11309873B2 (en) 2022-04-19
US20210328581A1 (en) 2021-10-21
CN113541674B (zh) 2024-05-28

Similar Documents

Publication Publication Date Title
KR101020298B1 (ko) 레벨 시프터 및 반도체 메모리 장치
US9843325B2 (en) Level shifter and parallel-to-serial converter including the same
JP5845112B2 (ja) スイッチ回路
TWI681628B (zh) 電壓位準移位電路
US7626441B2 (en) Drive circuit with BOT level shifter for transmitting an input signal and assigned method
CN112532230B (zh) 电平转换电路
US7961013B2 (en) Inverter circuit
CN114640340B (zh) 具有低传输延迟的电平转换器
TWI707541B (zh) 電壓準位轉換電路
CN108712166B (zh) 一种自适应电平转换电路
US20110133562A1 (en) Level shifter
TWI692203B (zh) 位準轉換電路
US8502559B2 (en) Level translator
WO2021029905A1 (en) Improved level shifter for integrated circuit
KR100605595B1 (ko) 반도체 장치의 레벨시프트 회로
TWI745245B (zh) 電壓轉換器與使用其的電路系統
KR100214079B1 (ko) 반도체 장치의 레벨쉬프터
TW202339430A (zh) 具有低傳輸延遲的位準轉換器
US20090085640A1 (en) Level shift device and method for the same
TWI634407B (zh) 上電控制電路及控制電路
CN121485668A (zh) 一种电压选择器电路
KR20000019453A (ko) 반도체 메모리 소자의 출력 버퍼
TWI533600B (zh) 差動轉單端轉換器裝置及方法
KR20010074390A (ko) 전압 레벨 변환회로
TWM565919U (zh) 電壓位準轉換器