CN108712166B - 一种自适应电平转换电路 - Google Patents

Abstract

一种自适应电平转换电路，当高电压电源输出电压不低于设定阈值时，仅开启宽范围电平转换单元，当高电压电源输出电压低于设定阈值时，再开启加速电平转换单元，宽范围电平转换单元和加速电平转换单元分别控制输出驱动单元输出与输入数据A的逻辑对应的逻辑电压。通过使用宽范围电平转换单元与加速电平转换单元的结合来满足多种电源电压对电平转换电路的需求，通过使用电源电压比较器可以动态控制加速电平转换单元，来实现不同电源电压下自适应的电平转换能力。本发明与传统电平转换电路相比，能够提供更大的电源电压转换范围，同时在不同的电源电压环境下能够提供更高的转换速度。

Description

一种自适应电平转换电路

技术领域

本发明涉及一种自适应电平转换电路，特别是一种针对可编程逻辑器件应用需求而优化设计的能够适应多种电源电压的电平转换电路，属于集成电路领域。

背景技术

可编程逻辑器件具有灵活性高、成本低、周期短等优点，能够大大缩短了产品的研制周期和最大化降低了风险，已经成为集成电路产业中的核心元器件。可编程逻辑器件包括两种电源，一种是内核工作电源，为了整体电路性能和功耗，内核电源工作在较低电压下，另一种是输入输出接口电源，起到可编程逻辑器件与其它器件通信功能，为了保证驱动其它器件的能力，输入输出接口电源工作在较高电压下。电平转换电路是工作在内核电源与输入输出接口交界的电路，能够将内核电源对应的逻辑转换到输入输出接口电源电压的范围上。可编程逻辑器件的输入输出接口为了能够兼容多种输入输出协议，就需要工作在不同的接口电源电压下，因此需要为其设计专用的电平转换电路来满足各种协议和接口电源电压的需求。

传统的电平转换电路都是针对特定电源电压进行设计的，对于可编程逻辑器件中需要适应多种电源电压的需求能力有限。传统的电平转换电路中的P沟道MOS管和N沟道MOS管的比例是根据一定电源电压比例进行设计的。如果按照高电压电源比低电压电源高很多进行设计，则在高电压电源工作在低电压的情况中，整个电平转换电路的速度就不能达到要求；而如果按照高电压电源与低电压电源接近进行设计，为了满足高电压电源工作在高电压的情况，就需要消耗极大的芯片面积。因此，必须针对可编程逻辑器件对多种电源电压的需求设计针对性的电平转换电路。既保证多种电源电压下的电平转换速度，又减小芯片面积的消耗，并适应可编程逻辑器件应用的要求。

发明内容

本发明技术解决的问题是：克服现有技术的不足之处，针对可编程逻辑器件在多种电源电压下工作的需求，提供了一种自适应电平转换电路，既保证多种电源电压下的电平转换速度，又减小芯片面积的消耗，并适应可编程逻辑器件应用的要求。

本发明解决的技术方案为：

提供一种自适应电平转换电路，包括：宽范围电平转换单元、加速电平转换单元和输出驱动单元；

当高电压电源输出电压不低于设定阈值时，宽范围电平转换单元控制输出驱动单元的第一驱动模块输出与输入数据A的逻辑对应的第一逻辑电压；当高电压电源输出电压低于设定阈值时，开启加速电平转换单元，宽范围电平转换单元和加速电平转换单元分别控制输出驱动单元第一驱动模块和第二驱动模块并联输出与输入数据A的逻辑对应的第二逻辑电压。

优选的，还包括电源电压比较器，将高电压电源输出电压与阈值比较，当不低于阈值时，控制加速电平转换单元关闭，当低于阈值时，控制加速电平转换单元开启。

优选的，所述阈值为低电压电源输出电压的2倍。

优选的，宽范围电平转换单元输出与输入数据A的逻辑对应的逻辑信号X2，和与数据A逻辑相反的逻辑信号X1；

当高电压电源输出电压不低于设定阈值时，第一驱动模块基于逻辑信号X2输出与第一逻辑电压对应的第一路电流；

当高电压电源输出电压低于设定阈值时，第一驱动模块基于逻辑信号X2输出第二路电流；加速电平转换单元基于逻辑信号X2和X1生成与输入数据A的逻辑对应的逻辑信号X3；第二驱动模块基于逻辑信号X3输出第三路电流；第二路电流与第三路电流叠加输出，输出的电压为第二逻辑电压。

优选的，宽范围电平转换单元构成如下：

第一P沟道MOS管和第二P沟道MOS管的源极连接高电压电源；第一P沟道MOS管的漏极连接第三P沟道MOS管的源极；第二P沟道MOS管的漏极连接第四P沟道MOS管的源极；第三P沟道MOS管的漏极连接第一N沟道MOS管的漏极，作为逻辑信号X2的输出端；第四P沟道MOS管的漏极连接第二N沟道MOS管的漏极，作为逻辑信号X1的输出端；第一N沟道MOS管和第二N沟道MOS管的源极连接地；

第一N沟道MOS管的栅极和第三P沟道MOS管的栅极接入数据A；第二N沟道MOS管的栅极和第四P沟道MOS管的接入数据A的反向信号AN；

第一P沟道MOS管的栅极连接逻辑信号X1的输出端；第二P沟道MOS管的栅极连接逻辑信号X2的输出端。

优选的，加速电平转换单元构成如下：

第五P沟道MOS管的源极、第六P沟道MOS管的源极、第七P沟道MOS管的源极和第八P沟道MOS管的源极连接高电压电源；第一传输门的一个数据端连接第五P沟道MOS管的漏极和第七P沟道MOS管的栅极；第一传输门的另一个数据端连接第八P沟道MOS管的漏极，并接入逻辑信号X1；第二传输门的一个数据端连接第六P沟道MOS管的漏极和第四P沟道MOS管的栅极，作为加速电平转换单元的输出端X3；第二个传输门的另一个数据端连接第七P沟道MOS管的漏极，并接入逻辑信号X2；第五P沟道MOS管的栅极、第六P沟道MOS管P6的栅极、第一传输门的控制端、第二个传输门T2的控制端连接加速电平转换单元的输入端C，接入加速电平转换单元开启控制信号。

优选的，输出驱动单元构成如下：

第九P沟道MOS管的源极和第十一P沟道MOS管的源极连接高电压电源，漏极连接第十P沟道MOS管源极；第十P沟道MOS管的漏极和第十一P沟道MOS管P11的漏极相连，作为输出驱动单元的输出端Z；第三N沟道MOS管的源极和第四N沟道MOS管的源极连接地；第三N沟道MOS管的漏极和第四N沟道MOS管的漏极连接，并连接输出端Z；第九P沟道MOS管的栅极接入逻辑信号X2；第十P沟道MOS管的栅极和第四N沟道MOS管的栅极相连，并接入数据A的反向信号AN；第十一P沟道MOS管的栅极接入逻辑信号X3；第三N沟道MOS管的栅极接入逻辑信号X2。

优选的，还包括反相器，反相器的输入端接入数据A，电源端连接低电压电源，输出信号为数据A的反向信号AN。

优选的，多个输出驱动单元并联使用，根据输出电流的大小确定并联的输出驱动单元的个数。

优选的，调整第七P沟道MOS管和第四P沟道MOS管的宽长比，使得高电压电源输出电压高于阈值和低于阈值时第一驱动模块输出逻辑电压的转换速度相同。

本发明与现有技术相比的优点在于：

(1)本发明通过使用宽范围电平转换单元和加速电平转换单元，能够提供多种电源电压下电平转换的能力，当高电压电源较高时，只开启宽范围电平转换单元，当高电压电源较低时，同时开启宽范围电平转换单元和加速电平转换单元提高电平转换的速度，可以使得在不同电源电压的情况下转换速度保持一致。

(2)本发明通过使用宽范围电平转换单元和加速电平转换单元，宽范围电平转换单元针对高电压电源在较高电压下工作的情况，加速电平转换单元针对高电压电源在较低电压下工作的情况，将宽范围电平转换单元和加速电平转换单元中P沟道MOS管和N沟道MOS管设计成不同的比例，能够有效减小多种电源电压对电平转换电路器件面积的需求。

(3)本发明通过使用输出驱动单元，能够适应可编程器件的输入输出接口在各种协议的要求下；根据不同的协议和驱动能力的要求，可编程逻辑器件可以选择输出接口并联晶体管的数量，本发明只需要调整输出驱动单元的数量，来匹配输出并联晶体管的数量，而不需要改变宽范围电平转换单元和加速电平转换单元的设计，即可达到可编程逻辑器件设计要求。

(4)本发明通过使用电源电压比较器，能够动态监测高电压电源的情况，从而自适应的控制加速电平转换单元的开启和关闭。

(5)本发明通过使用电源电压比较器，可以在可编程逻辑器件内部设计多组接口电源，每组电源可以共用一个电源电压比较器，从而提高可编程器件的设计效率。

附图说明

图1是本发明自适应电平转换电路示意图；

图2是本发明宽范围电平转换单元电路示意图；

图3是本发明加速电平转换单元电路示意图；

图4是本发明输出驱动单元电路示意图；

图5是本发明高电压电源工作在高电压情况下的波形图；

图6是本发明高电压电源工作在低电压情况下的波形图。

具体实施方式

本发明的基本思路为：一种自适应电平转换电路，包括一个宽范围电平转换单元、一个加速电平转换单元、一个输出驱动单元和一个电源电压比较器。通过使用宽范围电平转换单元与加速电平转换单元的结合来满足多种电源电压对电平转换电路的需求，当高电压电源较高时，只开启宽范围电平转换单元，当高电压电源较低时，同时开启宽范围电平转换单元和加速电平转换单元提高电平转换的速度，可以使得在不同电源电压的情况的转换速度保持一致。通过使用宽范围电平转换单元和加速电平转换单元，宽范围电平转换单元针对高电压电源在较高电压下工作的情况，加速电平转换单元针对高电压电源在较低电压下工作的情况，将宽范围电平转换单元和加速电平转换单元中P沟道MOS管和N沟道MOS管设计成不同的比例，能够有效减小多种电源电压对电平转换电路器件面积的需求。通过使用电源电压比较器可以动态控制加速电平转换单元，来实现不同电源电压下自适应的电平转换能力。本发明与传统电平转换电路相比，能够提供更大的电源电压转换范围，同时在不同的电源电压环境下能够提供更高的转换速度。

下面结合附图和具体实施例对本发明做进一步详细描述，

自适应电平转换电路，如图1所示，包括：一个宽范围电平转换单元(101)、一个加速电平转换单元(102)、一个输出驱动单元(103)、一个电源电压比较器(105)和一个反相器(104)；

宽范围电平转换单元(101)，如图2所示，包括4个P沟道MOS管和2个N沟道MOS管；第一个P沟道MOS管P1(205)的源极连接高电压电源VCC_H(211)，第二个P沟道MOS管P2(206)的源极连接高电压电源VCC_H(211)；第一个P沟道MOS管P1(205)的漏极连接第三个P沟道MOS管P3(207)的源极；第二个P沟道MOS管P2(206)的漏极连接第四个P沟道MOS管P4(208)的源极；第三个P沟道MOS管P3(207)的漏极连接第一个N沟道MOS管N1(209)的漏极，作为宽范围电平转换单元的输出端X2(203)；第四个P沟道MOS管P4(208)的漏极连接第二个N沟道MOS管N2(210)的漏极，作为宽范围电平转换单元的输出端X1(204)；第一个N沟道MOS管N1(209)的源极连接地；第二个N沟道MOS管N2(210)的源极连接地；第一个N沟道MOS管N1(209)的栅极连接宽范围电平转换单元的输入端A(201)；第二个N沟道MOS管N2(210)的栅极连接宽范围电平转换单元的输入端AN(202)；第一个P沟道MOS管P1(205)的栅极连接宽范围电平转换单元的输出端X1(204)；第二个P沟道MOS管P2(206)的栅极连接宽范围电平转换单元的输出端X2(203)；第三个P沟道MOS管P2(207)的栅极连接宽范围电平转换单元的输入端A(201)；第四个P沟道MOS管P4(208)的栅极连接宽范围电平转换单元的输入端AN(202)；

加速电平转换单元(102)，如图3所示，包括4个P沟道MOS管和2个传输门；第一个P沟道MOS管P5(307)的源极连接高电压电源VCC_H(311)；第二个P沟道MOS管P6(308)的源极连接高电压电源VCC_H(311)；第三个P沟道MOS管P7(305)的源极连接高电压电源VCC_H(311)；第四个P沟道MOS管P8(306)的源极连接高电压电源VCC_H(311)；第一个传输门T1(309)的一个数据端连接第一个P沟道MOS管P5(307)的漏极和第三个P沟道MOS管P7(305)的栅极；第一个传输门T1的另一个数据端连接第四个P沟道MOS管P8(306)的漏极和加速电平转换单元的输入端X1(302)；第二个传输门T2(310)的一个数据端连接第二个P沟道MOS管P6(308)的漏极和第四个P沟道MOS管P8(306)的栅极，作为加速电平转换单元的输出端X3(303)；第二个传输门T2(310)的另一个数据端连接第三个P沟道MOS管P7(305)的漏极和加速电平转换单元的输入端X2(301)；第一个P沟道MOS管P5(307)的栅极连接加速电平转换单元的输入端C(304)；第二个P沟道MOS管P6(308)的栅极连接加速电平转换单元的输入端C(304)；第一个传输门T1(309)的控制端连接加速电平转换单元的输入端C(304)；第二个传输门T2(310)的控制端连接加速电平转换单元的输入端C(304)；

输出驱动单元(103)，如图4所示，包括3个P沟道MOS管和2个N沟道MOS管；第一个P沟道MOS管P9(405)的源极连接高电压电源VCC_H(410)；第一个P沟道MOS管P9(405)的漏极连接第二个P沟道MOS管P10(406)的源极；第二个P沟道MOS管P10(406)的漏极连接输出驱动单元的输出端Z(404)；第三个P沟道MOS管P11(407)的源极连接高电压电源VCC_H(410)；第三个P沟道MOS管P11(407)的漏极连接输出驱动单元的输出端Z(404)；第一个N沟道MOS管N3(408)的源极连接地；第二个N沟道MOS管N4(409)的源极连接地；第一个N沟道MOS管N3(408)的漏极连接加速电平转换单元的输出端Z(404)；第二个N沟道MOS管N4(409)的漏极连接加速电平转换单元的输出端Z(404)；第一个P沟道MOS管P9(405)的栅极连接输出驱动单元的输入端X2(401)；第二个P沟道MOS管P10(406)的栅极连接输出驱动单元的输入端AN(402)；第三个P沟道MOS管P11(407)的栅极连接输出驱动单元的输入端X3(403)；第一个N沟道MOS管N3(408)的栅极连接输出驱动单元的输入端X2(401)；第二个N沟道MOS管N4(409)的栅极连接输出驱动单元的输入端AN(402)。

电源电压比较器(105)比较高电压电源VCC_H(108)和参考电压VREF(109)的值，电源电压比较器(105)的输出控制加速电平转换单元(102)的输入端C(304)；当高电压电源VCC_H(108)的电压低于低电压电源VCC_L(110)的2倍时，会启动加速电平转换单元(102)；也可以通过调整参考电压VREF(109)的值来定义加速电平转换单元开启的条件。

多个自适应电平转换电路可以共用一个电源电压比较器(105)；当多个自适应电平转换电路的高电压电源VCC_H(108)和低电压电源VCC_L(110)的电压相同时，可以使用同一个电源电压比较器(105)，驱动多个不同的加速电平转换单元(102)。

本发明中设计的自适应电平转换电路的工作方式如下：在高电压电源工作在较高的电压的情况下，加速电平转换单元(102)的控制输入端C(304)为低电平，关闭传输门T1(309)和传输门T2(310)，通过开启P沟道MOS管P5(307)和P沟道MOS管P6(308)将P沟道MOS管P7(305)和P沟道MOS管P8(306)的栅极置位高电平，从而关闭P沟道MOS管P7(305)和P沟道MOS管P8(306)，此时加速电平转换单元(102)是处于关闭状态；当输入信号A(106)从低电平变为高电平时，反相器I1(104)的输出从高电平变为低电平，宽范围电平转换单元(101)中的N沟道MOS管N1(209)开启，N沟道MOS管N2(210)关闭，从而使宽范围电平转换单元(101)的输出端X2(203)变为低电平，P沟道MOS管P2(206)和P沟道MOS管P4(208)开启，宽范围电平转换单元(102)的输出端X1(204)变为高电平，P沟道MOS管P1(205)关闭，输出驱动单元(103)中的P沟道MOS管P9(405)和P沟道MOS管P10(406)开启，输出端Z(107)输出高电压电源VCC_H(108)的电压值；当输入信号A(106)从高电平变为低电平时，反相器I1(104)的输出从低电平变为高电平，宽范围电平转换单元(101)中的N沟道MOS管N2(210)开启，N沟道MOS管N1(209)关闭，从而使宽范围电平转换单元(101)的输出端X1(204)变为低电平，P沟道MOS管P1(205)和P沟道MOS管P3(207)开启，宽范围电平转换单元(101)的输出端X2(204)变为高电平，P沟道MOS管P2(206)关闭，输出驱动单元(103)中P沟道MOS管P9(405)和P沟道MOS管P10(406)关闭，N沟道MOS管N3(408)开启，输出端Z(107)输出地的电压值；

在高电压电源工作在较低的电压的情况下，加速电平转换单元(102)的控制输入端C(304)为高电平，开启传输门T1(309)和传输门T2(310)，P沟道MOS管P5(307)和P沟道MOS管P6(308)关闭；当输入信号A(106)从低电平变为高电平时，反相器I1(104)的输出从高电平变为低电平，宽范围电平转换单元(101)中的N沟道MOS管N1(209)开启，N沟道MOS管N2(210)关闭，从而使宽范围电平转换单元(101)的输出端X2(203)变为低电平，P沟道MOS管P2(206)和P沟道MOS管P4(208)开启，宽范围电平转换单元(102)的输出端X1(204)变为高电平，P沟道MOS管P1(205)关闭，同时加速电平转换单元(102)中P沟道MOS管P8(306)开启，加速电平转换单元(102)的输出端X3(303)变为低电平，输出驱动单元(103)中的P沟道MOS管P9(405)和P沟道MOS管P10(406)开启，输出驱动单元(103)中的P沟道MOS管P11(407)开启，输出端Z(107)输出高电压电源VCC_H(108)的电压值；当输入信号A(106)从高电平变为低电平时，反相器I1(104)的输出从低电平变为高电平，宽范围电平转换单元(101)中的N沟道MOS管N2(210)开启，N沟道MOS管N1(209)关闭，从而使宽范围电平转换单元(101)的输出端X1(204)变为低电平，P沟道MOS管P1(205)和P沟道MOS管P3(207)开启，宽范围电平转换单元(101)的输出端X2(204)变为高电平，P沟道MOS管P2(206)关闭，同时加速电平转换单元(102)中P沟道MOS管P8(306)关闭，加速电平转换单元(102)的输出端X3(303)变为高电平，输出驱动单元(103)中P沟道MOS管P9(405)和P沟道MOS管P10(406)关闭，N沟道MOS管N3(408)开启，输出端Z(107)输出地的电压值。

图5为本发明的自适应电平转换电路和传统电平转换电路在高电压电源工作在较高的电压的情况下的输出电压波形，其中实线为本发明的自适应电平转换电路的波形，虚线为传统电平转换电路的波形，在这种情况下本发明的自适应电平转换电路与传统电平转换电路速度一致，能够满足在高电压下的电平转换需求。

图6为本发明的自适应电平转换电路和传统电平转换电路在高电压电源工作在较低的电压的情况下输出电压的波形，其中实线为本发明的自适应电平转换电路的波形，虚线为传统电平转换电路的波形，在这种情况下本发明的自适应电平转换电路的速度明显优于传统电平转换电路速度，并与自适应电平转换电路工作在高电压电源工作在较高的电压的情况下的转换速度保持一致，能够满足在高、低电压下的电平转换需求。

以上所述，仅为本发明最佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

本发明说明书中未作详细描述的内容属于本领域专业技术人员的公知技术。

Claims (10)

1.一种自适应电平转换电路，其特征在于，包括：宽范围电平转换单元(101)、加速电平转换单元(102)和输出驱动单元(103)；

当高电压电源输出电压不低于设定阈值时，宽范围电平转换单元(101)控制输出驱动单元(103)的第一驱动模块输出与输入数据A的逻辑对应的第一逻辑电压；当高电压电源输出电压低于设定阈值时，开启加速电平转换单元(102)，宽范围电平转换单元(101)和加速电平转换单元(102)分别控制输出驱动单元(103)第一驱动模块和第二驱动模块并联输出与输入数据A的逻辑对应的第二逻辑电压。

2.如权利要求1所述的自适应电平转换电路，其特征在于，还包括电源电压比较器(105)，将高电压电源输出电压与阈值比较，当不低于阈值时，控制加速电平转换单元(102)关闭，当低于阈值时，控制加速电平转换单元(102)开启。

3.如权利要求1或2所述的自适应电平转换电路，其特征在于，所述阈值为低电压电源输出电压的2倍。

4.如权利要求1或2所述的自适应电平转换电路，其特征在于，

宽范围电平转换单元(101)输出与输入数据A的逻辑对应的逻辑信号X2，和与数据A逻辑相反的逻辑信号X1；

当高电压电源输出电压不低于设定阈值时，第一驱动模块基于逻辑信号X2输出与第一逻辑电压对应的第一路电流；

当高电压电源输出电压低于设定阈值时，第一驱动模块基于逻辑信号X2输出第二路电流；加速电平转换单元(102)基于逻辑信号X2和X1生成与输入数据A的逻辑对应的逻辑信号X3；第二驱动模块基于逻辑信号X3输出第三路电流；第二路电流与第三路电流叠加输出，输出的电压为第二逻辑电压。

5.如权利要求4所述的自适应电平转换电路，其特征在于，宽范围电平转换单元(101)构成如下：

第一P沟道MOS管(205)和第二P沟道MOS管(206)的源极连接高电压电源(211)；第一P沟道MOS管(205)的漏极连接第三P沟道MOS管(207)的源极；第二P沟道MOS管(206)的漏极连接第四P沟道MOS管(208)的源极；第三P沟道MOS管(207)的漏极连接第一N沟道MOS管(209)的漏极，作为逻辑信号X2的输出端(203)；第四P沟道MOS管(208)的漏极连接第二N沟道MOS管(210)的漏极，作为逻辑信号X1的输出端(204)；第一N沟道MOS管(209)和第二N沟道MOS管(210)的源极连接地；

第一N沟道MOS管(209)的栅极和第三P沟道MOS管(207)的栅极接入数据A；第二N沟道MOS管(210)的栅极和第四P沟道MOS管(208)的接入数据A的反向信号AN；

第一P沟道MOS管(205)的栅极连接逻辑信号X1的输出端(204)；第二P沟道MOS管(206)的栅极连接逻辑信号X2的输出端(203)。

6.如权利要求4所述的自适应电平转换电路，其特征在于，加速电平转换单元(102)构成如下：

第五P沟道MOS管(307)的源极、第六P沟道MOS管(308)的源极、第七P沟道MOS管(305)的源极和第八P沟道MOS管(306)的源极连接高电压电源(311)；第一传输门(309)的一个数据端连接第五P沟道MOS管(307)的漏极和第七P沟道MOS管(305)的栅极；第一传输门的另一个数据端连接第八P沟道MOS管(306)的漏极，并接入逻辑信号X1；第二传输门(310)的一个数据端连接第六P沟道MOS管(308)的漏极和第四P沟道MOS管(306)的栅极，作为加速电平转换单元的输出端X3(303)；第二个传输门(310)的另一个数据端连接第七P沟道MOS管(305)的漏极，并接入逻辑信号X2；第五P沟道MOS管(307)的栅极、第六P沟道MOS管P6(308)的栅极、第一传输门(309)的控制端、第二个传输门(310)的控制端连接加速电平转换单元的输入端C(304)，接入加速电平转换单元(102)开启控制信号。

7.如权利要求4所述的自适应电平转换电路，其特征在于，输出驱动单元(103)构成如下：

第九P沟道MOS管(405)的源极和第十一P沟道MOS管(407)的源极连接高电压电源(410)，第九P沟道MOS管(405)的漏极连接第十P沟道MOS管(406)的源极；第十P沟道MOS管(406)的漏极和第十一P沟道MOS管P11(407)的漏极相连，作为输出驱动单元的输出端Z(404)；第三N沟道MOS管(408)的源极和第四N沟道MOS管(409)的源极连接地；第三N沟道MOS管(408)的漏极和第四N沟道MOS管(409)的漏极连接，并连接输出端Z(404)；第九P沟道MOS管(405)的栅极接入逻辑信号X2；第十P沟道MOS管(406)的栅极和第四N沟道MOS管(409)的栅极相连，并接入数据A的反向信号AN；第十一P沟道MOS管(407)的栅极接入逻辑信号X3(403)；第三N沟道MOS管(408)的栅极接入逻辑信号X2(401)。

8.如权利要求1或2所述的自适应电平转换电路，其特征在于，还包括反相器，反相器的输入端接入数据A，电源端连接低电压电源，输出信号为数据A的反向信号AN。

9.如权利要求4所述的自适应电平转换电路，其特征在于，多个输出驱动单元(103)并联使用，根据输出电流的大小确定并联的输出驱动单元(103)的个数。

10.如权利要求6所述的自适应电平转换电路，其特征在于，调整第七P沟道MOS管(305)和第四P沟道MOS管(306)的宽长比，使得高电压电源输出电压高于阈值和低于阈值时第一驱动模块输出逻辑电压的转换速度相同。

Images