[go: up one dir, main page]

TWI701769B - 具有矽鍺鰭片之半導體結構及其製造方法 - Google Patents

具有矽鍺鰭片之半導體結構及其製造方法 Download PDF

Info

Publication number
TWI701769B
TWI701769B TW105138374A TW105138374A TWI701769B TW I701769 B TWI701769 B TW I701769B TW 105138374 A TW105138374 A TW 105138374A TW 105138374 A TW105138374 A TW 105138374A TW I701769 B TWI701769 B TW I701769B
Authority
TW
Taiwan
Prior art keywords
silicon germanium
layer
fins
strained silicon
strained
Prior art date
Application number
TW105138374A
Other languages
English (en)
Other versions
TW201735267A (zh
Inventor
朱德尚Ｒ 侯爾特
喬伊Ａ 弗羅斯爾
慷果 程
望月省吾
史蒂芬Ｗ 貝德爾
Original Assignee
美商格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商格羅方德半導體公司 filed Critical 美商格羅方德半導體公司
Publication of TW201735267A publication Critical patent/TW201735267A/zh
Application granted granted Critical
Publication of TWI701769B publication Critical patent/TWI701769B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8161—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices
    • H10D62/8162—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation
    • H10D62/8164—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation comprising only semiconductor materials 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明之一態樣包括一種半導體結構，該半導體結構包括：位於基板上的一組鰭片，該組鰭片包括鬆弛矽鍺層；以及位於該組鰭片中的各鰭片之間的介電質；其中，n型場效電晶體(nFET)區域中的各鰭片還包括位於該nFET區域中的各鰭片的該鬆弛矽鍺層上方的應變矽層；其中，p型場效電晶體(pFET)區域中的各鰭片還包括位於該pFET區域中的各鰭片的該鬆弛矽鍺層上方的應變矽鍺層。

Description

具有矽鍺鰭片之半導體結構及其製造方法
本發明係關於半導體結構，尤係關於具有矽鍺鰭片的半導體結構及其製造方法。
半導體製造可開始於在矽基板上設置許多半導體結構，例如電容器、電晶體以及/或者埋置互連。在一些情況下，可能想要為那些半導體結構設置矽鍺通道，以增加裝置的遷移率及性能。為實現此目的，可在矽基板上生長矽鍺層。形成矽鍺通道的一個挑戰包括在該矽基板上生長包括低量鍺(約5%至約40%鍺)的鬆弛矽鍺層。
通常，在該矽基板上生長極厚的(數微米)、應變鬆弛的矽鍺緩衝層。當該矽鍺層生長時，它保持該矽基板的晶格。為獲得鬆弛的矽鍺層，生長該矽鍺層直至其所達到的厚度引起足夠的應變，從而形成缺陷或裂紋。此製程依賴於緩慢的鍺梯度來鬆弛該膜。此製程不僅耗時而且昂貴。
本發明的第一態樣包括一種製造半導體結構的方法。該方法可包括：在基板上方形成矽鍺超晶格；在該矽鍺超晶格內形成一組鰭片；在該組鰭片中的各鰭片之間形成介電質；在該組鰭片的第一部分及其之間的該介電質上方形成應變矽層；以及在該組鰭片的第二部分及其之間的該介電質上方形成應變矽鍺層。
本發明的第二態樣包括一種製造半導體結構的方法。該方法可包括：在基板上形成第一應變矽鍺層；注入第一種類(first species)至該第一應變矽鍺層與該基板的介面的深度；在該第一應變矽鍺層中形成一組鰭片；在該組鰭片中的各鰭片之間形成介電質；退火該組鰭片；移除各鰭片的一部分；在該組鰭片的第一部分及其之間的該介電質上方形成應變矽層；以及在該組鰭片的第二部分及其之間的該介電質上方形成第二應變矽鍺層。
本發明的第三態樣包括一種半導體結構，該半導體結構包括：位於基板上的一組鰭片，該組鰭片包括矽鍺層；以及位於該組鰭片中的各鰭片之間的介電質；其中，n型場效電晶體(nFET)區域中的各鰭片還包括位於該nFET區域中的各鰭片的該矽鍺層上方的應變矽層；其中，p型場效電晶體(pFET)區域中的各鰭片還包括位於該pFET區域中的各鰭片的該矽鍺層上方的應變矽鍺層。
90‧‧‧結構
100‧‧‧半導體結構
102‧‧‧基板
106‧‧‧n型場效電晶體區域、nFET區域
108‧‧‧p型場效電晶體區域、pFET區域
110‧‧‧矽鍺超晶格
112‧‧‧鍺層
114‧‧‧矽層
116‧‧‧鬆弛矽鍺
120‧‧‧退火
124、262、362‧‧‧應變矽層
128‧‧‧遮罩
132、210、264、310、364‧‧‧應變矽鍺層
140‧‧‧一組鰭片、鰭片組
142‧‧‧鰭片、應變矽層
144‧‧‧鰭片、應變矽鍺層
146‧‧‧介電質
190、290‧‧‧半導體結構
202、302‧‧‧基板
204、304‧‧‧矽鍺碳層
206、306‧‧‧nFET區域
208、308‧‧‧pFET區域
212、312‧‧‧注入種類
216、316‧‧‧缺陷
240、340‧‧‧一組鰭片、鰭片組
242、244、342、344‧‧‧鰭片
246、346‧‧‧介電質
250、350‧‧‧退火
252、352‧‧‧裂紋
將通過參照下面的附圖來詳細說明本發明的實施例，該些附圖中相同的元件符號表示類似的元件， 以及其中：第1至7圖顯示經歷如本文中所述的一種方法的態樣的半導體結構。
第8至14圖顯示經歷替代如關於第2圖至7所述的方法的一種方法的態樣的半導體結構。
第15至21圖顯示經歷如本文中所述的另一種方法的態樣的半導體結構。
第22至26圖顯示經歷如本文中所述的另一種方法的態樣的半導體結構。
本發明之一態樣係關於半導體結構，尤係關於具有矽鍺鰭片的半導體結構及其製造方法。具體地說，本文中所述的半導體結構是薄的應變鬆弛緩衝層，其與用以獲得應變鬆弛緩衝層的傳統方法相比可較快地獲得且花費較少。
請參照第1至7圖，現在將說明依據本發明的態樣的一種形成半導體結構100(第7圖)的方法。該方法開始於形成結構90，該結構包括位於基板102上方的矽鍺超晶格110。應當理解，當作為層、區域或基板的一個元件被稱為位於另一個元件“上方”時，它可直接位於該另一個元件上或者可存在中間元件。還應當理解，當一個元件被稱為與另一個元件“連接”或“耦接”時，它可直接與該另一個元件連接或耦接，或者可存在中間元件。基板102可包括但不限於矽、鍺、矽鍺、碳化矽，以及基本由 具有由式AlX1GaX2InX3AsY1PY2NY3SbY4定義的組成的一種或多種III-V族化合物半導體組成的物質，其中，X1、X2、X3、Y1、Y2、Y3及Y4表示相對比例，分別大於或等於0且X1+X2+X3+Y1+Y2+Y3+Y4=1(1是總的相對摩爾(mole)量)。其它合適的基板包括具有組成ZnA1CdA2SeB1TeB2的II-VI族化合物半導體，其中，A1、A2、B1及B2是相對比例，分別大於或等於零，且A1+A2+B1+B2=1(1是總的摩爾量)。結構90可包括n型場效電晶體(n-type field effect transistor；nFET)區域106以及p型場效電晶體(p-type field effect transistor；pFET)區域108。
矽鍺超晶格110可包括位於基板102上方的交替的鍺層112與矽層114。矽鍺超晶格110可通過例如磊晶生長和/或沉積形成。術語“磊晶生長和/或沉積”以及“磊晶形成和/或生長”是指在半導體材料的沉積表面上生長半導體材料，其中，所生長的該半導體材料可具有與該沉積表面的該半導體材料相同的結晶特性。在磊晶沉積製程中，控制由來源氣體提供的化學反應物並設置系統參數，以使沉積原子以足夠的能量到達半導體基板的沉積表面，從而圍繞該表面運動並使其自己朝向該沉積表面的原子的晶體排列。因此，磊晶半導體材料可具有與沉積表面(該磊晶半導體材料可形成於該沉積表面上)相同的結晶特性。例如，沉積於{100}晶面上的磊晶半導體材料可呈{100}取向。在一些實施例中，磊晶生長和/或沉積製程對於形成於半導體表面上可具有選擇性，且可不沉積材料於 介電表面，例如二氧化矽或氮化矽表面上。
鍺層112可例如在約200℃至約600℃的溫度下，或者尤其在約350℃的溫度下，在約1托至約1000托的壓力下，或者尤其300托的壓力下形成。在形成鍺層112期間可使用的製程氣體可包括但不限於氫(H2)、鍺烷(GeH4)、氯化鍺(GeCl4)以及氯化氫(HCl)。矽層114可例如在約400℃至約900℃的溫度下，或者尤其在約700℃的溫度下，在約1托至約1000托的壓力下，或者尤其10托的壓力下形成。在形成矽層114期間可使用的製程氣體可包括但不限於：氫(H2)、矽烷(SiH4)、乙矽烷(Si2H6)、二氯矽烷(SiCl2H2)、氯化氫(HCl)。
與各鍺層112的厚度相比，各矽層114的相對厚度可依據想要的鍺的最終百分比而變化。例如，若最終組成為25%鍺，則矽層114可具有各鍺層112的厚度約4倍的厚度。在此實施例中，各鍺層112可具有約1奈米(nm)至約10奈米的厚度且各矽層114可具有約4奈米至約40奈米的厚度。矽鍺超晶格110可包括約10奈米至約1000奈米的總厚度。儘管圖中僅顯示三個鍺層112及三個矽層114，但可形成任意數目的鍺層112及矽層114，而不背離本發明的態樣。本文中所使用的“約”意圖包括例如在所述值的10%以內的值。
以此方式交替的鍺層112與矽層114導致鬆弛矽鍺超晶格110。具體地說，在相應鍺層112與矽層114的各介面處，晶格有機會破裂，以解耦矽鍺超晶格110的 晶體結構，從而導致鬆弛矽鍺超晶格110，其與應變超晶格相反。
如第2圖中所示，結構90可經歷例如退火的熱處理製程。例如，在結構90上可執行雷射或閃光退火120。退火120可在約900℃至約1200℃的溫度下執行約1小時至約24小時。退火120導致鍺層112(第1圖)與矽層114(第1圖)熱混合，從而使矽鍺超晶格110由鬆弛矽鍺116的單一組合組成。鬆弛矽鍺116可包括低百分比鍺。例如，鬆弛矽鍺116可包括約10%鍺至約50%鍺，或者尤其25%鍺。在一些實施例中，在執行退火120之前，在最上矽層114(第1圖)上方(例如通過生長和/或沉積)可首先形成氧化物層(未顯示)，例如二氧化矽。
除非另外指出，否則本文中所使用的術語“沉積”可包括適於材料沉積的任意當前已知或以後開發的技術，包括但不限於例如化學氣相沉積(chemical vapor deposition；CVD)、低壓CVD(low-pressure CVD；LPCVD)、電漿增強型CVD(plasma-enhanced CVD；PECVD)、半大氣壓CVD(semi-atmosphere CVD；SACVD)以及高密度電漿CVD(high density plasma CVD；HDPCVD)、快速加熱CVD(rapid thermal CVD；RTCVD)、超高真空CVD(ultra-high vacuum CVD；UHVCVD)、限制反應處理CVD(limited reaction processing CVD；LRPCVD)、金屬有機CVD(metalorganic CVD；MOCVD)、濺鍍沉積、離子束沉積、電子束沉積、雷射輔助沉積、熱氧化、熱氮化、旋塗方法、物理氣相沉積 (physical vapor desposition；PVD)、原子層沉積(atomic layer deposition；ALD)、化學氧化、分子束磊晶(molecular beam epitaxy；MBE)、電鍍、蒸鍍。
現在請參照第3圖，在矽鍺超晶格110上方可形成應變矽層124。如本文中將說明的那樣，應變矽層124可與nFET結合使用。在形成應變矽層124以後，可圖案化應變矽層124，如第4圖中所示。例如，例如硬遮罩的遮罩128可形成於應變矽層124上方、經圖案化及蝕刻以暴露其下方的矽鍺超晶格110的部分。本文中所使用的“蝕刻”可包括適於材料蝕刻的任意當前已知或以後開發的技術，包括但不限於例如：非等向性蝕刻、電漿蝕刻、濺鍍蝕刻、離子束蝕刻、反應離子束蝕刻以及反應離子蝕刻(reactive-ion etching；RIE)。在第4圖中所示的實施例中，遮罩128及應變矽層124可經蝕刻以暴露pFET區域108的矽鍺超晶格110。
如第5圖中所示，在暴露矽鍺超晶格110上方可形成應變矽鍺層132(例如通過磊晶生長和/或沉積)。也就是說，在pFET區域108的矽鍺超晶格110上方可形成應變矽鍺層132。應變矽鍺層132可包括高百分比鍺(約40%至約80%)。儘管已顯示並說明了在形成應變矽鍺層132之前形成應變矽層124，但應當理解，在其它實施例中，應變矽鍺層132可形成於應變矽層124之前，而不背離本發明的態樣。也就是說，在執行退火120(第2圖)以後，在矽鍺超晶格110上可形成應變矽鍺層132。可如 關於第3至4圖所述圖案化應變矽鍺層132以暴露nFET區域106的矽鍺超晶格110。隨後，在nFET區域106的暴露矽鍺超晶格110上方可形成應變矽層124。
如第6圖中所示，在形成應變矽層124及應變矽鍺層132以後，例如通過現有技術中已知的和/或本文中所述的傳統蝕刻及遮罩技術可形成一組鰭片140。鰭片組140可包括位於nFET區域106中的鰭片142以及位於pFET區域108中的鰭片144。在各鰭片142、144上方可為硬遮罩(未顯示)，該硬遮罩可依據已知技術形成，以在後續製程步驟期間遮擋鰭片組140中的各鰭片142、144。應當理解，在一些實施例中，在各鰭片142、144上方使用該硬遮罩是可選的。鰭片142、144中不使用該硬遮罩的部分能夠後續形成閘極堆疊(未顯示)，該閘極堆疊將包圍各鰭片142、144，如現有技術所已知。在暴露鰭片142、144上方形成該閘極堆疊之前，可用與該電晶體類型相反的摻雜物輕摻雜鰭片142、144，其促進通道區(未顯示)的形成。另外，如第7圖中所示，在鰭片組140中的各鰭片142、144之間，例如通過沉積可形成介電質146。舉例來說，介電質146可包括氧化物，如二氧化矽，或氮化物如氮化矽，或其組合。
在經歷關於第1至7圖所示及所述的製程步驟以後所形成的半導體結構100可包括位於基板102上的一組鰭片140以及位於鰭片組140的各鰭片142、144之間的介電質146。nFET區域106中的各鰭片142可包括矽鍺 超晶格110的鬆弛矽鍺116以及位於其頂部上的應變矽層142。pFET區域108中的各鰭片144可包括矽鍺超晶格110的鬆弛矽鍺116以及位於其頂部上的應變矽鍺層144。
第8至14圖顯示經歷替代如關於第2至7圖所述的方法的一種方法的態樣的結構90，其中，第14圖中顯示依據此實施例所形成的半導體結構100。在此實施例中，在形成如關於第1圖所述的矽鍺超晶格110以後，可形成鰭片組140，如第8圖中所示。也就是說，鰭片組140可在形成交替的鍺層112與矽層114以後形成。鍺層112、矽層114以及鰭片組140可如本文中關於第1至6圖所述形成。如第9圖中所示，在各鰭片142、144之間可形成介電質146，如關於第7圖所述。
現在請參照第10圖，在結構90上可執行熱處理製程，例如退火120，如關於第2圖所述。也就是說，此實施例與第2至7圖的實施例不同之處在於退火120執行於形成鰭片組140以後而不是在形成鰭片組140之前。退火120導致鍺層112(第9圖)與矽層114(第9圖)熱混合，從而使矽鍺超晶格110由鬆弛矽鍺116的單一組合組成。鬆弛矽鍺116可包括低百分比鍺。也就是說，鬆弛矽鍺116可包括約10%鍺至約50%鍺，或者尤其25%鍺。在一些實施例中，在執行退火120之前，在最上矽層114(第9圖)上方(例如通過生長和/或沉積)可首先形成氧化物層(未顯示)，例如二氧化矽。
如第11圖中所示，例如通過蝕刻可凹入鰭 片組140，以使鰭片組140中的各鰭片142、144的高度小於其間的各介電質146的高度。例如，遮罩(未顯示)可形成於結構90上方，經圖案化及蝕刻以暴露鰭片142、144。接著，可移除鰭片142、144的一部分。在凹入鰭片142、144以後，在各鰭片142、144的暴露矽鍺超晶格110上方(例如通過磊晶生長和/或沉積)可形成應變矽層124至介電質146的高度，如第12圖中所示。另外，可圖案化應變矽層124以暴露鬆弛矽鍺層116的一部分。例如，如第13圖中所示，例如硬遮罩的遮罩128可形成於應變矽層124上方，經圖案化及蝕刻以暴露pFET區域108中的該遮罩下方的鰭片142、144及介電質146。
如第14圖中所示，在各鰭片142、144的暴露矽鍺超晶格110上方(例如通過磊晶生長和/或沉積)可形成應變矽鍺層132至介電質146的高度，如關於第7圖所述。也就是說，在pFET區域108的矽鍺超晶格110上方可形成應變矽鍺層132。應變矽鍺層132可包括高百分比鍺(約40%至約80%)。儘管已顯示並說明了在形成應變矽鍺層132之前形成應變矽層124，但應當理解，在其它實施例中，應變矽鍺層132可形成於應變矽層124之前，而不背離本發明的方面。也就是說，在凹入鰭片組140以後，在矽鍺超晶格110上可形成應變矽鍺層132。可如關於第13圖所述圖案化應變矽鍺層132，以暴露nFET區域106的矽鍺超晶格110。隨後，在nFET區域106的暴露矽鍺超晶格110上方可形成應變矽層124。
在經歷關於第8至14圖所示及所述的製程步驟以後所形成的半導體結構100可包括位於基板102上的一組鰭片140以及位於鰭片組140的各鰭片142、144之間的介電質146。nFET區域106中的各鰭片142可包括：包括鬆弛矽鍺116的矽鍺超晶格110以及位於其頂部上的應變矽層142。pFET區域108中的各鰭片144可包括：包括鬆弛矽鍺116的矽鍺超晶格110以及位於其頂部上的應變矽鍺層144。
現在請參照第15至19圖，其顯示經歷如本文中所述的另一種方法的態樣的半導體結構190。在此實施例中，在基板202上例如通過磊晶生長和/或沉積形成矽鍺碳層204，如第15圖中所示。基板202可包括本文中關於基板102(第1圖)所列的任意材料。矽鍺碳層204可包括約0.5%碳至約1.5%碳。另外，在矽鍺碳層204上方例如通過磊晶生長和/或沉積可形成應變矽鍺層210。應變矽鍺層210可包括低百分比鍺。也就是說，應變矽鍺層210可包括約10%鍺至約50%鍺，或者尤其25%鍺。
應變矽鍺層210及矽鍺碳層204可在約400℃至約800℃的溫度下，或者尤其約500℃的溫度下，在約1托至約1000托的壓力下，或者尤其10托的壓力下形成。在形成鍺層112期間可使用的製程氣體可包括但不限於：氫(H2)、鍺烷(GeH4)、氯化氫(HCl)、矽烷(SiH4)、乙矽烷(Si2H6)、二氯矽烷(SiCl2H2)、甲基矽烷(SiH3CH3)以及乙炔(C2H2)。
如第16圖中所示，可注入注入種類212至矽鍺碳層204與基板202的介面的深度。注入種類212可包括例如氫(H+)及氦(He)的至少其中一種。注入種類212可以約1e16離子/cm2至約5e16離子/cm2的劑量，或者尤其約2e16離子/cm2的劑量，以例如約10電子伏特(eV)至約30eV的能量範圍注入。在另一個實施例中，注入種類212可包括氫(H2)。在此實施例中，可注入的氫(H2)的劑量範圍可為關於氫(H+)及氦(He)所述劑量範圍的大約一半。該注入導致矽鍺碳層204與基板202的晶格解耦，從而在矽鍺碳層204與基板202的介面處引起缺陷216。具體地說，在矽鍺碳層204與基板202的介面處可形成微腔(未顯示)，以使矽鍺碳層204的晶格破裂但不會完全與基板202解耦或引起脫層。
如第17圖中所示，例如通過現有技術中已知的和/或本文中所述的傳統蝕刻及遮罩技術可自應變矽鍺層210形成一組鰭片240。鰭片組240可包括nFET區域206中的鰭片242以及pFET區域208中的鰭片244。在各鰭片242、244上方可為硬遮罩(未顯示)，該硬遮罩可依據已知技術形成，以在後續製程步驟期間遮擋該組鰭片中的各鰭片242、244。應當理解，在一些實施例中，在各鰭片242、244上方使用該硬遮罩是可選的。鰭片242、244中不使用該硬遮罩的部分能夠後續形成閘極堆疊(未顯示)，該閘極堆疊將包圍各鰭片242、244，如現有技術所已知。在暴露鰭片242、244上方形成該閘極堆疊之前，可用與該電 晶體類型相反的摻雜物輕摻雜鰭片242、244，其促進通道區(未顯示)的形成。另外，在鰭片組240中的各鰭片242、244之間，例如通過沉積可形成介電質246，如第18圖中所示。例如，介電質246可包括氧化物，如二氧化矽，或氮化物如氮化矽，或其組合。
如第19圖中所示，在半導體結構200上可執行退火250。退火250導致缺陷216(第16至18圖)延伸穿過矽鍺碳層204及應變矽鍺層210，從而形成裂紋252。退火可在800℃至約1100℃的溫度下執行約60秒至約1200秒。裂紋252引起矽鍺碳層204與基板202進一步解耦。這導致應變矽鍺層210(第15至18圖)變為鬆弛矽鍺層218。現在請參照第20圖，例如通過蝕刻可凹入鰭片組240，以使鰭片組240中的各鰭片242、244的高度小於其間的各介電質246的高度。在凹入鰭片242、244以後，在鰭片組240中的各鰭片242、244上方可形成應變矽層262，如第21圖中所示。另外，應變矽層262可經圖案化及蝕刻以暴露鬆弛矽鍺層218的一部分。例如，遮罩(未顯示)可形成於應變矽層262上方，經圖案化及蝕刻以暴露其下方的鬆弛矽鍺層218的部分，如關於第4及13圖所述。尤其，該遮罩可經蝕刻以暴露pFET區中的鬆弛矽鍺層218。
仍請參照第21圖，在暴露鬆弛矽鍺層218上方(例如磊晶生長和/或沉積)可形成另一個應變矽鍺層264，如關於第5圖所述。也就是說，在pFET區域208中的鬆弛矽鍺層218上方可形成應變矽鍺層264。應變矽鍺 層264可包括高百分比鍺(約40%至約80%)。儘管已顯示並說明了在形成應變矽鍺層264之前形成應變矽層262，但應當理解，在其它實施例中，應變矽鍺層264可形成於應變矽層262之前，而不背離本發明的態樣。也就是說，在凹入鰭片組240以後，在鬆弛矽鍺層218上可形成應變矽鍺層264。可如本文中所述圖案化並蝕刻應變矽鍺層264，以暴露nFET區域206中的鬆弛矽鍺層218。隨後，在nFET區域206的暴露鬆弛矽鍺層218上方可形成應變矽層262。
現在請參照第22至26圖，其顯示經歷如本文中所述的另一種方法的態樣的半導體結構290。此實施例與關於第15至19圖所述的實施例基本類似，除了矽鍺碳層設於應變矽鍺層內，與基板隔開以外。
如第22圖中所示，在基板302上例如通過磊晶生長和/或沉積形成應變矽鍺層310。基板302可包括本文中關於基板102(第1圖)所列的任意材料。應變矽鍺層310可包括低百分比鍺。也就是說，應變矽鍺層310可包括約10%鍺至約50%鍺，或者尤其25%鍺。在形成應變矽鍺層310期間，可形成矽鍺碳層304。也就是說，可形成應變矽鍺310的第一層或層組。接著，可形成矽鍺碳304的一層或層組。隨後，可形成應變矽鍺304的第二層或層組。矽鍺碳層304可包括約0.25%碳至約1.5%碳。應變矽鍺層310及矽鍺碳層304可通過本文中關於第15圖所述的製程條件形成。
如第23圖中所述，可注入注入種類312至 應變矽鍺層310與基板302的介面的深度。注入種類312可以關於第16圖所述的任意製程條件注入。注入種類212可包括例如氫(H2)與氦(He)的至少其中一種。該注入導致應變矽鍺層310與基板302的晶格解耦，從而引起缺陷316。
如第24圖中所示，例如通過現有技術中已知的和/或本文中所述的傳統蝕刻及遮罩技術可自應變矽鍺層310形成一組鰭片340。鰭片組340可包括nFET區域306中的鰭片342以及pFET區域308中的鰭片344。在各鰭片342、344上方可為硬遮罩(未顯示)，該硬遮罩可依據已知技術形成，以在後續製程步驟期間遮擋該組鰭片中的各鰭片342、344。應當理解，在一些實施例中，在各鰭片342、344上方使用該硬遮罩是可選的。鰭片342、344中不使用該硬遮罩的部分能夠後續形成閘極堆疊(未顯示)，該閘極堆疊將包圍各鰭片342、344，如現有技術所已知。在暴露鰭片342、344上方形成該閘極堆疊之前，可用與該電晶體類型相反的摻雜物輕摻雜鰭片342、344，其促進通道區(未顯示)的形成。另外，在鰭片組340中的各鰭片342、344之間，例如通過沉積可形成介電質346。例如，介電質346可包括氧化物，如二氧化矽，或氮化物如氮化矽，或其組合。
如第25圖中所示，在半導體結構290上可執行退火350。退火350導致缺陷316(第23至24圖)延伸穿過矽鍺碳層304及應變矽鍺層310，從而形成裂紋352。裂紋352引起應變矽鍺層310(第22至24圖)層304與基板 302進一步解耦。這導致應變矽鍺層310變為鬆弛矽鍺層318。另外，例如通過蝕刻可凹入鰭片組340，以使鰭片組340中的各鰭片342、344的高度小於其間的各介電質346的高度。
現在請參照第26圖，在凹入鰭片342、344以後，在鰭片組340中的各鰭片342、344上方可形成應變矽層362。另外，可圖案化應變矽層324以暴露鬆弛矽鍺層318的一部分。例如，遮罩(未顯示)可形成於應變矽層362上方，並經蝕刻以暴露其下方的鬆弛矽鍺層318的部分。該遮罩可經蝕刻以暴露pFET區域中的鬆弛矽鍺層318。
在暴露鬆弛矽鍺層318上方(例如磊晶生長和/或沉積)可形成另一個應變矽鍺層364，如關於第5圖所述。也就是說，在pFET區域308中的鬆弛矽鍺層318上方可形成應變矽鍺層364。應變矽鍺層364可包括高百分比鍺(約40%至約80%)。儘管已顯示並說明了在形成應變矽鍺層364之前形成應變矽層362，但應當理解，在其它實施例中，應變矽鍺層364可形成於應變矽層362之前，而不背離本發明的態樣。也就是說，在凹入鰭片組340以後，在鬆弛矽鍺層318上可形成應變矽鍺層364。可如本文中所述圖案化應變矽鍺層364，以暴露nFET區域306中的鬆弛矽鍺層318。隨後，在nFET區域306中的暴露鬆弛矽鍺層318上方可形成應變矽層362。
關於第15至26圖所示並說明的實施例，應當理解，在一些實施例中，可能不包括矽鍺碳層304且不 背離如本文中所述的揭示的態樣。
如上所述的方法用於積體電路晶片的製造中。製造者可以原始晶圓形式(也就是說，作為具有多個未封裝晶片的單個晶圓)、作為裸晶片，或者以封裝形式分配所得的積體電路晶片。在後一種情況中，該晶片設於單晶片封裝件中(例如塑膠承載件，其具有附著至主機板或其它更高層次承載件的引腳)或者多晶片封裝件中(例如陶瓷承載件，其具有單面或雙面互連或嵌埋互連)。在任何情況下，接著將該晶片與其它晶片、分立電路元件和/或其它信號處理裝置集成，作為(a)中間產品例如主機板的部分，或者作為(b)最終產品的部分。該最終產品可為包括積體電路晶片的任意產品，涉及範圍從玩具及其它低端應用直至具有顯示器、鍵盤或其它輸入裝置以及中央處理器的先進電腦產品。
對本發明的各種實施例所作的說明是出於說明目的，而非意圖詳盡無遺或限於所揭示的實施例。許多修改及變更對於本領域的普通技術人員將顯而易見，而不背離所述實施例的範圍及精神。本文中所使用的術語經選擇以最佳解釋實施例的原理、實際應用或在市場已知技術上的技術改進，或者使本領域的普通技術人員能夠理解本文中所揭示的實施例。
100‧‧‧半導體結構
102‧‧‧基板
106‧‧‧n型場效電晶體區域、nFET區域
108‧‧‧p型場效電晶體區域、pFET區域
110‧‧‧矽鍺超晶格
116‧‧‧鬆弛矽鍺
124‧‧‧應變矽層
132‧‧‧應變矽鍺層
140‧‧‧一組鰭片、鰭片組
142‧‧‧鰭片、應變矽層
144‧‧‧鰭片、應變矽鍺層
146‧‧‧介電質

Claims (10)

  1. 一種製造半導體結構的方法，該方法包括：在基板上方形成矽鍺超晶格，其中，該矽鍺超晶格包括鍺與矽的交替層；退火該矽鍺超晶格在約900℃至約1200℃的溫度下執行約1小時至約24小時以形成鬆弛矽鍺的單一組合組成；在該鬆弛矽鍺的單一組合組成的第一部分上方形成應變矽層；在該鬆弛矽鍺的單一組合組成的第二部分上方直接形成應變矽鍺層；在該鬆弛矽鍺的單一組合組成內形成一組鰭片；以及在該組鰭片中的各鰭片之間形成介電質；其中，在該第一部分中的每一鰭片包含具有該應變矽層於其上之該鬆弛矽鍺的單一組合組成以及介於每一鰭片之間的該介電質；以及其中，在該第二部分中的每一鰭片包含具有該應變矽鍺層直接於其上之該鬆弛矽鍺的單一組合組成以及介於每一鰭片之間的該介電質。
  2. 如申請專利範圍第1項所述的方法，其中，該鬆弛矽鍺的單一組合組成包括約10奈米(nm)至約1000奈米的厚度。
  3. 如申請專利範圍第1項所述的方法，其中，該鬆弛矽鍺 的單一組合組成包括約25%的鍺。
  4. 如申請專利範圍第1項所述的方法，還包括：在所述形成該應變矽鍺層之前移除該應變矽層的一部分。
  5. 如申請專利範圍第1項所述的方法，其中，所述形成該應變矽層包括在n型場效電晶體(nFET)區域上方形成該應變矽層，以及所述形成該應變矽鍺層包括在p型場效電晶體(pFET)區域上方形成該應變矽鍺層。
  6. 一種製造半導體結構的方法，該方法包括：在基板上形成第一應變矽鍺層；在該第一應變矽鍺層中注入第一種類的分子或離子；在該第一應變矽鍺層中形成一組鰭片；在該組鰭片中的各鰭片之間形成介電質；退火該組鰭片；移除各鰭片的一部分；在該組鰭片的第一部分及其之間的該介電質上方形成應變矽層；以及在該組鰭片的第二部分及其之間的該介電質上方形成第二應變矽鍺層。
  7. 如申請專利範圍第6項所述的方法，還包括：在所述注入該第一種類的分子或離子之前在該第一應變矽鍺層與該基板之間形成矽鍺碳層，其中，所述注入該第一種類的分子或離子包括注入 該種類的分子或離子至該矽鍺碳層與該基板的介面的深度。
  8. 如申請專利範圍第6項所述的方法，還包括：在所述注入該第一種類的分子或離子之前在該第一應變矽鍺層內形成矽鍺碳層，其中，所述注入該第一種類包括注入該第一種類的分子或離子至該矽鍺碳層與該基板的介面的深度。
  9. 如申請專利範圍第6項所述的方法，其中，所述形成該應變矽層包括在n型場效電晶體(nFET)區域上方形成該應變矽層，以及所述形成該第二應變矽鍺層包括在p型場效電晶體(pFET)區域上方形成該應變矽鍺層。
  10. 如申請專利範圍第6項所述的方法，其中，所述注入該第一種類的分子或離子包括注入氫與氦的至少其中一種。
TW105138374A 2015-12-18 2016-11-23 具有矽鍺鰭片之半導體結構及其製造方法 TWI701769B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/974,136 2015-12-18
US14/974,136 US20170179127A1 (en) 2015-12-18 2015-12-18 Semiconductor structure having silicon germanium fins and method of fabricating same

Publications (2)

Publication Number Publication Date
TW201735267A TW201735267A (zh) 2017-10-01
TWI701769B true TWI701769B (zh) 2020-08-11

Family

ID=59065250

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105138374A TWI701769B (zh) 2015-12-18 2016-11-23 具有矽鍺鰭片之半導體結構及其製造方法

Country Status (3)

Country Link
US (1) US20170179127A1 (zh)
CN (2) CN114999921A (zh)
TW (1) TWI701769B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200066516A1 (en) * 2018-08-24 2020-02-27 Micron Technology, Inc. Semiconductor Structures Which Include Laminates of First and Second Regions, and Methods of Forming Semiconductor Structures
US11164867B2 (en) * 2019-08-07 2021-11-02 Globalfoundries U.S. Inc. Fin-type field-effect transistors over one or more buried polycrystalline layers
US11670681B2 (en) * 2021-01-14 2023-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming fully strained channels

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1722365A (zh) * 2004-07-14 2006-01-18 国际商业机器公司 制造衬底材料的方法以及半导体衬底材料
TW201340313A (zh) * 2012-03-16 2013-10-01 台灣積體電路製造股份有限公司 鰭式場效電晶體及形成鰭式場效電晶體之應力結構的方法
US20150079803A1 (en) * 2013-09-16 2015-03-19 Applied Materials, Inc. Method of forming strain-relaxed buffer layers
US20150263097A1 (en) * 2014-03-17 2015-09-17 International Business Machines Corporation Integrated circuit having heterostructure finfet with tunable device parameters and method to fabricate same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8048723B2 (en) * 2008-12-05 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs having dielectric punch-through stoppers
KR101738510B1 (ko) * 2014-03-22 2017-05-22 알테라 코포레이션 고성능 핀펫 및 그 형성 방법
US9484412B1 (en) * 2015-09-23 2016-11-01 International Business Machines Corporation Strained silicon—germanium integrated circuit with inversion capacitance enhancement and method to fabricate same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1722365A (zh) * 2004-07-14 2006-01-18 国际商业机器公司 制造衬底材料的方法以及半导体衬底材料
TW201340313A (zh) * 2012-03-16 2013-10-01 台灣積體電路製造股份有限公司 鰭式場效電晶體及形成鰭式場效電晶體之應力結構的方法
US20150079803A1 (en) * 2013-09-16 2015-03-19 Applied Materials, Inc. Method of forming strain-relaxed buffer layers
US20150263097A1 (en) * 2014-03-17 2015-09-17 International Business Machines Corporation Integrated circuit having heterostructure finfet with tunable device parameters and method to fabricate same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
S. S. lyer et. al., Thermal relaxation of pseudomorphic Si-Ge superlattices by enhanced diffusion and dislocation multiplication *

Also Published As

Publication number Publication date
TW201735267A (zh) 2017-10-01
US20170179127A1 (en) 2017-06-22
CN114999921A (zh) 2022-09-02
CN107017302A (zh) 2017-08-04

Similar Documents

Publication Publication Date Title
CN100533766C (zh) 用于增进信道载子移动性之具有高应力衬料之基于Si-Ge的半导体装置
CN100583395C (zh) 半导体装置及其制造方法
CN100356525C (zh) 应变finFET及其制造方法
CN101584025B (zh) 低温制作高应变等离子体增强化学气相沉积氮化硅薄膜的方法
CN101256949B (zh) 应变soi衬底的制造方法和在其上制造cmos器件的方法
US7138292B2 (en) Apparatus and method of manufacture for integrated circuit and CMOS device including epitaxially grown dielectric on silicon carbide
KR101037451B1 (ko) 실리콘 게르마늄 재료 및 응력이 가해진 실리콘 질화물층을 포함하는 기판
CN100405534C (zh) 半导体结构的制造方法
US9245955B2 (en) Embedded shape SiGe for strained channel transistors
CN103094089B (zh) 鳍式场效应晶体管栅极氧化物
CN102487073A (zh) 具有提高的载体迁移率的源极/漏极应力源及其制造方法
US9905649B2 (en) Tensile strained nFET and compressively strained pFET formed on strain relaxed buffer
TWI619252B (zh) 半導體裝置及其製造方法
US20150155301A1 (en) SEMICONDUCTOR SUBSTRATE WITH MULTIPLE SiGe REGIONS HAVING DIFFERENT GERMANIUM CONCENTRATIONS BY A SINGLE EPITAXY PROCESS
TW201019399A (en) A microwave activation annealing process
CN104752504A (zh) 半导体器件结构及其制造方法
TWI701769B (zh) 具有矽鍺鰭片之半導體結構及其製造方法
JP2002343880A (ja) 半導体基板及びその製造方法ならびに半導体装置及びその製造方法
US20150262998A1 (en) Integrated circuit with on chip planar diode and cmos devices
US8338279B2 (en) Reduced pattern loading for doped epitaxial process and semiconductor structure
CN105742284A (zh) 半导体器件制备方法以及半导体器件
TWI639195B (zh) 用於電晶體裝置之應力記憶技術
US9608068B2 (en) Substrate with strained and relaxed silicon regions
TW201814911A (zh) 半導體裝置電阻器結構
CN105448721A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees