[go: up one dir, main page]

CN1722365A - 制造衬底材料的方法以及半导体衬底材料 - Google Patents

制造衬底材料的方法以及半导体衬底材料 Download PDF

Info

Publication number
CN1722365A
CN1722365A CNA2005100832812A CN200510083281A CN1722365A CN 1722365 A CN1722365 A CN 1722365A CN A2005100832812 A CNA2005100832812 A CN A2005100832812A CN 200510083281 A CN200510083281 A CN 200510083281A CN 1722365 A CN1722365 A CN 1722365A
Authority
CN
China
Prior art keywords
layer
relaxation
ion
sige
energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100832812A
Other languages
English (en)
Other versions
CN100397571C (zh
Inventor
斯蒂芬·W·贝德尔
陈华杰
基斯·E·福格尔
德温德拉·K·萨达纳
哈瓦姆·G·沙西迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1722365A publication Critical patent/CN1722365A/zh
Application granted granted Critical
Publication of CN100397571C publication Critical patent/CN100397571C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H10P30/204
    • H10P14/2905
    • H10P14/3411
    • H10P14/3822
    • H10P30/208
    • H10P30/225

Landscapes

  • Recrystallisation Techniques (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

公开了一种用来制造面缺陷密度降低了的基本上弛豫的SiGe合金层的方法。本发明的方法包括:在含硅衬底的表面上形成应变的含锗层;在含锗层/含硅衬底界面处或此界面下方注入离子;以及进行加热,以便形成面缺陷密度降低了的基本上弛豫的SiGe合金层。还提供了具有面缺陷密度降低了的SiGe层的基本上弛豫的绝缘体上SiGe衬底材料以及包含此衬底材料的异质结构。

Description

制造衬底材料的方法以及半导体衬底材料
相关的申请
本申请涉及到2003年9月3日提交的题为“Si/SiGe薄双层中晶体缺陷的测量方法”的共同在案和共同受让的美国专利申请No.10/654231以及2003年1月23日提交的题为“用于应变Si CMOS的高质量弛豫的绝缘体上SiGe的产生方法”的共同在案和共同受让的美国专利申请No.10/055138。上述各个美国申请的整个内容在此处被列为参考。
技术领域
本发明涉及到半导体衬底材料,更确切地说是涉及到包括基本上弛豫的高质量SiGe合金层的半导体衬底材料。与现有技术的含有SiGe的衬底材料相比,位于其上表面上的本发明半导体衬底材料的SiGe合金层具有降低了的面缺陷密度。本发明还提供了一种制造本发明衬底材料的方法,其中,衬底材料的上部SiGe合金层具有降低了的面缺陷密度。
背景技术
在半导体工业中,采用弛豫的SiGe层作为应变硅层生长的样板,已经是用来产生有可能用于高性能互补金属氧化物半导体(CMOS)电路的张应变硅的主要方法。与非应变材料相比,此应变硅层提供了改进了的电荷载流子输运。
在主流CMOS应用中采用这种材料的可能性最终取决于诸如成本和电路成品率之类的制造问题。由于大多数产生弛豫SiGe层的技术牵涉到使原本赝应变的硅膜发生塑性形变,故在所有弛豫的SiGe和应变的硅材料中容易出现残留的位错缺陷。于是,除了CMOS工艺中任何材料改变所固有的成品率要求之外,还存在着与缺陷相关的成品率问题的额外要求。
为了尽可能减轻这一要求,已经提出了许多方法,试图降低弛豫SiGe和应变硅层中的位错缺陷密度。在现有技术中,位错缺陷通常被报道为穿透缺陷,是一些通过亦即穿过材料层的单个缺陷线。穿透位错的密度通常报道为每平方厘米105-108线。文献中基本上还未曾讨论或报道过面缺陷(堆垛层错或微孪晶),因为其密度低且缺乏可靠的缺陷腐蚀技术。
由于面缺陷的典型密度低于每平方厘米106个缺陷,故即使是低放大倍数平面透射电子显微镜(TEM)也不太可能探测到这些缺陷。即使形成非常大的备用面积并在20来帧之后探测到一个面缺陷,也容易被意外地低估。
一种新近开发来研究应变硅和SiGe层的缺陷腐蚀方法(见此处列为参考的2003年9月3日提交的美国申请No.10/654231),显示出面缺陷远比先前所想象的更为普遍地存在。由于与穿透位错形成对照,面缺陷代表着整个平面的断裂或畸变了的原子键,因而这种缺陷影响更大的晶体剖面面积,故与孤立的穿透位错相比,这些面缺陷很可能代表着对器件工作的一种严重得多的威胁。
考虑到面缺陷的这一严重威胁,因而对在应变硅/弛豫SiGe技术中开发一种方法来降低堆垛层错和其它面缺陷,存在着需求。
发明内容
本发明提供了一种用来在弛豫的SiGe合金层中抑制诸如堆垛层错和微孪晶之类的面缺陷形成的方法。具体地说,本发明的方法采用了在包括应变的含锗层和含硅的衬底结构中进行的离子注入,为了在后续的弛豫退火过程中抑制含锗层内面缺陷的形成。此离子注入剂在含锗层与含硅衬底之间形成的界面处或下方产生一个损伤区,此损伤区具有能够抑制面缺陷的足够的阈值能量。
此含锗层包括纯锗层以及SiGe合金层,而含硅衬底包括块体含硅衬底以及绝缘体上硅(SOI)衬底。与对照的(未被注入的)SiGe层相比,本发明的方法提供了显著的面缺陷密度降低(约为几个数量级)。
广义地说,本发明的方法包含下列步骤:
在含硅衬底的表面上形成具有应变的含锗层;
注入离子,以便在所述含锗层与所述含硅衬底之间的界面处或下方产生损伤区;以及
在至少形成一个基本上弛豫的SiGe合金层的温度下,对包含所述损伤区的所述含锗层与所述含硅衬底进行加热,其中,所述损伤区在所述加热步骤中抑制了面缺陷的形成。
如上所述,用于本发明的离子在结构中产生了损伤区,它具有在加热步骤中抑制面缺陷形成的足够阈值能量。能够被用于本发明的这种离子的示例性例子包括但不局限于:H、He、Ne、C、O、F、B、P、Si、或它们的混合物和同位素。在一个实施方案中,O离子及其同位素被优选。在一个变通实施方案中,含H的离子(H、H2、CH2等)及其同位素被优选。在另一实施方案中,F离子及其同位素被优选。
本发明还提供了一种半导体衬底材料,它包括面缺陷密度低于每平方厘米5000个面缺陷的高质量的基本上弛豫了的SiGe合金层。
附图说明
图1A-1E是剖面图,示出了本发明的基本工艺步骤。
图2曲线示出了对于169和80keV的氧(O)能量,测得的面缺陷密度(每平方厘米的缺陷个数)与O剂量(每平方厘米1014个原子)的关系。
图3A示出了弛豫步骤之前没有接收H注入剂的弛豫了的SiGe层的光学缺陷显微照片。
图3B示出了弛豫步骤之前,在每平方厘米1.3×1016个H2 +的剂量下接收了19keV H2 +的H注入步骤的弛豫了的SiGe层的光学缺陷显微照片。
具体实施方式
现在参照本发明的附图来更详细地描述本发明,本发明提供了在含硅衬底上制造基本上弛豫的SiGe合金层的方法以及得到的衬底材料和包含此衬底材料的异质结构。在这些附图中,用相似的参考号来表示相似和/或相当的元件。
首先参照图1A-1F,示出了用来制作具有被抑制的面缺陷密度且基本上弛豫的SiGe合金层的各个基本加工步骤。具体地说,图1A示出了在含硅衬底10表面上制作应变含锗层14之后形成的初始结构。存在于含锗层14与含硅衬底10之间的界面在图1A中被标以参考号12。此处所用的术语“含硅衬底”表示包括硅的任何一种半导体材料。能够被用于本发明的适当含硅衬底的示例性例子包括但不局限于:Si、SiGe、SiC、SiGeC、Si/Si、Si/SiC、Si/SiGeC、以及可以包括任何数目存在于其中的埋置绝缘区(连续的,不连续的,或连续与不连续混合的)的预先形成的绝缘体上硅(SOI)。
此时形成的本发明的应变含锗层14,可以是SiGe合金层或纯锗层。术语“SiGe合金层”包括含有直至99.99%原子百分比锗的SiGe合金,而纯锗包括含有100%原子百分比锗的层。当采用SiGe合金层时,SiGe合金层中的锗含量优选为0.1-99.9原子百分比,大约10-35锗原子百分比更优选。
根据本发明,用(i)能够生长热力学稳定(临界厚度以下)的SiGe合金或纯锗层的,(ii)能够生长亚稳和无缺陷亦即无失配和TD位错的SiGe合金或纯锗层的,或(iii)能够生长局部弛豫但仍然应变的,弛豫程度受到生长温度、锗浓度、厚度、或含硅帽层的存在控制的SiGe层的本技术领域熟练人员众所周知的任何外延生长方法,应变的含锗层14被形成在含硅衬底10的上表面顶部,形成界面12。
能够满足条件(i)、(ii)、或(iii)的这种外延生长工艺的示例性例子包括但不局限于:低压化学气相淀积(LPCVD)、超高真空化学气相淀积(UHVCVD)、大气压化学气相淀积(APCVD)、分子束外延(MBE)、以及等离子体增强化学气相淀积(PECVD)。
本发明此时形成的应变含锗层14的厚度可以变化,但含锗层14典型地具有大约10-500nm的厚度,约为20-200nm的厚度更优选。
在本发明的一个可选的实施方案(未示出)中,在本发明此时,亦即,在离子注入和执行本发明的加热步骤之前,可选的帽层被形成在含锗层14的顶部。用于本发明的这一可选帽层包含任何含硅材料,此含硅材料包括但不局限于:外延硅(epi-Si)、外延硅锗(epi-SiGe)、非晶硅(a:Si)、非晶硅锗(a:SiGe)、单晶硅或多晶硅、或它们的包括多层的组合。在一个优选实施方案中,此可选的帽层由epi-Si组成。要指出的是,层14和可选的帽层可以在同一个反应工作室中形成,或可以不在同一个反应工作室中形成。
此时,可选帽层的厚度约为1-100nm,约为1-30nm的厚度更优选。用包括上述外延生长工艺的任何众所周知的淀积工艺来形成此可选帽层。
在本发明的一个实施方案中,优选在含硅衬底10的表面上形成厚度约为1-2000nm的纯锗或SiGe合金(15-20原子百分比的锗)层14,然后在含锗层14的顶部形成厚度约为1-100nm的含硅帽层。
接着,如图1B所示,离子16被注入到图1A所示的结构(或包括层14顶部的可选帽层的结构)中,致使损伤区位于界面12处或其下方。参考号15表示这一离子注入步骤中形成的损伤区。此离子注入可以是所示的覆盖离子注入,也可以采用掩蔽的离子注入工艺(未示出)。掩蔽的离子注入提供了一种制造分立区域的方法,其中,面缺陷降低了的基本上弛豫的SiGe合金层能够邻接不包含被抑制了的面缺陷密度的弛豫的SiGe合金层被形成。
具体地说,用常规的离子注入设备来执行离子注入,其中采用了包括其同位素的H、He、Ne、C、O、F、B、P、或Si中的至少一种离子。用于本发明来抑制面缺陷形成的优选离子是用任何分子或电荷状态注入的O、F、或H离子、或它们的同位素。
本发明此时形成的损伤区15具有足以抑制面缺陷在随后的加热步骤中形成的阈值能量值,且依赖于注入离子的质量。此损伤区15典型地被形成在界面12以下大约0-500埃处。此注入步骤的一个重要作用是将能量从入射离子淀积到界面12处或界面12附近的晶格原子。从离子传送到界面12附近的目标原子的动能,导致形成空位、声子、反冲原子、以及其它晶格缺陷。相信能量淀积在界面附近引起的晶格缺陷在后续的SiGe合金层弛豫步骤中抑制了诸如堆垛层错之类的面缺陷的形成。
用来形成损伤区15的注入条件依赖于被注入的离子16类型而变化。SiGe合金层弛豫过程中对堆垛层错的抑制看来与界面12附近产生的损伤有关。注入步骤产生的损伤量与从入射离子传送到晶格原子的能量的大小有关。淀积在初始结构给定区域中的能量可以用诸如SRIM之类的可得到的软件程序来估计,见J.F.Ziegler等人的“TheStopping and Range of Ions Solids”,2003.20版。典型SRIM计算中的各个有关能量项是转换成声子的能量和传送到反冲原子的能量。转换到界面12附近的声子的能量必须大于每平方厘米2.5×1015(单位为eV/埃)。这些单位是损失于界面12处声子的能量的SRIM计算的输出乘以所需的剂量。以相似的方式,在界面12附近用SRIM计算的传送到反冲原子的能量必须大于每平方厘米2.5×1015(单位为eV/埃)。有可能用上述程序将从离子传送到界面12处或界面12附近区域中的晶格原子的能量规定为损失于声子的能量与传送到反冲原子的能量的总和。因此,抑制堆垛层错形成所需的离子质点、能量、以及剂量之间的关系决定于用SRIM在界面12附近计算的损失于声子的能量与传送到反冲原子的能量的总和大于每平方厘米5×1015(eV/埃)的条件。为了对给定的离子质点和能量估计抑制堆垛层错所需的剂量,待要注入的结构以及选定的离子质点和能量被输入到SRIM中。界面12处的损失于声子的能量和传送到反冲原子的能量的数值彼此相加,5-15×1015之间的阈值数值被此数字除,以便给出离子剂量范围(单位为每平方厘米原子数)。阈值能量数值的下限(每平方厘米5×1015(eV/埃))决定于为了在界面12附近产生足够的晶格损伤以便在随后的退火过程中抑制面缺陷的形成所要求的能量密度。阈值能量数值的上限(每平方厘米15×1015(eV/埃))决定于维持在使全部或部分SiGe合金层非晶化的能量密度以下。此范围对于注入过程中衬底的温度以及离子束电流密度很敏感。冷(低于20℃)注入步骤和热(高于20℃)注入步骤在此处都被考虑了。
上述的方案可以被用来估计在SiGe合金层的弛豫过程中会导致较低面缺陷密度的任何离子/能量组合所要求的剂量。典型地用约为每平方厘米1×1014-3×1016原子的离子剂量注入了离子,约为每平方厘米2×1014-2.8×1016原子的离子剂量更典型。典型地在工作于约为每平方厘米0.05-50毫安的束电流密度以及约为4-250keV的能量下的离子注入设备中进行离子注入。更优选的是用约为5-200keV的能量来执行注入。通常在约为-50-550℃的衬底温度下执行注入。可以采用单个注入步骤,也可以采用多重注入步骤。
在本发明的一个非常优选的实施方案中,O离子被注入到图1A所示的结构中。在本发明的这一实施方案中,用约为每平方厘米1×1014-1×1016原子的O离子剂量来执行O注入,约为每平方厘米5×1014-5×1015原子的O离子剂量更典型。用约为50-500keV的注入能量来执行O注入,约为80-250keV的O注入能量更典型。
在本发明的另一优选的实施方案中,H离子被注入到图1A所示的结构中。在本发明的这一实施方案中,用约为每平方厘米1×1016-3×1016原子的H离子剂量来执行H注入,约为每平方厘米1.5×1016-2.8×1016原子的H离子剂量更典型。用约为4-50keV的注入能量来执行H注入,约为5-40keV的H注入能量更典型。
在离子注入之后,图1B所示的结构在能够使SiGe合金层14弛豫的温度下被加热,亦即被退火。若衬底10是绝缘体上硅(SOI)衬底的一部分,则此加热步骤能够被用来形成SGOI层,其形成方式如2003年1月23日提交的题为“用于应变Si CMOS的高质量弛豫的绝缘体上SiGe的产生方法”的美国专利申请No.10/055138所述。与不执行注入的情况相比,用结合此处所述注入步骤的热混合技术形成的SGOI(图1C),将具有较低的堆垛层错密度。注意,在加热步骤中,氧化物层24被形成在层20的顶部。在加热步骤之后,典型地用常规的湿法腐蚀工艺,从结构清除氧化物层24,其中,采用了对清除氧化物相比于SiGe具有高度选择性的诸如HF之类的化学腐蚀剂,但不总是要从结构清除氧化物层24。若衬底10不是SOI衬底的一部分,则加热步骤使SiGe层14弛豫,同时抑制面缺陷的产生。
注意,当氧化物层被清除时,单晶含硅层(未示出)可以被形成在层20的顶部,并可以重复本发明的上述各个加工步骤任何次数,以便产生多层弛豫的SiGe衬底材料。
在本发明的加热步骤之后形成的氧化物层24,具有可以在大约10-1000nm范围内变化的厚度,约为20-500nm的厚度更典型。
具体地说,本发明的加热步骤是一种在约为900-1350℃的高温下执行的退火步骤,当衬底10是SOI衬底的一部分时,约为1200-1335℃的温度更优选。而且,本发明的加热步骤在包括诸如O2、NO、N2O、臭氧、空气、其它类似的含氧气体之类的至少一种含氧气体的氧化气氛中进行。此含氧气体可以彼此混合(例如O2和NO的混合),或可以用诸如He、Ar、N2、Xe、Kr、或Ne之类的惰性气体稀释。当衬底10是非SOI衬底时,为了防止锗在退火过程中损失到衬底10中,约为800-1050℃的优选温度范围被用于本发明。当衬底10是非SOI衬底时,在退火步骤中可以采用氧化气氛或非氧化气氛。
此加热步骤可以进行不同的时间长度,典型约为10-1800分钟,约为60-600分钟更优选。在单一目标温度下进行此加热步骤,或可以采用各种升温速率和保温时间的各种升温和保温周期。
当采用SOI衬底时,在氧化气氛中执行加热步骤,以便出现用作锗原子扩散势垒的表面氧化层亦即层24。因此,一旦氧化层24被形成在结构的表面上,锗就被截留在势垒层22与氧化层24之间。随着表面氧化物厚度的增大,锗在整个层10、14、以及可选的帽层中的分布变得更为均匀,但被不断而有效地避免侵占氧化层。故随着(现在被均匀化了的)各个层在这一加热步骤中被减薄,锗的相对分额增大。当在约为1200-1320℃的温度下于稀释的含氧气体中进行加热步骤时,就在本发明的这一实施方案中得到了有效的热混合。
此处还试图采用基于SiGe层熔点的一种特制的热循环。此时,将温度调节到SiGe层熔点以下的范围。
注意,若氧化发生得太快,则锗无法从表面氧化物/SiGe界面足够快地扩散开,并被输运通过氧化物(并损失)或锗的界面浓度变得如此之高以至于将达到合金熔化温度。
当采用SOI衬底时,本发明的高温加热步骤的作用是:(1)形成阻止锗在含硅衬底中扩散的势垒层22;(2)使锗原子能够扩散得更快,从而在退火过程中保持均匀的分布;以及(3)使初始的层状结构经受有利于平衡构成的热循环。此加热步骤还能够提高初始应变含锗层14的弛豫度。在已经执行此加热步骤之后,此结构就包括夹在势垒层22与表面氧化物层24之间的均匀且基本上弛豫了的SiGe合金层即层20。
要指出的是,先前注入到结构中的各个离子,方便了应变含锗层14的弛豫,同时有效地抑制了诸如堆垛层错和微孪晶之类的面缺陷在热混合工艺过程中的形成。这一现象的机制尚未被申请人广泛地研究。
根据本发明,基本上弛豫的SiGe合金层20的厚度约为2000nm或以下,约为10-100nm的厚度更优选。本发明退火步骤中形成的势垒层22的厚度约为500nm或以下,约为50-200nm的厚度更优选。注意,本发明中形成的基本上弛豫了的SiGe合金层20的包括失配和TD的缺陷密度小于大约每平方厘米5×107个缺陷。这一缺陷密度数值接近同一时期SGOI材料的报道数值。
更为重要的是,与用现有技术方法得到的相比,本发明的SiGe合金层20具有降低了的面缺陷密度。具体地说,SiGe合金层20具有低于每平方厘米5000个面缺陷的面缺陷密度,低于每平方厘米100个面缺陷的面缺陷密度更典型。可以用其申请整个在此处已经被组合的美国专利申请No.10/654231所述的腐蚀技术来测量此面缺陷特别是堆垛层错。注意,当’231申请所述的缺陷腐蚀技术被采用时,此处随后要描述的应变硅层在腐蚀之前被形成在弛豫了的SiGe合金层20的顶部。
本发明中形成的基本上弛豫了的SiGe合金层20的最终锗含量约为0.1-99.9原子百分比,约为10-35的锗原子百分比更优选。基本上弛豫了的SiGe合金层20的另一有特征的特点在于,它具有约为1-100%的实测晶格弛豫,约为50-80%的实测晶格弛豫更优选。
如上所述,在本发明此时可以剥离表面氧化层24,以便提供例如图1D所示的绝缘体上SiGe衬底材料(注意,衬底材料不包括帽层,因为此层已经被用来形成弛豫的SiGe层)。
图1E示出了在SiGe层20顶部形成含硅层26之后得到的结构。用本技术众所周知的常规外延淀积工艺来形成含硅层26。含硅层26的厚度可以变化,但典型地说,含硅层26的厚度约为1-100nm,约为1-30nm的厚度更优选。此含硅层26可以包括:外延硅(epi-Si)、外延硅锗(epi-SiGe)、非晶硅(a:Si)、非晶硅锗(a:SiGe)、单晶硅或多晶硅、或它们的包括多层的组合。
在某些情况下,可以用上述各个工艺步骤将额外的SiGe形成在基本上弛豫了的SiGe层20顶部,然后可以形成含硅层26。由于层20与层26相比具有大的共平面晶格参数,故含硅层26将以伸张方式被应变。
如上所述,本发明还设想了至少包括本发明的绝缘体上SiGe衬底材料的超晶格结构以及晶格失配结构。在超晶格结构的情况下,这种结构可以包括至少本发明的基本上弛豫的绝缘体上SiGe衬底材料以及形成在衬底材料的基本上弛豫的SiGe层顶部的交替的硅层和SiGe层。
在晶格失配结构的情况下,GaAs、GaP之类的化合物可以被形成在本发明绝缘体上SiGe衬底材料的基本上弛豫了的SiGe层顶部。
参照图2,这是实测面缺陷密度对于O能量为80和169keV的O注入剂量的曲线。在此例子中,初始形成的SiGe层是SOI衬底上的1000埃-17%赝SiGe层。热加工步骤是一种1250℃的步骤,用来形成均匀的800埃-21%(80keV)和750埃-23%(169keV)弛豫的绝缘体上SiGe衬底材料,然后用180埃的应变硅层对其加帽。用上述’231申请所述的化学缺陷腐蚀方法,测量了缺陷。图2中的数据点表示了在根据’231申请所述的方法于稀释的Secco溶液中腐蚀Si/SGOI层之后用光学显微镜测得的堆垛层错密度。对于80keV的氧,临界剂量约为每平方厘米4×1014个O,而对于169keV的氧,临界剂量约为每平方厘米7×1014个O。这分别相当于界面12处80和169keV数据的每平方厘米11.2×1015和9.8×1015(eV/埃)的阈值能量数值(如上所述)。
图3A和3B示出了用H2 +离子来抑制SF缺陷的例子。在此例子中,初始形成的SiGe层是SOI衬底上的1000埃-17%赝SiGe层。19keV的H2 +离子以每平方厘米1.3×1016H2的剂量被注入到结构中。热加工步骤是一种1250℃的步骤,用来形成均匀的800埃-21%弛豫的绝缘体上SiGe衬底材料。清除表面氧化物,并生长180埃的硅层,以便根据’231申请对样品进行缺陷腐蚀。图3A示出了腐蚀的对照样品(无注入)的光学显微照片,而图3B示出了在退火之前接受了H注入的样品的光学显微照片。模拟了对于9.5keVH的约为每平方厘米2.5×1016H的临界剂量,用SRIM给出界面12处每平方厘米10.7×1015(eV/埃)的阈值能量数值。
虽然根据其优选实施方案已经具体描述了本发明,但本技术领域熟练人员可以理解的是,可以作出形式和细节方面的上述和其它改变而不偏离本发明的构思与范围。因此认为本发明不局限于所述的准确形式和细节,而是包罗在所附权利要求的范围内。

Claims (30)

1.一种制造弛豫SiGe合金层的方法,它包含下列步骤:
在含硅衬底的表面上形成具有应变的含锗层;
注入离子,以便在所述含锗层与所述含硅衬底之间的界面处或所述界面下方产生损伤区;以及
在形成至少基本上弛豫的SiGe合金层的温度下,对包含所述损伤区的所述含锗层和所述含硅衬底进行加热,其中,所述损伤区在所述加热步骤中抑制了面缺陷的形成。
2.权利要求1的方法,其中,所述离子包含He、Ne、C、O、F、B、P、Si、或它们的混合物和同位素。
3.权利要求1的方法,其中,所述离子包含O离子或其同位素。
4.权利要求1的方法,其中,所述离子包括含H的离子或其同位素。
5.权利要求1的方法,其中,所述离子包含F离子或其同位素。
6.权利要求1的方法,其中,所述含硅衬底是块体含硅衬底。
7.权利要求1的方法,其中,所述含硅衬底是绝缘体上硅衬底。
8.权利要求1的方法,其中,所述含锗层包含纯锗层。
9.权利要求1的方法,其中,所述含锗层包含含有直至99.99原子百分比的锗的SiGe合金层。
10.权利要求1的方法,其中,所述损伤区位于界面下方大约0-500埃。
11.权利要求1的方法,其中,所述离子注入用覆盖离子注入工艺或掩蔽离子注入工艺来执行。
12.权利要求1的方法,其中,所述损伤区具有能够在所述加热过程中抑制所述面缺陷的足够的阈值能量。
13.权利要求12的方法,其中,所述阈值能量包括形成声子的能量和传送到反冲原子的能量。
14.权利要求13的方法,其中,所述形成声子的能量大于每平方厘米2.5×1015(eV/埃)。
15.权利要求13的方法,其中,所述传送到反冲原子的能量大于每平方厘米2.5×1015(eV/埃)。
16.权利要求1的方法,其中,所述注入的离子具有传送到界面处或界面附近的晶格原子的能量,此能量等于损失于声子形成的能量加上传送到反冲原子的能量的总和。
17.权利要求16的方法,其中,所述注入离子的所述能量为大于每平方厘米5×1015(eV/埃)至小于每平方厘米15×1015(eV/埃)。
18.权利要求1的方法,其中,在包含至少一种含氧气体的氧化气氛中进行所述加热。
19.权利要求18的方法,还包含惰性气体,所述惰性气体被用来稀释所述至少一种含氧气体。
20.权利要求1的方法,其中,在大约900-1350℃的温度下执行所述加热。
21.权利要求1的方法,其中,在所述加热过程中,阻止锗扩散的绝缘层被形成在所述基本上弛豫的SiGe合金层的下方。
22.权利要求1的方法,还包含在所述基本上弛豫的SiGe合金层顶部生长额外的SiGe层。
23.权利要求22的方法,还包含在所述额外的SiGe层顶部形成应变硅层。
24.权利要求1的方法,还包含在所述基本上弛豫的SiGe合金层顶部形成应变硅层。
25.一种衬底材料,它包含:
含硅衬底;
存在于所述含硅衬底顶部的阻止锗扩散的绝缘区;以及
存在于所述绝缘区顶部的基本上弛豫的SiGe合金层,其中,所述基本上弛豫的SiGe合金层具有约为每平方厘米5000个缺陷或以下的面缺陷密度。
26.权利要求25的衬底材料,其中,所述基本上弛豫的SiGe合金层具有约为1-100%的实测晶格弛豫。
27.一种异质结构,它包含:
含硅衬底;
存在于含硅衬底顶部的阻止锗扩散的绝缘区;
存在于绝缘区顶部的基本上弛豫的SiGe合金层,其中,基本上弛豫的SiGe合金层具有约为每平方厘米5000个缺陷或以下的面缺陷密度;以及
形成在基本上弛豫的SiGe合金层项部的应变硅层。
28.权利要求27的异质结构,其中,所述基本上弛豫的SiGe合金层具有约为1-100%的实测晶格弛豫。
29.权利要求27的异质结构,其中,交替的弛豫SiGe层和应变硅层被形成在所述应变硅层的顶部。
30.权利要求27的异质结构,其中,所述应变硅层被选自包括GaAs和GaP系族的晶格失配的化合物代替。
CNB2005100832812A 2004-07-14 2005-07-08 制造衬底材料的方法以及半导体衬底材料 Expired - Fee Related CN100397571C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/890,765 2004-07-14
US10/890,765 US20060011906A1 (en) 2004-07-14 2004-07-14 Ion implantation for suppression of defects in annealed SiGe layers

Publications (2)

Publication Number Publication Date
CN1722365A true CN1722365A (zh) 2006-01-18
CN100397571C CN100397571C (zh) 2008-06-25

Family

ID=35598530

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100832812A Expired - Fee Related CN100397571C (zh) 2004-07-14 2005-07-08 制造衬底材料的方法以及半导体衬底材料

Country Status (4)

Country Link
US (2) US20060011906A1 (zh)
JP (1) JP2006032962A (zh)
CN (1) CN100397571C (zh)
TW (1) TWI357097B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958270A (zh) * 2010-07-09 2011-01-26 中国科学院上海微系统与信息技术研究所 一种绝缘体上超薄应变材料的制备方法
CN102201364A (zh) * 2011-05-26 2011-09-28 北京大学 一种绝缘体上锗衬底的制备方法
CN107017302A (zh) * 2015-12-18 2017-08-04 格罗方德半导体公司 具有硅锗鳍片的半导体结构及其制造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140447A (ja) * 2004-10-14 2006-06-01 Renesas Technology Corp 半導体装置およびその製造方法
US20080050883A1 (en) * 2006-08-25 2008-02-28 Atmel Corporation Hetrojunction bipolar transistor (hbt) with periodic multilayer base
US8530934B2 (en) 2005-11-07 2013-09-10 Atmel Corporation Integrated circuit structures containing a strain-compensated compound semiconductor layer and methods and systems related thereto
FR2896255B1 (fr) * 2006-01-17 2008-05-09 Soitec Silicon On Insulator Procede d'ajustement de la contrainte d'un substrat en un materiau semi-conducteur
US7550758B2 (en) * 2006-10-31 2009-06-23 Atmel Corporation Method for providing a nanoscale, high electron mobility transistor (HEMT) on insulator
US7732309B2 (en) 2006-12-08 2010-06-08 Applied Materials, Inc. Plasma immersed ion implantation process
KR101369993B1 (ko) * 2006-12-18 2014-03-06 어플라이드 머티어리얼스, 인코포레이티드 낮은 에너지를 가지며 많은 양의 비소, 인, 및 붕소 주입된 웨이퍼의 안전한 핸들링
US7524740B1 (en) 2008-04-24 2009-04-28 International Business Machines Corporation Localized strain relaxation for strained Si directly on insulator
US10833194B2 (en) 2010-08-27 2020-11-10 Acorn Semi, Llc SOI wafers and devices with buried stressor
US20170323973A1 (en) * 2010-08-27 2017-11-09 Acorn Technologies, Inc. Soi wafers and devices with buried stressor
JP2014216555A (ja) * 2013-04-26 2014-11-17 株式会社豊田自動織機 半導体基板の製造方法
US9876110B2 (en) 2014-01-31 2018-01-23 Stmicroelectronics, Inc. High dose implantation for ultrathin semiconductor-on-insulator substrates
WO2015163875A1 (en) * 2014-04-24 2015-10-29 Halliburton Energy Services, Inc. Engineering the optical properties of an integrated computational element by ion implantation

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4047098B2 (ja) * 1994-09-13 2008-02-13 株式会社東芝 半導体装置及びその製造方法
DE60038793D1 (de) * 1999-03-12 2008-06-19 Ibm Für feldeffektanordnungen
US6350993B1 (en) * 1999-03-12 2002-02-26 International Business Machines Corporation High speed composite p-channel Si/SiGe heterostructure for field effect devices
US20020167048A1 (en) * 2001-05-14 2002-11-14 Tweet Douglas J. Enhanced mobility NMOS and PMOS transistors using strained Si/SiGe layers on silicon-on-insulator substrates
US6593625B2 (en) * 2001-06-12 2003-07-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
JP2003128494A (ja) * 2001-10-22 2003-05-08 Sharp Corp 半導体装置の製造方法及び半導体装置
JP2003151987A (ja) * 2001-11-19 2003-05-23 Mitsubishi Heavy Ind Ltd 半導体基板、及び、半導体基板の製造方法
JP2003347399A (ja) * 2002-05-23 2003-12-05 Sharp Corp 半導体基板の製造方法
US6703293B2 (en) * 2002-07-11 2004-03-09 Sharp Laboratories Of America, Inc. Implantation at elevated temperatures for amorphization re-crystallization of Si1-xGex films on silicon substrates
US6841457B2 (en) * 2002-07-16 2005-01-11 International Business Machines Corporation Use of hydrogen implantation to improve material properties of silicon-germanium-on-insulator material made by thermal diffusion
JP4289864B2 (ja) * 2002-10-22 2009-07-01 シャープ株式会社 半導体装置及び半導体装置製造方法
JP4856350B2 (ja) * 2002-12-16 2012-01-18 Hoya株式会社 ダイオード
US6903384B2 (en) * 2003-01-15 2005-06-07 Sharp Laboratories Of America, Inc. System and method for isolating silicon germanium dislocation regions in strained-silicon CMOS applications
KR20060056331A (ko) * 2003-07-23 2006-05-24 에이에스엠 아메리카, 인코포레이티드 절연체-상-실리콘 구조 및 벌크 기판 상의 SiGe 증착

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958270A (zh) * 2010-07-09 2011-01-26 中国科学院上海微系统与信息技术研究所 一种绝缘体上超薄应变材料的制备方法
CN101958270B (zh) * 2010-07-09 2012-09-26 中国科学院上海微系统与信息技术研究所 一种绝缘体上超薄应变材料的制备方法
CN102201364A (zh) * 2011-05-26 2011-09-28 北京大学 一种绝缘体上锗衬底的制备方法
CN107017302A (zh) * 2015-12-18 2017-08-04 格罗方德半导体公司 具有硅锗鳍片的半导体结构及其制造方法
TWI701769B (zh) * 2015-12-18 2020-08-11 美商格羅方德半導體公司 具有矽鍺鰭片之半導體結構及其製造方法
CN114999921A (zh) * 2015-12-18 2022-09-02 格芯(美国)集成电路科技有限公司 具有硅锗鳍片的半导体结构及其制造方法

Also Published As

Publication number Publication date
US20060011906A1 (en) 2006-01-19
US8053759B2 (en) 2011-11-08
TWI357097B (en) 2012-01-21
JP2006032962A (ja) 2006-02-02
CN100397571C (zh) 2008-06-25
TW200618077A (en) 2006-06-01
US20100032684A1 (en) 2010-02-11

Similar Documents

Publication Publication Date Title
TWI740249B (zh) 用於製作包含其中擴散有氮的超晶格之半導體元件之方法
US8053759B2 (en) Ion implantation for suppression of defects in annealed SiGe layers
CN1265431C (zh) 弛豫、低缺陷绝缘体上SiGe及其制造方法
JP4238087B2 (ja) SiGeオンインシュレータ基板材料の製造方法
CN1311546C (zh) 绝缘体上SiGe衬底材料的制作方法及衬底材料
CN1332425C (zh) 形成绝缘体上硅锗衬底材料的方法、衬底材料及异质结构
CN1263089C (zh) 制造半导体基质的方法
US8187377B2 (en) Non-contact etch annealing of strained layers
KR100763676B1 (ko) 합금 용융점 근처에서의 어닐링에 의한 고품질 sgoi
CN1615541A (zh) 制备用于应变SiCMOS应用中的高质量弛豫的绝缘体上SiGe的方法
CN1890781A (zh) 制造绝缘体上应变半导体衬底的方法
CN100350561C (zh) 制作亚稳绝缘体上sige衬底材料的方法及衬底材料
CN1622294A (zh) 改善有缺陷的半导体材料质量的方法
CN105551931A (zh) 在应变松弛缓冲层上方形成应变外延半导体材料的方法
CN1259694C (zh) 半导体衬底生产方法及半导体衬底和半导体器件
US20120119332A1 (en) Process for producing a semiconductor-on-sapphire article

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171123

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171123

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080625

Termination date: 20180708

CF01 Termination of patent right due to non-payment of annual fee