TWI799034B

TWI799034B - 具有薄襯底的半導體封裝及其製造方法

Info

Publication number: TWI799034B
Application number: TW110149036A
Authority: TW
Inventors: 軍魯; 隆慶王; 馬督兒博德; 陳波; 周曙華
Original assignee: 加拿大商萬國半導體國際有限合夥公司
Priority date: 2020-12-30
Filing date: 2021-12-28
Publication date: 2023-04-11
Also published as: CN114695301A; TW202226446A

Abstract

一種半導體封裝，包括一個半導體襯底、一個第一金屬層、一個粘合層、一個第二金屬層、一個剛性支撐層和複數個接觸墊。半導體襯底的厚度等於或小於50微米。剛性支撐層的厚度大於半導體襯底的厚度。第二金屬層的厚度大於第一金屬層的厚度。一種方法包括以下步驟：製備一個設備晶片；製備一個支撐晶圓；透過粘合層將支撐晶圓連接到設備晶片；以及應用分離工藝以便形成複數個半導體封裝。

Description

具有薄襯底的半導體封裝及其製造方法

本發明一般涉及具有薄半導體襯底的半導體封裝和製造複數個半導體封裝的方法。更具體地說，本發明涉及一種半導體封裝，其在足夠的安全系數範圍內工作，具有厚度在25微米到75微米範圍內的襯底。

如用於電池保護應用的公共汲極金屬氧化物半導體場效應電晶體（MOSFET）晶片級封裝（CSP）和半導體功率封裝等，半導體封裝通常具有100微米或以上的半導體襯底厚度。半導體襯底提供了大量的直流電阻。比較有利的做法是將半導體襯底厚度減小到低於50微米，從而減小直流電阻並提高電性能。

半導體襯底提供了大量的直流（DC）電阻。減少半導體襯底的厚度以改善電性能是十分有利的做法。例如，當半導體襯底的厚度從50微米減小到25微米時，導通電阻可以減小24%。當半導體襯底厚度減小時，半導體封裝的機械強度降低。在本發明的示例中，添加連接到楊氏模量為150千兆帕斯卡的金屬層的剛性支撐層以增加機械強度。增加所附金屬層的厚度可進一步略微降低導通電阻（比改變半導體襯底厚度的影響敏感度低）。例如，當附著的金屬層的厚度從15微米增加到50微米時，導通電阻可降低5%。

一種半導體封裝，包括一個半導體襯底、一個第一金屬層、一個粘合層、一個第二金屬層、一個剛性支撐層和複數個接觸墊。半導體襯底的厚度等於或小於75微米。剛性支撐層的厚度大於半導體襯底的厚度。第二金屬層的厚度大於第一金屬層的厚度。

公開了一種用於製造複數個半導體封裝的方法。該方法包括以下步驟：製備一個設備晶圓；提供一個支撐晶圓；透過一個粘合層將支撐晶片連接到設備晶圓；以及應用分離過程。

第1圖表示一種傳統的半導體封裝100的剖面圖。傳統的半導體封裝100包括複數個接觸墊102、一個半導體襯底120、一個金屬層140和一個塗層190。在一個示例中，襯底120為100微米厚。塗層190不能為包裝提供足夠的機械強度支撐。在表面貼裝焊料回流過程中會發生翹曲。

第2圖表示傳統的半導體封裝200的剖面圖。傳統的半導體封裝200包括複數個接觸墊202、一個半導體襯底220、一個金屬層240和一個保護帶294。在一個示例中，半導體襯底220為100微米厚。保護帶294不能為封裝提供足夠的機械強度支撐。在表面安裝焊料回流過程中會發生翹曲。

美國專利申請公開號2019/0189569的第3A圖和第3B圖表示一種半導體封裝，該半導體封裝包含一個半導體襯底、一個金屬層、一個粘合層、一個剛性支撐層和複數個接觸墊的半導體封裝。如果沒有附加到剛性支撐層的附加金屬層，則當半導體襯底的厚度減小到50微米範圍時，包括在半導體封裝的機械性能要求中的安全系數並不高。

第3圖表示在本發明的示例中，半導體封裝300的剖面圖。半導體封裝300包括一個半導體襯底320、一個第一金屬層340、一個粘合層360、一個第二金屬層370、一個剛性支撐層380和複數個接觸墊302。

半導體襯底320具有一個前表面322和一個後表面324。後表面324與前表面322相對。第一金屬層340具有一個前表面342和一個後表面344。後表面344與前表面342相對。粘合層360具有一個前表面362和一個後表面364。所述後表面364與前表面362相對。第二金屬層370具有一個前表面372和一個後表面374。後表面374與前表面372相對。剛性支撐層380具有一個前表面382和一個後表面384。後表面384與前表面382相對。

在本發明的示例中，第一金屬層340的前表面342直連到半導體襯底320的後表面324。粘合層360的前表面362直接連接到第一金屬層340的後表面344。第二金屬層370的前表面372直接連接到後表面粘合層360的364。剛性支撐層380的前表面382直接連接到第二金屬層370的後表面374。在一個示例中，複數個接觸墊302連接到半導體基板320的前表面322。在另一個示例中，複數個接觸墊302直接連接到半導體襯底320的前表面322。

在一個示例中，半導體襯底320的厚度等於或小於50微米。在另一示例中，半導體襯底320的厚度在25微米到35微米的範圍內。在本發明的示例中，第二金屬層370的厚度在30微米到100微米的範圍內。第二金屬層370提供電路徑，以便減小器件的導通電阻。第一金屬層340的厚度在1微米到5微米的範圍內。第一金屬層340的厚度小於半導體襯底320的厚度，以便減少半導體封裝在製造期間的整體翹曲。第二金屬層370的厚度大於第一金屬層340的厚度。在一個示例中，半導體襯底320、第二金屬層370和剛性支撐層380的邊緣表面在所有側面分別對齊和共面。在另一示例中，半導體襯底320、第一金屬層340、第二金屬層370和剛性支撐層380的邊緣表面在所有側面分別對齊和共面。在另一個示例中，半導體襯底320、第一金屬層340、粘合層360、第二金屬層370和剛性支撐層380的邊緣表面在所有側面分別對齊和共面。

本發明的示例中，支撐層的厚度為380微米至150微米。剛性支撐層380的術語“剛性”指剛性支撐層380中比膠帶材料更硬的材料（例如聚醯亞胺材料或聚合物材料）。半導體襯底320越薄，複數個半導體封裝中的每一個的電性能越好。半導體襯底320的厚度小於50微米是十分有利的。如果半導體封裝的機械性能要求中包括安全系數，則剛性支撐層380的強度要求更高。

在本發明的示例中，沿平行於第3圖的Z軸的方向測量厚度。在本發明的示例中，剛性支撐層380的厚度是前表面382和後表面384之間的最短距離。在本發明的示例中，半導體襯底320包括矽材料。在本發明的示例中，優選半導體封裝（具有3.05 mm×1.77 mm的平面尺寸）能夠承受5牛頓以上，而不會斷裂。

在本發明的示例中，粘合層360包括導電黏合劑。剛性支撐層380是非導電的。電流從複數個接觸墊302中的第一接觸墊，流過半導體襯底320、第一金屬層340、粘合層360、第二金屬層370、粘合層360、第一金屬層340和半導體襯底320，至複數個接觸墊302中的第二接觸墊。

在本發明的示例中，半導體封裝300是用於電池保護應用的公共汲極金屬氧化物半導體場效應電晶體（MOSFET）晶片級封裝（CSP）。兩個閘極和兩個源極位於公共汲極MOSFET CSP的前表面上。公共汲極位於公共汲極MOSFET CSP的背面。

在本發明的示例中，剛性支撐層380的整體由具有相對較高楊氏模量的材料製成，包括單晶矽材料、多晶矽材料或玻璃材料。在本發明的示例中，剛性支撐層380的整體由具有高楊氏模量的材料製成，包括矽材料、玻璃材料或氧化矽玻璃材料（SiO2）。其優點是具有成本效益和更輕的半導體封裝重量。在本發明的示例中，整個剛性支撐層380的楊氏模量在半導體襯底320楊氏模量的50%到150%範圍內。整個剛性支撐層380的熱膨脹係數（CTE）在半導體襯底320的CTE的50%到250%範圍內。

在本發明的示例中，剛性支撐層的整體由單晶矽材料或由回收矽晶片製造的多晶矽材料製成。使用回收矽片的優點是降低成本。回收的矽片是用過的矽片或再生的矽片。在一個實例中，所使用的矽片可先前用於測試目的。蝕刻工藝和拋光工藝應用於回收的矽片。整個第一金屬層340由從鋁、鎳和金組成的組中選擇的材料製成。整個第二金屬層370由從鈦、鎳和銀組成的組中選擇的材料製成。

第4圖表示在本發明的示例中，製備複數個半導體封裝的過程400的流程圖。第5A圖-第5D圖表示相應步驟的剖面圖。過程400可以從區塊402開始。

在區塊402中，現在參考第5A圖，製備一個設備晶圓502。設備晶圓502可以是直徑為4英寸、6英寸、8英寸、12英寸或18英寸的晶圓。設備晶圓502包括半導體襯底520、第一金屬層540和複數個接觸墊512。設備晶圓502還可以包括鈍化層514（以虛線顯示）。類似於美國專利申請公開號2019/0189569的第3A圖，複數個接觸墊512中的每個可包括鋁層和鎳金層。在一個示例中，第一金屬層540直接沉積在半導體襯底520上。

半導體襯底520具有與半導體襯底520的前表面522相對的前表面522和後表面524。第一金屬層540具有與第一金屬層540的前表面542相對的前表面542和後表面544。第一金屬層540的前表面542直接接觸連接到半導體襯底520的後表面524。複數個接觸墊512連接到半導體襯底520的前表面522。

在本發明的示例中，半導體襯底520的厚度等於或小於50微米。半導體襯底520的厚度在25微米到35微米的範圍內。區塊402之後可以是區塊404。

在區塊404中，現在參考第5B圖，製備一個支撐晶圓504。支撐晶圓504包括一個第二金屬層570和一個剛性支撐層580。第二金屬層570具有與第二金屬層570的前表面572相對的前表面572和後表面574。剛性支撐層580具有與第二金屬層570的前表面582相對的前表面582和與第二金屬層570的前表面582相對的後表面584剛性支撐層580。剛性支撐層580的前表面582直接連接到第二金屬層570的後表面574。

在本發明的示例中，剛性支撐層580的厚度大於半導體襯底520的厚度。剛性支撐層580比膠帶材料更硬。第二金屬層570的厚度大於第一金屬層540的厚度。剛性支撐層580不導電。剛性支撐層580的整體由單晶矽材料或由回收矽晶片製造的多晶矽材料製成。整個第一金屬層540由從鎳、銅、鈦和鋼組成的組中選擇的材料製成。整個第二金屬層570由從鎳、銅、鈦和鋼組成的組中選擇的材料製成。區塊404之後可以是區塊406。

在區塊406中，現在參考第5C圖，支撐晶片504透過粘合層560連接到設備晶圓502。粘合層560具有與粘合層560的前表面562相對的前表面562和後表面564。粘合層560的前表面562直接連接到第一金屬層540的後表面544。前表面562第二金屬層570的表面572直接附著到粘合層560的後表面564。

在本發明的示例中，粘合層560包括導電粘合物。區塊406之後可以是區塊408。

在區塊408中，現在參考第5D圖，提供分離過程以形成複數個半導體封裝599。在一個例子中，分割過程是鐳射切割過程。在另一個例子中，分離過程是鋸切過程。第一封裝581和第二封裝583與切割過程分離。儘管為了簡單起見，第5D圖中僅僅表示出了兩個封裝，但由晶圓製造的封裝的總數可能不同。在本發明的示例中，複數個半導體封裝599中的每一個都是用於電池保護應用的公共汲極金屬氧化物半導體場效應電晶體（MOSFET）晶片級封裝（CSP）。

本創作所屬技術領域中具有通常知識者可以認識到，本發明公開的實施例的修改是可能的。例如，複數個接觸墊302的總數可以變化。本領域的普通技術人員可以進行其他修改，並且所有該等修改都被認為屬於發明申請專利範圍所定義的本發明的範圍。

100:半導體封裝 102:接觸墊 120:襯底 140:金屬層 190:塗層 200:半導體封裝 202:接觸墊 220:半導體襯底 240:金屬層 294:保護帶 300:半導體封裝 302:接觸墊 320:半導體襯底 322:前表面 324:後表面 340:第一金屬層 342:前表面 344:後表面 360:粘合層 362:前表面 364:後表面 364:第二金屬層 370:第二金屬層 372:前表面 374:後表面 380:剛性支撐層 382:前表面 384:後表面 400:過程 402:區塊 404:區塊 406:區塊 408:區塊 502:設備晶圓 504:支撐晶圓 512:接觸墊 514:鈍化層 520:半導體襯底 522:前表面 524:後表面 540:第一金屬層 542:前表面 544:後表面 560:粘合層 562:前表面 564:後表面 570:第二金屬層 572:前表面 574:後表面 580:剛性支撐層 581:第一封裝 582:前表面 583:第二封裝 584:後表面 599:半導體封裝

第1圖表示一種傳統的半導體封裝的剖面圖。第2圖表示另一種傳統的半導體封裝的剖面圖。第3圖表示在本發明的示例中，一種具有薄襯底的半導體封裝的剖面圖。第4圖表示在本發明的示例中，製備複數個半導體封裝的流程圖。第5A圖-第5D圖表示在本發明的示例中，第4圖所示工藝的相應的步驟剖面圖。

100:半導體封裝

102:接觸墊

120:襯底

140:金屬層

190:塗層

Claims

一種具有薄襯底的半導體封裝，包括：一個半導體襯底，該半導體襯底具有一個前表面和一個與半導體襯底前表面相對的後表面；一個第一金屬層，該第一金屬層具有一個前表面和一個與第一金屬層前表面相對的後表面，第一金屬層的前表面直接連接到半導體襯底的後表面；一個粘合層，該粘合層具有一個前表面與所述粘合層的前表面相對的後表面，所述粘合層的前表面直接附著到所述第一金屬層的後表面；一個第二金屬層，該第二金屬層具有一個前表面和一個與第二金屬層前表面相對的後表面，第二金屬層的前表面直接連接到粘合層的後表面；一個剛性支撐層，該剛性支撐層具有一個前表面和一個與剛性支撐層的前表面相對的後表面，剛性支撐層的前表面直接附接到第二金屬層的後表面；以及複數個連接到半導體襯底前表面的接觸墊；其中半導體襯底的厚度等於或小於75微米；其中剛性支撐層的厚度大於半導體襯底的厚度；並且其中剛性支撐層比聚合物材料更硬；其中整個剛性支撐層的楊氏模量在半導體襯底楊氏模量的50%至150%範圍內；並且其中整個剛性支撐層的熱膨脹係數(CTE)在半導體襯底CTE的50%到250%範圍內。
如請求項1所述之半導體封裝，其中第一金屬層的厚度範圍為1微米至5微米。
如請求項1所述之半導體封裝，其中第二金屬層的厚度範圍為30微米至100微米。
如請求項1所述之半導體封裝，其中剛性支撐層的厚度範圍為75 微米至500微米。
如請求項1所述之半導體封裝，其中粘合層是由導電黏合劑構成的。
如請求項1所述之半導體封裝，其中半導體封裝是用於電池保護應用的公共汲極金屬氧化物半導體場效應電晶體(MOSFET)晶片級封裝(CSP)；其中兩個閘極和兩個源極在公共汲極MOSFET CSP的前表面上；並且其中公共汲極在公共汲極MOSFET CSP的後表面上。
如請求項1所述之半導體封裝，其中整個剛性支撐層由單晶矽材料或由回收矽晶片製造的多晶矽材料製成。
如請求項1所述之半導體封裝，其中整個剛性支撐層由非晶玻璃材料製成。
如請求項1所述之半導體封裝，其中整個第一金屬層由從鋁、鎳和金組成的組中選擇的材料製成；其中整個第二金屬層由從鈦、鎳和銀組成的組中選擇的材料製成。
一種具有薄襯底的半導體封裝，包括：一個半導體襯底，該半導體襯底具有一個前表面和一個與半導體襯底前表面相對的後表面；一個第一金屬層，該第一金屬層具有一個前表面和一個與第一金屬層前表面相對的後表面，第一金屬層的前表面直接連接到半導體襯底的後表面；一個粘合層，該粘合層具有一個前表面與所述粘合層的前表面相對的後表面，所述粘合層的前表面直接附著到所述第一金屬層的後表面；一個第二金屬層，該第二金屬層具有一個前表面和一個與第二金屬層前表面相對的後表面，第二金屬層的前表面直接連接到粘合層的後表面；一個剛性支撐層，該剛性支撐層具有一個前表面和一個與剛性支撐層的前表面相對的後表面，剛性支撐層的前表面直接附接到第二金屬層的後表面；以及複數個連接到半導體襯底前表面的接觸墊；其中半導體襯底的厚度等於或小於75微米；其中剛性支撐層的厚度大於半導體襯底的厚度；並且其中整個剛性支撐層的楊氏模量在半導體襯底楊氏模量的50%至150%範圍內；並且其中整個剛性支撐層的熱膨脹係數(CTE)在半導體襯底CTE的50%到250%範圍內；其中半導體封裝是用於電池保護應用的公共汲極金屬氧化物半導體場效應電晶體(MOSFET)晶片級封裝(CSP)；其中兩個閘極和兩個源極在公共汲極MOSFET CSP的前表面上；並且其中公共汲極在公共汲極MOSFET CSP的後表面上。
如請求項10所述之半導體封裝，其中第一金屬層的厚度範圍為1微米至5微米。
如請求項10所述之半導體封裝，其中第二金屬層的厚度範圍為30微米至100微米。
如請求項10所述之半導體封裝，其中剛性支撐層的厚度範圍為75微米至500微米。
如請求項10所述之半導體封裝，其中粘合層是由導電黏合劑構成的。
如請求項10所述之半導體封裝，其中整個剛性支撐層由單晶矽材料或由回收矽晶片製造的多晶矽材料製成。
如請求項10所述之半導體封裝，其中整個剛性支撐層由非晶玻璃材料製成。
一種製備複數個具有薄襯底的半導體封裝的方法，該方法包括以下步驟：製備一種裝置晶圓，包括：一個半導體襯底，該半導體襯底具有一個前表面和一個與半導體襯底的前表面相對的後表面；一個第一金屬層，該第一金屬層具有一個前表面和一個與第一金屬層前表面相對的後表面，第一金屬層的前表面直接連接到半導體襯底的後表面；以及複數個接觸墊，連接到半導體襯底的前表面；製備一種支撐晶片，其包括一個第二金屬層，該第二金屬層具有一個前表面和一個與第二金屬層前表面相對的後表面；以及一個剛性支撐層，該剛性支撐層具有一個前表面和一個與剛性支撐層的前表面相對的後表面，剛性支撐層的前表面直接附接到第二金屬層的後表面；透過一個黏合劑層，將支撐晶片連接到設備晶圓，黏合劑層具有一個前表面和一個與黏合劑層的前表面相對的後表面，黏合劑層的前表面直接連接到第一金屬層的後表面，所述第二金屬層的前表面直接附著於所述粘合層的後表面；並且應用分離工藝；其中半導體襯底的厚度等於或小於75微米；其中剛性支撐層的厚度大於半導體襯底的厚度；以及其中剛性支撐層比多晶矽材料更硬；其中整個剛性支撐層的楊氏模量在半導體襯底楊氏模量的50%至150%範圍內；其中整個剛性支撐層的熱膨脹係數(CTE)在半導體襯底CTE的50%到250%範圍內。
如請求項17所述之方法，其中第一金屬層的厚度範圍為1微米至5微米。
如請求項17所述之方法，其中第二金屬層的厚度範圍為30微米至100微米。
如請求項17所述之方法，其中剛性支撐層的厚度範圍為75微米至500微米。
如請求項17所述之方法，其中黏合劑層是由導電黏合劑製成。
如請求項17所述之方法，其中複數個半導體封裝中的每一個半導體封裝都是用於電池保護應用的公共汲極金屬氧化物半導體場效應電晶體(MOSFET)晶片級封裝(CSP)；其中兩個閘極和兩個源極在公共汲極MOSFET CSP的前表面上；並且其中一個公共汲極在公共汲極MOSFET CSP的後表面上。
如請求項17所述之方法，其中剛性支撐層的整體由單晶矽材料或由回收矽晶片製造的多晶矽材料製成。
如請求項17所述之方法，其中整個剛性支撐層由非晶玻璃材料製成。
如請求項17所述之方法，其中整個第一金屬層由選自鋁、鎳和金組成的材料製成；其中整個第二金屬層由選自鈦、鎳和銀組成的材料製成。