[go: up one dir, main page]

TWI798159B - 具有嚴格控制的多鰭狀物高度的鰭式場效電晶體的整合方法 - Google Patents

具有嚴格控制的多鰭狀物高度的鰭式場效電晶體的整合方法 Download PDF

Info

Publication number
TWI798159B
TWI798159B TW105116127A TW105116127A TWI798159B TW I798159 B TWI798159 B TW I798159B TW 105116127 A TW105116127 A TW 105116127A TW 105116127 A TW105116127 A TW 105116127A TW I798159 B TWI798159 B TW I798159B
Authority
TW
Taiwan
Prior art keywords
layer
gate
active layer
forming
gate stack
Prior art date
Application number
TW105116127A
Other languages
English (en)
Other versions
TW201712761A (en
Inventor
金世淵
傑克 卡瓦萊羅斯
安拿 莫希
葛蘭 葛雷斯
卡希克 強普納森
Original Assignee
美商英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾股份有限公司 filed Critical 美商英特爾股份有限公司
Publication of TW201712761A publication Critical patent/TW201712761A/zh
Application granted granted Critical
Publication of TWI798159B publication Critical patent/TWI798159B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/011—Manufacture or treatment comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H10D86/215—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI comprising FinFETs

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

一方法，包括：將非平面裝置的鰭狀物形成在基板上，鰭狀物包括在第一層與第三層之間的第二層；以介電材料取代第二層；以及將閘極堆疊形成在鰭狀物的通道區上。一設備包括：基板上之第一多閘極裝置，其包括鰭狀物，鰭狀物包括介電層上的傳導層、配置在鰭狀物的通道區中之傳導層上的閘極堆疊、以及形成在鰭狀物中之源極及汲極；與基板上之第二多閘極裝置，其包括鰭狀物，鰭狀物包括由介電層分開的第一傳導層及第二傳導層、配置在鰭狀物的通道區中之第一傳導層及第二傳導層上之閘極堆疊、以及形成在鰭狀物中之源極及汲極。

Description

具有嚴格控制的多鰭狀物高度的鰭式場效電晶體的整合方法
本發明有關一種包括具有有著低能帶隙包覆層之通道區的非平面半導體裝置之半導體裝置。
過去幾十年來，積體電路中的特徵定比已成為持續成長的半導體工廠背後之驅動力。越來越小的定比特徵能夠增加半導體晶片的有限面積上之功能單元的密度。例如，縮小的電晶體尺寸能夠在晶片上結合更多數量的記憶體裝置，使得能夠製造具有更多容量的產品。然而，對持續增加的容量之努力並非沒有問題。最佳化各個裝置的性能之必要性變得日益重要。
諸如中央處理單元裝置等未來電路裝置將追求整合在單晶粒或晶片中具有高性能之裝置及低電容、低功率之裝置兩者。目前，三維非平面金屬氧化物半導體場效電晶體(MOSFET)通常利用單一高度的鰭狀物。單一高度鰭狀物有限制設計的傾向並且需要有所犧牲。
ILD0‧‧‧最初中介介電層
100‧‧‧結構
110‧‧‧基板
120‧‧‧緩衝層
124‧‧‧閘極介電
125‧‧‧表面
125‧‧‧假閘極
130‧‧‧鰭狀物
135A‧‧‧犧牲層
135B‧‧‧犧牲層
136A‧‧‧主動層
136B‧‧‧主動層
140‧‧‧介電材料
145‧‧‧閘極電極區
150‧‧‧間隔物
160A‧‧‧源極
160B‧‧‧汲極
165‧‧‧介電材料
180‧‧‧閘極電極
190‧‧‧閘極介電層
200‧‧‧互連體
202‧‧‧第一基板
204‧‧‧第二基板
206‧‧‧球柵陣列
208‧‧‧金屬互連體
210‧‧‧通孔
212‧‧‧矽導通孔
214‧‧‧崁入式裝置
300‧‧‧計算裝置
302‧‧‧積體電路晶粒
304‧‧‧中央處理單元
306‧‧‧晶粒上記憶體
308‧‧‧通訊晶片
310‧‧‧揮發性記憶體
312‧‧‧非揮發性記憶體
314‧‧‧圖形處理單元
316‧‧‧數位信號處理器
320‧‧‧晶片組
322‧‧‧天線
324‧‧‧觸碰式螢幕顯示器
326‧‧‧觸碰式螢幕顯示控制器
328‧‧‧電池
330‧‧‧羅盤
332‧‧‧動作感應器
334‧‧‧揚聲器
336‧‧‧相機
338‧‧‧使用者輸入裝置
340‧‧‧大量儲存體裝置
342‧‧‧密碼處理器
344‧‧‧全球定位系統裝置
1360A‧‧‧活性材料層
1360B‧‧‧活性材料層
1500‧‧‧間隔物
1600A‧‧‧深源極
1600B‧‧‧深汲極
1800‧‧‧閘極電極
1900‧‧‧閘極介電
圖1顯示基板的一部分之頂側透視圖，該基板的一部分即，例如，晶圓上之積體電路晶粒或晶片的一部分且其具有形成在基板的表面上之三維電路裝置的鰭狀物。
圖2顯示在形成及圖案化鰭狀物的通道區上之犧牲或假閘極之後的圖1之結構。
圖3A顯示在形成淺源極及汲極之後的沿著線3-3’之圖2的結構之實施例。
圖3B顯示在形成深源極及汲極之後的沿著線3-3’之圖2的結構之另一實施例。
圖4顯示在移除犧牲或假閘極堆疊之後的圖3B之結構。
圖5為圖4之沿著線5-5’的橫剖面圖。
圖6顯示在移除犧牲材料的層之後的圖4之結構。
圖7顯示在移除犧牲材料的層之後的圖5之結構。
圖8顯示在將介電材料引進藉由移除犧牲材料的層所產生之開口(容積)中之後的圖6之結構。
圖9顯示在將介電材料引進藉由移除犧牲材料的層所產生之開口(容積)中之後的圖7之結構。
圖10顯示在移除介電材料的一部分以露出活性材料之層的一部分之後的圖8之結構。
圖11A顯示在移除介電材料的一部分以露出閘極電極或通道區中之活性材料的第一層之後的圖9之結構。
圖11B顯示在移除介電材料的一部分以露出閘極電極或通道區中之活性材料的第一層或第二層之後的圖9之結構。
圖12A顯示在於相對於其他之活性材料的一層上選擇性引進閘極堆疊之後的圖11A之結構。
圖12B顯示在將閘極堆疊引進在活性材料之各層上之後的圖11A之結構。
圖13顯示基板上之兩個三維裝置的橫剖面圖，各個裝置具有不同通道高度。
圖14顯示圖13之從兩裝置的每一個已移除閘極電極及閘極介電之結構的俯視透視圖。
圖15顯示圖13的結構之俯視透視圖。
圖16顯示沿著直立橫剖之圖15的結構以及顯示具有不同源極及汲極深度之兩裝置。
圖17顯示各個具有不同通道高度及各個具有類似源極及汲極深度之兩個三維裝置的另一實施例之橫剖面側視圖。
圖18為實施一或更多個實施例之互連體。
圖19顯示計算裝置之實施例。
【發明內容與實施方式】
此處所說明之實施例係相關於具有目標或預定的通道高度之非平面半導體裝置(例如，三維裝置)以及在基板上製造目標或預定的通道高度之非平面半導體裝置的方 法，其中，此種通道高度可以是基板上的裝置之多鰭狀物高度的其中之一。在一此種實施例中，非平面裝置的閘極堆疊包圍鰭狀物的通道區(諸如三閘極或鰭式場效電晶體裝置)。此方法能夠結合在晶片或晶粒上具有不同鰭狀物高度之三維裝置，諸如需要具有低電容、較低功率裝置的高電流之高性能裝置。
圖1-12B說明形成具有量身訂製或選定的鰭狀物或通道高度之非平面多閘極半導體裝置或者將非平面多閘極半導體裝置之鰭狀物或通道高度從最初高度修改至不同於最初高度之目標高度的方法或處理。亦說明形成具有量身訂製之接面區(源極及汲極)深度的非平面多閘極裝置之方法。在一實施例中，裝置為三維金屬氧化物半導體場效電晶體(MOSFET)，及為隔離裝置或者為複數個套疊式裝置中之一裝置。如所知一般，有關典型的積體電路，在單一基板上可製造N通道電晶體及P通道電晶體二者，以形成互補金屬氧化物半導體(CMOS)積體電路。而且，可製造額外互連以便將此種裝置整合到積體電路內。
在製造諸如三閘極電晶體及FinFET等非平面電晶體時，可使用非平面半導體本體來形成能夠具有相對小閘極長度(例如，小於約30nm)的全空乏之電晶體。這些半導體本體大致上為鰭狀，並且因此大致上被稱作電晶體之“鰭狀物”。例如，在三閘極電晶體中，電晶體鰭狀物具有形成在塊狀半導體基板或絕緣體上矽晶基板上之頂表面及兩相反側壁。可將閘極介電形成在半導體本體的頂或較高 表面及側壁上，及可將閘極電極形成在半導體本體的頂或較高表面上之閘極介電之上並且鄰接半導體本體的側壁上之閘極介電。因為閘極介電及閘極電極鄰接半導體本體的三個表面，所以形成三個分開的通道及閘極。因為有形成三個分開通道，所以當開通電晶體時半導體本體可以全空乏。關於FinFET電晶體，閘極材料及電極接觸半導體本體的側壁，使得能夠形成兩分開通道。
圖1顯示例如為晶圓上之積體電路晶粒或晶片的一部分之矽或絕緣體上矽晶(SOI)基板的一部分之頂側透視圖。尤其是，圖1顯示包括矽或SOI的基板110之結構100。覆蓋的基板110為選用的緩衝層120。在一實施例中，緩衝層為在一實施例中藉由生長技術所引進的在基板110上之矽鍺緩衝。代表性地，緩衝層120具有幾百奈米(nm)等級之代表性厚度。
在圖1所示之實施例中，配置在基板110及選用緩衝層120之表面(表面125)上的是電晶體裝置的一部分，諸如N型電晶體裝置或P型電晶體裝置。在此實施例中，N型或P型電晶體裝置所共同的是配置在緩衝層120的表面(表面125)上之本體或鰭狀物130。在一實施例中，在此時，鰭狀物130係由活性材料及犧牲材料的交替層所形成。適當的活性材料為諸如矽之半導體材料。適當的犧牲材料為具有類似於主動層的材料之格柵結構的格柵結構之材料，或者為將不會干擾(例如，繃緊)活性材料的格柵之材料，或者被沉積到使得其將不會干擾(例如， 繃緊)活性材料的格柵之厚度。適當的犧牲材料亦為相對於活性材料而可被選擇性移除之材料。將與矽的活性材料一起使用之犧牲材料的一例子為矽鍺材料。圖1顯示基板110的表面125上(選用緩衝層120上)之犧牲層135A(基層)；犧牲層135A上之矽的主動層136A(第一層)；主動層136A上之犧牲層135B(第二層)；以及犧牲層135B上之主動層136B(第三層)。在一實施例中，犧牲材料及活性材料之交替層135A-136B係根據用於形成三維積體電路裝置之習知處理技術來形成。典型上，層135A-136B係磊晶生長在基板上，而之後被形成為鰭狀物130(例如，藉由遮罩及蝕刻處理)。有關矽的活性材料及矽鍺的犧牲材料，各個矽主動層(主動層136A及136B)的代表性厚度係在30奈米(nm)至50nm的範圍中，及各個矽鍺犧牲層(犧牲層135A及135B)係在5nm至10nm的範圍中。應明白層的厚度可依據電路需求而有所改變。
在一實施例中，鰭狀物130具有大於高度尺寸H的長度尺寸L。代表性長度範圍係在10奈米(nm)至1毫米(mm)的等級，及代表性高度範圍係在5nm至200nm的等級。鰭狀物130亦具有代表性為等級4-10nm之寬度W。如圖示，鰭狀物130為從基板110的表面125延伸或在其上(或者選用地從緩衝層120延伸或在其上)之三維本體。如圖1所示之三維本體為矩形本體，但是應明白在處理此種本體時，運用可用的工具可能無法達成真正地矩 形，且因此可能導致其他形狀。代表性形狀包括但並不侷限於梯形(例如，底邊大於頂邊)及拱形。
圖2顯示在於鰭狀物130上形成犧牲或假閘極堆疊之後的圖1之結構的頂側透視圖。在一實施例中，閘極堆疊包括例如二氧化矽或者具有大於二氧化矽的介電常數之介電材料(高k介電材料)的閘極介電層。在一實施例中，配置在閘極介電層上的是例如藉由例如化學氣相沉積法所沉積之多晶矽的犧牲或假閘極125。在一實施例中，為了形成閘極堆疊，諸如藉由覆蓋沉積而後覆蓋沉積犧牲或假閘極材料之方式而將閘極介電材料形成在圖1的結構上。將遮罩材料引進結構之上並且將其圖案化以保護指定通道區之上的閘極堆疊材料。然後使用蝕刻處理以移除不想要的區域中之閘極堆疊材料，及圖案化指定通道區之上的閘極堆疊。閘極堆疊可包括在其相反側上之間隔物介電層。用於間隔物150之代表性材料為諸如氮化矽(SiN)或氮碳化矽(SiCN)等低k材料。圖2顯示鄰接閘極堆疊的側壁及在鰭狀物130上之間隔物150。用以形成間隔物150之一技術即在結構上沉積膜、保護在想要區域中的膜、而後蝕刻以將膜圖案化成想要的間隔物尺寸。
圖3A及3B顯示沿著線3-3’之圖2的結構之兩不同實施例，其圖解在鰭狀物130中形成接面區(源極及汲極)。源極及汲極係形成在閘極堆疊的相反側(閘極介電124上之犧牲閘極電極125)上之鰭狀物130中。源極160A及汲極160B係藉由移除鰭狀物材料的部分及磊晶引 進源極及汲極材料所形成。用於源極160A及汲極160B之代表性材料包括但並不侷限於矽、矽鍺、或第III-V族或第IV-V族化合物半導體材料。圖3A顯示從指定用於源極160A的區域移除主動層136B以及從指定用於汲極160B的區域移除主動層136B。在此實施例中，源極160A及汲極160B被形成到先前主動層136B的深度。在此實施例中，當移除材料以形成接面時犧牲層135B被使用作為蝕刻停止，以及將源極160A及汲極160B的每一個形成在犧牲層135B的表面上。圖3B顯示在指定接面區中移除主動層136B、主動層136A及犧牲層135B。在此實施例中，在移除用於源極及汲極的材料時，使用犧牲層135A作為蝕刻停止。在一實施例中，源極160A及汲極160B被形成到組合的先前層之深度。圖3A之特徵在於其係具有淺源極及汲極的裝置結構，及圖3B之特徵在於其係具有深源極及汲極的裝置結構。
圖4-12B說明依據其特徵在於深源極及汲極之圖3B的裝置結構來形成實施例裝置。應明白替代地，可依據圖3A的裝置結構來形成裝置。
圖4顯示在移除犧牲或假閘極堆疊之後的圖3B之結構。在一實施例中，在移除犧牲或假閘極堆疊之前，將介電材料沉積在結構上，作為最初中介介電層(ILD0)。在一實施例中，介電材料140為被引進作為覆蓋之二氧化矽或低k介電材料，而後被拋光以露出犧牲或假閘極125。然後藉由例如蝕刻處理移除犧牲或假閘極125。圖5顯示 亦在移除犧牲或假閘極堆疊之後的沿著線5-5’之圖4的結構。參考圖4及圖5，結構100顯示設置在源極160A與汲極160B之間的具有高度H之鰭狀物或通道。鰭狀物包括交替堆疊的配置中之主動層及至少一犧牲層。圖4顯示基板110上(選用緩衝層120上)之犧牲層135A；犧牲層135A上之主動層136A；主動層136A上之犧牲層135B；以及犧牲層135B上之主動層136B。
如上述，根據該實施例，在形成源極160A及汲極160B的每一個之前，使用犧牲層135A作為用以移除鰭狀物材料之蝕刻停止。如此，源極160A及汲極160B被形成在犧牲層135A上，及在所示的實施例中延伸到約相同於或大於通道的高度H之高度。在淺源極及汲極實施例中(見圖3A)，在形成源極及汲極的每一個之前，使用犧牲層135B作為用以移除鰭狀物材料之蝕刻停止。
圖6及圖7分別顯示在選擇性移除基板上的犧牲層135A及135B之後的圖4及圖5的結構。相對於矽的主動層136A及136B，藉由蝕刻處理以選擇性移除矽鍺材料的犧牲層135A及135B。用以相對於矽選擇性移除矽鍺之蝕刻化學的一例子即為檸檬酸/氫氟酸/氮酸化學。在一實施例中，移除源極160A及汲極160B下方的犧牲層。在一實施例中，主動層136A-136B與源極160A及汲極160B係由介電材料140所支撐，且因此在移除犧牲層135A-135B之後維持完整未受損。
圖8及圖9分別顯示在將介電材料引進由移除犧牲層 135A-135B所產生之開口或容積中之後的圖6及圖7之結構。圖8及圖9顯示由移除犧牲層135A-135B所產生之開口或容積中之諸如二氧化矽或氮化矽等介電材料165。圖8及圖9顯示隔離裝置的主動層136A及136B之介電材料165。在一實施例中，介電材料165亦形成在源極160A及汲極160B下面。如此，在一實施例中，介電材料165完全包圍鰭狀物130的主動層136A及主動層136B。
圖10顯示在藉由蝕刻處理相對於主動層136B的材料選擇性移除介電材料165的一部分之後的圖8之結構。圖11A顯示在移除介電材料165的一部分以露出主動層136B之後的圖9之結構(介電材料165的凹處以露出在閘極電極區或通道區145中之少於鰭狀物130的所有主動層)。圖11A顯示從閘極電極區145移除介電材料165直到一露出區域中之主動層136B的深度。圖11B顯示在選擇性移除額外量的介電材料165以亦露出主動層136A之後的圖9之結構。
圖12A及圖12B分別顯示在將閘極電極區(閘極電極區145)中的閘極堆疊引進到露出的主動層之高度之後的圖11A及圖11B之結構。閘極堆疊被引進(例如，沉積)在包括閘極介電及閘極電極之結構上。在實施例中，閘極電極堆疊的閘極電極180係由金屬閘極所組成，及閘極介電層190係由具有大於二氧化矽的介電常數之介電常數的材料所組成(高K材料)。例如，在一實施例中，閘極介電層190係由諸如但並不侷限於氧化鉿、氮氧化鉿、 鉿矽酸鹽、氧化鑭、氧化鋯、鋯矽酸鹽、氧化鉭、鋇鍶鈦酸鹽、鋇鈦酸鹽、鍶鈦酸鹽、氧化釔、氧化鋁、氧化鉛鈧鉭、鉛鋅鈮酸鹽、或其組合等材料所組成。在一實施例中，閘極電極180係由諸如但並不侷限於金屬氮化物、金屬碳化物、金屬矽化物、金屬鋁化物、鉿、鋯、鈦、鉭、鋁、釕、鈀、鉑、鈷、鎳、或導電金屬氧化物等金屬層所組成。
如圖12A及12B所示，裝置之通道或鰭狀物的主動部位具有有著圍繞鰭狀物的閘極堆疊(包括閘極電極180或閘極介電層190)之高度。閘極堆疊在其上之主動層的部位表示鰭狀物的通道區。在圖12A中，通道區的高度被圖解作表示主動層136B的高度之h1，為相對於基板110的表面之鰭狀物的最終層。閘極堆疊係從主動層136B及介電材料165的界面中之點形成。在一實施例中，閘極堆疊係形成在介電材料165的較高層。閘極堆疊係形成在主動層136B的相反側表面及主動層136B的較高表面上。在圖12B中，鰭狀物或通道區的主動部位之高度被圖解作h1+h2。如此，圖12B中之主動鰭狀物或通道區的高度尺寸係大於圖12A中之主動鰭狀物或通道區。在圖12B中，閘極堆疊係從主動層136A及介電材料165的界面中之點所形成。圖12B中之閘極堆疊係形成在主動層136A及主動層136B的相反側表面上以及在主動層136B的較高表面上(鰭狀物的最終層)。在圖12A中閘極堆疊係選擇性在主動層136B上(選擇性相對於主動層136A)，以 及在圖12B中係在主動層136B及主動層136A二者上。在圖12A及圖12B之各實施例中，閘極堆疊係形成在主動層(圖12A)或層(圖12B)的相反側壁表面上及在最終主動層的較高表面上(如所示)。在另一實施例中，閘極堆疊只能形成在側壁表面上而不能在最終主動層的較高表面上。
圖13-15顯示圖12A之結構的放大圖，以顯示基板上之兩裝置的存在。裝置A為圖12A所示之裝置(主動鰭狀物高度h1)。裝置B為類似於圖12B所示之裝置的第二個三維或非平面多閘極裝置，及顯示具有活性材料層1360A及1360B之鰭狀物、閘極介電1900及閘極電極1800(主動鰭狀物或通道高度h1+h2)。圖14顯示已移除各個裝置之閘極介電及閘極電極的裝置A及裝置B之俯視透視圖。圖15顯示閘極介電及閘極電極在適當位置中之同一俯視透視圖。應明白所圖解的裝置將被介電材料(例如，ILD0)覆蓋。並不為了此討論目的而圖解此種介電材料，以免混淆結構上的裝置。
參考圖13-15，與裝置A在同一基板上之裝置B具有大於裝置A的主動鰭狀物或通道高度之主動鰭狀物或通道高度。如此，根據此處所說明之處理流程，針對整合在同一結構上之不同主動鰭狀物高度(不同主動通道尺寸(例如，不同的容量))及選用地不同的源極及汲極深度之裝置來圖解一方法。裝置A具有代表性地比裝置B更短的通道尺寸。可以相同處理流程形成裝置A及裝置B。代表 性地，為了形成具有較大的主動通道尺寸之裝置B，在移除或凹進介電材料165以露出裝置A中的主動層136B及裝置B中的主動層1360B之後，如參考圖11A所說明一般，在蝕刻期間可保護裝置A以移除或凹進介電材料165以露出裝置B中的主動層1360A。
代表性地，裝置A可被用於需要較低電容及所期望之較少漏電流之應用中。一例子即為用於圖形應用的裝置。裝置B代表性地可被用於其中期望高電流之高性能應用。在圖解中，裝置A具有約為裝置B的主動鰭狀物高度之尺寸一半的主動鰭狀物高度。應明白，藉由修改形成鰭狀物之交替的主動及惰性層之位置及/或厚度，可將主動鰭狀物高度修改到任何想要的高度，包括該高度的一半、該高度的四分之三、該高度的四分之一等等。
在圖13-15中，三維電晶體裝置結構被圖解成具有不同通道高度。代表性地，具有通道高度h1之三維電晶體裝置結構(圖13之裝置A)可利用參考圖3A所說明之淺源極/汲極組態。在另一實施例中，具有通道高度h1之三維電晶體裝置結構可利用參考圖3B所說明之深源極/汲極組態。在一實施例中，具有通道高度h1+h2之三維電晶體裝置結構可利用參考圖3A所說明之淺源極/汲極組態。在另一實施例中，具有通道高度h1+h2之三維電晶體裝置結構(圖13之裝置B)可利用參考圖3B所說明之深源極/汲極組態。可個別或與另一實施例或其他裝置(包括其他三維多閘極裝置)組合而將裝置的任意施例形成在結構 上。
圖16顯示沿著線16-16’之圖15的結構之橫剖面圖。在此實施例中，除了具有主動鰭狀物高度h1之外，裝置A具有淺源極160A及汲極160B(被形成到主動層136B與主動層136A之間的介電材料165之深度的源極及汲極(見圖13))。因為在以介電材料165取代鰭狀物130的犧牲材料之前(見圖3A)形成裝置A的源極及汲極，並且因為在鰭狀物中形成用於源極及汲極之區域的處理中使用犧牲材料135B作為蝕刻停止，所以裝置A具有形成在主動層136B中之源極及汲極以排除在主動層136B與主動層136A之間的介電材料165。裝置A亦包括在間隔物150之間及在閘極介電190上的閘極電極180。在此實施例中，裝置B具有深源極1600A及深汲極1600B(被形成到主動層1360A下面之介電材料165的深度之源極及汲極(見圖13))。裝置B亦包括在間隔物1500之間及在閘極介電1900上的閘極電極1800。
圖17顯示包括具有不同通道高度之多閘極電晶體裝置的結構之另一實施例的橫剖面圖。在此實施例中，裝置A及裝置B的每一個具有深源極及汲極(被形成到主動層136A下面的介電材料165之深度的源極及汲極(見圖13))。
如此，根據此處所說明之處理流程，針對整合在同一結構上之不同主動鰭狀物高度(不同主動通道尺寸(例如，不同容量))及選用地不同源極及汲極深度的裝置來 圖解方法。裝置A具有代表性比裝置B短的通道尺寸。代表性地，裝置A可被用於需要較低電容及所期望之較少漏電流之應用中。一例子即為用於圖形應用的裝置。裝置B代表性地可被用於其中期望高電流之高性能應用。在圖解中，裝置A具有約為裝置B的主動鰭狀物高度之尺寸一半的主動鰭狀物高度。應明白，藉由修改形成鰭狀物之交替的主動及惰性層之位置及/或厚度，可將主動鰭狀物高度修改到任何想要的高度，包括該高度的一半、該高度的四分之三、該高度的四分之一等等。
上述處理的其他優點為(一或多)通道部位的隔離。如圖14-15的最佳圖示，取代具有植入物或摻雜物區在源極160A或源極1600A及汲極160B或汲極1600B的每一個下面來作為隔離技術，裝置可包括介電材料165在源極及汲極下面及通道下方以電隔離該裝置。應注意的是，可在淺源極/汲極(見圖14中之裝置A)及深源極/汲極(見圖4中之裝置B)組態之各者中實施隔離。
圖18圖解包括一或更多個實施例之互連體。互連體200為用於橋接第一基板202到第二基板204之中間基板。第一基板202可以是例如積體電路晶粒。第二基板204可以是例如記憶體模組、電腦母板、或另一積體電路晶粒。通常，互連體200的目的係用於延伸連接到更寬的間距或用於重新路由連接到不同連接。例如，互連體200可耦合積體電路晶粒到可隨後耦合到第二基板204之球柵陣列(BGA)206。在一些實施例中，第一及第二基板 202/204係裝附至互連體200的相反側。在其他實施例中，第一及第二基板202/204係裝附至互連體200的同一側。在其他實施例中，三或更多個基板係藉由互連體200互連。
互連體200係由環氧樹脂、玻璃纖維強化環氧樹脂、陶瓷材料、或諸如聚醯亞胺等聚合物材料來形成。在其他實施中，互連體係由包括上述用於半導體基板中的相同材料之交替的堅硬或撓性材料所形成，諸如矽、鍺、及其他第III-V族及第IV族材料等。
互連體包括金屬互連體208及通孔210，包括但並不侷限於矽導通孔(TSV)212。互連體200可另包括崁入式裝置214，崁入式裝置包括惰性及主動裝置二者。此種裝置包括但並不侷限於電容器、解偶電容器、電阻器、電導體、熔絲、二極體、變壓器、感應器、及靜電放電(ESD)裝置。亦可將諸如射頻(RF)裝置、功率放大器、電力管理裝置、天線、陣列、感應器、及MEMS裝置等更複雜的裝置形成在互連體200上。
根據實施例，可在製造互連體200時使用此處所揭示之設備或處理。
圖19圖解根據一實施例之計算裝置300。計算裝置300可包括一些組件。在一實施例中，這些組件係裝附至一或更多個母板。在另一實施例中，這些組件被製造至除了母板以外的單一單晶片系統(SoC)晶粒上。計算裝置300中的組件包括但並不侷限於積體電路晶粒302及至少 一通訊晶片308。在一些實施例中，通訊晶片308被製造作為積體電路晶粒302的部分。積體電路晶粒302可包括CPU 304及晶粒上記憶體306(通常被使用作為快取記憶體)，它們可藉由諸如崁入式DRAM(eDRAM(崁入式動態隨機存取記憶體))或自旋轉移力矩記憶體(STTM或STTM-RAM(自旋轉移力矩隨機存取記憶體))等技術來提供。
計算裝置300可包括可以或不用實體上及電耦合到母板或者製造在SoC晶粒內之其他組件。這些其他組件包括但並不侷限於揮發性記憶體310(例如，DRAM)、非揮發性記憶體312(例如，ROM或快閃記憶體)、圖形處理單元314(GPU)、數位信號處理器316、密碼處理器342(執行硬體內的加密演算法之專門處理器)、晶片組320、天線322、顯示器或觸碰式螢幕顯示器324、觸碰式螢幕控制器326、電池328或其他電源、功率放大器(未圖示)、全球定位系統(GPS)裝置344、羅盤330、運動協同處理器或感應器332(其可包括加速儀、迴轉儀、及羅盤)、揚聲器334、相機336、使用者輸入裝置338(諸如鍵盤、滑鼠、觸控筆、及觸碰板等)、及大量儲存體裝置340(諸如硬碟機、光碟(CD)、數位多用途光碟(DVD)、諸如此類等)。
通訊晶片308能夠無線通訊以轉移資料至及自計算裝置300。”無線”一詞及其衍生字可被用於說明電路、裝置、系統、方法、技術、通訊頻道等等，它們可經由使用 已調變電磁輻射穿過非固態介質來通訊資料。此一詞未暗示相關裝置未包含任何線路，雖然在一些實施例中其可不包含線路。通訊晶片308可實施一些無線標準或協定的任意者，包括但並不侷限於Wi-Fi(IEEE 802.11家族)、WiMAX(IEEE 802.16家族)、IEEE 802.20、長期演進技術(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其衍生物，以及被指定作3G、4G、5G及以後之任何其他無線協定。計算裝置300可包括複數個通訊晶片308。例如，第一通訊晶片308專屬於較短範圍無線通訊，諸如Wi-Fi及藍芽等，而第二通訊晶片308專屬於較長範圍無線通訊，諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他等。
計算裝置300的處理器304包括一或更多個裝置，諸如電晶體或金屬互連等，它們係根據此處所說明的實施例所形成，包括具有為針對特別應用所量身訂製的鰭狀物高度(例如，處理器304上之不同的鰭狀物高度)之三維多閘極電晶體裝置。“處理器”一詞可意指任何裝置或裝置的部位，其處理來自暫存器及/或記憶體的電子資料以將該電子資料轉換成可儲存在暫存器及/或記憶體中之其他電子資料。
通訊晶片308亦可包括一或更多個裝置，諸如電晶體或金屬互連等，它們係根據上文所說明的實施例所形成，包含包括修改或量身訂製的鰭狀物高度之三維電晶體裝 置。
在其他實施例中，框覆在計算裝置300內之另一組件可包含一或更多個裝置，諸如電晶體或金屬互連，它們係根據上文所說明的實施例所形成，包含包括修改或量身訂製的鰭狀物高度之三維電晶體裝置。
在各種實施例中，計算裝置300可以是膝上型電腦、小筆電、筆記型電腦、超輕薄筆電、智慧型電話、平板電腦、個人數位助理(PDA)、迷你行動型個人電腦、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器、或數位視頻記錄器。在其他實施中，計算裝置300可以是處理資料之任何其他電子裝置。
例子
下面例子係有關於實施例。
例子1為一種包括將非平面裝置的鰭狀物形成在基板上之方法，該鰭狀物包括在第一層與第三層之間的第二層，該第二層包括不同於第一層的材料及第三層的材料之材料；以介電材料取代第二層；及將閘極堆疊形成在鰭狀物的通道區上，該閘極堆疊包括介電材料及閘極電極。
在例子2中，形成例子1的鰭狀物包括：將基層形成在材料類似於第二層之基板上以及將第一層形成在基層上。
在例子3中，以例子2的介電材料取代第二層包括： 以介電材料取代第二層及基層二者。
在例子4中，例子1-3的任一個之第二層包括：相對於第一層的材料及第三層的材料可選擇性蝕刻之材料。
在例子5中，例子1-4的任一個之方法另包括：將源極及汲極形成在通道的各別相反側上之裝置的鰭狀物中之接面區中。
在例子6中，第三層包括鰭狀物的最終層，形成例子5的源極及汲極包括移除接面區中的至少第三層以及將接面材料引進接面區內。
在例子7中，在以介電材料取代第二層之後，例子1-6的任一個之方法包括露出閘極電極區中之第一層及第三層的至少其中之一。
在例子8中，第三層包含鰭狀物的最終層，及露出例子7的第一及第三層的至少其中之一包括只露出第三層，及形成閘極堆疊包括將閘極堆疊形成在露出的第三層上。
在例子9中，露出例子7的第一及第三層的至少其中之一包括露出第一層及第三層的每一個，以及形成閘極堆疊包括將閘極堆疊形成在露出的第一層及第三層的每一個上。
在例子10中，形成例子1-9的任一個之閘極堆疊包括相對於第三層，將閘極堆疊選擇性形成在第一層上。
例子11為一種設備，其包括基板上之第一非平面多閘極裝置，該第一非平面多閘極裝置包括配置在基板的表面上之鰭狀物，該鰭狀物包括傳導層在介電層上、配置在 鰭狀物的通道區中之傳導層上的閘極堆疊，該閘極堆疊包括閘極介電材料及閘極電極、以及形成在通道區的相反側上之鰭狀物中的源極及汲極，該源極及汲極係形成排除介電層之傳導層的一部分中；以及基板上之第二非平面多閘極裝置，該第二非平面多閘極裝置包括配置在基板的表面上之鰭狀物，該鰭狀物包括由介電層分開的第一傳導層及第二傳導層、配置在鰭狀物的通道區中之第一傳導層及第二傳導層的每一個上之閘極堆疊，該閘極堆疊包括閘極介電材料及閘極電極、以及形成在通道區的相反側上之鰭狀物中的源極及汲極區，該源極及汲極係形成在鰭狀物的第一傳導層及第二傳導層的每一個中。
在例子12中，例子11之第一多閘極裝置的鰭狀物之傳導層為鰭狀物的最終層，及第一多閘極裝置的閘極堆疊係從傳導層與傳導層的相反側表面上之介電層的界面形成。
在例子13中，例子11或12的任一個之第一多閘極裝置的鰭狀物包括由傳導層的厚度、介電層的厚度、及第三層的厚度所定義之高度尺寸，其中，傳導層係藉由介電層而與第三層分開。
在例子14中，例子11-13的任一個之第一多閘極裝置的鰭狀物及第二多閘極裝置的鰭狀物包括類似材料層。
在例子15中，例子11-14的任一個之第一多閘極裝置的源極及汲極係形成至介電層的深度。
在例子16中，例子11-15的任一個之第二多閘極裝 置的鰭狀物之第二傳導層為鰭狀物的最終層，及第二多閘極裝置的閘極堆疊係形成在第一傳導層、介電層及第二傳導層的第二傳導層之相反側表面上。
在例子17中，例子11-16的任一個之第二多閘極裝置的鰭狀物之介電層為第二介電層，鰭狀物另包括第一介電層，其中，第一傳導層係配置在第一介電層上。
在例子18中，例子16的第二多閘極裝置之源極及汲極係形成至第一介電層的深度。
例子19為一種設備，其包括基板上之第一非平面多閘極裝置，該第一非平面多閘極裝置包括配置在基板的表面上之鰭狀物，該鰭狀物包括由介電層分開的傳導層及第二層、配置在鰭狀物的通道區中之第一傳導層上的閘極堆疊，該閘極堆疊包括閘極介電材料及閘極電極、以及形成在通道區的相反側上之鰭狀物中的源極及汲極，該源極及汲極係形成在鰭狀物的第一傳導層及第二層的每一個中；以及基板上之第二非平面多閘極裝置，該第二非平面多閘極裝置包括配置在基板的表面上之鰭狀物，該鰭狀物包括由介電層分開的第一傳導層及第二傳導層、配置在鰭狀物的通道區中之第一傳導層及第二傳導層的每一個上之閘極堆疊，該閘極堆疊包括閘極介電材料及閘極電極、以及形成在通道區的相反側上之鰭狀物中的源極及汲極，該源極及汲極係形成在鰭狀物的第一傳導層及第二傳導層的每一個中。
在例子20中，例子19的第一多閘極裝置之鰭狀物的 傳導層為鰭狀物的最終層，以及第一多閘極裝置的閘極堆疊係從第二傳導層以及在第二傳導層的相反側表面上及在傳導層的較高表面上之介電層之間的界面形成。
在例子21中，例子19或例子20之第一多閘極裝置的鰭狀物及第二多閘極裝置的鰭狀物包括類似材料層。
在例子22中，例子19-21的任一個之第二多閘極裝置的鰭狀物之第二傳導層為鰭狀物的最終層，及第二多閘極裝置的閘極堆疊係形成在第一傳導層、介電層及第二傳導層的第二傳導層之相反側表面上。
在例子23中，例子19-22的任一個之第二多閘極裝置的鰭狀物之介電層為第二介電層，鰭狀物另包括第一介電層，其中，第一傳導層係配置在第一介電層上。
在例子24中，例子23的第二多閘極裝置之源極及汲極係形成至第一介電層的深度。
上述圖解實施的說明(包括摘要中所說明者)並不係目的在於成為窮舉性的或者將本發明侷限於所揭示的精確形式。儘管為了說明之目的而於此處說明本發明的特定實施及例子，但是精於相關技術領域之人士應明白，在此範疇內可有各種同等修改。
按照上述詳細說明可進行這些修改。下面申請專利範圍所使用的詞語不應被闡釋成將本發明侷限於說明書及申請專利範圍中所揭示的特定實施。而是，本發明的範疇係完全由下面申請專利範圍來決定，該等申請專利範圍係根據所建立的申請專利解釋條例來闡釋。
100‧‧‧結構
110‧‧‧基板
120‧‧‧緩衝層
125‧‧‧表面
130‧‧‧鰭狀物
135A‧‧‧犧牲層
135B‧‧‧犧牲層
136A‧‧‧主動層
136B‧‧‧主動層

Claims (21)

  1. 一種用於製造電晶體的方法，包含：將裝置的非平面傳導通道形成在基板上，該通道包含配置在第一主動層與第二主動層之間的犧牲層；以介電材料取代該犧牲層；將閘極堆疊形成在該通道上，該閘極堆疊包含閘極介電材料及閘極電極；以及在取代該犧牲層之前，將源極和汲極形成在該通道的各別相反側上之該裝置的接面區中，其中，該源極和該汲極的最底面和該閘極堆疊的最底面位於具有與該源極和該汲極和該閘極堆疊的覆蓋區相同的覆蓋區的介電結構上。
  2. 根據申請專利範圍第1項之方法，其中，該犧牲層為第二犧牲層及在形成該通道之前，該方法包含：將第一犧牲層形成在該基板上，及將該第一主動層形成在該第一犧牲層上。
  3. 根據申請專利範圍第2項之方法，其中，以介電材料取代該犧牲層包含以該介電材料取代該第一犧牲層及該第二犧牲層二者。
  4. 根據申請專利範圍第2項之方法，其中，形成該源極和該汲極包含露出在指定接面區中的該第一犧牲層，及將接面材料引進該等接面區內。
  5. 根據申請專利範圍第2項之方法，其中，在以介電材料取代該犧牲層之前，該方法包含露出在閘極電極區 中之該第一主動層及該第二主動層。
  6. 根據申請專利範圍第5項之方法，其中，在露出該第一及第二主動層之後，該方法包含將該介電材料沉積在該閘極電極區中。
  7. 根據申請專利範圍第5項之方法，其中，在形成該閘極堆疊之前，露出該第一主動層及該第二主動層的至少其中之一，及形成該閘極堆疊包含將該閘極堆疊形成在該第一主動層及該第二主動層之該露出的至少其中之一上。
  8. 根據申請專利範圍第1項之方法，其中，該形成該閘極堆疊包含相對於該第二主動層，將該閘極堆疊選擇性形成在該第一主動層上。
  9. 一種用於製造電晶體的方法，包含：將裝置的閘極電極區中之非平面鰭狀物形成在基板上，該鰭狀物包含配置在第一主動層與第二主動層之間的介電材料；將閘極堆疊形成在該第一主動層及該第二主動層的至少其中之一上，該閘極堆疊包含閘極介電材料及閘極電極；以及在形成該鰭狀物之前，將源極和汲極形成在通道的各別相反側上之該裝置的接面區中，其中，該源極和該汲極的最底面和該閘極堆疊的最底面位於具有與該源極和該汲極和該閘極堆疊的覆蓋區相同的覆蓋區的介電結構上。
  10. 根據申請專利範圍第9項之方法，其中，形成該鰭狀物包含形成第一主動層，將犧牲材料形成在該第一主動層上及將第二主動層形成在該犧牲材料上，以及以該介電材料取代該犧牲材料。
  11. 根據申請專利範圍第10項之方法，其中，該犧牲材料包含第二犧牲材料，及形成該鰭狀物包含將該鰭狀物形成在第一犧牲材料上，並且其中，取代該犧牲材料包含取代該第一犧牲材料及該第二犧牲材料。
  12. 根據申請專利範圍第11項之方法，其中，形成接面包含露出在指定接面區中之該第一犧牲層，及將接面材料引進該等接面區內。
  13. 根據申請專利範圍第10項之方法，其中，在以該介電材料取代該犧牲層之前，該方法包含露出在閘極電極區中之該第一主動層及該第二主動層。
  14. 根據申請專利範圍第13項之方法，其中，在露出該第一及第二主動層之後，該方法包含將該介電材料沉積在該閘極電極區中。
  15. 根據申請專利範圍第14項之方法，其中，在形成該閘極堆疊之前，露出該第一主動層及該第二主動層的至少其中之一，及形成該閘極堆疊包含將該閘極堆疊形成在該第一主動層及該第二主動層之該露出的至少其中之一上。
  16. 根據申請專利範圍第9項之方法，其中，該形成該閘極堆疊包含相對於該第二主動層，將該閘極堆疊選擇 性形成在該第一主動層上。
  17. 一種電晶體，包含：基板上之非平面多閘極裝置，其包含通道，該通道包含定義傳導部位及氧化部位的高度尺寸與配置在該傳導部位上的閘極堆疊，該閘極堆疊包含閘極介電材料及閘極電極，其中，該多閘極裝置另包含在該通道之相反側的每一個上之接面區中的源極和汲極，以及其中，該源極和該汲極的最底面和該閘極堆疊的最底面位於具有與該源極和該汲極和該閘極堆疊的覆蓋區相同的覆蓋區的介電結構上。
  18. 根據申請專利範圍第17項之電晶體，其中，該閘極堆疊係排外地配置在該通道的該傳導部位上。
  19. 根據申請專利範圍第17項之電晶體，其中，該傳導部位包含第一傳導部位及第二傳導部位，而該通道的該氧化部位係配置在該通道的該第一傳導部位與該第二傳導部位之間。
  20. 根據申請專利範圍第17項之電晶體，其中，該多閘極裝置為第一多閘極裝置，該電晶體另包含第二多閘極裝置，該第二多閘極裝置包含通道，該通道包含具有高度尺寸大於該第一多閘極裝置的該傳導部位之高度尺寸的傳導部位。
  21. 根據申請專利範圍第17項之電晶體，其中，該接面區下面的區域已氧化。
TW105116127A 2015-06-27 2016-05-24 具有嚴格控制的多鰭狀物高度的鰭式場效電晶體的整合方法 TWI798159B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2015/038193 WO2017003410A1 (en) 2015-06-27 2015-06-27 Integration method for finfet with tightly controlled multiple fin heights
WOPCT/US15/38193 2015-06-27

Publications (2)

Publication Number Publication Date
TW201712761A TW201712761A (en) 2017-04-01
TWI798159B true TWI798159B (zh) 2023-04-11

Family

ID=57608834

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105116127A TWI798159B (zh) 2015-06-27 2016-05-24 具有嚴格控制的多鰭狀物高度的鰭式場效電晶體的整合方法

Country Status (6)

Country Link
US (1) US11335600B2 (zh)
EP (1) EP3314637A4 (zh)
KR (1) KR102418931B1 (zh)
CN (1) CN107683523B (zh)
TW (1) TWI798159B (zh)
WO (1) WO2017003410A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425213B1 (en) * 2015-06-30 2016-08-23 Stmicroelectronics, Inc. Stacked short and long channel FinFETs
WO2018182615A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Vertically stacked transistors in a fin
US10707845B2 (en) * 2018-11-13 2020-07-07 Marvell International Ltd. Ultra-low voltage level shifter
US20230178551A1 (en) * 2021-12-02 2023-06-08 International Business Machines Corporation Integration of horizontal nanosheet device and vertical nano fins

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201344909A (zh) * 2011-12-30 2013-11-01 英特爾股份有限公司 閘極全環繞電晶體的可變閘極寬度
TW201405806A (zh) * 2012-06-29 2014-02-01 英特爾公司 製造用於奈米線裝置之內部間隔件的整合方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7098477B2 (en) * 2004-04-23 2006-08-29 International Business Machines Corporation Structure and method of manufacturing a finFET device having stacked fins
US20080157225A1 (en) * 2006-12-29 2008-07-03 Suman Datta SRAM and logic transistors with variable height multi-gate transistor architecture
US7714377B2 (en) * 2007-04-19 2010-05-11 Qimonda Ag Integrated circuits and methods of manufacturing thereof
US8138543B2 (en) 2009-11-18 2012-03-20 International Business Machines Corporation Hybrid FinFET/planar SOI FETs
US20130020640A1 (en) * 2011-07-18 2013-01-24 Chen John Y Semiconductor device structure insulated from a bulk silicon substrate and method of forming the same
CN102956702A (zh) 2011-08-31 2013-03-06 中国科学院微电子研究所 半导体器件及其制造方法
US8674449B2 (en) * 2011-09-08 2014-03-18 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device and method for manufacturing the same
US20130082329A1 (en) 2011-10-03 2013-04-04 International Business Machines Corporation Multi-gate field-effect transistors with variable fin heights
CN104137264B (zh) 2011-12-20 2018-01-09 英特尔公司 具有隔离的主体部分的半导体器件
KR101821672B1 (ko) 2011-12-23 2018-01-24 인텔 코포레이션 비평면 게이트 올어라운드 장치 및 그의 제조 방법
JP5726770B2 (ja) * 2012-01-12 2015-06-03 株式会社東芝 半導体装置及びその製造方法
JP5580355B2 (ja) * 2012-03-12 2014-08-27 株式会社東芝 半導体装置
US20140091279A1 (en) * 2012-09-28 2014-04-03 Jessica S. Kachian Non-planar semiconductor device having germanium-based active region with release etch-passivation surface
US9000522B2 (en) 2013-01-09 2015-04-07 International Business Machines Corporation FinFET with dielectric isolation by silicon-on-nothing and method of fabrication
US9318367B2 (en) * 2013-02-27 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET structure with different fin heights and method for forming the same
US9716174B2 (en) * 2013-07-18 2017-07-25 Globalfoundries Inc. Electrical isolation of FinFET active region by selective oxidation of sacrificial layer
US20150021709A1 (en) * 2013-07-18 2015-01-22 Globalfoundries Inc. Structures and methods integrating different fin device architectures
US9224865B2 (en) 2013-07-18 2015-12-29 Globalfoundries Inc. FinFET with insulator under channel
US9006077B2 (en) 2013-08-21 2015-04-14 GlobalFoundries, Inc. Gate length independent silicon-on-nothing (SON) scheme for bulk FinFETs
FR3033081B1 (fr) * 2015-02-24 2017-03-31 Commissariat Energie Atomique Procede de modification de l'etat de contrainte d'une structure semi-conductrice a etages de canal de transistor
US9356027B1 (en) * 2015-05-11 2016-05-31 International Business Machines Corporation Dual work function integration for stacked FinFET
US9590107B2 (en) * 2015-06-25 2017-03-07 International Business Machines Corporation III-V gate-all-around field effect transistor using aspect ratio trapping

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201344909A (zh) * 2011-12-30 2013-11-01 英特爾股份有限公司 閘極全環繞電晶體的可變閘極寬度
TW201405806A (zh) * 2012-06-29 2014-02-01 英特爾公司 製造用於奈米線裝置之內部間隔件的整合方法

Also Published As

Publication number Publication date
KR102418931B1 (ko) 2022-07-08
KR20180021173A (ko) 2018-02-28
CN107683523B (zh) 2022-10-14
EP3314637A4 (en) 2019-05-15
TW201712761A (en) 2017-04-01
CN107683523A (zh) 2018-02-09
WO2017003410A1 (en) 2017-01-05
EP3314637A1 (en) 2018-05-02
US20180158737A1 (en) 2018-06-07
US11335600B2 (en) 2022-05-17

Similar Documents

Publication Publication Date Title
TWI761323B (zh) 使用共享共閘極之堆疊電晶體構建的動態邏輯
US12288810B2 (en) Backside contact structures and fabrication for metal on both sides of devices
US12100761B2 (en) Wrap-around source/drain method of making contacts for backside metals
TWI697962B (zh) 具有砷化鎵作為犧牲層的鍺奈米線電晶體
CN108369948B (zh) 用于改进的静电学的非平面igzo器件的制造
US20240332389A1 (en) Plug and recess process for dual metal gate on stacked nanoribbon devices
KR102309367B1 (ko) 비대칭 프로파일을 갖는 핀 구조체들을 형성하는 방법 및 장치
TWI798159B (zh) 具有嚴格控制的多鰭狀物高度的鰭式場效電晶體的整合方法
TWI706514B (zh) 在短通道互補金屬氧化物半導體（ｃｍｏｓ）晶片上的用於低洩漏的應用的長通道金屬氧化物半導體（ｍｏｓ）電晶體
TWI828018B (zh) 多高度半導體裝置及其製造方法
TW201813105A (zh) 用以降低閘極誘發障壁下降／短通道效應同時最小化對驅動電流的影響的有欠疊尖端的鍺電晶體結構
TW201732939A (zh) 用以減少寄生電容的閘極堆疊金屬間的差動功函數