[go: up one dir, main page]

TWI796741B - 形成電晶體及接觸插塞的方法及積體電路結構 - Google Patents

形成電晶體及接觸插塞的方法及積體電路結構 Download PDF

Info

Publication number
TWI796741B
TWI796741B TW110127419A TW110127419A TWI796741B TW I796741 B TWI796741 B TW I796741B TW 110127419 A TW110127419 A TW 110127419A TW 110127419 A TW110127419 A TW 110127419A TW I796741 B TWI796741 B TW I796741B
Authority
TW
Taiwan
Prior art keywords
source
contact plug
drain
layer
region
Prior art date
Application number
TW110127419A
Other languages
English (en)
Other versions
TW202230477A (zh
Inventor
賴盈妤
林志軒
陳璽中
廖志騰
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202230477A publication Critical patent/TW202230477A/zh
Application granted granted Critical
Publication of TWI796741B publication Critical patent/TWI796741B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)

Abstract

一種方法，包括形成電晶體的源極/汲極區域，在源極/汲極區域上方形成第一層間介電質，形成下源極/汲極接觸插塞於源極/汲極區域上方且電耦接至源極/汲極區域。下源極/汲極接觸插塞延伸至第一層間介電質中。方法進一步包括在第一層間介電質及下源極/汲極接觸插塞上方沉積蝕刻止擋層，在蝕刻止擋層上方沉積第二層間介電質，執行蝕刻製程以蝕刻第二層間介電質、蝕刻止擋層及第一層間介電質的上部，以形成開口，下源極/汲極接觸插塞的頂表面及側壁曝露至開口，以及在開口中形成上源極/汲極接觸插塞。

Description

形成電晶體及接觸插塞的方法及積體電路結構
本揭示內容是關於一種形成電晶體及接觸插塞的方法及一種積體電路結構。
在積體電路製造中，使用接觸插塞以用於電耦接至電晶體的源極及汲極區域及閘極。通常將源極/汲極接觸插塞連接至源極/汲極矽化物區域，源極/汲極矽化物區域的形成製程包括形成接觸開口以曝露源極/汲極區域，沉積金屬層，在金屬層上方沉積阻障層，執行退火製程以使金屬層與源極/汲極區域反應，在剩餘的接觸開口中填充金屬，以及執行化學機械研磨(Chemical Mechanical Polish,CMP)製程以移除過量金屬。
在一些實施方式中，一種形成電晶體及接觸插塞的方法，包含以下步驟。形成電晶體的源極/汲極區域。在源極/汲極區域上方形成第一層間介電質。形成下源極/汲極接觸插塞，其在源極/汲極區域上方且電耦接至源極/汲極 區域，其中下源極/汲極接觸插塞延伸至第一層間介電質中。在第一層間介電質及下源極/汲極接觸插塞上方沉積蝕刻止擋層。在蝕刻止擋層上方沉積第二層間介電質。執行蝕刻製程以蝕刻第二層間介電質、蝕刻止擋層及第一層間介電質的上部，以形成開口，下源極/汲極接觸插塞的頂表面及側壁曝露至開口。在開口中形成上接觸插塞。
在一些實施方式中，一種積體電路結構包含閘極堆疊、源極/汲極區域、源極/汲極矽化物區域、第一層間介電質、下源極/汲極接觸插塞、蝕刻止擋層、第二層間介電質，以及上源極/汲極接觸插塞。閘極堆疊在半導體區域上方。源極/汲極區域在閘極堆疊的一側上。源極/汲極矽化物區域在源極/汲極區域上方。第一層間介電質在源極/汲極矽化物區域上方。下源極/汲極接觸插塞在源極/汲極矽化物區域上方且接觸源極/汲極矽化物區域。蝕刻止擋層在第一層間介電質及下源極/汲極接觸插塞上方。第二層間介電質在蝕刻止擋層上方。上源極/汲極接觸插塞穿透第二層間介電質及蝕刻止擋層，且延伸至第一層間介電質的一上部中，其中上源極/汲極接觸插塞的第一側壁接觸下源極/汲極接觸插塞的第二側壁。
在一些實施方式中，一種積體電路結構包含：半導體區域、源極/汲極區域、第一層間介電質、第一源極/汲極接觸插塞、以及第二源極/汲極接觸插塞。源極/汲極區域延伸至半導體區域中。第一層間介電質在源極/汲極區域上方。第一源極/汲極接觸插塞在源極/汲極區域上方且電 耦接至源極/汲極區域，其中第一源極/汲極接觸插塞包含：金屬區域、金屬氮化物層及金屬層，金屬氮化物層，具有圍繞金屬區域的第一部分，金屬層具有圍繞金屬氮化物層的第二部分。第二源極/汲極接觸插塞，包含第一側壁及底緣，第一側壁實體地接觸金屬區域的一第二側壁，以形成一垂直介面，底緣實體地接觸金屬氮化物層及金屬層的頂緣。
8B:參考橫截面
9B:參考橫截面
10:晶圓
10B:參考橫截面
20:製程流程
22:隔離區域
22A:頂表面
22B:底表面
24:半導體帶
24':凸出鰭片
30:虛設閘極堆疊
34:虛設閘電極
36:硬遮罩層
38:閘極隔片
40:凹部
42:磊晶區域
44:空隙
46:接觸蝕刻止擋層
48:層間介電質
52:閘極介電質
54:閘電極
56:替換閘極堆疊
58:硬遮罩
60:接觸開口
62:金屬層
64:金屬氮化物層
66:源極/汲極矽化物區域
68:金屬材料
70:接觸插塞
72:蝕刻止擋層
74:ILD
76:蝕刻遮罩
76BL:底層
76ML:中層
76TL:中層
77:虛線
78:開口
79:區域
80:開口
80A:下部
80B:上部
82:開口
82A:部分
82B:部分
83:蝕刻遮罩
84:虛線
88:接觸插塞
88A:接觸插塞
88AC:中線
89:虛線
90:植入製程
92:黏著層
94:金屬層
96:植入製程
100:FinFET
102:蝕刻止擋層
104:介電層
106:金屬線/通孔
202:製程
204:製程
206:製程
208:製程
210:製程
212:製程
214:製程
216:製程
218:製程
220:製程
222:製程
224:製程
226:製程
228:製程
230:製程
232:製程
234:製程
236:製程
238:製程
H1:高度
H2:高度
H3:高度
T1:厚度
W1:寬度
當結合附圖閱讀時，自以下詳細描述最佳地理解本揭示案的態樣。應注意，根據工業中的標準實務，各個特徵未按比例繪製。事實上，出於討論清晰的目的，可任意增加或減少各個特徵的尺寸。
第1圖至第7圖、第8A圖、第8B圖、第9A圖、第9B圖、第10A圖、第10B圖及第11圖至第20圖是根據一些實施例的形成電晶體及各別接觸插塞的中間階段的透視圖及橫截面圖。
第21圖圖示根據一些實施例的形成電晶體及接觸插塞的製程流程。
以下揭示案提供用於實現本揭示內容不同特徵的許多不同的實施例或實例。為簡化本揭示案，下文描述部件和佈置的特定實例。當然，此等僅為實例，不意欲具有 限制性。舉例而言，在下文的描述中，在第二特徵上方或其上形成第一特徵可包括第一及第二特徵直接相接觸而形成的實施例，亦可包括第一及第二特徵之間形成額外特徵而使得第一及第二特徵並非直接相接觸的實施例。此外，本揭示案可在各個實例中重複元件符號及/或字母。這種重複是出於簡潔和清晰的目的，且本身並未規定所討論的各個實施例及/或設置之間具有關係。
另外，為便於描述，本文可使用諸如「之下」、「下方」、「下部」、「之上」、「上部」及類似者的空間相對性術語，以表述如圖中所示的一元件或特徵與另一或另一些元件或特徵的關係。除圖中所描繪的定向外，空間相對性術語意欲涵蓋使用中或運行中元件的不同定向。設備可按其他方式定向(旋轉90度或其他定向)，因此可同樣地解讀本文中使用的空間相對性描述詞。
提供了接觸插塞及其形成方法，接觸插塞具有與下伏導電特徵接觸的頂觸點及側觸點。根據一些實施例，在第一層間介電質中形成下源極/汲極接觸插塞，第二層間介電質形成於第一層間介電質上方。隨後在第二層間介電質中形成上源極/汲極接觸插塞。在蝕刻用於形成上源極/汲極接觸插塞的接觸開口的層間介電質中，有意地使接觸開口垂直偏離下源極/汲極接觸插塞，且蝕刻第一層間介電質的一部分。蝕刻下源極/汲極接觸插塞的側壁部分(包括擴散阻障層)。因此，除了接觸下源極/汲極接觸插塞的頂表面，上源極/汲極接觸插塞亦接觸下源極/汲極接觸插塞的 側壁。由此提高了上源極/汲極接觸插塞與下源極/汲極接觸插塞之間的黏著力，且降低接觸電阻。應瞭解雖然將鰭片場效電晶體(Fin Field-Effect Transistor,FinFET)用作實例，但諸如平面電晶體、閘極全環繞(Gate-All-Around,GAA)電晶體或類似者的其他類型的電晶體亦可採用本揭示案的實施例。另外，雖然將源極/汲極接觸插塞用作實例，但其他導電特徵(包括而不限於導電線、導電插塞、導電通孔及類似者)亦可使用本揭示案的實施例。本文討論的實施例提供實例以製造或使用本揭示案的標的物，一般熟習此項技術者將容易地理解可在不同實施例的預期範疇內作出修改。在所有圖式和說明性實施例中，同樣的元件符號表示相同的元件。雖然可按本文的特定執行次序來討論方法實施例，但是可按任一邏輯次序來執行其他方法實施例。
第1圖至第7圖、第8A圖、第8B圖、第9A圖、第9B圖、第10A圖、第10B圖及第11圖至第20圖圖示根據本揭示案的一些實施例的形成鰭片場效電晶體(FinFET)及對應的接觸插塞的中間階段的透視圖及橫截面圖。如第21圖中所示，流程圖200亦示意性地反映了對應的製程。
第1圖圖示形成於晶圓10上的初始結構的透視圖。晶圓10包括基板20。基板20可為半導體基板，其可為矽基板、矽鍺基板或由其他半導體材料形成的基板。基板20可摻雜有p型或n型雜質。可形成諸如淺溝槽隔離 (Shallow Trench Isolation,STI)區域22的隔離區域，其自基板20的頂表面延伸至基板20。如第21圖所示，製程流程200將各別製程圖示為製程202。將鄰接STI區域22之間的基板20的多個部分稱為半導體帶24。半導體帶24的頂表面與STI區域22的頂表面可基本上相互齊平。根據本揭示案的一些實施例，半導體帶24為原基板20的部件，因此半導體帶24的材料與基板20的材料相同。根據本揭示案的替代實施例，半導體帶24為替換帶，藉由蝕刻STI區域22之間的基板20的部分以形成凹部，且執行磊晶製程以在凹部中生長另一半導體材料而形成替換帶。因此，半導體帶24由與基板20的半導體材料不同的半導體材料形成。根據一些實施例，半導體帶24由矽鍺、矽碳或III-V族化合物半導體材料形成。
STI區域22可包括氧化物層襯墊半導體帶24(未展示)，其可為藉由熱氧化基板20的表面層而形成的熱氧化物層。氧化物層亦可為使用(例如)原子層沉積(Atomic Layer Deposition,ALD)、高密度電漿化學氣相沉積(High-Density Plasma Chemical Vapor Deposition,HDPCVD)、化學氣相沉積(Chemical Vapor Deposition,CVD)或類似者而形成的沉積氧化矽層。STI區域22亦可包括氧化物層上方的介電材料，其中可使用流動化學氣相沉積(Flowable Chemical Vapor Deposition,FCVD)、旋轉塗佈或類似者來形成介電材料。
參考第2圖，使STI區域22凹陷，從而半導體帶24的頂部凸出高於STI區域22的剩餘部分的頂表面22A以形成凸出鰭片24’。如第21圖所示，製程流程200將各別製程圖示為製程204。可使用乾蝕刻製程執行蝕刻，例如將NF3及NH3用作蝕刻氣體。根據本揭示案的替代實施例，使用濕蝕刻製程執行STI區域22的凹陷。舉例而言，蝕刻化學物質可包括稀HF溶液。
在上文圖示的實施例中，可藉由任何合適的方法圖案化半導體帶。舉例而言，可使用一或多個微影製程(包括雙重圖案或多重圖案製程)來圖案化鰭片。大體而言，雙重圖案或多重圖案製程結合微影製程及自對準製程，使得所產生的圖案具有(舉例而言)與使用單一直接微影製程得到的圖案相比更小的間距。舉例而言，在一實施例中，在基板上方形成犧牲層，且使用微影製程來圖案化犧牲層。使用自對準製程在經圖案化的犧牲層旁形成隔片。隨後移除犧牲層，隨後可使用剩餘的隔片或心軸來圖案化鰭片。
參看第3圖，形成虛設閘極堆疊30在(凸出)鰭片24’的頂表面及側壁上延伸。如第21圖所示，製程流程200將各別製程圖示為製程206。虛設閘極堆疊30可包括凸出鰭片24’的側壁中的虛設閘極介電質(未展示)及各別虛設閘極介電質上方的虛設閘電極34。虛設閘極介電質可包含氧化矽。舉例而言，可使用多晶矽形成虛設閘電極34，亦可使用其他材料。虛設閘極堆疊30中之每一者亦可包括對應的虛設閘電極34上方的一(或複數個)硬遮 罩層36。硬遮罩層36可由氮化矽、氧化矽、氮氧化矽或其多層形成。虛設閘極堆疊30可跨過單一或複數個凸出鰭片24’及/或STI區域22上方。虛設閘極堆疊30亦具有垂直於凸出鰭片24’的縱向方向的縱向方向。
下一步，在虛設閘極堆疊30的側壁上形成閘極隔片38。如第21圖所示，製程流程200亦將各別製程圖示為製程206。根據本揭示案的一些實施例，閘極隔片38由諸如氮化矽、碳氮化矽或類似者的介電材料形成，且可具有單層結構或包括複數個介電層的多層結構。
隨後執行蝕刻製程以蝕刻凸出鰭片24’的未被虛設閘極堆疊30及閘極隔片38覆蓋的部分，得到第4圖所示的結構。如第21圖所示，製程流程200將各別製程圖示為製程208。凹陷可為各向異性的，由此虛設閘極堆疊30及閘極隔片38正下方的鰭片24’的部分得到保護且不被蝕刻。根據一些實施例，凹陷的半導體帶24的頂表面可低於STI區域22的頂表面22A。蝕刻凸出鰭片24’及半導體帶24留下的空間稱為凹部40。凹部40位於虛設閘極堆疊30的相對側上。
下一步，如第5圖所示，藉由在凹部40中選擇性生長(經由磊晶)半導體材料而形成磊晶區域(源極/汲極區域)42。如第21圖所示，製程流程200將各別製程圖示為製程210。根據所得的FinFET是p型FinFET還是n型FinFET，可藉由磊晶的進行來原位摻雜p型或n型雜質。舉例而言，當所得的FinFET為p型FinFET時， 可生長矽鍺硼(SiGeB)、矽硼(SiB)或類似者。相反，當所得的FinFET為n型FinFET時，可生長矽磷(SiP)、矽碳磷(SiCP)或類似者。根據本揭示案的替代實施例，磊晶區域42包含III-V族化合物半導體，例如GaAs、InP、GaN、InGaAs、InAlAs、GaSb、AlSb、AlAs、AlP、GaP、其組合或其多層。在用磊晶區域42填充凹部40之後，磊晶區域42的進一步磊晶生長使磊晶區域42水平擴展，且可形成小面。磊晶區域42的進一步生長亦可使鄰接的磊晶區域42相互合併。可產生空隙(氣隙)44。根據本揭示案的一些實施例，當磊晶區域42的頂表面仍為波狀的，或當合併磊晶區域42的頂表面已變為平面的時，磊晶區域42的形成可結束，如第6圖所示，藉由在磊晶區域42上進一步生長來實現使合併磊晶區域42的頂表面變為平面的。
在磊晶製程之後，可對磊晶區域42進一步植入p型或n型雜質，以形成源極及汲極區域，亦可用元件符號42表示源極及汲極區域。根據本揭示案的替代實施例，當在磊晶期間對磊晶區域42原位摻雜p型或n型雜質時，跳過植入製程。
第7圖圖示在形成接觸蝕刻止擋層(Contact Etch Stop Layer,CESL)46及層間介電質(Inter-Layer Dielectric,ILD)48之後的結構的透視圖。如第21圖所示，製程流程200將各別製程圖示為製程212。CESL 46可由氧化矽、氮化矽、碳氮化矽或類 似者形成，可使用CVD、ALD或類似者形成CESL 46。ILD 48可包括使用(例如)FCVD、旋轉塗佈、CVD或另一沉積製程形成的介電材料。ILD 48可由含氧介電材料形成，含氧介電材料可為氧化矽基介電材料，例如氧化矽(例如將四乙基正矽酸鹽(Tetra Ethyl Ortho Silicate,TEOS)用作製程氣體而形成)、磷矽酸鹽玻璃(Phospho-Silicate Glass,PSG)、硼矽酸鹽玻璃(Boro-Silicate Glass,BSG)、硼摻雜磷矽酸鹽玻璃(Boron-Doped Phospho-Silicate Glass,BPSG)或類似者。可執行諸如化學機械研磨(CMP)製程或機械輪磨製程來使ILD 48、虛設閘極堆疊30及閘極隔片38的頂表面相互齊平。
下一步，用替換閘極堆疊56替換包括硬遮罩層36、虛設閘電極34及虛設閘極介電質的虛設閘極堆疊30，替換閘極堆疊56包括第8A圖及第8B圖所示的金屬閘電極54及閘極介電質52。以虛線在第8B圖中標示出STI區域22的頂表面22A及底表面22B的位置。如第21圖所示，製程流程200將各別製程圖示為製程214。當形成替換閘極堆疊56時，首先在一或複數個蝕刻製程中移除硬遮罩層36、虛設閘電極34(如第7圖所示)及虛設閘極介電質，得到閘極隔片38之間待形成的溝槽/開口。將凸出半導體鰭片24’的頂表面及側壁曝露於所得的溝槽。
下一步，如各別圖示透視圖及橫截面圖的第8A圖及第8B圖所示，形成替換閘極介電質52，其延伸至閘極 隔片38之間的溝槽中。第8B圖圖示第8A圖中的參考橫截面8B-8B。根據本揭示案的一些實施例，閘極介電質52中之每一者包括作為其下部的介面層(Interfacial Layer,IL)，其接觸對應的凸出鰭片24’的所曝露表面。IL可包括氧化物層，例如氧化矽層，經由熱氧化凸出鰭片24’、化學氧化製程或沉積製程形成氧化層。閘極介電質52亦包括形成於IL上方的高k介電層。高k介電層可包括高k介電材料，例如氧化鉿、氧化鑭、氧化鋁、氧化鋯、氮化矽或類似者。高k介電材料的介電常數(k值)高於3.9，可高於約7.0。高k介電層形成為共形層，且在凸出鰭片24’的側壁及閘極隔片38的側壁上延伸。根據本揭示案的一些實施例，使用ALD或CVD形成高k介電層。
進一步參考第8A圖及第8B圖，在閘極介電質52上方形成閘電極54。閘電極54包括堆疊導電層。未單獨展示堆疊導電層，但堆疊導電層可相互有區別。可使用諸如ALD或CVD的沉積方法執行堆疊導電層的沉積。堆疊導電層可包括擴散阻障層(有時亦稱為膠合層)及擴散阻障層上方的一(或多個)功函數層。擴散阻障層可由氮化鈦(TiN)形成，氮化鈦可(或不可)摻雜矽。功函數層確定閘極的功函數，包括至少一層或由不同材料形成的複數個層。根據各別的FinFET是n型FinFET還是p型FinFET，選擇功函數層的材料。舉例而言，當FinFET為n型FinFET，功函數層可包括TaN層及TaN層上方的鈦鋁(TiAl)層。當FinFET為p型FinFET，功函數 層可包括TaN層及TaN層上方的TiN層。在沉積功函數層之後，可形成膠合層，其可為另一TiN層。膠合層可完全填充或不完全填充移除虛設閘極堆疊後留下的溝槽。
將所沉積的閘極介電層及導電層形成為延伸至溝槽中的共形層，且可包括ILD 48上方的一些部分。下一步，如果膠合層不完全填充溝槽，則沉積金屬材料以填充剩餘的溝槽。金屬材料可由(例如)鎢或鈷形成。隨後，執行諸如CMP製程或機械輪磨製程的平面化製程，從而移除ILD 48上方的閘極介電層、堆疊導電層及金屬材料的部分。結果，形成閘電極54及閘極介電質52。將閘電極54及閘極介電質52統稱為替換閘極堆疊56。替換閘極堆疊56、閘極隔片38、CESL 46及ILD 48的頂表面在此時可為基本上共面的。
第8A圖及第8B圖圖示根據一些實施例的形成(自對準的)硬遮罩58。如第21圖所示，製程流程200將各別製程圖示為製程216。形成硬遮罩58可包括：執行蝕刻製程以使閘極堆疊56凹陷，從而在閘極隔片38之間形成凹部；用介電材料填充凹部；及隨後執行諸如CMP製程或機械輪磨製程的平面化製程以移除介電材料的過量部分。硬遮罩58可由氮化矽、氮氧化矽、碳氮氧化矽或類似者形成。
第9A圖及第9B圖各別地圖示形成源極/汲極接觸開口60中的透視圖及橫截面圖。如第21圖所示，製程流程200將各別製程圖示為製程218。第9B圖圖示第9A 圖中的參考橫截面9B-9B。形成接觸開口60包括蝕刻ILD48以曝露CESL 46的底層部分，及隨後蝕刻CESL 46的曝露部分以露出磊晶區域42。根據本揭示案的一些實施例，如第9A圖所示，閘極隔片38與最近的接觸開口60相隔ILD 48及CESL 46的一些部分。
參考第10A圖及第10B圖，形成矽化物區域66及下源極/汲極接觸插塞70。第10B圖圖示第10A圖中的參考橫截面10B-10B。根據一些實施例，(例如)使用物理氣相沉積(Physical Vapor Deposition,PVD)或類似的方法沉積金屬層62(在第10B圖中例如鈦層或鈷層)。金屬層62為共形層，且延伸至磊晶區域42的頂表面及ILD 48的側壁上。將金屬氮化物層(例如氮化鈦層)64沉積為覆蓋層。如第10A圖及第10B圖所示，隨後執行退火製程以形成源極/汲極矽化物區域66。如第21圖所示，製程流程200將各別製程圖示為製程220。下一步，在接觸開口的剩餘部分中填充金屬材料68，其可包含鈷、鎢或類似者。隨後執行諸如CMP製程或機械輪磨製程的平面化製程，以移除金屬層62、金屬氮化物層64及金屬材料68的過量部分，留下接觸插塞70。如第21圖所示，製程流程200亦將各別製程圖示為製程220。由此形成FinFET 100。
參考第11圖，沉積蝕刻止擋層72及ILD 74。如第21圖所示，製程流程200將各別製程圖示為製程222。蝕刻止擋層72由諸如SiN、SiCN、SiC、AlO、AlN、 SiOCN或類似者或其複合層的介電材料形成。形成方法可包括PECVD、ALD、CVD或類似者。
在蝕刻止擋層72上方沉積ILD 74。ILD 74的材料及形成方法可各別地選自用於形成ILD 48的相同的候選材料及形成方法。舉例而言，ILD 74可包括氧化矽、PSG、BSG、BPSG或類似者(其中包括矽)。根據一些實施例，使用PECVD、FCVD、旋轉塗佈或類似者形成ILD 74。根據替代實施例，ILD 74可由低k介電材料形成。
隨後形成蝕刻遮罩76，其可為三層。蝕刻遮罩76可包括底層(有時亦稱為下層)76BL、底層76BL上方的中層76ML及中層76ML上方的頂層(有時亦稱為上層)76TL。根據一些實施例，底層76BL及頂層76TL由光阻形成，底層76BL已交聯。中層76ML可由無機材料形成，無機材料可為氮化物(例如氮化矽)、氮氧化物(例如氮氧化矽)、氧化物(例如氧化矽)或類似者。中層76ML相對於頂層76TL及底層76BL具有高蝕刻選擇性，因此頂層76TL可用作用於圖案化中層76ML的蝕刻遮罩，中層76ML可用作用於圖案化底層76BL的蝕刻遮罩。圖案化頂層76TL以形成開口78，使用開口78界定ILD 74中接觸開口的圖案。可(例如)使用包括H2及N2的製程氣體執行清除浮渣製程。製程氣體的壓力可在約40mTorr與約120mTorr的範圍中。電源功率的頻率可為約60MHz。
下一步，將圖案化的頂層76TL用作蝕刻遮罩而蝕刻中層76ML，從而開口78延伸至中層76ML中。可(例如)使用包括CHF3、N2及CF4的製程氣體執行蝕刻製程。製程氣體的壓力可在約20mTorr與約60mTorr的範圍中。電源功率的頻率可包括60MHz及27MHz。在蝕刻貫穿中層76ML之後，進一步圖案化底層76BL，在此期間將中層76ML用作蝕刻遮罩。在圖案化底層76BL期間，消耗頂層76TL。在圖案化底層76BL期間，可部分地或完全消耗中層76ML。可(例如)使用包括N2、H2、羰基硫化物(COS)及O2的製程氣體執行蝕刻製程。製程氣體的壓力可在約5mTorr與約25mTorr的範圍中。電源功率的頻率可包括60MHz及27MHz。在圖案化底層76BL中，開口78向下延伸，露出ILD 74。第12圖展示所得的結構。
第13圖圖示蝕刻ILD 74以形成源極/汲極接觸開口80。如第21圖所示，製程流程200將各別製程圖示為製程224。根據一些實施例，蝕刻製程包括主蝕刻製程，之後進行過量蝕刻製程。可(例如)使用包括CF4的製程氣體執行主蝕刻製程。製程氣體的壓力可在約5mTorr與約45mTorr的範圍中。電源功率的頻率可包括2MHz及27MHz。主蝕刻可使開口80在ILD 74的上部中延伸(例如)約10nm與約20nm之間範圍中的深度。主蝕刻製程具有較高的蝕刻選擇性ER74/ER76BL，其中ER74為ILD 74的蝕刻速率，ER76BL為底層76BL的 消耗速率。
可(例如)使用包括C4F6、O2及Ar的製程氣體執行過量蝕刻製程。製程氣體的壓力可在約5mTorr與約45mTorr的範圍中。電源功率的頻率可包括2MHz、27MHz及60MHz。過量蝕刻可使開口80在ILD 74的下部中延伸(例如)約10nm與約30nm之間範圍中的蝕刻深度。過量蝕刻與主蝕刻相比具有較低的蝕刻選擇性ER74/ER76BL。在過量蝕刻製程期間，可(例如)將O2用作製程氣體而執行光阻後拉製程，O2具有在約20mTorr與約60mTorr之間的範圍中的壓力。後拉製程為各向同性的，從而開口80得到放大。這可導致區域79中的ILD 74的頂角部分得到移除，且角部為圓的，以便在後續的製程中更容易地填充導電材料。
在曝露蝕刻止擋層72之後，可執行濕清洗製程。亦可使用諸如N2及H2的製程氣體而執行處理。製程氣體的壓力可在約40mTorr與約80mTorr的範圍中。電源功率的頻率可包括約60MHz。下一步，可執行使用N2(亦稱為N2充氣製程)的沖洗製程，以移除蝕刻製程中的濕氣。
進一步參考第13圖，對蝕刻止擋層72進行蝕刻。如第21圖所示，製程流程200亦將各別製程圖示為製程224。亦可將諸如CHF3的製程氣體用作製程氣體而執行蝕刻，同時可添加諸如N2及/或Ar的載體氣體。製程氣體的壓力可在約70mTorr與約170mTorr的範圍中。 電源功率的頻率可包括2MHz及60MHz。使用N2前沖洗製程自對應的製程腔室移除水分，由此可能因含氟及水的製程氣體而損壞的接觸插塞70在此蝕刻製程中不受損壞。
第14圖圖示用於蝕刻ILD 48、金屬層62及金屬氮化物層64的蝕刻製程。如第21圖所示，製程流程200將各別製程圖示為製程226。如第13圖所示，開口80具有在接觸插塞70正上方的第一部分及垂直偏離接觸插塞70的第二部分。亦可使用諸如CHF3及H2O的製程氣體而執行蝕刻，同時可添加諸如N2及/或Ar的載體氣體。製程氣體的壓力可在約20mTorr與約120mTorr的範圍中。電源功率的頻率可包括約60MHz。在蝕刻製程中，由於蝕刻ILD 48，開口80延伸至ILD 48中，由此曝露下接觸插塞70的側壁。接觸插塞70中的金屬與含氟製程氣體反應以形成金屬氟化物，且藉由H2O移除金屬氟化物。另外，亦藉由製程氣體蝕刻金屬氮化物層64。因此，如第14圖所示，將金屬區域68的側壁曝露至開口80，金屬區域可由鈷或其他材料形成。藉由蝕刻製程的進行，亦垂直地且側向地蝕刻金屬區域68，金屬區域68的頂表面降低，金屬區域68的側壁側向凹陷，金屬區域68的角部為圓的。第14圖展示所得的結構。所得的開口80包括ILD 48中的下部80A及蝕刻止擋層72及ILD 74中的上部80B。在第14圖所示的製程之後，例如經由使用O2的灰化製程移除底層76BL。
根據替代實施例，代替使開口80偏離至下接觸插塞70的一側，開口80寬於下接觸插塞70，由此開口80延伸至接觸插塞70的相對側上的ILD 48中，且接觸金屬區域68的相對側壁上。第14圖使用虛線77展示對應開口80的側壁及底部。
參考第15圖，進一步蝕刻ILD 74及蝕刻止擋層72以形成開口82。如第21圖所示，製程流程200將各別製程圖示為製程228。可形成且圖案化蝕刻遮罩83，其可包括光阻(或可為三層)。根據ILD 74、蝕刻止擋層72、ILD 48及CESL 46的材料選擇用於蝕刻ILD 74及蝕刻止擋層72的蝕刻氣體。根據一些實施例，開口82包括部分82A及部分82B，部分82A延伸至各別的下伏閘電極54，部分82B延伸至各別的下伏下源極/汲極接觸插塞70。
根據一些實施例，形成開口82包括複數個蝕刻製程，蝕刻製程包括(例如)第一蝕刻製程以形成部分82A，及第二蝕刻製程以形成部分82B。另外，根據所選擇的蝕刻氣體，部分82B可在ILD 48的頂表面上停止，或可延伸至ILD 48中。因此，亦可蝕刻ILD 48、金屬層62及金屬氮化物層64。用虛線84指示開口82的各別部分的對應側壁及底部。類似於形成開口部分82A，可使用額外的蝕刻遮罩執行開口82的此部分的形成。隨後移除蝕刻遮罩83。第16圖展示所得的結構。
在後續製程中，可(例如)將H2用作製程氣體而 執行預處理，製程氣體在開口80及82中的ILD 74的表面處形成Si-H鍵，在金屬材料68的表面處形成金屬-H鍵(例如Co-H鍵)。根據一些實施例，H2的壓力在5Torr與約40Torr之間的範圍中。如第17圖所示，隨後用導電材料填充開口80及82，形成上源極/汲極接觸插塞80及接觸插塞88。如第21圖所示，製程流程200將各別製程圖示為製程230。形成製程包括沉積所要的導電材料/層。根據一些實施例，接觸插塞80及88由均質導電材料形成，整個導電材料具有同一組成，可由氮化鈦、鎢、鈷或類似者形成。在其中填充鎢的例示性實施例中，製程氣體可包括WF6及H2，其反應以形成單質鎢及HF氣體。反應溫度可在約250℃與約450℃的範圍中。製程氣體的壓力可在約5Torr與約20Torr之間的範圍中。根據替代實施例，接觸插塞80及88中之每一者具有複合結構，其包括(例如)阻障層及阻障層上方的金屬材料。阻障層可由氮化鈦、鈦、氮化鉭、鉭或類似者形成，金屬材料可由鎢、鈷、銅或類似者形成。接觸插塞88電性及物理地互連閘電極54及對應的下源極/汲極接觸插塞70。
另外，由於有意地(非由於重疊偏離)使接觸插塞86偏離各別的下源極/汲極接觸插塞70，故閘極接觸插塞88A(硬遮罩58中接觸插塞88的部分)的中線88AC可垂直對準閘極54及閘極堆疊56的中線54C。第17圖亦展示接觸插塞86可延伸至虛線77的位置，接觸插塞88可延伸至虛線84的位置。
隨後執行植入製程90。如第21圖所示，製程流程200將各別製程圖示為製程232。在植入製程90期間，植入摻雜劑以使ILD 74緻密，且ILD 74可試圖擴展，從而接觸插塞86及88受擠壓，其側向尺寸得以減小。根據一些實施例，摻雜劑包含Ge、Xe、Ar、Si或其組合。在植入製程中，可將所植入的摻雜劑植入至ILD 74的上部(例如上半部)中，不植入至ILD 74的下部(例如下半部)中。接觸插塞86及88足夠緻密，摻雜劑基本上在接觸插塞86及88外，植入摻雜劑限於接觸插塞86及88的淺頂表面部分。另外，接觸插塞86及88中的植入深度遠遠小於ILD 48中的植入深度，例如植入深度比小於約1：5。
第18圖圖示沉積犧牲黏著層92及犧牲金屬層94。如第21圖所示，製程流程200將各別製程圖示為製程234。根據一些實施例，黏著層92包含Ti、TiN、Ta、TaN或類似者，可沉積為共形層。金屬層94可包含鎢、鈷或類似者。隨後執行平面化製程以移除金屬層94及黏著層92，且平面化接觸插塞86及88的頂表面。如第21圖中所示，在流程圖200中以製程236圖示個別製程。雖然移除金屬層94及黏著層92，但形成此等層有助於減少在平面化製程期間接觸插塞86及88受到的壓力，且接觸插塞86/88與ILD 74之間的剝層作用得以減小。
參考第19圖，可執行第二植入製程96。如第21圖所示，製程流程200將各別製程圖示為製程238。在植 入製程96中，可植入諸如Ge、Xe、Ar、Si或其組合的摻雜劑。在第二植入製程中，類似於第一植入製程，可將所植入的摻雜劑主要植入至ILD 74的上部(例如上半部)中。
第19圖標出了一些例示性尺寸。應瞭解，此等尺寸為實例，可改變為不同的值。高度H1為自上源極/汲極接觸插塞86的頂表面至下源極/汲極接觸插塞70的頂表面，可在約200nm與約500nm之間的範圍中。寬度W1為在蝕刻止擋層72的底表面處量測的上源極/汲極接觸插塞86的寬度，可在約10nm與約20nm之間的範圍中。高度H2為ILD 48的凹陷深度，可在約0.5nm與約10nm之間的範圍中。高度H3為金屬層62的凹陷深度，可在約0.5nm與約10nm之間的範圍中。應瞭解雖然將高度H2圖示為等於高度H3，但高度H2亦可大於或小於高度H3。因此，對應的接觸插塞86的底表面亦可在虛線89標出的水平面處。另外，根據一些實施例，ILD 48的厚度H2與厚度T1的比可在約0.1與約0.5之間(或約0.25與約0.5之間)的範圍中。寬度W1為在蝕刻止擋層72的頂表面處量測的上源極/汲極接觸插塞86的寬度，可在約10nm與約20nm之間的範圍中。寬度W2為蝕刻止擋層72下方的上源極/汲極接觸插塞86的部分的寬度，可在約3nm與約10nm之間的範圍中。
第20圖圖示形成蝕刻止擋層102、介電層104(亦稱為金屬間介電質(Inter-Metal Dielectric, IMD))及金屬線/通孔106。蝕刻止擋層102可由SiON、氧化鋁、氮化鋁或類似者或其複合層形成。根據本揭示案的一些實施例，介電層104可由低k介電材料形成，低k介電材料具有小於約3.0的介電常數(k值)。舉例而言，介電層104可由Black Diamond(Applied Materials的註冊商標)、含碳的低k介電材料、氫倍半矽氧烷(Hydrogen SilsesQuioxane,HSQ)、甲基倍半矽氧烷(MethylSilsesQuioxane,MSQ)或類似者形成，或包含Black Diamond(Applied Materials的註冊商標)、含碳的低k介電材料、氫倍半矽氧烷(HSQ)、甲基倍半矽氧烷(MSQ)或類似者。根據本揭示案的一些實施例，形成介電層104包括沉積含成孔劑的介電材料，及隨後執行硬化製程以驅除成孔劑，由此剩餘的介電層104為多孔的。
在介電層104中形成金屬線/通孔106。形成製程可包括鑲嵌製程，例如第17圖所示的單一鑲嵌製程。形成製程可包括蝕刻介電層104及蝕刻止擋層102以形成溝槽，將導電材料填充至溝槽中，以及執行CMP製程以移除過量的導電材料。金屬線/通孔106中之每一者可包括擴散阻障層及擴散阻障層上方的金屬材料。擴散阻障層可由氮化鈦、氮化鉭、鈦、鉭或類似者形成，或包含氮化鈦、氮化鉭、鈦、鉭或類似者。金屬材料可包括銅或銅合金。
本揭示案的實施例具有一些有利的特徵。藉由形成延伸至下伏ILD中的上源極/汲極接觸插塞及接觸下源極/ 汲極接觸插塞的側壁及頂表面，在不使上源極/汲極接觸插塞斷裂的情況下提高對下源極/汲極接觸插塞的黏著。
根據本揭示案的一些實施例，方法包含：形成電晶體的源極/汲極區域；在源極/汲極區域上方形成第一層間介電質；形成下源極/汲極接觸插塞，其在源極/汲極區域上方且電耦接至源極/汲極區域，其中下源極/汲極接觸插塞延伸至第一層間介電質中；在第一層間介電質及下源極/汲極接觸插塞上方沉積蝕刻止擋層；在蝕刻止擋層上方沉積第二層間介電質；執行蝕刻製程以蝕刻第二層間介電質、蝕刻止擋層及第一層間介電質的上部，以形成開口，下源極/汲極接觸插塞的頂表面及側壁曝露至開口；及在開口中形成上接觸插塞。在實施例中，下源極/汲極接觸插塞包含擴散阻障層及擴散阻障層上方的金屬材料，其中在蝕刻製程期間，蝕刻擴散阻障層的一部分以曝露金屬材料的垂直側壁。在實施例中，使用包含含氟及碳氣體的製程氣體來蝕刻蝕刻止擋層及第一層間介電質的上部。在實施例中，亦使用包含含氟及碳氣體及H2O的製程氣體來蝕刻擴散阻障層。在實施例中，方法進一步包括在形成上接觸插塞之後，執行植入製程以植入第二層間介電質。在實施例中，使用包含Ge、Xe、Ar、Si或其組合的摻雜劑來執行植入製程。在實施例中，第一層間介電質具有一厚度，開口在第一層間介電質中延伸一深度，其中深度與厚度的比在約0.1與約0.5之間的範圍中。在實施例中，使用同一蝕刻遮罩蝕刻第二層間介電質及第一層間介電質的上部。在實 施例中，方法進一步包含：形成閘極堆疊，其中閘極堆疊與源極/汲極區域相互鄰接；及形成閘極接觸插塞，其中閘極接觸插塞與閘極堆疊的垂直中線對準，上接觸插塞接觸下源極/汲極接觸插塞的側壁。
根據本揭示案的一些實施例，積體電路結構包含：半導體區域上方的閘極堆疊；閘極堆疊一側上的源極/汲極區域；源極/汲極區域上方的源極/汲極矽化物區域；源極/汲極矽化物區域上方的第一層間介電質；下源極/汲極接觸插塞，其在源極/汲極矽化物區域上方且接觸源極/汲極矽化物區域；第一層間介電質及下源極/汲極接觸插塞上方的蝕刻止擋層；蝕刻止擋層上方的第二層間介電質；及上源極/汲極接觸插塞，其穿透第二層間介電質及蝕刻止擋層，且延伸至第一層間介電質的上部中，其中上源極/汲極接觸插塞的第一側壁接觸下源極/汲極接觸插塞的第二側壁。在實施例中，下源極/汲極接觸插塞包含擴散阻障層及擴散阻障層上方的金屬材料，其中上源極/汲極接觸插塞的第一側壁接觸金屬材料的第二側壁。在實施例中，擴散阻障層包含氮化鈦，金屬材料包含選自鎢、鈷及其組合的材料。在實施例中，積體電路結構進一步包含在閘極堆疊上方且接觸閘極堆疊的閘極接觸插塞，其中閘極接觸插塞與閘極堆疊的中線垂直對準。在實施例中，上接觸插塞的第三側壁接觸下源極/汲極接觸插塞的第四側壁，其中第二側壁及第四側壁為下源極/汲極接觸插塞的相對側壁。在實施例中，第一層間介電質具有一厚度，上接觸插塞在第一層間介電 質中延伸一深度，其中深度與厚度的比在約0.1與約0.5的範圍中。在實施例中，積體電路結構在第二層間介電質的上半部中進一步包含鍺。
根據本揭示案的一些實施例，積體電路結構包含：半導體區域；源極/汲極區域，其延伸至半導體區域中；第一層間介電質，其在源極/汲極區域上方；第一源極/汲極接觸插塞，其在源極/汲極區域上方且電耦接至源極/汲極區域，其中第一源極/汲極接觸插塞包含金屬區域；金屬氮化物層，其第一部分圍繞金屬區域；及金屬層，其第二部分圍繞金屬氮化物層；及第二源極/汲極接觸插塞，其包含第一側壁，第一側壁實體地接觸金屬區域的第二側壁以形成垂直介面；及底緣，其實體地接觸金屬氮化物層及金屬層的頂緣。在實施例中，第二源極/汲極接觸插塞進一步接觸第一源極/汲極接觸插塞的頂表面。在實施例中，第二源極/汲極接觸插塞在第一層間介電質中延伸一深度，其中第一層間介電質的深度與厚度的比在約0.1與約0.5的範圍中。在實施例中，積體電路結構進一步包含第一層間介電質上方的蝕刻止擋層及蝕刻止擋層上方的第二層間介電質，其中第二源極/汲極接觸插塞進一步延伸至蝕刻止擋層及第二層間介電質中。
上文概述若干實施例的特徵，使得熟習此項技術者可較佳地理解本揭示案的態樣。熟習此項技術者應理解他們可容易地以本揭示案為基礎來設計或修改其他製程或結構，以達到相同的目的及/或獲得本文所介紹的實施例的相 同優點。熟習此項技術者亦應認識到此等等效構造不脫離本揭示案的精神及範疇，並且他們可在不脫離本揭示案之精神及範疇的情況下作出各種改變、替換及更改。
10:晶圓
20:製程流程
22A:頂表面
22B:底表面
24':凸出鰭片
38:閘極隔片
42:磊晶區域
46:接觸蝕刻止擋層
48:層間介電質
52:閘極介電質
54:閘電極
56:替換閘極堆疊
58:硬遮罩
62:金屬層
64:金屬氮化物層
66:源極/汲極矽化物區域
68:金屬材料
70:接觸插塞
72:蝕刻止擋層
74:ILD
77:虛線
84:虛線
86:接觸插塞
100:FinFET
102:蝕刻止擋層
104:介電層
106:金屬線/通孔

Claims (10)

  1. 一種形成電晶體及接觸插塞的方法，包含：形成一電晶體的一源極/汲極區域；在該源極/汲極區域上方形成一第一層間介電質；形成一下源極/汲極接觸插塞，其在該源極/汲極區域上方且電耦接至該源極/汲極區域，其中該下源極/汲極接觸插塞延伸至該第一層間介電質中；在該第一層間介電質及該下源極/汲極接觸插塞上方沉積一蝕刻止擋層；在該蝕刻止擋層上方沉積一第二層間介電質；執行一蝕刻製程以蝕刻該第二層間介電質、該蝕刻止擋層及該第一層間介電質的一上部，以形成一開口，該下源極/汲極接觸插塞的一頂表面及一側壁曝露至該開口；及在該開口中形成一上接觸插塞。
  2. 如請求項1所述之方法，其中該下源極/汲極接觸插塞包含：一擴散阻障層；及一金屬材料於該擴散阻障層上，其中在該蝕刻製程期間，蝕刻該擴散阻障層的一部分以曝露該金屬材料的一垂直側壁。
  3. 如請求項2所述之方法，其中使用包含一含氟及碳氣體的製程氣體來蝕刻該蝕刻止擋層及該第一層間 介電質的該上部。
  4. 如請求項1所述之方法，進一步包含在形成該上接觸插塞之後，執行一植入製程以植入該第二層間介電質。
  5. 如請求項1所述之方法，進一步包含：形成一閘極堆疊，其中該閘極堆疊與該源極/汲極區域相互鄰接；及形成一閘極接觸插塞，其中該閘極接觸插塞與該閘極堆疊的一垂直中線對準，該上接觸插塞接觸該下源極/汲極接觸插塞的該側壁。
  6. 一種積體電路結構，包含：一閘極堆疊，在一半導體區域上方；一源極/汲極區域，在該閘極堆疊的一側上；一源極/汲極矽化物區域，在該源極/汲極區域上方；一第一層間介電質，在該源極/汲極矽化物區域上方；一下源極/汲極接觸插塞，在該源極/汲極矽化物區域上方且接觸該源極/汲極矽化物區域；一蝕刻止擋層，在該第一層間介電質及該下源極/汲極接觸插塞上方；一第二層間介電質，在該蝕刻止擋層上方；及一上源極/汲極接觸插塞，穿透該第二層間介電質及該蝕 刻止擋層，且延伸至該第一層間介電質的一上部中，其中該上源極/汲極接觸插塞的一第一側壁接觸該下源極/汲極接觸插塞的一第二側壁。
  7. 如請求項6所述之積體電路結構，其中該下源極/汲極接觸插塞包含：一擴散阻障層；及一金屬材料於該擴散阻障層上，其中該上源極/汲極接觸插塞的該第一側壁接觸該金屬材料的該第二側壁。
  8. 一種積體電路結構，包含：一半導體區域；一源極/汲極區域，延伸至該半導體區域中；一第一層間介電質，在該源極/汲極區域上方；一第一源極/汲極接觸插塞，在該源極/汲極區域上方且電耦接至該源極/汲極區域，其中該第一源極/汲極接觸插塞包含：一金屬區域；一金屬氮化物層，具有圍繞該金屬區域的一第一部分；及一金屬層，具有圍繞該金屬氮化物層的一第二部分；及一第二源極/汲極接觸插塞，包含：一第一側壁，實體地接觸該金屬區域的一第二側壁， 以形成一垂直介面；及一底緣，實體地接觸該金屬氮化物層及該金屬層的頂緣。
  9. 如請求項8所述之積體電路結構，其中該第二源極/汲極接觸插塞進一步接觸該第一源極/汲極接觸插塞的一頂表面。
  10. 如請求項8所述之積體電路結構，進一步包含：一蝕刻止擋層，在該第一層間介電質上方；及一第二層間介電質，在該蝕刻止擋層上方，其中該第二源極/汲極接觸插塞進一步延伸至該蝕刻止擋層及該第二層間介電質中。
TW110127419A 2021-01-22 2021-07-26 形成電晶體及接觸插塞的方法及積體電路結構 TWI796741B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163140277P 2021-01-22 2021-01-22
US63/140,277 2021-01-22
US17/332,495 2021-05-27
US17/332,495 US11837603B2 (en) 2021-01-22 2021-05-27 Extended side contacts for transistors and methods forming same

Publications (2)

Publication Number Publication Date
TW202230477A TW202230477A (zh) 2022-08-01
TWI796741B true TWI796741B (zh) 2023-03-21

Family

ID=81473586

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110127419A TWI796741B (zh) 2021-01-22 2021-07-26 形成電晶體及接觸插塞的方法及積體電路結構

Country Status (3)

Country Link
US (3) US11837603B2 (zh)
CN (1) CN114496918A (zh)
TW (1) TWI796741B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102612592B1 (ko) * 2018-10-15 2023-12-12 삼성전자주식회사 반도체 소자
KR102830283B1 (ko) * 2021-03-29 2025-07-03 삼성전자주식회사 반도체 장치
US20230268223A1 (en) * 2022-02-24 2023-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture
KR20230152254A (ko) * 2022-04-27 2023-11-03 삼성전자주식회사 반도체 장치
US20240147703A1 (en) * 2022-11-01 2024-05-02 Nanya Technology Corporation Semiconductor device with assistance features and method for fabricating the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9960256B2 (en) * 2014-05-20 2018-05-01 Globalfoundries Inc. Merged gate and source/drain contacts in a semiconductor device
TW201816859A (zh) * 2016-07-29 2018-05-01 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
CN110416210A (zh) * 2018-04-26 2019-11-05 三星电子株式会社 半导体装置
CN110620110A (zh) * 2018-06-20 2019-12-27 三星电子株式会社 包括鳍型场效应晶体管的半导体器件
US10665692B2 (en) * 2018-10-24 2020-05-26 International Business Machines Corporation Non-self aligned gate contacts formed over the active region of a transistor
TW202040749A (zh) * 2019-04-17 2020-11-01 台灣積體電路製造股份有限公司 半導體裝置的製造方法
US10833160B1 (en) * 2019-04-17 2020-11-10 Globalfoundries Inc. Field-effect transistors with self-aligned and non-self-aligned contact openings

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060082309A (ko) * 2005-01-12 2006-07-18 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
KR101626954B1 (ko) * 2010-03-29 2016-06-03 삼성전자주식회사 반도체 장치의 캐패시터 제조 방법 및 이에 따라 제조된 반도체 장치의 캐패시터
CN102939649B (zh) * 2010-06-14 2015-07-22 瑞萨电子株式会社 半导体器件及其制造方法
US10269621B2 (en) * 2017-04-18 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs and methods forming same
KR102376508B1 (ko) * 2017-11-16 2022-03-18 삼성전자주식회사 집적회로 장치 및 그 제조 방법
US10643892B2 (en) * 2018-05-31 2020-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Metal loss prevention using implantation
US11227830B2 (en) * 2018-10-31 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive features having varying resistance
KR102808645B1 (ko) * 2019-08-23 2025-05-16 삼성전자주식회사 반도체 소자

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9960256B2 (en) * 2014-05-20 2018-05-01 Globalfoundries Inc. Merged gate and source/drain contacts in a semiconductor device
TW201816859A (zh) * 2016-07-29 2018-05-01 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
CN110416210A (zh) * 2018-04-26 2019-11-05 三星电子株式会社 半导体装置
CN110620110A (zh) * 2018-06-20 2019-12-27 三星电子株式会社 包括鳍型场效应晶体管的半导体器件
US10665692B2 (en) * 2018-10-24 2020-05-26 International Business Machines Corporation Non-self aligned gate contacts formed over the active region of a transistor
TW202040749A (zh) * 2019-04-17 2020-11-01 台灣積體電路製造股份有限公司 半導體裝置的製造方法
US10833160B1 (en) * 2019-04-17 2020-11-10 Globalfoundries Inc. Field-effect transistors with self-aligned and non-self-aligned contact openings

Also Published As

Publication number Publication date
TW202230477A (zh) 2022-08-01
US20220238522A1 (en) 2022-07-28
US12433018B2 (en) 2025-09-30
US20230378182A1 (en) 2023-11-23
CN114496918A (zh) 2022-05-13
US11837603B2 (en) 2023-12-05
US20250338614A1 (en) 2025-10-30

Similar Documents

Publication Publication Date Title
US11862708B2 (en) Contact plugs and methods forming same
TWI623058B (zh) 具有複數個接觸插塞的裝置及其製造方法
CN108807160B (zh) 半导体器件及其形成方法
US10686075B2 (en) Self-aligned gate hard mask and method forming same
TWI796741B (zh) 形成電晶體及接觸插塞的方法及積體電路結構
US10510867B2 (en) FinFETs and methods of forming the same
TW202013490A (zh) 半導體裝置及其形成方法
TW202217974A (zh) 半導體裝置及其形成方法
CN114520189A (zh) 制造半导体器件的方法
TW202209569A (zh) 半導體結構及其形成的方法
US20250331276A1 (en) Isolation layers for reducing leakages between contacts
US12464751B2 (en) Contact plugs and methods forming same
TWI785775B (zh) 一種半導體元件及其製造方法
TWI811781B (zh) 半導體裝置的形成方法
TWI813252B (zh) 半導體結構及其製造方法
US20250359291A1 (en) Contact plugs with reduced r/c and the methods of forming the same
TW202527237A (zh) 半導體結構及製造半導體結構的方法
CN118824943A (zh) 具有降低的r/c的接触插塞及其形成方法