[go: up one dir, main page]

TWI786780B - 半導體裝置及半導體記憶裝置 - Google Patents

半導體裝置及半導體記憶裝置 Download PDF

Info

Publication number
TWI786780B
TWI786780B TW110130957A TW110130957A TWI786780B TW I786780 B TWI786780 B TW I786780B TW 110130957 A TW110130957 A TW 110130957A TW 110130957 A TW110130957 A TW 110130957A TW I786780 B TWI786780 B TW I786780B
Authority
TW
Taiwan
Prior art keywords
region
oxygen
mentioned
electrode
area
Prior art date
Application number
TW110130957A
Other languages
English (en)
Other versions
TW202238857A (zh
Inventor
側瀬聡文
坂田敦子
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202238857A publication Critical patent/TW202238857A/zh
Application granted granted Critical
Publication of TWI786780B publication Critical patent/TWI786780B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/402—Amorphous materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H10P14/3434—
    • H10P14/3454—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

實施方式提供一種耐熱性高之半導體裝置及半導體記憶裝置。  實施方式之半導體裝置具備：氧化物半導體層，其包含第1部分、第2部分、及第1部分與第2部分之間之第3部分；閘極電極；第3部分與閘極電極之間之閘極絕緣層；第1電極，其電性連接於第1部分，且包含第1區域、第2區域、第3區域、及第4區域，第1區域位於第1部分與第2區域之間，第1區域位於第3區域與第4區域之間，第1區域包含選自由In、Zn、Sn、及Cd所組成之群中之至少一種元素及氧，第2區域包含選自由Ti、Ta、W、及Ru所組成之群中之至少一種金屬元素，第3區域及第4區域包含至少一種金屬元素及O，第3區域及第4區域之氧原子濃度高於第2區域；及第2電極，其電性連接於第2部分。

Description

半導體裝置及半導體記憶裝置
本發明之實施方式係關於一種半導體裝置及半導體記憶裝置。
於氧化物半導體層形成通道之氧化物半導體電晶體具備關閉動作時之通道洩漏電流極小之優異特性。因此，例如研究將氧化物半導體電晶體應用於動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)之記憶胞之開關電晶體。
例如，於將氧化物半導體電晶體應用於記憶胞之開關電晶體之情形時，氧化物半導體電晶體會經過熱處理，該熱處理係伴隨記憶胞或配線之形成而進行。因此，期待實現耐熱性高之氧化物半導體電晶體，即便經過熱處理，其特性變動亦較少。
本發明之實施方式提供一種耐熱性高之半導體裝置及半導體記憶裝置。
實施方式之半導體裝置具備：氧化物半導體層，其包含第1部分、第2部分、及上述第1部分與上述第2部分之間之第3部分；閘極電極，其於與上述氧化物半導體層交叉之方向上延伸；閘極絕緣層，其設置於上述第3部分與上述閘極電極之間；第1電極，其電性連接於上述第1部分，上述第1電極包含第1區域、第2區域、第3區域、及第4區域，上述第1區域位於上述第1部分與上述第2區域之間，上述第1區域位於上述第3區域與上述第4區域之間，上述第3區域位於上述第2區域之上述氧化物半導體層側，上述第4區域位於上述第2區域之上述氧化物半導體層側，上述第1區域包含選自由銦(In)、鋅(Zn)、錫(Sn)、及鎘(Cd)所組成之群中之至少一種元素及氧(O)，上述第2區域包含選自由鈦(Ti)、鉭(Ta)、鎢(W)、及釕(Ru)所組成之群中之至少一種金屬元素，上述第3區域包含上述至少一種金屬元素及氧(O)，上述第4區域包含上述至少一種金屬元素及氧(O)，上述第3區域之氧(O)之原子濃度高於上述第2區域之氧(O)之原子濃度，上述第4區域之氧(O)之原子濃度高於上述第2區域之氧(O)之原子濃度；以及第2電極，其電性連接於上述第2部分，於上述第2電極與上述第1電極之間設有上述氧化物半導體層。
以下，參照圖式對本發明之實施方式進行說明。再者，於以下之說明中，對相同或相似之構件等標註相同之符號，關於已經說明過一次之構件等，則適當省略其說明。
又，於本說明書中，為方便起見有時會使用「上」或「下」這樣之用語。「上」或「下、只不過係表示圖式內之相對位置關係之用語，並非規定相對於重力之位置關係之用語。
構成本說明書中之半導體裝置及半導體記憶裝置之構件之化學組成之定性分析及定量分析例如能夠藉由二次離子質譜法(Secondary Ion Mass Spectrometry：SIMS)、能量色散X射線光譜法(Energy Dispersive X-ray Spectroscopy：EDX)、盧瑟福背散射分析法(Rutherford Back-Scattering Spectroscopy：RBS)、或電子能量損失譜法(Electron Energy-Loss Spectroscopy：EELS)來進行。又，測定構成半導體裝置之構件之厚度、構件間之距離、晶粒直徑等時，例如能夠使用透射電子顯微鏡(Transmission Electron Microscope：TEM)。又，構成半導體裝置及半導體記憶裝置之構件之電阻之測定，例如能夠藉由掃描擴散電阻顯微鏡法(Scanning Spreading Resistance Microscopy：SSRM)來進行。
(第1實施方式)
第1實施方式之半導體裝置具備：氧化物半導體層，其包含第1部分、第2部分、及第1部分與第2部分之間之第3部分；閘極電極，其於與氧化物半導體層交叉之方向上延伸；閘極絕緣層，其設置於第3部分與閘極電極之間；第1電極，其電性連接於第1部分，第1電極包含第1區域、第2區域、第3區域、及第4區域，第1區域位於第1部分與第2區域之間，第1區域位於第3區域與第4區域之間，第3區域位於第2區域之氧化物半導體層側，第4區域位於第2區域之氧化物半導體層側，第1區域包含選自由銦(In)、鋅(Zn)、錫(Sn)、及鎘(Cd)所組成之群中之至少一種元素及氧(O)，第2區域包含選自由鈦(Ti)、鉭(Ta)、鎢(W)、及釕(Ru)所組成之群中之至少一種金屬元素，第3區域包含至少一種金屬元素及氧(O)，第4區域包含至少一種金屬元素及氧(O)，第3區域之氧(O)之原子濃度高於第2區域之氧(O)之原子濃度，第4區域之氧(O)之原子濃度高於第2區域之氧(O)之原子濃度；以及第2電極，其電性連接於第2部分，於第2電極與第1電極之間設有氧化物半導體層。
圖1、圖2係第1實施方式之半導體裝置之模式剖視圖。圖2係圖1之AA'剖視圖。於圖1中，將水平方向稱為第1方向，將深度方向稱為第2方向，將上下方向稱為第3方向。
第1實施方式之半導體裝置為電晶體100。電晶體100係於氧化物半導體形成有通道之氧化物半導體電晶體。電晶體100係所謂之環繞閘極電晶體(Surrounding Gate Transistor，SGT)，閘極電極包圍形成有通道之氧化物半導體層而設置。電晶體100係所謂之垂直型電晶體。電晶體100係使電子為載體之n通道型電晶體。
電晶體100具備氧化物半導體層10、閘極電極12、閘極絕緣層14、下部電極16、上部電極18、及層間絕緣層20。下部電極16係第1電極之一例。上部電極18係第2電極之一例。
氧化物半導體層10設置於下部電極16與上部電極18之間。於氧化物半導體層10，形成有於電晶體100之接通動作時成為電流路徑之通道。氧化物半導體層10於第3方向上延伸。氧化物半導體層10為於第3方向上延伸之柱狀。氧化物半導體層10例如為圓柱狀。
將電子於通道中流動之方向稱為通道長度方向。第3方向為電晶體100之通道長度方向。
氧化物半導體層10為氧化物半導體。氧化物半導體層10為金屬氧化物。氧化物半導體層10例如為非晶。
氧化物半導體層10例如包含銦(In)、鎵(Ga)、及鋅(Zn)。銦、鎵、及鋅之原子濃度總和相對於氧化物半導體層10中包含之金屬元素之原子濃度總和之比，例如為90%以上。又，銦、鎵、及鋅之原子濃度總和相對於氧化物半導體層10中包含之除氧以外之元素之原子濃度總和之比，例如為90%以上。例如，氧化物半導體層10中，不存在這樣一種元素：其係除氧以外之元素，且原子濃度較銦、鎵、及鋅都大。
氧化物半導體層10具有第1部分10a、第2部分10b、及第3部分10c。第3部分10c係第1部分10a與第2部分10b之間之部分。
氧化物半導體層10例如包含氧缺陷。氧化物半導體層10中之氧缺陷作為施體發揮功能。
氧化物半導體層10之第1方向寬度例如為20 nm以上100 nm以下。氧化物半導體層10之第3方向長度例如為80 nm以上200 nm以下。
閘極電極12包圍氧化物半導體層10而設置。閘極電極12設置於氧化物半導體層10之周圍。閘極電極12於與氧化物半導體層10交叉之方向上延伸。閘極電極12例如於第1方向或第2方向上延伸。
閘極電極12例如為金屬、金屬化合物、或半導體。閘極電極12例如為氮化鈦(TiN)或鎢(W)。閘極電極12之閘極長度例如為20 nm以上100 nm以下。閘極電極12之閘極長度為閘極電極12之第3方向長度。
閘極絕緣層14設置於氧化物半導體層10與閘極電極12之間。閘極絕緣層14包圍氧化物半導體層10而設置。閘極絕緣層14設置於第3部分10c與閘極電極12之間。
閘極絕緣層14例如為氧化物或氮氧化物。閘極絕緣層14例如為氧化矽或氧化鋁。閘極絕緣層14之厚度例如為2 nm以上10 nm以下。
再者，亦可於氧化物半導體層10與閘極絕緣層14之間設置材料與閘極絕緣層14不同之未圖示氧化物層。
下部電極16設置於氧化物半導體層10之下側。下部電極16設置於第1部分10a之下側。下部電極16電性連接於氧化物半導體層10之第1部分10a。
下部電極16包含第1區域16a、第2區域16b、第3區域16c、及第4區域16d。
第1區域16a位於氧化物半導體層10之第1部分10a與第2區域16b之間。第1區域16a位於第2區域16b之第3方向。
第1區域16a位於第3區域16c與第4區域16d之間。第1區域16a位於第3區域16c及第4區域16d之第1方向。
第1區域16a位於第2區域16b之一部分16b1與第2區域16b之另一部分16b2之間。第1區域16a位於第2區域16b之一部分16b1及第2區域16b之另一部分16b2之第1方向。
第3區域16c位於第2區域16b之氧化物半導體層10側。第3區域16c位於第2區域16b之第3方向。第3區域16c位於第2區域16b之一部分16b1之氧化物半導體層10側。第3區域16c位於第2區域16b之一部分16b1之第3方向。
第4區域16d位於第2區域16b之氧化物半導體層10側。第4區域16d位於第2區域16b之氧化物半導體層10側。第4區域16d位於第2區域16b之另一部分16b2之氧化物半導體層10側。第4區域16d位於第2區域16b之另一部分16b2之第3方向。
第1區域16a包含選自由銦(In)、鋅(Zn)、錫(Sn)、及鎘(Cd)所組成之群中之至少一種元素及氧(O)。於第1區域16a中所包含之除氧(O)以外之元素之原子濃度中，上述至少一種元素之原子濃度最高。第1區域16a為具有導電性之金屬氧化物。
第1區域16a例如包含銦(In)及錫(Sn)。第1區域16a例如為包含銦(In)及錫(Sn)之氧化物。
第1區域16a之厚度例如為10 nm以上30 nm以下。第1區域16a之厚度為第3方向之厚度。
第2區域16b包含選自由鈦(Ti)、鉭(Ta)、鎢(W)、及釕(Ru)所組成之群中之至少一種金屬元素。於第2區域16b中所包含之金屬元素之原子濃度中，上述至少一種金屬元素之原子濃度最高。於第2區域16b中所包含之除氮(N)以外之元素之原子濃度中，上述至少一種金屬元素之原子濃度最高。
第2區域16b例如包含氮(N)。第2區域16b可包含氧(O)，亦可不包含氧(O)。第2區域16b之氧之原子濃度低於第1區域16a之氧之原子濃度。
第2區域16b為導電體。第2區域16b例如為金屬或金屬氮化物。
第2區域16b例如為鈦、氮化鈦、鉭、氮化鉭、或氮化鎢。
第2區域16b之厚度較第1區域16a之厚度薄。第2區域16b之厚度例如為2 nm以上10 nm以下。第2區域16b之厚度為第3方向之厚度。
第3區域16c包含選自由鈦(Ti)、鉭(Ta)、鎢(W)、及釕(Ru)所組成之群中之至少一種金屬元素及氧(O)。第3區域16c包含與第2區域16b相同之金屬元素。於第3區域16c中所包含之金屬元素之原子濃度中，上述至少一種金屬元素之原子濃度最高。於第3區域16c中所包含之除氧(O)及氮(N)以外之元素之原子濃度中，上述至少一種金屬元素之原子濃度最高。
第3區域16c例如包含氮(N)。
第3區域16c例如為絕緣體。第3區域16c例如為金屬氧化物或金屬氮氧化物。
第3區域16c例如為氧化鈦、氮氧化鈦、氧化鉭、氮氧化鉭、或氮氧化鎢。
第3區域16c之氧(O)之原子濃度高於第2區域16b之氧(O)之原子濃度。第3區域16c之氧(O)之原子濃度例如較第2區域16b之氧(O)之原子濃度高二位數以上。第3區域16c之氧(O)之原子濃度例如為1×10 20atoms/cm 3以上。
第3區域16c之電阻例如高於第2區域16b之電阻。
第4區域16d包含選自由鈦(Ti)、鉭(Ta)、鎢(W)、及釕(Ru)所組成之群中之至少一種金屬元素及氧(O)。第4區域16d包含與第2區域16b相同之金屬元素。於第4區域16d中所包含之金屬元素之原子濃度中，上述至少一種金屬元素之原子濃度最高。於第4區域16d中所包含之除氧(O)及氮(N)以外之元素之原子濃度中，上述至少一種金屬元素之原子濃度最高。
第4區域16d例如包含氮(N)。
第4區域16d例如為絕緣體。第4區域16d例如為金屬氧化物或金屬氮氧化物。
第4區域16d例如為氧化鈦、氮氧化鈦、氧化鉭、氮氧化鉭、或氮氧化鎢。
第4區域16d之氧(O)之原子濃度高於第2區域16b之氧(O)之原子濃度。第4區域16d之氧(O)之原子濃度例如較第2區域16b之氧(O)之原子濃度高二位數以上。第4區域16d之氧(O)之原子濃度例如為1×10 20atoms/cm 3以上。
第4區域16d之電阻例如高於第2區域16b之電阻。
上部電極18設置於氧化物半導體層10之上側。上部電極18設置於第2部分10b之上側。上部電極18電性連接於第2部分10b。
上部電極18包含第5區域18a及第6區域18b。第5區域18a位於第2部分10b與第6區域18b之間。第5區域18a位於第6區域18b之第3方向。
第5區域18a包含選自由銦(In)、鋅(Zn)、錫(Sn)、及鎘(Cd)所組成之群中之至少一種元素及氧(O)。第5區域18a為具有導電性之金屬氧化物。
第5區域18a例如包含銦(In)及錫(Sn)。第5區域18a例如為包含銦(In)及錫(Sn)之氧化物。
第5區域18a之厚度例如為10 nm以上30 nm以下。第5區域18a之厚度為第3方向之厚度。
第6區域18b例如包含選自由鈦(Ti)、鉭(Ta)、鎢(W)、及釕(Ru)所組成之群中之至少一種金屬元素。於第6區域18b中所包含之金屬元素中，例如上述至少一種金屬元素之原子濃度最高。第6區域18b例如包含與第2區域16b、第3區域16c、及第4區域16d相同之金屬元素。
第6區域18b例如包含氮(N)。第6區域18b可包含氧(O)，亦可不包含氧(O)。
第6區域18b為導電體。第6區域18b例如為金屬或金屬氮化物。
第2區域16b例如為鈦、氮化鈦、鉭、氮化鉭、或氮化鎢。
第6區域18b之厚度薄於第5區域18a之厚度。第6區域18b之厚度例如為2 nm以上10 nm以下。第6區域18b之厚度為第3方向之厚度。
第6區域18b之氧(O)之原子濃度例如低於第3區域16c之氧(O)之原子濃度。又，第6區域18b之氧(O)之原子濃度例如低於第4區域16d之氧(O)之原子濃度。
層間絕緣層20設置於閘極電極12、閘極絕緣層14、下部電極16、及上部電極18之周圍。層間絕緣層20例如為氧化物、氮化物、或氮氧化物。層間絕緣層20例如為氧化矽、氮化矽、或氮氧化矽。
接下來，對第1實施方式之半導體裝置之製造方法之一例進行說明。圖3～圖13係第1實施方式之半導體裝置之製造方法之說明圖。
首先，於絕緣層30形成槽31(圖3)。槽31例如使用光微影法、及反應性離子蝕刻法(RIE法)而形成。絕緣層30例如為氧化矽層。絕緣層30最終成為層間絕緣層20之一部分。
接下來，以第1導電膜32、及第1金屬氧化物膜33填埋槽31(圖4)。第1導電膜32例如為藉由濺鍍法形成之氮化鈦膜。又，第1金屬氧化物膜33例如為藉由濺鍍法形成之氧化銦錫膜。
第1導電膜32最終成為第2區域16b、第3區域16c、及第4區域16d。第1金屬氧化物膜33最終成為第1區域16a。
接下來，去除絕緣層30上之第1導電膜32、及第1金屬氧化物膜33(圖5)。第1導電膜32、及第1金屬氧化物膜33之去除係使用化學機械研磨法(CMP法)進行。
接下來，將露出於絕緣層30表面之第1導電膜32之上部氧化(圖6)。藉由將第1導電膜32之上部氧化，形成氧化物膜34。氧化物膜34例如為氧化鈦膜。氧化物膜34最終成為第3區域16c、及第4區域16d。
第1導電膜32之上部之氧化方法並無特別限定。但必須係能夠將第1導電膜32之上部充分氧化之方法，例如氧環境中之熱處理、氧等離子體處理等。
接下來，於絕緣層30、及第1金屬氧化物膜33上，形成第1絕緣膜35、導電層36、及第2絕緣膜37(圖7)。第1絕緣膜35例如為利用化學氣相沈積法(CVD法)形成之氧化矽膜。導電層36例如為利用CVD法形成之鎢層。第2絕緣膜37例如為利用CVD法形成之氧化矽膜。
第1絕緣膜35、及第2絕緣膜37最終成為層間絕緣層20之一部分。導電層36最終成為閘極電極12。
接下來，於第2絕緣膜37、導電層36、及第1絕緣膜35形成開口部38(圖8)。開口部38例如使用光微影、及RIE法來形成。
接下來，於開口部38中形成第3絕緣膜39(圖9)。第3絕緣膜39例如為利用CVD法形成之氧化矽膜。第3絕緣膜39最終成為閘極絕緣層14。
接下來，去除開口部38之底部、及第2絕緣膜37表面之第3絕緣膜39(圖10)。第3絕緣膜39之去除例如使用RIE法來進行。
接下來，於開口部38中形成氧化物半導體膜40(圖11)。氧化物半導體膜40例如包含銦(In)、鎵(Ga)、及鋅(Zn)。氧化物半導體膜40例如使用CVD法來形成。氧化物半導體膜40最終成為氧化物半導體層10。
接下來，去除第2絕緣膜37表面之氧化物半導體膜40(圖12)。氧化物半導體膜40之去除例如使用CMP法來進行。
接下來，於第2絕緣膜37、及氧化物半導體膜40之表面，形成第2金屬氧化物膜41、及第2導電膜42。第2金屬氧化物膜41例如為利用濺鍍法形成之氧化銦錫膜。第2導電膜42例如為利用濺鍍法形成之氮化鈦膜。
第2金屬氧化物膜41最終成為第5區域18a。又，第2導電膜42最終成為第6區域18b。
接下來，將第2金屬氧化物膜41、及第2導電膜42圖案化(圖13)。第2金屬氧化物膜41、及第2導電膜42之圖案化例如使用光微影、及RIE法來進行。
然後，於第2金屬氧化物膜41、及第2導電膜42上形成絕緣膜。
利用以上之製造方法，形成第1實施方式之電晶體100。
以下，對第1實施方式之半導體裝置之作用及效果進行說明。
於形成電晶體100之下部電極16時，於形成於絕緣層30之槽31中埋入第1金屬氧化物膜33之後，將第1金屬氧化物膜33利用CMP法平坦化。第1金屬氧化物膜33成為下部電極16之第1區域16a。當於槽31中埋入第1金屬氧化物膜33時，與絕緣層30之密接性較低，例如有於利用CMP法去除第1金屬氧化物膜33時產生膜剝離之擔憂。
於電晶體100之下部電極16，於第1區域16a與層間絕緣層20之間，設有第2區域16b。於製造電晶體100時，如圖4所示，於形成第1金屬氧化物膜33之前，先形成將成為第2區域16b之第1導電膜32。第1導電膜32之與絕緣層30之密接性較高。因此，利用CMP法去除第1金屬氧化物膜33時之膜剝離得到抑制。藉此，電晶體100之製造良率提高。
例如，於將氧化物半導體電晶體應用於記憶胞之開關電晶體之情形時，氧化物半導體電晶體會經過熱處理，該熱處理係伴隨記憶胞或配線之形成而進行。有時由於經過熱處理，會產生氧化物半導體電晶體之閾值電壓變動。
氧化物半導體電晶體產生閾值電壓變動之原因係：進行熱處理時，形成有通道之氧化物半導體層中之氧向下部電極或上部電極側逃逸。因氧化物半導體層中之氧逃逸，導致氧化物半導體層中產生氧缺陷。
氧缺陷於氧化物半導體層中作為施體發揮功能。因此，例如於氧化物半導體電晶體為n通道型電晶體之情形時，當產生氧缺陷時，氧化物半導體電晶體之閾值電壓會降低。
圖14係比較例之半導體裝置之模式剖視圖。比較例之半導體裝置為電晶體900。
比較例之電晶體900於下部電極16不包含第3區域16c及第4區域16d之方面與第1實施方式之電晶體100不同。
圖15係第1實施方式之半導體裝置之作用及效果之說明圖。
圖15表示了於製造比較例之電晶體900時產生對準偏移之情況。具體而言，表示於與電晶體100之製造方法中形成圖8所示之開口部38之工序相同之工序中，開口部38與下層圖案產生對準偏移之情況。
藉由氧化物半導體層10相對於下部電極16於第1方向上偏移，而使氧化物半導體層10與下部電極16之第2區域16b直接相接。
第2區域16b例如為金屬或金屬氮化物。於製造電晶體900時之熱處理時，由於氧化物半導體層10中之氧被第2區域16b吸收，導致氧化物半導體層10中之氧逃逸。因此，於氧化物半導體層10中產生氧缺陷。因此，電晶體900之閾值電壓降低。
圖16係第1實施方式之半導體裝置之作用及效果之說明圖。
圖16表示了於製造第1實施方式之電晶體100時產生對準偏移之情況。具體而言，表示於電晶體100之製造方法中形成圖8所示之開口部38之工序中，開口部38與下層圖案產生對準偏移之情況。
藉由氧化物半導體層10相對於下部電極16於第1方向上偏移，而使氧化物半導體層10與下部電極16之第3區域16c直接相接。
第3區域16c為氧化物。因此，於製造電晶體100時之熱處理時，氧化物半導體層10中之氧被第3區域16c吸收之情況得到抑制。因此，抑制了電晶體100之閾值電壓降低。藉此，電晶體100之耐熱性提高。
再者，於藉由氧化物半導體層10相對於下部電極16於第1方向上偏移，而使氧化物半導體層10與下部電極16之第4區域16d直接相接之情形時，亦能獲得相同之效果。
又，電晶體100之下部電極16之第3區域16c及第4區域16d由於為氧化物而為高電阻。例如，第3區域16c及第4區域16d為絕緣體。因此，下部電極16之上端角部(由圖1中之虛線圓框包圍之部分X)處之電場集中得到緩和。藉此，例如下部電極16與閘極電極12之間之洩漏電流得到抑制，電晶體100之誤動作得到抑制。
自抑制第3區域16c及第4區域16d之氧吸收之觀點來看，第3區域16c及第4區域16d之氧(O)之原子濃度較佳為較第2區域16b之氧(O)之原子濃度高二位數以上，更佳為高三位數以上。
自抑制第3區域16c及第4區域16d之氧吸收之觀點來看，第3區域16c及第4區域16d之氧(O)之原子濃度較佳為1×10 20atoms/cm 3以上，更佳為1×10 21atoms/cm 3以上。
自降低下部電極16之電阻之觀點來看，第2區域16b之厚度較佳為較第1區域16a之厚度薄。再者，如上所述，第1區域16a及第2區域16b之厚度為第3方向之厚度。
再者，於電晶體100中，以閘極電極12包圍氧化物半導體層10而設置之情況為例進行了說明，但閘極電極12亦可不完全包圍氧化物半導體層10。例如，亦能夠形成為閘極電極12相對於氧化物半導體層10之一部分對向地設置之構造。
以上，根據第1實施方式，能抑制熱處理後之閾值電壓之變動，實現具備高耐熱性之氧化物半導體電晶體。
(第2實施方式)
與第1實施方式之半導體裝置之不同點在於，進而具備第1導電層，以及進而具備第2導電層，上述第1導電層電性連接於第1電極，且於第1導電層與氧化物半導體層之間設有第1電極，上述第2導電層電性連接於第2電極，且於第2導電層與氧化物半導體層之間設有第2電極。以下，關於與第1實施方式重複之內容，有時會省略一部分記述。
圖17係第2實施方式之半導體裝置之模式剖視圖。
第2實施方式之半導體裝置為電晶體200。電晶體200係於氧化物半導體形成有通道之氧化物半導體電晶體。電晶體200係所謂之SGT，閘極電極包圍形成有通道之氧化物半導體層而設置。電晶體200係所謂之垂直型電晶體。
電晶體200具備氧化物半導體層10、閘極電極12、閘極絕緣層14、下部電極16、上部電極18、層間絕緣層20、下部導電層22、及上部導電層24。下部電極16係第1電極之一例。上部電極18係第2電極之一例。下部導電層22係第1導電層之一例。上部導電層24係第2導電層之一例。
下部電極16包含第1區域16a、第2區域16b、第3區域16c、及第4區域16d。上部電極18包含第5區域18a及第6區域18b。
下部導電層22設置於下部電極16之下側。下部導電層22位於下部電極16之第3方向。於下部導電層22與氧化物半導體層10之間，設有下部電極16。下部導電層22電性連接於下部電極16。
下部導電層22為導電體。下部導電層22例如為金屬或半導體。下部導電層22例如為鎢或多晶矽。
上部導電層24設置於上部電極18之上側。上部導電層24位於上部電極18之第3方向。於上部導電層24與氧化物半導體層10之間，設有上部電極18。上部導電層24電性連接於上部電極18。
上部導電層24為導電體。上部導電層24例如為金屬或半導體。上部導電層24例如為鎢或多晶矽。
下部電極16於下部導電層22與第1區域16a之間具備第2區域16b。於製造電晶體200時，與電晶體100之情況相同，於形成將成為下部電極16之第1區域16a之第1金屬氧化物膜33之前，先形成將成為第2區域16b之第1導電膜32。因此，抑制了下部導電層22之氧化。由於抑制了下部導電層22之氧化，故而於下部導電層22與下部電極16之間形成高電阻氧化膜之情況得到抑制。
以上，根據第2實施方式，與第1實施方式同樣，能抑制熱處理後之閾值電壓之變動，實現具備高耐熱性之氧化物半導體電晶體。
(第3實施方式)
第3實施方式之半導體記憶裝置具備於第1方向上延伸之第1配線、於與第1方向交叉之第2方向上延伸之第2配線、及記憶胞；記憶胞包含氧化物半導體層、閘極電極、閘極絕緣層、第1電極、第2電極、及電容器，上述氧化物半導體層包含第1部分、第2部分、及第1部分與第2部分之間之第3部分，上述閘極電極於與氧化物半導體層交叉之方向上延伸，且電性連接於第2配線，上述閘極絕緣層設置於第3部分與閘極電極之間，上述第1電極電性連接於第1部分，且第1電極包含第1區域、第2區域、第3區域、及第4區域，第1區域位於第1部分與第2區域之間，第1區域位於第3區域與第4區域之間，第3區域位於第2區域之氧化物半導體層側，第4區域位於第2區域之氧化物半導體層側，第1區域包含選自由銦(In)、鋅(Zn)、錫(Sn)、及鎘(Cd)所組成之群中之至少一種元素及氧(O)，第2區域包含選自由鈦(Ti)、鉭(Ta)、鎢(W)、及釕(Ru)所組成之群中之至少一種金屬元素，第3區域包含至少一種金屬元素及氧(O)，第4區域包含至少一種金屬元素及氧(O)，第3區域之氧(O)之原子濃度高於第2區域之氧(O)之原子濃度，第4區域之氧(O)之原子濃度高於第2區域之氧(O)之原子濃度，上述第2電極電性連接於第2部分，且於第2電極與第1電極之間設有氧化物半導體層，上述電容器電性連接於第1電極或第2電極中之一個；且第1配線電性連接於第1電極或第2電極中之另一個。以下，關於與第1或第2實施方式重複之內容，有時會省略一部分記述。
第3實施方式之半導體記憶裝置為半導體記憶體300。第3實施方式之半導體記憶裝置為動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)。半導體記憶體300將第1實施方式之電晶體100作為DRAM之記憶胞之開關電晶體使用。
圖18係第3實施方式之半導體記憶裝置之方塊圖。
如圖18所示，半導體記憶體300具備記憶胞陣列210、字元線驅動器電路212、列解碼器電路214、感測放大器電路215、行解碼器電路217、及控制電路221。
圖19、圖20係第3實施方式之半導體記憶裝置之記憶胞陣列之模式剖視圖。圖19係包含第1方向與第3方向之面之剖視圖，圖20係包含第2方向與第3方向之面之剖視圖。第1方向與第2方向交叉。第1方向與第2方向例如垂直。第3方向係相對於第1方向及第2方向垂直之方向。第3方向係例如相對於基板垂直之方向。
第3實施方式之記憶胞陣列210具備由記憶胞立體地配置而成之三維構造。於圖19、圖20中由虛線包圍之區域分別表示了1個記憶胞。
記憶胞陣列210具備矽基板250。
記憶胞陣列210於矽基板250上，例如具備複數個位元線BL及複數個字元線WL。位元線BL於第1方向上伸長。字元線WL於第2方向上伸長。
位元線BL與字元線WL例如垂直地交叉。於位元線BL與字元線WL交叉之區域，配置記憶胞。記憶胞包含第1記憶胞MC1及第2記憶胞MC2。第1記憶胞MC1及第2記憶胞MC2係記憶胞之一例。
連接於第1記憶胞MC1及第2記憶胞MC2之位元線BL為位元線BLx。位元線BLx係第1配線之一例。
連接於第1記憶胞MC1之字元線WL為字元線WLx。字元線WLx係第2配線之一例。連接於第2記憶胞MC2之字元線WL為字元線WLy。字元線WLx設置於位元線BLx之一側。字元線WLy設置於位元線BLx之另一側。
記憶胞陣列210具有複數個板狀電極線PL。板狀電極線PL連接於各記憶胞之板狀電極72。
記憶胞陣列210為了將各配線及各電極電性分離而具備層間絕緣層260。
複數個字元線WL電性連接於列解碼器電路214。複數個位元線BL電性連接於感測放大器電路215。
列解碼器電路214具備根據所輸入之列地址信號而選擇字元線WL之功能。字元線驅動器電路212具備對由列解碼器電路214選擇之字元線WL施加特定電壓之功能。
行解碼器電路217具備根據所輸入之行地址信號而選擇位元線BL之功能。感測放大器電路215具備對由行解碼器電路217選擇之位元線BL施加特定電壓之功能。又，具備偵測位元線BL之電位且將其放大之功能。
控制電路221具備對字元線驅動器電路212、列解碼器電路214、感測放大器電路215、行解碼器電路217、及未圖示之其他電路進行控制之功能。
字元線驅動器電路212、列解碼器電路214、感測放大器電路215、行解碼器電路217、及控制電路221等電路例如由未圖示之電晶體或配線層構成。電晶體例如使用矽基板250形成。
位元線BL及字元線WL為導電體。位元線BL及字元線WL例如為金屬。
圖21係第3實施方式之半導體記憶裝置之第1記憶胞之模式剖視圖。圖22係第3實施方式之半導體記憶裝置之第2記憶胞之模式剖視圖。
第1記憶胞MC1設置於矽基板250與位元線BLx之間。於矽基板250與第2記憶胞MC2之間，設置位元線BLx。
第1記憶胞MC1設置於位元線BLx之下側。第2記憶胞MC2設置於位元線BLx之上側。
第1記憶胞MC1設置於位元線BLx之一側。第2記憶胞MC2設置於位元線BLx之另一側。
第1記憶胞MC1及第2記憶胞MC2分別具備電晶體100及電容器201。
電晶體100具備氧化物半導體層10、閘極電極12、閘極絕緣層14、下部電極16、上部電極18、及層間絕緣層20。下部電極16係第1電極之一例。上部電極18係第2電極之一例。
氧化物半導體層10具有第1部分10a、第2部分10b、及第3部分10c。第3部分10c係第1部分10a與第2部分10b之間之區域。
下部電極16包含第1區域16a、第2區域16b、第3區域16c、及第4區域16d。上部電極18包含第5區域18a及第6區域18b。
於第1記憶胞MC1之閘極電極12電性連接有字元線WLx。又，於第2記憶胞MC2之閘極電極12電性連接有字元線WLy。
電容器201具備單元電極71、板狀電極72、及電容器絕緣膜73。單元電極71及板狀電極72例如為氮化鈦。又，電容器絕緣膜73例如具有氧化鋯、氧化鋁、氧化鋯之積層構造。
於第1記憶胞MC1中，電容器201電性連接於下部電極16。電容器201之單元電極71連接於下部電極16。板狀電極72連接於板狀電極線PL。於第1記憶胞MC1中，位元線BLx電性連接於上部電極18。
於第2記憶胞MC2中，電容器201電性連接於上部電極18。電容器201之單元電極71連接於上部電極18。板狀電極72連接於板狀電極線PL。於第2記憶胞MC2中，位元線BLx電性連接於下部電極16。
再者，於圖19、圖20、圖21、及圖22中，以字元線WL與閘極電極12由相同材料同時形成之情況為例進行了表示。字元線WL與閘極電極12亦可由各不相同之材料分開形成。
又，於圖19、圖20、圖21、及圖22中，以位元線BL與下部電極16、位元線BL與上部電極18由各不相同之材料分開形成之情況為例進行了表示。位元線BL與下部電極16、位元線BL與上部電極18亦可由相同材料同時形成。
根據第3實施方式，藉由將第1實施方式之電晶體100作為DRAM之開關電晶體使用，能抑制熱處理後之閾值電壓之變動，實現具備高耐熱性之半導體記憶體。
於第1至第3實施方式中，以氧化物半導體層10為包含銦(In)、鎵(Ga)、及鋅(Zn)之金屬氧化物之情況為例進行了說明，但氧化物半導體層10亦能夠應用其他金屬氧化物。
以上，對本發明之幾個實施方式進行了說明，但該等實施方式係作為示例而提出者，並不意圖限定發明之範圍。該等新穎之實施方式能夠以其他各種方式實施，於不脫離發明之主旨之範圍內，能夠進行各種省略、替換、變更。例如，亦可將一實施方式之構成要素替換或變更為另一實施方式之構成要素。該等實施方式及其變化包含於發明之範圍及主旨中，並且包含於申請專利範圍中所記載之發明及與其均等之範圍中。
[相關申請案]
本申請案享有以日本專利申請案2021-44169號(申請日：2021年3月17日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之所有內容。
10:氧化物半導體層  10a:第1部分  10b:第2部分  10c:第3部分  12:閘極電極  14:閘極絕緣層  16:下部電極(第1電極)  16a:第1區域  16b:第2區域  16b1:第2區域之一部分  16b2:第2區域之另一部分  16c:第3區域  16d:第4區域  18:上部電極(第2電極)  18a:第5區域  18b:第6區域  20:層間絕緣層  22:下部導電層(第1導電層)  24:上部導電層(第2導電層)  30:絕緣層  31:槽  32:第1導電膜  33:第1金屬氧化物膜  34:氧化物膜  35:第1絕緣膜  36:導電層  37:第2絕緣膜  38:開口部  39:第3絕緣膜  40:氧化物半導體膜  41:第2金屬氧化物膜  42:第2導電膜  71:單元電極  72:板狀電極  73:電容器絕緣膜  100:電晶體(半導體裝置)  200:電晶體(半導體裝置)  201:電容器  210:記憶胞陣列  212:字元線驅動器電路  214:列解碼器電路  215:感測放大器電路  217:行解碼器電路  221:控制電路  250:矽基板  260:層間絕緣層  300:半導體記憶體(半導體記憶裝置)  900:電晶體  BL:位元線  BLx:位元線(第1配線)  MC1:第1記憶胞(記憶胞)  MC2:第2記憶胞  PL:板狀電極線  WL:字元線  WLx:字元線(第2配線)  WLy:字元線
圖1係第1實施方式之半導體裝置之模式剖視圖。  圖2係第1實施方式之半導體裝置之模式剖視圖。  圖3～圖13係第1實施方式之半導體裝置之製造方法之說明圖。  圖14係比較例之半導體裝置之模式剖視圖。  圖15係第1實施方式之半導體裝置之作用及效果之說明圖。  圖16係第1實施方式之半導體裝置之作用及效果之說明圖。  圖17係第2實施方式之半導體裝置之模式剖視圖。  圖18係第3實施方式之半導體記憶裝置之方塊圖。  圖19係第3實施方式之半導體記憶裝置之記憶胞陣列之模式剖視圖。  圖20係第3實施方式之半導體記憶裝置之記憶胞陣列之模式剖視圖。  圖21係第3實施方式之半導體記憶裝置之第1記憶胞之模式剖視圖。  圖22係第3實施方式之半導體記憶裝置之第2記憶胞之模式剖視圖。
10:氧化物半導體層  10a:第1部分  10b:第2部分  10c:第3部分  12:閘極電極  14:閘極絕緣層  16:下部電極(第1電極)  16a:第1區域  16b:第2區域  16b1:第2區域之一部分  16b2:第2區域之另一部分  16c:第3區域  16d:第4區域  18:上部電極(第2電極)  18a:第5區域  18b:第6區域  20:層間絕緣層  100:電晶體(半導體裝置)

Claims (20)

  1. 一種半導體裝置，其具備：  氧化物半導體層，其包含第1部分、第2部分、及上述第1部分與上述第2部分之間之第3部分；  閘極電極，其於與上述氧化物半導體層交叉之方向上延伸；  閘極絕緣層，其設置於上述第3部分與上述閘極電極之間；  第1電極，其電性連接於上述第1部分，上述第1電極包含第1區域、第2區域、第3區域、及第4區域，上述第1區域位於上述第1部分與上述第2區域之間，上述第1區域位於上述第3區域與上述第4區域之間，上述第3區域位於上述第2區域之上述氧化物半導體層側，上述第4區域位於上述第2區域之上述氧化物半導體層側，上述第1區域包含選自由銦(In)、鋅(Zn)、錫(Sn)、及鎘(Cd)所組成之群中之至少一種元素及氧(O)，上述第2區域包含選自由鈦(Ti)、鉭(Ta)、鎢(W)、及釕(Ru)所組成之群中之至少一種金屬元素，上述第3區域包含上述至少一種金屬元素及氧(O)，上述第4區域包含上述至少一種金屬元素及氧(O)，上述第3區域之氧(O)之原子濃度高於上述第2區域之氧(O)之原子濃度，上述第4區域之氧(O)之原子濃度高於上述第2區域之氧(O)之原子濃度；以及  第2電極，其電性連接於上述第2部分，於上述第2電極與上述第1電極之間設有上述氧化物半導體層。
  2. 如請求項1之半導體裝置，其中上述第1區域位於上述第2區域之一部分與上述第2區域之另一部分之間。
  3. 如請求項1之半導體裝置，其中上述第2區域之厚度薄於上述第1區域之厚度。
  4. 如請求項1之半導體裝置，其中上述第3區域之電阻高於上述第2區域之電阻，上述第4區域之電阻高於上述第2區域之電阻。
  5. 如請求項1之半導體裝置，其中上述第3區域之氧(O)之原子濃度較上述第2區域之氧(O)之原子濃度高二位數以上，上述第4區域之氧(O)之原子濃度較上述第2區域之氧(O)之原子濃度高二位數以上。
  6. 如請求項1之半導體裝置，其中上述第3區域之氧(O)之原子濃度為1×10 20atoms/cm 3以上，上述第4區域之氧(O)之原子濃度為1×10 20atoms/cm 3以上。
  7. 如請求項1之半導體裝置，其中上述第2區域、第3區域、及第4區域進而包含氮(N)。
  8. 如請求項1之半導體裝置，其進而具備第1導電層，上述第1導電層電性連接於上述第1電極，於上述第1導電層與上述氧化物半導體層之間設有上述第1電極。
  9. 如請求項1之半導體裝置，其中上述第2電極包含第5區域及第6區域，上述第5區域位於上述第2部分與上述第6區域之間，上述第5區域包含選自由銦(In)、鋅(Zn)、錫(Sn)、及鎘(Cd)所組成之群中之至少一種元素及氧(O)，上述第6區域包含上述至少一種金屬元素，上述第6區域之氧(O)之原子濃度低於上述第3區域之氧(O)之原子濃度，上述第6區域之氧(O)之原子濃度低於上述第4區域之氧(O)之原子濃度。
  10. 如請求項1之半導體裝置，其進而具備第2導電層，上述第2導電層電性連接於上述第2電極，於上述第2導電層與上述氧化物半導體層之間設有上述第2電極。
  11. 如請求項1之半導體裝置，其中上述氧化物半導體層與上述第3區域或上述第4區域相接。
  12. 如請求項1之半導體裝置，其中上述氧化物半導體層包含銦(In)、鎵(Ga)、及鋅(Zn)。
  13. 如請求項1之半導體裝置，其中上述閘極電極包圍上述氧化物半導體層。
  14. 一種半導體記憶裝置，其具備：  第1配線，其於第1方向上延伸；  第2配線，其於與上述第1方向交叉之第2方向上延伸；及  記憶胞；  上述記憶胞包含：  氧化物半導體層，其包含第1部分、第2部分、及上述第1部分與上述第2部分之間之第3部分；  閘極電極，其於與上述氧化物半導體層交叉之方向上延伸，電性連接於上述第2配線；  閘極絕緣層，其設置於上述第3部分與上述閘極電極之間；  第1電極，其電性連接於上述第1部分，上述第1電極包含第1區域、第2區域、第3區域、及第4區域，上述第1區域位於上述第1部分與上述第2區域之間，上述第1區域位於上述第3區域與上述第4區域之間，上述第3區域位於上述第2區域之上述氧化物半導體層側，上述第4區域位於上述第2區域之上述氧化物半導體層側，上述第1區域包含選自由銦(In)、鋅(Zn)、錫(Sn)、及鎘(Cd)所組成之群中之至少一種元素及氧(O)，上述第2區域包含選自由鈦(Ti)、鉭(Ta)、鎢(W)、及釕(Ru)所組成之群中之至少一種金屬元素，上述第3區域包含上述至少一種金屬元素及氧(O)，上述第4區域包含上述至少一種金屬元素及氧(O)，上述第3區域之氧(O)之原子濃度高於上述第2區域之氧(O)之原子濃度，上述第4區域之氧(O)之原子濃度高於上述第2區域之氧(O)之原子濃度；  第2電極，其電性連接於上述第2部分，於上述第2電極與上述第1電極之間設有上述氧化物半導體層；以及  電容器，其電性連接於上述第1電極或上述第2電極之一者；且  上述第1配線電性連接於上述第1電極或上述第2電極之另一者。
  15. 如請求項14之半導體記憶裝置，其中上述第1區域位於上述第2區域之一部分與上述第2區域之另一部分之間。
  16. 如請求項14之半導體記憶裝置，其中上述第2區域之厚度薄於上述第1區域之厚度。
  17. 如請求項14之半導體記憶裝置，其中上述第3區域之電阻高於上述第2區域之電阻，上述第4區域之電阻高於上述第2區域之電阻。
  18. 如請求項14之半導體記憶裝置，其中上述第3區域之氧(O)之原子濃度較上述第2區域之氧(O)之原子濃度高二位數以上，上述第4區域之氧(O)之原子濃度較上述第2區域之氧(O)之原子濃度高二位數以上。
  19. 如請求項14之半導體記憶裝置，其中上述第3區域之氧(O)之原子濃度為1×10 20atoms/cm 3以上，上述第4區域之氧(O)之原子濃度為1×10 20atoms/cm 3以上。
  20. 如請求項14之半導體記憶裝置，其中上述第2區域、第3區域、及第4區域進而包含氮(N)。
TW110130957A 2021-03-17 2021-08-20 半導體裝置及半導體記憶裝置 TWI786780B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-044169 2021-03-17
JP2021044169A JP2022143580A (ja) 2021-03-17 2021-03-17 半導体装置及び半導体記憶装置

Publications (2)

Publication Number Publication Date
TW202238857A TW202238857A (zh) 2022-10-01
TWI786780B true TWI786780B (zh) 2022-12-11

Family

ID=83284331

Family Applications (2)

Application Number Title Priority Date Filing Date
TW111143280A TWI824819B (zh) 2021-03-17 2021-08-20 半導體裝置及半導體記憶裝置
TW110130957A TWI786780B (zh) 2021-03-17 2021-08-20 半導體裝置及半導體記憶裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW111143280A TWI824819B (zh) 2021-03-17 2021-08-20 半導體裝置及半導體記憶裝置

Country Status (4)

Country Link
US (2) US11502204B2 (zh)
JP (1) JP2022143580A (zh)
CN (1) CN115117174A (zh)
TW (2) TWI824819B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023044118A (ja) * 2021-09-17 2023-03-30 キオクシア株式会社 半導体記憶装置
JP2023140644A (ja) 2022-03-23 2023-10-05 キオクシア株式会社 半導体装置及びその製造方法
JP2024001641A (ja) * 2022-06-22 2024-01-10 キオクシア株式会社 半導体装置及びその製造方法
CN120019724A (zh) * 2022-10-07 2025-05-16 株式会社半导体能源研究所 半导体装置、存储装置及电子设备
CN118571931A (zh) * 2023-02-28 2024-08-30 华为技术有限公司 晶体管和存储阵列
JP2025036888A (ja) * 2023-09-05 2025-03-17 キオクシア株式会社 半導体装置
JP2025041411A (ja) * 2023-09-13 2025-03-26 キオクシア株式会社 半導体装置及び半導体記憶装置
KR20250113219A (ko) * 2024-01-18 2025-07-25 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP7714834B1 (ja) * 2025-01-24 2025-07-29 出光興産株式会社 トランジスタ及び半導体デバイス
JP7715966B1 (ja) * 2025-01-24 2025-07-30 出光興産株式会社 トランジスタ及び半導体デバイス
JP7721837B1 (ja) * 2025-03-31 2025-08-12 出光興産株式会社 トランジスタ及び半導体デバイス

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6377070B1 (en) * 2001-02-09 2002-04-23 Micron Technology, Inc. In-service programmable logic arrays with ultra thin vertical body transistors
WO2003063250A1 (en) 2001-02-09 2003-07-31 Micron Technology, Inc. Programmable memory address and decode circuits with ultra thin vertical body transistors

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208172A (en) * 1992-03-02 1993-05-04 Motorola, Inc. Method for forming a raised vertical transistor
JP3745392B2 (ja) * 1994-05-26 2006-02-15 株式会社ルネサステクノロジ 半導体装置
KR101206033B1 (ko) 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP2015065202A (ja) 2013-09-24 2015-04-09 株式会社東芝 半導体素子、表示装置、半導体素子の製造方法及び表示装置の製造方法
JP6240017B2 (ja) 2014-03-31 2017-11-29 株式会社東芝 半導体装置及びその製造方法
JP6434872B2 (ja) * 2015-07-31 2018-12-05 東芝メモリ株式会社 半導体装置
JP2018206828A (ja) * 2017-05-31 2018-12-27 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2019087577A (ja) * 2017-11-02 2019-06-06 株式会社半導体エネルギー研究所 半導体装置
JP7229669B2 (ja) 2017-11-17 2023-02-28 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP7109928B2 (ja) 2018-01-31 2022-08-01 キオクシア株式会社 トランジスタ及び半導体記憶装置並びにトランジスタの製造方法
CN111771286A (zh) * 2018-03-21 2020-10-13 德克萨斯仪器股份有限公司 具有用于功率mosfet的多晶硅场板的半导体器件
JP7051511B2 (ja) * 2018-03-21 2022-04-11 キオクシア株式会社 半導体装置及びその製造方法
JP7137979B2 (ja) 2018-07-09 2022-09-15 キオクシア株式会社 半導体装置
US10811543B2 (en) * 2018-12-26 2020-10-20 Texas Instruments Incorporated Semiconductor device with deep trench isolation and trench capacitor
JP2020198343A (ja) * 2019-05-31 2020-12-10 キオクシア株式会社 半導体装置及び半導体記憶装置
KR102216132B1 (ko) * 2019-08-26 2021-02-16 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
JP2021153082A (ja) * 2020-03-24 2021-09-30 キオクシア株式会社 半導体装置及び半導体記憶装置
JP2022038209A (ja) * 2020-08-26 2022-03-10 キオクシア株式会社 半導体装置
JP2022049604A (ja) * 2020-09-16 2022-03-29 キオクシア株式会社 半導体装置及び半導体記憶装置
JP2022049605A (ja) * 2020-09-16 2022-03-29 キオクシア株式会社 半導体装置及び半導体記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6377070B1 (en) * 2001-02-09 2002-04-23 Micron Technology, Inc. In-service programmable logic arrays with ultra thin vertical body transistors
WO2003063250A1 (en) 2001-02-09 2003-07-31 Micron Technology, Inc. Programmable memory address and decode circuits with ultra thin vertical body transistors
US20040032773A1 (en) * 2001-02-09 2004-02-19 Micron Technology, Inc. Programmable memory address and decode circuits with vertical body transistors

Also Published As

Publication number Publication date
JP2022143580A (ja) 2022-10-03
TW202238857A (zh) 2022-10-01
TWI824819B (zh) 2023-12-01
CN115117174A (zh) 2022-09-27
US20230030121A1 (en) 2023-02-02
TW202310203A (zh) 2023-03-01
US20220302320A1 (en) 2022-09-22
US11978807B2 (en) 2024-05-07
US11502204B2 (en) 2022-11-15

Similar Documents

Publication Publication Date Title
TWI786780B (zh) 半導體裝置及半導體記憶裝置
TWI777215B (zh) 半導體裝置及半導體記憶裝置
TWI786507B (zh) 半導體裝置及半導體記憶裝置
TWI797636B (zh) 半導體裝置與半導體記憶裝置
US20260013234A1 (en) Semiconductor memory device
JP2021125615A (ja) 半導体装置及び半導体記憶装置
JP2022146577A (ja) 半導体装置及び半導体記憶装置
TWI866053B (zh) 半導體裝置及半導體記憶裝置
US12310065B2 (en) Semiconductor device, semiconductor memory device, and method for manufacturing semiconductor device
TWI890949B (zh) 半導體裝置以及半導體記憶裝置
US20260047068A1 (en) Semiconductor device and semiconductor memory device
US20250301629A1 (en) Oxide semiconductor-based dynamic random access memory (dram) device