[go: up one dir, main page]

TWI784460B - 常閉式電晶體與其製造方法 - Google Patents

常閉式電晶體與其製造方法 Download PDF

Info

Publication number
TWI784460B
TWI784460B TW110111777A TW110111777A TWI784460B TW I784460 B TWI784460 B TW I784460B TW 110111777 A TW110111777 A TW 110111777A TW 110111777 A TW110111777 A TW 110111777A TW I784460 B TWI784460 B TW I784460B
Authority
TW
Taiwan
Prior art keywords
transistor
layer
normally
barrier layer
threshold voltage
Prior art date
Application number
TW110111777A
Other languages
English (en)
Other versions
TW202240904A (zh
Inventor
何焱騰
Original Assignee
錸鐽科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 錸鐽科技有限公司 filed Critical 錸鐽科技有限公司
Priority to TW110111777A priority Critical patent/TWI784460B/zh
Priority to CN202210060089.5A priority patent/CN115148808B/zh
Publication of TW202240904A publication Critical patent/TW202240904A/zh
Application granted granted Critical
Publication of TWI784460B publication Critical patent/TWI784460B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Abstract

一種常閉式電晶體，係為III-V族電晶體，其包含：緩衝層；通道層，位於通道層之上；阻障層，位於通道層之上；源極、汲極與閘極，位於阻障層之上；以及閥值電壓調整層，由還原的過渡金屬氧化物構成，並位於閘極之下與阻障層之上。本發明實施例之常閉式電晶體製作上簡單，不需要額外的蝕刻而不會造成表面損傷，也不需要額外的摻雜(習知的P-GaN閘需要摻雜)。

Description

常閉式電晶體與其製造方法
本發明是有關於一種III-V族電晶體，且特別是有關於一種III-V族的常閉式(normally-off，或稱E-mode)電晶體與其製造方法。
現今在電力電子領域中，導入寬帶隙半導體元件以提升設備和模組能效並降低能耗，已是未來趨勢。特別是氮化鎵高頻功率元件，由於其優異的性能而成為下一代高功率和高頻器件中，最有希望超越矽材料極限的半導體。然而要達到高頻且高功率輸出，III-V族電晶體，例如，氮化鎵(GaN)電晶體，通常會形成二維電子雲(2DEG，two-dimensional electron gas)，使得元件之操控天生即為常開式(normally-on，或稱D-mode)，這造成電路使用上較為複雜。
圖1繪示III-V族的常開式電晶體，常開式電晶體1包括基板11、緩衝層12、通道層13、阻障(barrier)層14、源極151、汲極152與閘極153。基板11例如為矽、絕緣層上覆矽(SOI)、碳化矽(SiC)或藍寶石基板。透過基板11上的成核層(nucleation layer，圖1未繪示)，III-V族金屬材料的緩衝層12形成於基板11上。通道層13為III-V族材料，其用於形成通道，並位於緩衝層12之上。III-V族金屬材料的阻障層14形成於通道層13之上。源極151、汲極152與閘極153形成於阻障層14之上，且於水平方向上，閘極153位於源極151與汲極152之間。在實際的例子中，緩衝層12與阻障層14可以為氮化鋁鎵(AlGaN)層，以及通道層13可以為氮化鎵(GaN)層。在此架構下，通道層13靠近阻障層14的地方會形成連續的二維電子雲131，導致常開式電晶體1為常開狀態，且閥值電壓Vth小於零。
為達省電、高速及電路縮裝之應用目標，市場上均要求能提供常閉式之元件。為了實現III-V族的常閉式電晶體，目前已知的做法共有三種，且說明如下。第一種作法是在電晶體的柵極區域做蝕刻以形成凹處(recess)，使得柵極可以更靠近傳輸通道。然而，這種作法需要將截止蝕刻製程控制在幾奈米(＜10nm)的範圍內，以讓蝕刻剩餘厚度降低，並整合介電層形成金屬-絕緣-半導體(MIS)結構，藉此提高晶體閥值電壓(Vth)，因此柵極區域的蝕刻均勻度及生產穩定性受到非常大的挑戰。另外，這種作法可能會破壞傳輸通道表面，導致最高電流(Id)降低，影響元件電性甚鉅。
第二種作法是導入帶負電之氟離子於柵極下方，以感應下方之通道，使閥值電壓往正偏移，達成常閉目的。導入固定之氟離子可以以電漿表面處理方式或是離子布植方式來實現，但這也必須整合介電層形成金屬-絕緣-半導體(MIS)結構。再者，導入帶負電之氟離子的離子數目多寡會影響閥值電壓，並且在生產上不易控制一致，故會影響晶片上電晶體的電性均勻度。
第三種作法是形成P型III-V族層(例如，P-GaN層)於閘極與阻障層之間，以實現高電子遷移(HEMT)之III-V族的常閉式電晶體，其中以GaN電晶體為例，閥值電壓Vth可以達到1.0伏特。第三種作法可以有效地使電晶體常閉，然而，當磊晶溫度超過攝氏500度時，在有氫氣的環境下會形成氫化鎂(Mg-H)複合物，導致電洞濃度下降，影響閥直電壓。據此，上述P-GaN閘架構與後續退火製程之相容性非常挑戰，生產成本較高。
根據本發明之目的，提供一種常閉式電晶體，係為III-V族電晶體，其包含：緩衝層；通道層，位於緩衝層之上；阻障層，位於通道層之上；源極、汲極與閘極，位於阻障層之上；以及閥值電壓調整層，由還原的(reduced)過渡金屬氧化物構成，並位於閘極之下與阻障層之上。
根據上述技術特徵，閥值電壓調整層的功函數大於等於6.0電子伏特。
根據上述技術特徵，還原的過渡金屬氧化物為還原的氧化鉬(MoO x, x＜=2)、還原的氧化釩(VO x, x＜=2)、還原的氧化鎢(WO x, x＜=2)、還原的氧化鈮(NbO x, x＜=2)、還原的氧化錸(ReO x, x＜=2)或還原的氧化鈀(PdO x, x＜=2)。
根據上述技術特徵，常閉式電晶體更包括：基板，其中緩衝層位於基板之上。
根據上述技術特徵，常閉式電晶體為三族氮化物(III-N)的高電子遷移率電晶體(HEMT電晶體)或金屬氧化物半導體場效電晶體(MOSFET電晶體)。
根據上述技術特徵，常閉式電晶體為GaN電晶體，通道層的厚度為介於30奈米至150奈米之間，阻障層的厚度介於1至30奈米之間，以及閥值電壓調整層的厚度介於0.5奈米至100奈米之間。
根據上述技術特徵，緩衝層的材料為AlGaN，且AlGaN的化學組成式為Al yGa 1-yN,  5%＜=y；以及在AlGaN或AlN的該阻障層的材料為AlGaN或AlN，且AlGaN的化學組成式為Al xGa 1-xN,  0＜=x ＜=40%。
根據上述技術特徵，阻障層更形成有溝槽(trench)，其中閥值電壓調整層埋入於溝槽中，且閘極的一部份埋入於溝槽中。
根據上述技術特徵，閘極的垂直截面之形狀為類似梯形的多邊形。
根據本發明之目的，提供一種常閉式電晶體的製造方法，其中常閉式電晶體係為III-V族電晶體，且製造方法包括：提供基板，並在基板上依序形成緩衝層、通道層以及阻障層；對阻障層進行蝕刻；形成源極與汲極於阻障層之上；形成閥值電壓調整層於阻障層之上，其中閥值電壓調整層由還原的過渡金屬氧化物構成；以及形成閘極於閥值電壓調整層之上。
根據上述技術特徵，透過熱蒸發、電子槍蒸發、金屬有機物化學氣相沉積、脈衝雷射沉積或濺鍍形成閥值電壓調整層於阻障層之上。
根據上述技術特徵，濺鍍是濺鍍是以鉬、釩、鎢、鈮、鈀或錸的金屬靶配合氧氣或二氧化氮氣體來與氬氣氣體混合的反應性濺射，其中氧氣或二氧化氮與該氬氣的比例為0.05至0.5。
總而言之，本發明實施例之常閉式電晶體製作上簡單，不需要額外的蝕刻而不會造成表面損傷，也不需要額外的摻雜(P-GaN閘需要摻雜)。
為利 貴審查員瞭解本發明之技術特徵、內容與優點及其所能達成之功效，茲將本發明配合附圖，並以實施例之表達形式詳細說明如下，而其中所使用之圖式，其主旨僅為示意及輔助說明書之用，未必為本發明實施後之真實比例與精準配置，故不應就所附之圖式的比例與配置關係解讀、侷限本發明於實際實施上的權利範圍，合先敘明。
為了避免先前技術之常閉式電晶體的作法所產生的技術缺點，本發明提出另一種新穎可行之方法，其不會對閘極區域造成傷害，製程簡單，且不需要額外表面處理，故不會造成電晶體通道表面損傷與影響電性。進一步地說，本發明是在阻障層之上長出還原的過渡金屬氧化物(reduced transition metal oxide)的閥值電壓調整層，此閥值電壓調整層位於阻障層與閘極之間，且功函數(work function)大於等於6電子伏特(eV)，
請參照圖2，圖2是本發明實施例的常閉式電晶體的剖面示意圖。常閉式電晶體2包括基板21、緩衝層22、通道層23、阻障層24、源極251、汲極252、閘極253與閥值電壓調整層254。基板21可以為矽、碳化矽(SiC)、絕緣層上覆矽(SOI)或藍寶石基板，其尺寸例如可以從2吋到8吋，或更大尺寸。透過基板21上的成核層(nucleation layer，圖2未繪示)，III-V族金屬材料的緩衝層22形成於基板21上。通道層23為III-V族材料，其用於形成通道，並位於緩衝層22之上。III-V族金屬材料的阻障層24形成於通道層23之上。
在實際的例子中，緩衝層22可以為氮化鋁鎵(AlGaN)層，通道層23可以為氮化鎵(GaN)層，以及阻障層24可以是氮化鋁鎵(AlGaN)或氮化鋁(AlN)層。在AlGaN的緩衝層22中，AlGaN的化學組成式為的化學組成式為Al yGa 1-yN,  5%＜=y。GaN的通道層23之厚度介於30奈米至150奈米之間(包括30奈米與150奈米的兩個端點值)。AlGaN或AlN的阻障層24之厚度介於2至40奈米之間(包括2奈米與40奈米的兩個端點值)，且在AlGaN或AlN的阻障層24中，AlGaN的化學組成式為Al xGa 1-xN,  0＜=x ＜=40%。
源極251、汲極252與閘極253形成於阻障層24之上，且於水平方向上，閘極253位於源極251與汲極252之間，其中源極251、汲極252與閘極253為鈦(Ti)、鋁(Al)、鎳(Ni)與金(Au)的至少其中一者所形成的金屬堆疊層，例如Ni/Au的金屬堆疊。在此請注意，閥值電壓調整層254形成於閘極253之下與阻障層24之上，即於垂直方向上，閥值電壓調整層254位於閘極253與阻障層24之間。閥值電壓調整層254由還原的過渡金屬氧化物構成，且具有高於6.0電子伏特的功函數，例如，還原的氧化鉬(MoO x, x＜=2)、還原的氧化釩(VO x, x＜=2、還原的氧化鎢(WO x, x＜=2)、還原的氧化鈮(NbO x, x＜=2)、還原的氧化錸(ReO x, x＜=2)或還原的氧化鈀(PdO x, x＜=2)。在實際的例子中，閥值電壓調整層254之厚度可以介於0.5奈米至100奈米之間(包括0.5奈米與100奈米的兩個端點值)，較佳地，0.5奈米至50奈米之間。
在此架構下，通道層23靠近阻障層24的地方會形成不連續的二維電子雲231，其中二維電子雲231的不連續處位於閘極253下方，導致常閉式電晶體2為常閉狀態，閥值電壓Vth大於零。於實際的實驗中，若常閉式電晶體2為GaN電晶體，且選擇使用功函數為6.6電子伏特的閥值電壓調整層254，則常閉式電晶體2的閥值電壓為正的0.9伏特。
在此請注意，常閉式電晶體2可以是HEMT電晶體或MOSFET電晶體(金屬氧化場場效電晶體)，且本發明不以此為限制。簡單地說，只要是採用還原的過渡金屬氧化物構成之閥值電壓調整層設置於閘極與阻障層之間來產生閥值電壓大於0伏特的III-V族電晶體，其皆可涵蓋於常閉式電晶體2所衍生的範圍之內。另外，常閉式電晶體2特別可以是III-N(V族化合物選用N，即III族氮化物)電晶體，例如，但不限於AlGaN/GaN、InAlN/GaN、AlN/GaN、AlN/AlGaN、 AlInGaN/GaN、AlInGaN/AlGaN架構的電晶體。
請同時參照圖3A與圖3B，圖3A是本發明實施例的常閉式電晶體的電壓電流曲線示意圖，以及圖3B是P-GaN架構的常閉式電晶體的電壓電流曲線示意圖。於圖3A與3B中，橫軸為電晶體之閘極源極電壓，縱軸為每單位長度的電晶體電流。比較圖3A與圖3B，可以知悉本發明實施例之使用功函數為6.6電子伏特的閥值電壓調整層254的常閉式電晶體2的閥值電壓較P-GaN閘結構的常閉式電晶體的閥值電壓高，且有較佳之電流表現。
請接著依序參考圖4A至圖4F，圖4A至圖4F是本發明實施例的常閉式電晶體的製造方法之各步驟的示意圖。於圖4A中，提供基板21，並在基板21上形成成核層(未繪示)，接著，進行磊晶，以形成緩衝層22於基板21之上，其中緩衝層22是在高溫下形成。於圖4B中，在緩衝層22之上進行磊晶，以形成通道層23於緩衝層22之上。於圖4C中，在通道層23之上進行磊晶，以形成阻障層24’於通道層23之上。
在圖4D中，定義出常閉式電晶體的位置，以對阻障層24’進行檯面蝕刻，例如，使用基於氯氣(Cl 2)的電漿蝕刻系統。在圖4E中，透過電子束(electron beam)沉積在阻障層24上定義與形成源極歐姆接觸與汲極歐姆接觸，並使用金屬堆疊在高溫下退火，以形成上述歐姆接觸的源極251與汲極252，其中金屬堆疊可以是鈦(Ti)、鋁(Al)、鎳(Ni)與金(Au)的至少其中一者所形成。在圖4F中，透過物理或化學氣相沉積在阻障層24上形成閥值電壓調整層254，其中物理或化學氣相沉積例如是熱蒸發、電子槍蒸發、金屬有機物化學氣相沉積、脈衝雷射沉積或濺鍍，且濺鍍是以金屬靶(例如，鉬、釩、鎢、鈮、鈀、錸的金屬靶)配合氧氣或二氧化氮氣體來與氬氣氣體混合的反應性濺射，其中氧氣或二氧化氮與氬氣的比例為0.05至0.5(包括0.05與0.5的兩個端點值)。最後，在圖4G中，透過電子束沉積在閥值電壓調整層254上定義與形成閘極253。
請參照圖2與圖5A，圖5A是本發明又一實施例的常閉式電晶體的剖面示意圖。圖2實施例中的阻障層24並沒有任何個溝槽(trench)，且閥值電壓調整層254直接形成於阻障層24之上，但本發明不以此為限制，在圖5A中，常閉式電晶體2’的阻障層24形成有溝槽，且閥值電壓調整層254埋入於阻障層24的溝槽，且閘極253的一部分也埋入阻障層24的溝槽。
請參照圖5A與圖5B，圖5B是本發明再一實施例的常閉式電晶體的剖面示意圖。圖5B之常閉式電晶體2’’的閘極253’的垂直截面之形狀不同於圖5A之常閉式電晶體2’之閘極253的垂直截面之形狀，其中圖5B之常閉式電晶體2’’的閘極253’的垂直截面之形狀大致上為類似梯形的多邊形，以及圖5A之常閉式電晶體2’之閘極253之垂直截面之形狀大致上為矩形。
具體而言，本發明之常閉式電晶體具有正的閥值電壓，且製作上簡單，不需要額外的蝕刻而不會造成表面損傷，也不需要額外的摻雜(P-GaN閘需要摻雜)。另外，從圖3A與圖3B可以知悉，本發明之常閉式電晶體具有較高的閥值電壓與較佳的電流表現。
綜觀上述，可見本發明在突破先前之技術下，確實已達到所欲增進之功效，且也非熟悉該項技藝者所易於思及，再者，本發明申請前未曾公開，且其所具之進步性、實用性，顯已符合專利之申請要件，爰依法提出專利申請，懇請  貴局核准本件發明專利申請案，以勵發明，至感德便。
以上所述之實施例僅係為說明本發明之技術思想及特點，其目的在使熟習此項技藝之人士能夠瞭解本發明之內容並據以實施，當不能以之限定本發明之專利範圍，即大凡依本發明所揭示之精神所作之均等變化或修飾，仍應涵蓋在本發明之專利範圍內。
1：常開式電晶體 2、2’、2’’：常閉式電晶體 11、21：基板 12、22：緩衝層 13、23：通道層 131、231：二維電子雲 14、24、24’ ：阻障層 151、251：源極 152、252：汲極 153、253、253’：閘極 254：閥值電壓調整層
本發明之多個附圖僅是用於使本發明所屬技術領域的通常知識者易於了解本發明，其尺寸與配置關係僅為示意，且非用於限制本發明，其中各附圖簡要說明如下： 圖1是III-V族的常開式電晶體的剖面示意圖； 圖2是本發明實施例的常閉式電晶體的剖面示意圖； 圖3A是本發明實施例的常閉式電晶體的電壓電流曲線示意圖； 圖3B是P-GaN架構的常閉式電晶體的電壓電流曲線示意圖； 圖4A至圖4G是本發明實施例的常閉式電晶體的製造方法之各步驟的示意圖； 圖5A是本發明又一實施例的常閉式電晶體的剖面示意圖；以及 圖5B是本發明再一實施例的常閉式電晶體的剖面示意圖。
2：常閉式電晶體 21：基板 22：緩衝層 23：通道層 231：二維電子雲 24 ：阻障層 251：源極 252：汲極 253：閘極 254：閥值電壓調整層

Claims (12)

  1. 一種常閉式電晶體，係為III-V族電晶體，其包含： 一緩衝層(22)； 一通道層(23)，位於該緩衝層(22)之上； 一阻障層(24)，位於該通道層(23)之上； 一源極(251)、一汲極(252)與一閘極(253)，位於該阻障層(24)之上；以及 一閥值電壓調整層(254)，由還原的過渡金屬氧化物構成，並位於該閘極(253)之下與該阻障層(24)之上。
  2. 如請求項1所述之常閉式電晶體，其中該閥值電壓調整層(254)的一功函數大於等於6.0電子伏特。
  3. 如請求項1所述之常閉式電晶體，其中該還原的過渡金屬氧化物為還原的氧化鉬(MoO x, x＜=2)、還原的氧化釩(VO x, x＜=2)、還原的氧化鎢(WO x, x＜=2)、還原的氧化鈮(NbO x,x＜=2)、還原的氧化錸(ReO x, x＜=2)或還原的氧化鈀(PdO x, x＜=2)。
  4. 如請求項1所述之常閉式電晶體，更包括： 一基板(21)，其中該緩衝層(22)位於該基板(21)之上。
  5. 如請求項1所述之常閉式電晶體，其中該常閉式電晶體(2)為一III-N的HEMT電晶體或MOSFET電晶體。
  6. 如請求項1所述之常閉式電晶體，其中該常閉式電晶體(2)為GaN電晶體，該通道層(23) 的厚度為介於30奈米至150奈米之間，該阻障層(24) 的厚度介於1至30奈米之間，以及該閥值電壓調整層(254)的厚度介於0.5奈米至100奈米之間。
  7. 如請求項6所述之常閉式電晶體，其中該緩衝層(22)的材料為AlGaN，且AlGaN的化學組成式為Al yGa 1-yN,  5%＜=y；以及在AlGaN或AlN的該阻障層(24)的材料為AlGaN或AlN，且AlGaN的化學組成式為Al xGa 1-xN,  0＜=x ＜=40%。
  8. 如請求項1所述之常閉式電晶體，其中該阻障層(24)更形成有一溝槽(trench)，其中該閥值電壓調整層(254)埋入於該溝槽中，且該閘極(253)的一部份埋入於該溝槽中。
  9. 如請求項8所述之常閉式電晶體，其中該閘極(253)的垂直截面之形狀為類似梯形的多邊形。
  10. 一種常閉式電晶體的製造方法，其中該常閉式電晶體(2) 係為III-V族電晶體，且該製造方法包括： 提供一基板(21)，並在該基板(21)上依序形成一緩衝層(22)、一通道層(23)以及一阻障層(24)； 對該阻障層(24)進行蝕刻； 形成一源極(251)與一汲極(252)於該阻障層(24)之上； 形成一閥值電壓調整層(254)於該阻障層(24)之上，其中閥值電壓調整層(254)由還原的過渡金屬氧化物構成；以及 形成一閘極(253)於該閥值電壓調整層(254)之上。
  11. 如請求項10所述之製造方法，其中透過熱蒸發、電子槍蒸發、金屬有機物化學氣相沉積、脈衝雷射沉積或濺鍍形成該閥值電壓調整層(254)於該阻障層(24)之上。
  12. 如請求項11所述之製造方法，其中該濺鍍是濺鍍是以鉬、釩、鎢、鈮、鈀或錸的一金屬靶配合氧氣或二氧化氮氣體來與氬氣氣體混合的反應性濺射，其中該氧氣或該二氧化氮與該氬氣的比例為0.05至0.5。
TW110111777A 2021-03-31 2021-03-31 常閉式電晶體與其製造方法 TWI784460B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110111777A TWI784460B (zh) 2021-03-31 2021-03-31 常閉式電晶體與其製造方法
CN202210060089.5A CN115148808B (zh) 2021-03-31 2022-01-19 常闭式晶体管与其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110111777A TWI784460B (zh) 2021-03-31 2021-03-31 常閉式電晶體與其製造方法

Publications (2)

Publication Number Publication Date
TW202240904A TW202240904A (zh) 2022-10-16
TWI784460B true TWI784460B (zh) 2022-11-21

Family

ID=83404868

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110111777A TWI784460B (zh) 2021-03-31 2021-03-31 常閉式電晶體與其製造方法

Country Status (2)

Country Link
CN (1) CN115148808B (zh)
TW (1) TWI784460B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201735184A (zh) * 2016-01-15 2017-10-01 創世舫電子有限公司 具有al1-xsixo閘極絕緣體的增強型iii族氮化物元件
TW201914006A (zh) * 2017-09-08 2019-04-01 黃知澍 N-face AlGaN/GaN磊晶結構及其主動元件與其積體化之極性反轉製作方法
TW202015241A (zh) * 2018-10-09 2020-04-16 世界先進積體電路股份有限公司 半導體裝置及其製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI549297B (zh) * 2014-11-06 2016-09-11 國立交通大學 高電子遷移率電晶體及其製造方法
CN114899230A (zh) * 2017-06-06 2022-08-12 黄知澍 Iii族/氮化物磊晶结构及其主动元件与其积体化的制作方法
CN110880532B (zh) * 2018-09-06 2023-03-14 世界先进积体电路股份有限公司 高电子移动率晶体管及其形成方法
CN111834435B (zh) * 2019-04-15 2025-03-25 联华电子股份有限公司 高电子迁移率晶体管
CN110190116B (zh) * 2019-04-30 2021-12-31 大连理工大学 一种高阈值电压常关型高电子迁移率晶体管及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201735184A (zh) * 2016-01-15 2017-10-01 創世舫電子有限公司 具有al1-xsixo閘極絕緣體的增強型iii族氮化物元件
TW201914006A (zh) * 2017-09-08 2019-04-01 黃知澍 N-face AlGaN/GaN磊晶結構及其主動元件與其積體化之極性反轉製作方法
TW202015241A (zh) * 2018-10-09 2020-04-16 世界先進積體電路股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
CN115148808B (zh) 2025-12-09
CN115148808A (zh) 2022-10-04
TW202240904A (zh) 2022-10-16

Similar Documents

Publication Publication Date Title
CN110034186B (zh) 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法
CN113113469B (zh) 一种高耐压双栅极横向hemt器件及其制备方法
CN102386223B (zh) GaN高阈值电压增强型MOSHFET器件及制备方法
CN111916351A (zh) 半导体器件及其制备方法
CN111223933A (zh) 一种提高GaN增强型MOSFET阈值电压的新型外延层结构
CN102856374B (zh) 一种GaN增强型MIS-HFET器件及其制备方法
CN110310981B (zh) 氮面增强型复合势垒层氮化镓基异质结场效应管
CN109244130A (zh) 基于p-GaN和SiN层的自对准栅结构GaN MIS-HEMT器件及其制作方法
WO2018032601A1 (zh) GaN基增强型HEMT器件的制备方法
CN113745332A (zh) 基于铁电性ⅲ族氮化物极化反转的增强型高电子迁移率晶体管
Gao et al. 545-mA/mm E-mode recessed-gate GaN MOSHEMT (Vth> 4 V) by ion beam etching
CN113013242A (zh) 基于n-GaN栅的p沟道GaN基异质结场效应晶体管
JP2007281453A (ja) 半導体電界効果トランジスタ及びその製造方法
CN116153933B (zh) 一种GaN基CMOS器件及其制备方法
CN210897283U (zh) 一种半导体器件
CN110085675A (zh) 一种hemt增强型器件及其制作方法
CN119325270B (zh) 绝缘栅mis hemt器件、制备方法、芯片及电子设备
TWI779612B (zh) 良好晶格匹配的增強型iii-v族半導體元件與其製造方法
CN207664049U (zh) 一种高质量MOS界面的常关型GaNMOSFET结构
TWI649873B (zh) 三族氮化物半導體結構
TWI784460B (zh) 常閉式電晶體與其製造方法
CN109755301B (zh) 一种高质量栅界面的GaN MISFET器件及其制备方法
TWI546958B (zh) Gold and oxygen semi - high electron mobility transistor
TWI762346B (zh) 一種iii族氮化物半導體元件之歐姆接觸製造方法
CN116598350A (zh) 一种基于原位SiNx的GaN HEMT器件及其制备方法