TWI782321B

TWI782321B - 圖像感測器及電子設備

Info

Publication number: TWI782321B
Application number: TW109131214A
Authority: TW
Inventors: 饒金華; 肖海波
Original assignee: 大陸商豪威科技（上海）有限公司
Priority date: 2019-12-03
Filing date: 2020-09-11
Publication date: 2022-11-01
Also published as: TW202123443A; CN110911433A; CN110911433B; US20210167104A1; US11329082B2

Abstract

本發明係關於一種圖像感測器和一種電子設備。所述圖像感測器的至少一個像素包括光電二極體、浮動擴散部以及位於所述光電二極體和浮動擴散部之間的傳輸電晶體，其中，所述光電二極體具有載子積聚區，所述傳輸電晶體的閘極延伸至所述載子積聚區，且所述閘極沿背離所述浮動擴散部的方向延伸且與所述載子積聚區的一半以上寬度範圍相交。由於載子通過閘極周圍半導體基底中的快速傳輸通道傳輸F更快，因而通過延長傳輸電晶體的閘極沿背離浮動擴散部的方向與載子積聚區的相交範圍，便於載子積聚區的載子及時從快速傳輸通道傳輸到浮動擴散區，總體上可以提高載子的傳輸效率，有助於優化圖像感測器的性能。

Description

圖像感測器及電子設備

本發明係關於半導體技術領域，尤其係關於一種圖像感測器及一種電子設備。

圖像感測器現已廣泛應用於日常生活及保安、交通、醫療等領域，例如可以應用在諸如數位相機、行動電話、安全攝像機等電子設備上。對圖像感測器尤其是CMOS(Complementary Metal Oxide Semiconductor，互補金屬-氧化物-半導體)圖像感測器的製造技術及性能的研究也得到了持續快速的發展。

圖像感測器通常包括由眾多像素排布而成的像素陣列，其中每個像素具有光感應元件，通常為光電二極體(Photo Diode，PD)，其接受入射光線並產生與入射光量相應的載子。現有技術中，光電二極體產生的載子被傳輸至位於半導體基底橫向方向上另一位置的浮動擴散部(Floating Diffusion，FD)，其中，在光電二極體和浮動擴散部之間會設置傳輸電晶體，傳輸電晶體被傳輸門控制。

但是，在某些應用場合，為了提高單個像素的光吸收效率，在圖像感測器的像素中會設置橫向尺寸(或橫向寬度)較大的光電二極體，對於這類圖像感測器，光電二極體產生的載子(即信號電荷)包括位於相對距離垂直傳輸電晶體較遠的載子，這部分載子在傳輸時，需要通過不顯著的電位差橫向緩慢擴散到傳輸電晶體附近，然後再被快速傳輸到垂直傳輸電晶體另一側的浮動擴散部，載子的整體傳輸效率較為低下，對於圖像感測器的優化是不利的。

為了提高圖像感測器中像素中的載子的傳輸效率，以優化圖像感測器的性能，本發明提供一種圖像感測器。另外還提供一種包括所述圖像感測器的電子設備。

一方面，本發明提供一種圖像感測器，所述圖像感測器包括多個像素，至少一個所述像素包括：形成於半導體基底中的光電二極體，所述光電二極體具有載子積聚區；浮動擴散部，與所述光電二極體並列設置於半導體基底中，所述浮動擴散部延伸到所述半導體基底表面；以及位於所述光電二極體和所述浮動擴散部之間的傳輸電晶體，所述傳輸電晶體用於將所述載子積聚區的載子轉移至所述浮動擴散部；其中，所述傳輸電晶體的閘極沿縱向延伸至所述半導體基底中的載子積聚區，且所述閘極沿背離所述浮動擴散部的方向延伸並與所述載子積聚區的一半以上寬度範圍相交。

可選的，所述閘極與所述載子積聚區的50%~80%的寬度範圍相交。

可選的，所述閘極與所述載子積聚區的80%~100%的寬度範圍相交。

可選的，所述傳輸電晶體的閘極包括設置於所述半導體基底中的垂直傳輸閘極和凸出於所述半導體基底表面且與所述垂直傳輸閘極連為一體的閘極凸出部分，其中，所述垂直傳輸閘極沿背離所述浮動擴散部的方向延伸且與所述載子積聚區的一半以上寬度範圍相交。

可選的，所述載子積聚區為形成於所述半導體基底的P阱內的N^-區；所述像素還包括位於所述載子積聚區上方且向上延伸到所述半導體基底表面的P⁺區。

可選的，所述浮動擴散部包括形成於所述半導體基底中且向上延伸至所述半導體基底表面的N⁺區。

可選的，所述像素還包括形成於所述垂直傳輸閘極周圍的半導體基底中的P^-界面改善區。

可選的，所述圖像感測器還包括：重置電晶體，用於將所述浮動擴散部恢復到一參考電壓；源極隨耦電晶體，受所述浮動擴散部的電位控制而打開或關閉；以及行選擇電晶體，用於將所述像素中的信號讀出到列位元線。

可選的，所述圖像感測器為CMOS圖像感測器。

一個方面，本發明提供一種電子設備，所述電子設備配置有上述圖像感測器。

本發明提供的圖像感測器，其中至少一個像素包括光電二極體、浮動擴散部以及位於所述光電二極體和浮動擴散部之間的傳輸電晶體，其中，所述光電二極體具有載子積聚區，所述傳輸電晶體的閘極延伸至所述載子積聚區，且所述閘極沿背離所述浮動擴散部的方向延伸並與所述載子積聚區的一半以上寬度範圍相交。由於載子通過閘極周圍半導體基底中的快速傳輸通道傳輸更快，因而通過延長傳輸電晶體的閘極沿背離浮動擴散部的方向與載子積聚區的相交範圍，便於載子積聚區的載子及時從快速傳輸通道傳輸到浮動擴散區，總體上可以提高載子的傳輸效率，有助於優化圖像感測器的性能。

本發明提供的電子設備，包括本發明提供的圖像感測器，因而具有與所述圖像感測器類似的優點。

100、200:半導體基底

110、210:光電二極體

111、211:載子積聚區

220:像素分隔區

120:閘極

121、221:閘極氧化層

222:界面改善區

230:列位元線

201:快速傳輸通道

圖1A是一種圖像感測器的像素的平面示意圖。

圖1B是沿圖1A中AA'方向的剖面示意圖。

圖2A是本發明實施例的圖像感測器中的一個像素的平面示意圖。

圖2B是沿圖2A中BB'方向的剖面示意圖。

圖2C是沿圖2A中CC'方向的剖面示意圖。

以下結合附圖和具體實施例對本發明的圖像感測器及電子設備作進一步詳細說明。根據下面的說明，本發明的優點和特徵將更清楚。需說明的是，附圖均採用非常簡化的形式且均使用非精准的比例，僅用以方便、明晰地輔助說明本發明實施例的目的。

為了更清楚地說明本發明的圖像感測器的特點，首先結合附圖介紹一種圖像感測器的結構。圖1A是一種圖像感測器的像素的平面示意圖。圖1B是沿圖1A中AA'方向的剖面示意圖。參照圖1A和圖1B，該像素包括光電二極體110，光電二極體110用於將入射光轉換為載子(即信號電荷)，載子積聚的區域為載子積聚區111，在載子積聚區111右側的半導體基底100表面設置有浮動擴散部FD，載子積聚區111的載子可以在控制信號作用下被轉移至浮動擴散部FD，浮動擴散部FD接收的載子引起其電位的變化，進而可以控制與浮動擴散部FD連接的源極隨耦電晶體SF(source follower transisitor)導通或者關閉。浮動擴散部FD另外受重置電晶體RST(reset transisitor)控制，根據時序信號可以將浮動擴散部FD重置，以等待下一次的載子傳輸。所述像素還可包括行選擇電晶體RS(row select transisitor)，行選擇電晶體RS用於像素尋址，並將像素中的信號讀出到列位元線。該像素結構中，傳輸電晶體Tx用於在傳輸門控制下將載子積聚區111的載子傳輸到浮動擴散部FD。傳輸電晶體Tx的閘極120與半導體基底100之間設置有閘極氧化層121，閘極120包括延伸至半導體基底100中的部分，即垂直傳輸閘極(Vertical Transfer Gate，VTG)。

圖1A和圖1B所示的像素結構仍然存在不足。具體來說，按照該像素結構，傳輸電晶體Tx設置地較窄且遠離載子積聚區111的左端。對於尺寸較小的光電二極體，積聚在載子積聚區111範圍內的載子從載子積聚區111移動到浮動擴散部FD的距離較短，總體來看載子傳輸時間短，對像素性能的影響較小。但是，對於如圖1A所示的光電二極體110，其載子積聚區111在半導體基底100的橫向上跨越的寬度較大，對於相對地位於圖1A中左端的載子來說，到達浮動擴散部FD經過的距離較長，參照圖1B，位於所述左端的載子(示為e)需要以根據電位差先沿半導體基底100的橫向緩慢移動到達垂直傳輸閘極VTG附近(如圖1B中段虛線所示，速度表示為v-L)，然後再通過垂直傳輸閘極VTG周圍的快速傳輸通道(如圖1B中點虛線表示，速度表示為v-H)快速傳輸到浮動擴散部FD。其中，到達垂直傳輸閘極VTG附近之前的移動時間占全部傳輸時間的比例很大，從整體上影響了載子的傳輸效率，在控制像素讀取信號時，需要預留足夠的時間以便於每個積分週期內積聚的載子被轉移完全，限制了電路設計靈活度，也影響圖像質量，因而限制了圖像感測器性能的優化。本發明即是為了解決該問題而提出的。

圖2A是本發明實施例的圖像感測器中的一個像素的平面示意圖。圖2B是沿圖2A中BB'方向的剖面示意圖。圖2C是沿圖2A中CC'方向的剖面示意圖。以下結合圖2A、圖2B和圖2C對本發明一實施例中的圖像感測器進行說明。

具體的，本實施例中，圖像感測器在半導體基底200上形成，所述半導體基底200可以是本領域公知的任意合適的底材，例如可以是以下所提到的材料中的至少一種：矽(Si)、鍺(Ge)、鍺矽(SiGe)、碳矽(SiC)、碳鍺矽(SiGeC)、砷化銦(InAs)、砷化鎵(GaAs)、磷化銦(InP)或者其它III/V化合物半導體，還包括這些半導體構成的多層結構等，或者為絕緣體上矽(SOI)、絕緣體上層疊矽(SSOI)、絕緣體上層疊鍺化矽(S-SiGeOI)、絕緣體上鍺化矽(SiGeOI)以及絕緣體上鍺(GeOI)，或者還可以為雙面拋光矽片(Double Side Polished Wafers，DSP)，也可為氧化鋁等的陶瓷基底、石英或玻璃基底等。本實施例中半導體基底200例如為矽晶圓。按照在半導體基底200的表面內的分佈範圍不同來區分，所述圖像感測器可以包括像素區域以及外圍電路區域(未示出)，其中像素區域可以包括陣列分佈的多個像素。外圍電路區域具體可以分區域設置水平驅動電路、垂直驅動電路、列信號處理電路(具體包括平行排列的多條列位元線)、控制電路等。

本實施例的圖像感測器例如為CMOS圖像感測器，每個像素用來將入射光線轉換為電信號輸出，因而均包括具有光電轉換功能的光電二極體210以及控制載子的讀出的多個像素電晶體。在另一實施例中，所述光電二極體也可以用於連接到電荷耦合(CCD)圖像感測器。對於在像素區域分佈的眾多像素，本實施例以其中的一個像素進行說明，該像素採用了如圖2A至圖2C所示的結構。可以理解，像素區域的眾多像素中，部分像素也可以採用與下面所描述的如圖2A至圖2C所示的結構不同的設計。

參照圖2A至圖2C，對於本實施例所描述的像素，其包括形成於半導體基底200中的光電二極體210、形成於半導體基底200中且延伸至半導體基底表面的浮動擴散部FD以及位於所述光電二極體210和所述浮動擴散部FD之間的傳輸電晶體Tx，其中，所述光電二極體210包括載子積聚區211，所述浮動擴散部FD沿半導體基底200的橫向與所述載子積聚區211並列設置，所述傳輸電晶體Tx用於將所述載子積聚區211的載子轉移至所述浮動擴散部FD，並且，所述傳輸電晶體Tx的閘極沿縱向延伸至所述載子積聚區211，且所述閘極沿背離所述浮動擴散部FD的方向延伸並與所述載子積聚區211的一半以上寬度範圍相交。

在半導體基底200中設置的光電二極體210可以為兩層結構，例如是在P型半導體基底中形成的N型植入光電二極體，或者是在N型半導體基底中形成的P型植入光電二極體，所述光電二極體也可以是三層結構，例如以PNP或者NPN方式設置的PIN型光電二極體。所述光電二極體也可以是多層結構。本實施例中，所述光電二極體210例如為N型植入光電二極體，其中，載子積聚區211為形成於所述半導體基底200的P阱內的N^-區，相應的，所述像素還包括位於所述載子積聚區211上方且向上延伸至所述半導體基底100表面的P⁺區，該P⁺區做為光電二極體210的連接層。此外，在光電二極體210的邊界，半導體基底200中還設置有像素分隔區220，所述像素分隔區220例如為P^-或P⁺區。在另一實施例中，所述光電二極體例如為P型植入光電二極體，相應的，其載子積聚區為形成於半導體基底的N阱內的P^-區，所述像素設置有位於所述載子積聚區211上方且延伸至所述半導體基底100表面的N⁺區，位於光電二極體的邊界的像素分隔區為N^-或N⁺ 區。位於所述載子積聚區211上方且延伸至所述半導體基底100表面的P⁺區或N⁺區除了提供光電二極體的一個連接端以外，還具有減少半導體基底表面的晶格缺陷從而減小暗電流的作用。在此處以及後續的描述中，N^-表示具有相對較低濃度的N型摻雜物，N⁺表示具有相對較高濃度的N型摻雜物，P^-表示具有相對較低濃度的P型摻雜物，P⁺表示具有相對較高濃度的N型摻雜物。“較高濃度”是相對於“較低濃度”來說的，例如“較高濃度”可以是“較低濃度”的十倍左右。對於矽基底來說，N型摻雜物例如為砷或磷等，P型摻雜物例如為硼或銦等。

所述傳輸電晶體Tx用於將所述載子積聚區211積聚的載子傳輸至所述浮動擴散部FD，具體來說，在積分週期內，光電二極體210響應入射光而產生載子(即信號電荷，簡稱為載子)，這些載子會被存儲在載子積聚區211內。經過積分週期後，通過打開傳輸電晶體Tx的傳輸門施加高電壓脈衝，即可以將存儲在載子積聚區211內的電荷(圖2B中的e)傳輸至浮置擴散部FD。在積聚的載子均被傳輸到浮置擴散部FD後，關閉傳輸電晶體Tx直到下一次積分週期後再打開。傳輸電晶體Tx優選為具有垂直傳輸閘極VTG的垂直傳輸電晶體，垂直傳輸閘極VTG的採用可以使同樣像素範圍內光電二極體210的開口率增大，而且能夠增大單位體積的飽和電荷量。垂直傳輸閘極VTG設置在半導體基底200中形成的溝槽內，本實施例中，所述溝槽延伸至載子積聚區211的頂部，溝槽周圍的半導體基底表面用來設置光電二極體的連接層。另外，傳輸電晶體Tx還包括與垂直傳輸閘極VTG一體連接且凸出於半導體基底200表面的閘極部分(稱為閘極凸出部分)，以與外部信號連接。閘極的材料例如為多晶矽。並且，在半導體基底200中用於設置垂直傳輸閘極VTG的溝槽的內表面形成有閘極氧化層221，以隔離多晶矽和半導體基底200。本實施例中，為了對垂直傳輸閘極 VTG的界面態進行調整，抑制由於溝槽內表面的晶格缺陷和畸變引起的暗電流，在半導體基底200中位於所述垂直傳輸閘極VTG周圍的區域，形成有界面改善區222，界面改善區222可以通過設置雜質離子注入而形成為P^-界面改善區，此處的P^-界面改善區中的離子可以與構成缺陷的電荷結合，因而可以起到降低或避免在閘極氧化層221和半導體基底200之間界面生成的暗電流的功能。

浮置擴散部FD設置於傳輸電晶體Tx背離光電二極體210的一側，具體的，本實施例中，所述浮動擴散部FD包括形成於所述半導體基底200中且延伸至所述半導體基底200表面的N⁺區，該N⁺區靠近傳輸電晶體Tx的凸出於半導體基底200表面的閘極凸出部分。本實施例中，浮置擴散部FD對應於像素分隔區220上方形成，具體的，浮置擴散部的N⁺區形成在位於P^-設置的像素分隔區220上方的N阱(設置為N^-區)表面。

參照圖2A和圖2B，本實施例的圖像感測器還可以包括在半導體基底200上設置的重置電晶體RST、源極隨耦電晶體SF以及行選擇電晶體RS。具體來說，浮置擴散部FD接收的載子會改變其電位，因而可以通過電位信號控制與其連接的源極隨耦電晶體SF打開或關閉，源極隨耦電晶體SF為放大電晶體，行選擇電晶體RS和源極隨耦電晶體SF串聯連接在電源電壓VDD和列位元線230之間，所述行選擇電晶體RS被用來確定像素的位置，選擇性地在列位元線230上讀出對應像素的信號。經過列位元線230讀取信號後，所述重置電晶體RST將所述浮動擴散部FD恢復到一參考電壓(例如為VDD)，等待下一次的載子傳輸過程。

如上文所述，對於需要沿半導體基底100的平面橫向擴散的載子來說，如果距離傳輸電晶體Tx的垂直傳輸閘極VTG較遠，到達快速傳輸通道(速度v-H)之前的傳輸速度(v-L)是比較慢的，因而會限制像素內的載子整體傳輸效率的提高。本實施例中，參照圖2A至圖2C，傳輸電晶體Tx的閘極被設置為沿背離所述浮動擴散部FD的方向延伸且與光電二極體210的載子積聚區211的一半以上寬度範圍相交。此時載子從傳輸電晶體的閘極附近被傳輸至浮置擴散部的通道如圖2B中的快速傳輸通道201所示。具體的，在光電二極體210響應入射光而產生載子的積分週期內後，通過打開傳輸電晶體Tx的傳輸門施加高電壓脈衝，靠近垂直傳輸閘極VTG的載子更快地進入沿垂直傳輸閘極VTG外周的快速傳輸通道201，從而以較快的速度(v-H)傳輸到浮置擴散部FD，相對於如圖1A和圖1B所示的像素結構，載子積聚區211中各個區域的載子從載子積聚區211到達浮置擴散部FD的時間大大縮短，因而可以提高傳輸效率，而且載子的傳輸更易於控制，提高了控制電路的設計靈活性，也有利於提高圖像感測器的像素的質量。

做為一個示例，可以設置傳輸電晶體Tx的閘極沿背離所述浮動擴散部FD的方向延伸且與光電二極體210的載子積聚區211的50%~80%的寬度範圍相交。做為另一個示例，傳輸電晶體Tx的閘極沿背離所述浮動擴散部FD的方向延伸且與光電二極體210的載子積聚區211的80%~100%的寬度範圍相交。傳輸電晶體Tx的閘極可以從寬度方向貫穿光電二極體210的整個載子積聚區211。

上述結構的像素在製作時，在所述載子積聚區211和浮動擴散部FD之間形成傳輸電晶體Tx時，參照圖2A至圖2C，可以包括如下步驟：首先，在半導體基底200中要形成垂直傳輸閘極VTG的區域製作溝槽，所述溝槽沿所述半導體基底200的縱向延伸至在光電二極體區域的載子積聚區211，並且，為了獲得滿足快速傳輸要求的垂直傳輸閘極 VTG，所述溝槽沿背離要形成浮動擴散部FD區域的方向與載子積聚區211的一半以上寬度範圍相交；然後，為了抑制由於溝槽內表面的晶格缺陷和畸變引起的暗電流，溝槽內表面進行雜質離子注入，以在溝槽內壁的半導體基底200中形成界面改善區222；接著，在所述溝槽內表面形成閘極氧化層221，以隔離半導體基底200和後續填充在溝槽中的閘極材料；然後，對應於所述溝槽的位置製作所述傳輸電晶體Tx的閘極，本實施例中，先在溝槽中填充閘極材料如多晶矽，填滿所述溝槽，並突出於半導體基底200表面，然後再對半導體基底表面的多晶矽進行圖形化，去除多餘的部分；本實施例中，可以採用於如圖1B所示的閘極結構相同的光罩進行光刻並對半導體基底表面的多晶矽進行圖形化，成本較低，此外，在形成傳輸電晶體Tx的閘極的過程中，可以同時製作重置電晶體的閘極。

製作完成的傳輸電晶體Tx的閘極包括填充在溝槽中的部分，即垂直傳輸閘極VTG，其不僅僅位於突出半導體基底表面部分的下方，還沿背離所述浮動擴散部FD的方向延伸且與所述載子積聚區211的一半以上寬度範圍相交。參照圖2A和圖2C，考慮到降低對像素開口率的影響，在半導體基底200的平面內，垂直傳輸閘極VTG以長條狀沿背離所述浮動擴散部FD的方向延伸，垂直於延伸方向的寬度較延伸方向上的長度小，以減少對入射光的遮擋，所述垂直傳輸閘極和傳輸電晶體閘極凸出於半導體基底表面的部分(即閘極凸出部分)沿平行於所述半導體基底方向的截面形成T形。由於垂直傳輸閘極VTG在長度方向上與載子積聚區211的相交範圍較大，在其周圍的半導體基底中形成的快速傳輸通道較長，使載子的橫向傳輸速度大大提高，可以使轉移載子至浮動擴散部FD的速率提高，因而仍然可以提高傳輸效率。上述溝槽以及垂直傳輸閘極VTG的具體形狀以及與載子積聚區的相交範圍可以根據需要調整。

本實施例還包括一種電子設備，所述電子設備配置有上述圖像感測器。所述電子設備可以將上述圖像感測器設置於相機模組(或攝像模組)中。所述電子設備可以是各種配置相機模組的設備，例如數位相機、行動電話、安全攝像機、遊戲機等等。具體的，所述相機模組可設置有光學透鏡、上述圖像感測器以及驅動電路等。入射光通過所述光學透鏡進入圖像感測器的像素，並通過光電二極體在積分週期內累積載子並被讀取，驅動電路向所述圖像感測器提供驅動信號，光電二極體中積聚的載子通過驅動電路的驅動信號(包括時序信號)將載子定時傳輸到浮動擴散部FD，進而在列位元線讀出。本實施例中，對於圖像感測器中的部分或全部像素，其中傳輸電晶體中的垂直傳輸閘極VTG較長，其沿背離所述浮動擴散部FD的方向延伸且與光電二極體的載子積聚區的一半以上寬度範圍相交，使得即使載子積聚區範圍較大，距離浮動擴散部FD較遠，各個位置的載子可以較快地通過形成於垂直傳輸閘極VTG側面半導體基底中的快速傳輸通道傳輸，從而可以提高像素中的載子傳輸效率，有助於優化圖像感測器的性能，進而有助於提高應用的電子設備的成像質量。

上述描述僅是對本發明較佳實施例的描述，並非對本發明權利範圍的任何限定，任何本領域技術人員在不脫離本發明的精神和範圍內，都可以利用上述揭示的方法和技術內容對本發明技術方案做出可能的變動和修改，因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化及修飾，均屬於本發明技術方案的保護範圍。

200:半導體基底

201:快速傳輸通道

211:載子積聚區

220:像素分隔區

221:閘極氧化層

222:界面改善區

230:列位元線

Claims

一種圖像感測器，其特徵在於：所述圖像感測器包括多個像素，至少一個所述像素包括：形成於半導體基底中的光電二極體，所述光電二極體具有載子積聚區；浮動擴散部，與所述光電二極體並列設置於半導體基底中，所述浮動擴散部向上延伸到所述半導體基底表面；以及位於所述光電二極體和所述浮動擴散部之間的傳輸電晶體，所述傳輸電晶體用於將所述載子積聚區的載子轉移至所述浮動擴散部；其中所述傳輸電晶體包括一個閘極，其中，所述閘極包括設置於所述半導體基底中的垂直傳輸閘極和凸出於所述半導體基底表面且與所述垂直傳輸閘極連為一體的閘極凸出部分，其中，所述垂直傳輸閘極沒有被所述閘極凸出部分覆蓋，其中，所述傳輸電晶體的閘極從所述半導體基底上向下延伸至所述半導體基底中的載子積聚區，且所述閘極沿背離所述浮動擴散部的方向延伸並與所述載子積聚區的一半以上寬度範圍相交；其中所述像素還包括形成於所述垂直傳輸閘極周圍的半導體基底中的P^-界面改善區，其中，所述P^-界面改善區通過設置雜質離子注入而形成。
如請求項1所述的圖像感測器，其中所述閘極與所述載子積聚區的50%~80%的寬度範圍相交。
如請求項1所述的圖像感測器，其中所述閘極與所述載子積聚區的80%~100%的寬度範圍相交。
如請求項1所述的圖像感測器，其中所述垂直傳輸閘極沿背離所述浮動擴散部的方向延伸且與所述載子積聚區的一半以上寬度範圍相交。
如請求項4所述的圖像感測器，其中所述載子積聚區為形成於所述半導體基底的P阱內的N^-區；所述像素還包括位於所述載子積聚區上方且向上延伸到所述半導體基底表面的P⁺區。
如請求項4所述的圖像感測器，其中所述浮動擴散部包括形成於所述半導體基底中且向上延伸至所述半導體基底表面的N⁺區。
如請求項1所述的圖像感測器，其中所述像素還包括：重置電晶體，用於將所述浮動擴散部恢復到一參考電壓；源極隨耦電晶體，受所述浮動擴散部的電位控制而打開或關閉；以及行選擇電晶體，用於將所述像素中的信號讀出到列位元線。
如請求項1所述的圖像感測器，其中所述圖像感測器為CMOS圖像感測器。
一種電子設備，其特徵在於：所述電子設備配置有如請求項1至8中任一項所述的圖像感測器。