[go: up one dir, main page]

JP2008016538A - Ｍｏｓ構造を有する半導体装置及びその製造方法 - Google Patents

Ｍｏｓ構造を有する半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2008016538A
JP2008016538A JP2006184347A JP2006184347A JP2008016538A JP 2008016538 A JP2008016538 A JP 2008016538A JP 2006184347 A JP2006184347 A JP 2006184347A JP 2006184347 A JP2006184347 A JP 2006184347A JP 2008016538 A JP2008016538 A JP 2008016538A
Authority
JP
Japan
Prior art keywords
metal layer
layer
insulating film
gate insulating
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006184347A
Other languages
English (en)
Inventor
Takaaki Kawahara
孝昭 川原
Shinsuke Sakashita
真介 坂下
Jiro Yoshigami
二郎 由上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2006184347A priority Critical patent/JP2008016538A/ja
Priority to US11/772,624 priority patent/US20080121999A1/en
Publication of JP2008016538A publication Critical patent/JP2008016538A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/014—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】本発明は、フェルミレベルピニング、ゲート電極空乏化、拡散現象等の各問題を解決することができ、より簡略化した製造プロセスにより、閾値電圧が異なるＭＯＳ構造のそれぞれのゲート電極に適した材料を採用して閾値電圧を適切に調整（制御）することができる、ＭＯＳ構造を有する半導体装置を提供する。
【解決手段】本発明に係わるＭＯＳ構造を有する半導体装置では、ＰＭＯＳトランジスタＱＰは、ゲート絶縁膜５、第１金属層６４、第２金属層６５、多結晶ポリシリコン層６３が当該順に形成された構成を有する。またＮＭＯＳトランジスタＱＮは、ゲート絶縁膜５、多結晶ポリシリコン６３が当該順に形成された構成を有する。
【選択図】 図１

Description

この発明は、ＭＯＳ構造を有する半導体装置及びその製造方法に係る発明であり、例えば、閾値電圧が異なる複数のＭＯＳ電界型トランジスタの、ゲート電極構造に適用できる。
半導体装置の集積密度を向上させ、性能を向上させるために、半導体装置の微細化が進んでいる。半導体装置の構成材料として、ｈｉｇｈ−ｋ膜とよばれる高誘電率材料をＭＯＳトランジスタのゲート絶縁膜として利用する検討も盛んに行われている。ｈｉｇｈ−ｋ膜をゲート絶縁膜として適用できれば、ゲート絶縁膜の物理的な厚みをある程度厚くしても電気的なシリコン酸化膜換算膜厚は薄くなり、物理的・構造的に安定なゲート絶縁膜を実現することができ、また、ゲートリーク電流を従来のシリコン酸化膜より低減できる。
しかしながら、ゲート絶縁膜としてｈｉｇｈ−ｋ膜（例えば、ＨｆＳｉＯＮ）を用いた場合、酸窒化シリコン（ＳｉＯＮ）を用いた場合に比べて、特に、ＰＭＯＳトランジスタの閾値電圧（Ｖｔｈ）が非常に高くなり、オン電流が小さくなるという問題が生じた。これは、ゲート絶縁膜をｈｉｇｈ−ｋ膜、ゲート電極を多結晶シリコンとした場合に、フェルミレベルピニング（Ｆｅｒｍｉ Ｌｅｖｅｌ Ｐｉｎｎｉｎｇ）という現象が起こるためと報告されている（非特許文献１）。フェルミレベルピニングは、ゲート電極中のゲート絶縁膜側界面近傍において、ｈｉｇｈ−ｋ膜を構成する金属とシリコンとの結合に基づく準位が形成されることにより生じると考えられている。
また、ゲート絶縁膜の薄膜化によって相対的にゲート電極にかかる電場が強くなると、ゲート電極中に空乏層が形成される現象が発生する。このような空乏層の影響で、ゲート電極にゲート電圧を印加してもｈｉｇｈ−ｋ膜、ＳｉＯＮ膜いずれの場合でもゲート絶縁膜に充分な電界が印加されず、チャネル領域においてキャリアを誘発することが困難となる。
また、多結晶シリコンの導電率を上げるために、当該多結晶シリコン膜に混入する不純物量を増加させると、この不純物がゲート絶縁膜を超えて半導体のチャネル領域へと拡散し、電気的特性を変動させることがある。ＰＭＯＳトランジスタでは、当該不純物として硼素を採用されることがあるが、この場合、上記拡散現象が顕著となる。
上記ＰＭＯＳトランジスタで発生するフェルミレベルピニング、ゲート電極空乏化、拡散現象等の各問題を解決するため、ゲート電極を金属材料により形成する、メタルゲートの採用が検討されている。金属は、多結晶シリコンと異なり、不純物濃度を調整することにより仕事関数を大きく変化させることができない。このため、メタルゲート電極の閾値を変えるためには、この電極を形成する金属の種類を変える必要がある。
例えば、ＮＭＯＳのゲート電極に適した４．３ｅＶ以下の仕事関数を有する金属材料には、Ｈｆ、Ｚｒ、Ａｌ、Ｔｉ、Ｔａ、Ｍｏなど、ＰＭＯＳのゲート電極に適した４．８ｅＶ以上の仕事関数を有する金属材料には、窒化タングステン（ＷＮ）、ニッケル（Ｎｉ）、レニウム（Ｒｅ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、酸化ルテニウム（ＲｕＯ2）、酸化イリジウム（ＩｒＯ2）、窒化モリブデン（ＭｏＮ）等が報告されている。
窒化チタン（ＴｉＮ）をメタルゲート電極材料として使用する研究も進められているが、従来のスパッタ法で成膜したＴｉＮは、その仕事関数が約４．６ｅＶ（シリコンのミッドギャップ近傍、即ち、シリコン基板の伝導帯の下端のエネルギーＥｃ及び価電子帯の上端のエネルギーＥｖの中間値の近傍）になるため、ＮＭＯＳトランジスタ、ＰＭＯＳトランジスタともに閾値電圧（Ｖｔｈ）が高くなる。ただし、四塩化チタン（ＴｉＣｌ4）とアンモニア（ＮＨ3）とを用いた熱ＣＶＤ法により４５０℃以下の低温で当該ＴｉＮ膜を成膜することで、ゲート絶縁膜へのダメージを抑制してゲートリーク電流を低減させ、且つＰＭＯＳトランジスタに適した４．８ｅＶ以上の仕事関数を得ることができる（非特許文献２）。
また、閾値電圧（Ｖｔｈ）の制御方法として、ＰＭＯＳでは基板にフッ素（Ｆ）を注入、ＮＭＯＳトランジスタでは、基板に窒素（Ｎ2）を注入する方法が提案されている（非特許文献３）。例えば、ＰＭＯＳトランジスタにおいてシリコン基板にフッ素（Ｆ）を注入した場合、ｈｉｇｈ−ｋ膜とシリコンとの間の反応により形成される空孔をフッ素が埋めるので、高くなった閾値電圧（Ｖｔｈ）を下げることができると考えられている。しかし、当該フッ素の注入量が多すぎると逆に界面準位の原因となり、トランジスタ特性が劣化する。よって、閾値電圧（Ｖｔｈ）の制御には、基板への微妙なフッ素注入量の調整が必要となる。
C.Hobbs et al, "Fermi Level Pinning at the PolySi/Metal Oxide Interface", 2003 Symposium on VLSI Technology Digest of Technical Papers, pp9 S.Sakashita, K.Mori, K.Tanaka, M.Mizutani, M.Inoue, S.Yamanari, J.Yugami, H.Miyatake, and M.Yoneda, "Low temperature divided CVD technique for TiN metal gate electrodes of p-MISFETs", Ext. Abstr. Solid State Devices and Materials, 2005, pp854-855 M.Inoue, S.Tsujikawa, M.Mizutani, K.Nomura, T.Hayashi, K.Shiga, J.Yugami, J.Tsuichimoto, Y.Ohno, and M.Yoneda, "Fluorine Incorporation into HfSiON Dielectric for Vth Control and Its Impact on Reliability for Poly-Si Gate pFET", IEDM Tech. Dig., 2005, pp425-428
上述したように、ｈｉｇｈ−ｋ膜をゲート絶縁膜に適用した場合に、ゲート電極として金属材料を採用することが検討されている。この手法では特にＣＭＯＳトランジスタを構成する際に問題が生じる。ＣＭＯＳトランジスタは、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとの両方を備えており、それぞれのゲート電極には適切な仕事関数を有する金属材料を用いなければならない。これは上述したように、ＰＭＯＳトランジスタ、ＮＭＯＳトランジスタの閾値電圧を調整する必要性に基づくが、従来のデバイス作製方法では製造プロセスが極めて煩雑となってしまう。したがって、なるべく製造プロセスを簡略化することが望まれる。
そこで、本発明は、上記したフェルミレベルピニング、ゲート電極空乏化、拡散現象等の各問題を解決することができ、より簡略化した製造プロセスにより、閾値電圧が異なるＭＯＳ構造のそれぞれのゲート電極に適した材料を採用して閾値電圧を適切に調整（制御）することができる、ＭＯＳ構造を有する半導体装置及びその製造方法を提供することを目的とする。
上記の目的を達成するために、本発明に係る請求項１に記載のＭＯＳ構造を有する半導体装置は、第１及び第２半導体層と、前記第１半導体層上に配置された第１ゲート絶縁膜と、前記第１ゲート絶縁膜上に配置された第１金属層及び前記第１金属層上に配置された第２金属層及び前記第２金属層上に配置された第３半導体層を有する第１ゲート電極と、前記第２半導体層上に配置された第２ゲート絶縁膜と、前記第２ゲート絶縁膜上に配置された第４半導体層を有する第２ゲート電極と、を備えている。
また、本発明に係る請求項８に記載のＭＯＳ構造を有する半導体装置の製造方法は、（ａ）第１半導体層及び第２半導体層上にゲート絶縁膜を形成する工程と、（ｂ）前記ゲート絶縁膜上に第１金属層を形成する工程と、（ｃ）前記第１金属層上に第２金属層を形成する工程と、（ｄ）前記第１半導体層の上方に前記第１金属層及び前記第２金属層を残し、前記第２半導体層の上方から前記第１金属層及び前記第２金属層を除去する工程と、（ｅ）前記第２金属層及び前記第２半導体層上に、ゲート電極用半導体層を形成する工程と、（ｆ）前記第１金属層及び前記第２金属層及び前記ゲート電極用半導体層をパターニングして、前記第１半導体層の上方において第１ゲート電極を、前記第２半導体層の上方において第２ゲート電極を、それぞれ形成する工程と、を備えている。
また、本発明に係る請求項１５に記載のＭＯＳ構造を有する半導体装置は、第１及び第２半導体層と、前記第１半導体層上に配置された第１ゲート絶縁膜と、前記第１ゲート絶縁膜上に配置された第１金属層及び前記第１金属層上に配置された第２金属層及び前記第２金属層上に配置された第３金属層及び前記第３金属層上に配置された第３半導体層を有する第１ゲート電極と、前記第２半導体層上に配置された第２ゲート絶縁膜と、前記第２ゲート絶縁膜上に配置された第４金属層及び前記第４金属層上に配置された第５金属層及び前記第５金属層上に配置された第４半導体層を有する第２ゲート電極と、を備えており、前記第２金属層と前記第４金属層とは、同一の材質及び厚さの層であり、前記第３金属層と前記第５金属層とは、同一の材質及び厚さの層である。
また、本発明に係る請求項２２に記載のＭＯＳ構造を有する半導体装置の製造方法は、（ａ）第１半導体層及び第２半導体層上にゲート絶縁膜を形成する工程と、（ｂ）前記ゲート絶縁膜上に第１層目の金属層を形成する工程と、（ｃ）前記第１半導体層の上方に前記第１層目の金属層を残し、前記第２半導体層の上方から前記第１層目の金属層を除去する工程と、（ｄ）前記第１層目の金属層及び前記第２半導体層上に第２層目の金属層を形成する工程と、（ｅ）前記第２層目の金属層上に第３層目の金属層を形成する工程と、（ｆ）前記第３層目の金属層上にゲート電極用半導体層を形成する工程と、（ｇ）前記第１層目の金属層、前記第２層目の金属層、前記第３層目の金属層及び前記ゲート電極用半導体層をパターニングして、前記第１半導体層上方において第１ゲート電極を、前記第２半導体層の上方において第２ゲート電極を、それぞれ形成する工程と、を備えている。
また、本発明に係る請求項２９に記載のＭＯＳ構造を有する半導体装置は、表面内にハロゲン元素を含有した第１半導体層と、表面内に窒素を含有した第２半導体層と、前記第１半導体層上に配置された第１ゲート絶縁膜と、前記第１ゲート絶縁膜上に配置された第１金属層及び前記第１金属層上に配置された第３半導体層を有する第１ゲート電極と、前記第２半導体層上に配置された第２ゲート絶縁膜と、前記第２ゲート絶縁膜上に配置された前記第２金属層及び前記第２金属層上に配置された第４半導体層を有する第２ゲート電極と、を備えており、前記第１金属層と前記第２金属層とは、同一の材質及び厚さの層である。
また、本発明に係る請求項３１に記載のＭＯＳ構造を有する半導体装置の製造方法は、（ａ）第１半導体層の表面内にハロゲン元素を注入する工程と、（ｂ）第２半導体層の表面内に窒素を注入する工程と、（ｃ）前記第１半導体層上及び第２半導体層上にゲート絶縁膜を形成する工程と、（ｄ）前記ゲート絶縁膜上に金属層を形成する工程と、（ｅ）前記金属層上にゲート電極用半導体層を形成する工程と、（ｆ）前記金属層及び前記ゲート電極用半導体層をパターニングして、前記第１半導体層の上方において第１ゲート電極を、前記第２半導体層の上方において第２ゲート電極を、それぞれ形成する工程とを備えている。
本発明の請求項１に記載のＭＯＳ構造を有する半導体装置は、第１及び第２半導体層と、前記第１半導体層上に配置された第１ゲート絶縁膜と、前記第１ゲート絶縁膜上に配置された第１金属層及び前記第１金属層上に配置された第２金属層及び前記第２金属層上に配置された第３半導体層を有する第１ゲート電極と、前記第２半導体層上に配置された第２ゲート絶縁膜と、前記第２ゲート絶縁膜上に配置された第４半導体層を有する第２ゲート電極と、を備えている。
したがって、第１ゲート電極を有する第１のＭＯＳ構造において、第１金属層等を備えているので、フェルミレベルピニング、ゲート電極における空乏化等を解決することができる。また、第２ゲート電極を有する第２のＭＯＳ構造は、第４半導体層のみによって閾値電圧が選定されるのに対して、第１のＭＯＳ構造では、第１金属層、第２金属層、及び第３半導体層によって、閾値電圧が選定される。つまり、第１のＭＯＳ構造では、より精度の良い（細かな）閾値電圧の調整を行うことができる。さらに、第１ゲート電極において、第１ゲート絶縁膜上に直接配置される第１金属層を、たとえば第１のＭＯＳ構造の適正な仕事関数の観点から選定することができ、他方、第２金属層を、たとえば第３半導体層からの物質の拡散の抑制の観点から選定できる。つまり、各用途に特化した金属層を別途独立に設けているので、各用途を兼備する金属層を形成する場合よりも、製造プロセスの簡略化を図ることができる。また、第１金属層等の存在により第３半導体層に導入される不純物はいずれの導電型であっても良くなる。したがって、第３半導体層及び第４半導体層に同一の導電型不純物を導入することができ、この点においても製造プロセスの簡略化を図ることができる。また、第１ゲート電極において第３半導体層を採用することによって、第１金属層及び第２金属層の厚さを薄くすることができる。これにより、第３半導体層及び第４半導体層をパターニングする際に、第１金属層及び第２金属層も併せてパターニングでき、この点においても製造プロセスの簡略化を図ることができる。
また、本発明に係る請求項８に記載のＭＯＳ構造を有する半導体装置の製造方法は、（ａ）第１半導体層及び第２半導体層上にゲート絶縁膜を形成する工程と、（ｂ）前記ゲート絶縁膜上に第１金属層を形成する工程と、（ｃ）前記第１金属層上に第２金属層を形成する工程と、（ｄ）前記第１半導体層の上方に前記第１金属層及び前記第２金属層を残し、前記第２半導体層の上方から前記第１金属層及び前記第２金属層を除去する工程と、（ｅ）前記第２金属層及び前記第２半導体層上に、ゲート電極用半導体層を形成する工程と、（ｆ）前記第１金属層及び前記第２金属層及び前記ゲート電極用半導体層をパターニングして、前記第１半導体層の上方において第１ゲート電極を、前記第２半導体層の上方において第２ゲート電極を、それぞれ形成する工程と、を備えている。
したがって、請求項１に記載のＭＯＳ構造を有する半導体装置を製造することができる。特に、第１ゲート電極を有する第１のＭＯＳ構造において、フェルミレベルピニング、ゲート電極の空乏化等を解決できる。さらに、第３半導体層として第４半導体層と同じ導電型とすることができ、製造プロセスを簡略化できる。また、第１ゲート電極において第３半導体層を採用することによって、各金属層の厚さを薄くすることができる。これにより、第３半導体層及び第４半導体層をパターニングする際に、第１及び第２金属層も併せてパターニングでき、製造が容易となる。
また、本発明に係る請求項１５に記載のＭＯＳ構造を有する半導体装置は、第１及び第２半導体層と、前記第１半導体層上に配置された第１ゲート絶縁膜と、前記第１ゲート絶縁膜上に配置された第１金属層及び前記第１金属層上に配置された第２金属層及び前記第２金属層上に配置された第３金属層及び前記第３金属層上に配置された第３半導体層を有する第１ゲート電極と、前記第２半導体層上に配置された第２ゲート絶縁膜と、前記第２ゲート絶縁膜上に配置された第４金属層及び前記第４金属層上に配置された第５金属層及び前記第５金属層上に配置された第４半導体層を有する第２ゲート電極と、を備えており、前記第２金属層と前記第４金属層とは、同一の材質及び厚さの層であり、前記第３金属層と前記第５金属層とは、同一の材質及び厚さの層である。
したがって、第２ゲート電極を有する第２のＭＯＳ構造において、第４金属層、５金属層が配置されているので、たとえ第２ゲート絶縁膜が薄膜化したとしても、当該第２ゲート電極において空乏層が形成されることを防止できる。また、第１ゲート電極を有する第１のＭＯＳ構造において、第１金属層等を備えているので、フェルミレベルピニング、ゲート電極における空乏化等を解決することができる。また、第１のＭＯＳ構造では、第１金属層、第２金属層、第３金属層、及び第３半導体層によって、閾値電圧が選定される。他方第２のＭＯＳ構造は、第４金属層、第５金属層及び第４半導体層によって閾値電圧が選定される。つまり、金属層の層数が増えた分、第１，２のＭＯＳ構造では、より精度の良い（細かな）閾値電圧の調整を行うことができる。さらに、第１ゲート電極において、第１ゲート絶縁膜上に直接配置される第１金属層を、たとえば第一のＭＯＳ構造の適正な仕事関数の観点から選定することができ、他方第３金属層を、たとえば第３半導体層からの物質の拡散の抑制の観点から選定でき、また第２ゲート電極において、第２ゲート絶縁膜上に直接配置される第４金属層を、たとえば第２のＭＯＳ構造の適正な仕事関数の観点から選定することができる。つまり、各用途に特化した金属層を別途独立に設けているので、各用途を兼備する金属層を形成する場合よりも、製造プロセスの簡略化を図ることができる。また、各金属層の存在により第３，４半導体層に導入される不純物はいずれの導電型であっても良くなる。したがって、第３半導体層及び第４半導体層に同一の導電型不純物を導入することができ、この点においても製造プロセスの簡略化を図ることができる。また、第１ゲート電極において第３半導体層を採用することによって、第１、２、３金属層の厚さを薄くすることができる。また、第２ゲート電極において、第４半導体層を採用することにより、第４，５金属層の厚さを薄くすることができる。これにより、第３半導体層及び第４半導体層をパターニングする際に、第１〜５金属層も併せてパターニングでき、この点においても製造プロセスの簡略化を図ることができる。
また、本発明に係る請求項２２に記載のＭＯＳ構造を有する半導体装置の製造方法は、（ａ）第１半導体層及び第２半導体層上にゲート絶縁膜を形成する工程と、（ｂ）前記ゲート絶縁膜上に第１層目の金属層を形成する工程と、（ｃ）前記第１半導体層の上方に前記第１層目の金属層を残し、前記第２半導体層の上方から前記第１層目の金属層を除去する工程と、（ｄ）前記第１層目の金属層及び前記第２半導体層上に第２層目の金属層を形成する工程と、（ｅ）前記第２層目の金属層上に第３層目の金属層を形成する工程と、（ｆ）前記第３層目の金属層上にゲート電極用半導体層を形成する工程と、（ｇ）前記第１層目の金属層、前記第２層目の金属層、前記第３層目の金属層及び前記ゲート電極用半導体層をパターニングして、前記第１半導体層上方において第１ゲート電極を、前記第２半導体層の上方において第２ゲート電極を、それぞれ形成する工程と、を備えている。
したがって、請求項１５に記載のＭＯＳ構造を有する半導体装置を製造することができる。特に、第１のＭＯＳ構造において閾値電圧は、第１、第２、第３金属層及び第３半導体層によって選定でき、且つ第２のＭＯＳ構造における閾値電圧は、第４、第５金属層及び第４半導体層によって選定できる。また、第１のＭＯＳ構造において、フェルミレベルピニング、ゲート電極の空乏化等を解決できる。また、第２のＭＯＳ構造において、第２ゲート電極の空乏化を抑制できる。第１、第２ゲート電極いずれにおいても多結晶シリコン層の導電型を共通にすることができ、製造プロセスを簡略化できる。また、第１ゲート電極において第３半導体層を採用することによって第１，２，３金属層の厚さを薄くすることができ、第２ゲート電極において第４半導体層を採用することによって第４，５金属層の厚さを薄くできる。これにより、第３，４半導体層をパターニングする際に、各金属層も併せてパターニングでき、製造が容易となる。
また、本発明に係る請求項２９に記載のＭＯＳ構造を有する半導体装置は、表面内にハロゲン元素を含有した第１半導体層と、表面内に窒素を含有した第２半導体層と、前記第１半導体層上に配置された第１ゲート絶縁膜と、前記第１ゲート絶縁膜上に配置された第１金属層及び前記第１金属層上に配置された第３半導体層を有する第１ゲート電極と、前記第２半導体層上に配置された第２ゲート絶縁膜と、前記第２ゲート絶縁膜上に配置された前記第２金属層及び前記第２金属層上に配置された第４半導体層を有する第２ゲート電極と、を備えており、前記第１金属層と前記第２金属層とは、同一の材質及び厚さの層である。
したがって、ハロゲン元素が注入された第１半導体層及び窒素が注入された第２半導体層を有するので、当該注入される元素の濃度等を調整することにより、各ゲート電極の閾値電圧を調整することができる。また各金属層の形成により、各ゲート電極における空乏層の形成を解決できる。
また、本発明に係る請求項３１に記載のＭＯＳ構造を有する半導体装置の製造方法は、（ａ）第１半導体層の表面内にハロゲン元素を注入する工程と、（ｂ）第２半導体層の表面内に窒素を注入する工程と、（ｃ）前記第１半導体層上及び第２半導体層上にゲート絶縁膜を形成する工程と、（ｄ）前記ゲート絶縁膜上に金属層を形成する工程と、（ｅ）前記金属層上にゲート電極用半導体層を形成する工程と、（ｆ）前記金属層及び前記ゲート電極用半導体層をパターニングして、前記第１半導体層の上方において第１ゲート電極を、前記第２半導体層の上方において第２ゲート電極を、それぞれ形成する工程とを備えている。
したがって、請求項２９に記載のＭＯＳ構造を有する半導体装置を製造することができる。特に、第１半導体層にハロゲン元素を注入する工程及び第２半導体層に窒素を注入する工程を有するので、当該注入される元素の濃度等を調整することにより、各ゲート電極の閾値電圧を調整することができる。また金属層を形成する工程を有するので、各ゲート電極における空乏層の形成を解決できる。
以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。
＜実施の形態１＞
図１は、本実施の形態にかかるＣＭＯＳトランジスタ５０１の構造を示す断面図である。ＣＭＯＳトランジスタ５０１はＰＭＯＳトランジスタＱＰとＮＭＯＳトランジスタＱＮとを備えている。
ＰＭＯＳトランジスタＱＰは、Ｎ型ウェル３１（ここで、Ｎ型ウェル３１ａは第１半導体層であると把握できる）において設けられている。一方、ＮＭＯＳトランジスタＱＮは、Ｐ型ウェル３２（ここで、Ｐ型ウェル３２ａは第２半導体層であると把握できる）において設けられている。Ｎ型ウェル３１とＰ型ウェル３２とはともに、半導体基板１の一方の主面（図１において上側）に設けられている。またＮ型ウェル３１ａとＰ型ウェル３２ａとは、素子分離絶縁体２によって分離されている（なお図１から分かるように、Ｎ型ウェル３１ｂとＰ型ウェル３２ｂとは、素子分離絶縁体２によって分離されていない）。半導体基板１、Ｎ型ウェル３１、Ｐ型ウェル３２はいずれも、例えばシリコンを主成分として採用する。特に断らない限り他の不純物層についても同様に、シリコンを採用することができる。また、素子分離絶縁体２には、例えばシリコン酸化物を採用することができる。
半導体基板１上に形成されたＮ型ウェル３１ｂ上には、Ｎ型素子分離拡散層４１が設けられている。他方、半導体基板１上に形成されたＰ型ウェル３２ｂには、Ｐ型素子分離拡散層４２が設けられている。
また、ＰＭＯＳトランジスタＱＰは、ゲート電極（第１ゲート電極と把握できる）ＧＰと、一対のＰ型ソース・ドレイン層１０１とを有している。一対のＰ型ソース・ドレイン層１０１で挟まれ、ゲート電極ＧＰと対峙するＮ型ウェル３１ａは、ＰＭＯＳトランジスタＱＰのチャネル領域として機能する。
他方、ＮＭＯＳトランジスタＱＮは、ゲート電極（第２ゲート電極と把握できる）ＧＮと、一対のＮ型ソース・ドレイン層１０２とを有している。一対のＮ型ソース・ドレイン層１０２で挟まれ、ゲート電極ＧＮと対峙するＰ型ウェル３２ａは、ＮＭＯＳトランジスタＱＮのチャネル領域として機能する。
Ｐ型ソース・ドレイン層１０１は、Ｐ型の主層７４と、主層７４の底よりもトランジスタ形成面からみて底が浅い副層７０，７１を含む。副層７０はＰ型のソース・ドレイン・エクステンションであり、主層７４よりもチャネル領域側に突出する。副層７１はＮ型のポケットであり、ソース・ドレイン・エクステンション７０の底よりも上記トランジスタ形成面からみて底が深く、ソース・ドレイン・エクステンション７０よりもチャネル領域側に突出する。
Ｎ型ソース・ドレイン層１０２は、Ｎ型の主層７５と、主層７５の底よりも上記トランジスタ形成面からみて底が浅い副層７２，７３を含む。副層７２はＮ型のソース・ドレイン・エクステンションであり、主層７５よりもチャネル領域側に突出する。副層７３はＰ型のポケットであり、ソース・ドレイン・エクステンション７２の底よりも上記トランジスタ形成面からみて底が深く、ソース・ドレイン・エクステンション７２よりもチャネル領域側に突出する。
ゲート電極ＧＰ，ＧＮのいずれの周囲にも、断面がＬ字型のサイドウォール８と、サイドウォール８の入隅を埋めるスペーサ９とが設けられている。サイドウォール８、スペーサ９の材料としては、例えばそれぞれ酸化膜及び窒化膜が採用される。
素子分離絶縁体２、ソース・ドレイン・エクステンション７０，７２、サイドウォール８、スペーサ９、ゲート電極ＧＰ，ＧＮ上には層間絶縁膜１２が設けられている。層間絶縁膜１２の材料としては、例えば酸化膜が採用される。
またコンタクトプラグ１３は、層間絶縁膜１２を貫通して設けられる。コンタクトプラグ１３の下端の位置においてソース・ドレイン・エクステンション７０，７２が形成されており、他のコンタクトプラグ１３の下端の位置においてゲート電極ＧＰ，ＧＮの一部を構成するシリサイド層１１が形成されている。つまり、当該シリサイド層１１を介してソース・ドレイン・エクステンション７０，７２、ゲート電極ＧＰ，ＧＮは、コンタクトプラグ１３と電気的に接続されている。シリサイド層１１は、例えばニッケルシリサイドでできている。シリサイド層１１は、電気的な接続を良好にする観点から、設けられることが望ましいものの、必須ではない。
コンタクトプラグ１３の上端の位置において層間絶縁膜１２上に配線層１４が設けられ、コンタクトプラグ１３と配線層１４とが電気的に接続される。コンタクトプラグ１３の材料、配線層１４の材料は、いずれも金属を採用することができる。
図１では、相互に隣接するソース・ドレイン層１０１，１０２が、配線層１４によって直結された場合が例示されているが、本発明はかかる構成に限定されるものではない。ただし、さらにゲート電極ＧＰ，ＧＮが相互に接続されてＣＭＯＳインバータが構成される場合に、本発明は好適である。複数のＭＯＳ構造について閾値電圧を調整することが、本発明の背景として存在し、当該調整はＣＭＯＳインバータの動作に大きな影響を与えるからである。
ＰＭＯＳトランジスタＱＰは、ゲート電極ＧＰと、Ｎ型ウェル３１ａのチャネル領域との間にゲート絶縁膜（第１ゲート絶縁膜と把握できる）５とを有している。ＮＭＯＳトランジスタＱＮは、ゲート電極ＧＮと、Ｐ型ウェル３２ａのチャネル領域との間にゲート絶縁膜（第２ゲート絶縁膜と把握できる）５とを有している。ゲート絶縁膜５としては、酸化シリコンや酸窒化シリコンの他、誘電率が高いハフニウム酸化膜（ＨｆＯ2）やハフニウム酸窒化膜（ＨｆＯＮ）、シリコン酸化ハフニウム（ＨｆｘＳｉｙＯｚ）やシリコン酸窒化ハフニウム（ＨｆＳｉＯＮ）、アルミニウム酸化ハフニウム（ＨｆｘＡｌｙＯｚ）やアルミニウム酸窒化ハフニウム（ＨｆＡｌＯＮ）等のハフニウム酸化物を採用することができる。
またゲート電極ＧＰは、ゲート絶縁膜５側から順に、第１金属層６４、第２金属層６５、多結晶シリコン層（第３半導体層と把握できる）６３、シリサイド層１１を含んでいる。
ここで、第１金属層６４は、ゲート絶縁膜５を介してＮ型ウェル３１ａに形成されるチャネル領域と対峙している。つまり、当該第１金属層６４が主に、ＰＭＯＳトランジスタＱＰのゲート電極ＧＰの仕事関数を決定する。よって、当該ＰＭＯＳトランジスタＱＰの動作に適した仕事関数を有する材料が、第１金属層６４の材料となる（つまり、第１金属層６４は、ＰＭＯＳトランジスタＱＰの仕事関数の観点からその材料が選択される）。
また、第２金属層６５は、多結晶シリコン層６３からの不純物やシリコン等の物質が、ゲート絶縁膜５の形成されている方向に拡散されることをより抑制することができる。つまり、第２金属層６５は、第１金属層６４よりもより上記拡散抑制効果が高い（よって、第２金属層第６５は、上記拡散抑制効果の観点からその材料が選択される）。
上記から分かるように、第１金属層６４と第２金属層６５とは、その機能が異なる。つまり、第１金属層６４は、主に、ＰＭＯＳトランジスタＱＰを構成するゲート電極ＧＰの仕事関数を決定する働きを有しており、他方、第２金属層６５は、主に、多結晶シリコン層６３からの不純物やシリコン等の物質の拡散を抑制する働きを有する。そして、第１，２金属層６４，６５を形成する際に、当該機能に特化した材料及び製造条件が選択される。
また、ＰＭＯＳトランジスタＱＰにおいて、第１金属層６４、第２金属層６５、及び多結晶シリコン層６３により、ゲート電極ＧＰの閾値電圧が決定される。
ゲート電極ＧＮは、ゲート絶縁膜５側から順に、多結晶シリコン層（第４半導体層と把握できる）６３、シリサイド層１１を含んでいる。
ＣＭＯＳトランジスタにおいてはゲート電極として多結晶シリコンを採用する場合、通常はこれらのゲート電極の導電型を異ならせる。ＰＭＯＳトランジスタとＮＭＯＳトランジスタとで相互の閾値電圧を調整する必要があるからである。
しかし、本実施の形態では、ＰＭＯＳトランジスタＱＰのゲート電極ＧＰの多結晶シリコン層６３とチャネル領域とは、ゲート絶縁膜５のみを介して対峙するとは言えない。よって、ゲート電極ＧＰの多結晶シリコン層６３の導電型が、直ちにＰＭＯＳトランジスタＱＰの閾値電圧を決定することはない。他方、ゲート電極ＧＮはＮＭＯＳトランジスタＱＮが有するので、ゲート電極ＧＮの多結晶シリコン層６３の導電型にＮ型を採用することが望ましい。よって、本発明では、ゲート電極ＧＰ，ＧＮのいずれにおいても多結晶シリコン層６３の導電型を共通にすることができ、本実施の形態では当該導電型としてゲート電極ＧＮに適したＮ型を採用する。
もちろん、ゲート電極ＧＰの第１金属層６４とチャネル領域とは、ゲート絶縁膜５のみを介して対峙する。したがって、第１金属層６４の金属材料としては、ＰＭＯＳトランジスタＱＰに適した仕事関数（つまり、比較的高い仕事関数）を有する金属を採用することが望ましい。Ｎ型ウェル３１の主成分としてシリコンを採用する場合、当該第１金属層６４の金属材料としては、シリコンの価電子帯に近い仕事関数（約５．１ｅＶ）を有することが望ましい。なお、第２金属層６５とチャネル領域とは、ゲート絶縁膜５のみを介して対峙するとは言えない。よって、当該第２金属層６５の仕事関数は、第１金属層６４の仕事関数ほど高くなくても良い（換言すれば、前記第１金属層の仕事関数は、前記第２金属層の仕事関数よりも大きい）。
ここで、金属層６４，６５の要件を満たす金属材料として、例えば、窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）、ニッケル（Ｎｉ）、レニウム（Ｒｅ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、酸化ルテニウム（ＲｕＯ2）、酸化イリジウム（ＩｒＯ2）、窒化モリブデン（ＭｏＮ）を挙げることができる。
なお、窒化チタン（ＴｉＮ）をメタルゲート電極材料として使用する研究も進められている。しかし、従来のスパッタ法で成膜したＴｉＮ膜は、その仕事関数が約４．６ｅＶになるため、ＮＭＯＳトランジスタ、ＰＭＯＳトランジスタともに閾値電圧Ｖｔｈが高くなる。ただし、ＴｉＣｌ4とＮＨ3を用いた熱ＣＶＤ法により、４５０℃以下の低温で、第１の金属層６４としてＴｉＮ膜を成膜することで、ゲート絶縁膜５へのダメージを抑制してゲートリーク電流を低減させ、且つＰＭＯＳトランジスタＱＰに適した４．８ｅＶ以上の仕事関数を得ることができる。
このように、本実施の形態では、第１の閾値電圧を有するＰＭＯＳトランジスタＱＰのゲート電極ＧＰにおいてゲート絶縁膜５に接触する部分を第１金属層６４としている。したがって、ＰＭＯＳトランジスタＱＰで発生しうる上記フェルミレベルピニング、ゲート電極空乏化等の各問題を解決することができる。
また、本実施の形態では、ＰＭＯＳトランジスタＱＰを構成するゲート電極ＧＰは、第１金属層６４、第２金属層６５及び多結晶シリコン層６３により構成されている。したがって、各金属層６４，６５と多結晶シリコン層６３とにより、ＰＭＯＳトランジスタＱＰの閾値電圧を適切な値に調整（制御）することができる。つまり、各金属層６４，６５が形成される分、ＰＭＯＳトランジスタＱＰの閾値電圧をより精度良（細かく）調整（制御）できる。
また、本実施の形態では、上記ゲート電極ＧＰの構成に加えて、第２の閾値を有するＮＭＯＳトランジスタＱＮのゲート電極ＧＮにおいてゲート絶縁膜５に接触する部分を多結晶シリコン層６３（半導体層）としている。したがって、当該構造により、当該ＮＭＯＳトランジスタＱＮにおいて形成される多結晶シリコン層６３と同じ導電型の多結晶シリコン層６３を、上記第２金属層６５上に設けることができる。つまり、各多結晶シリコン層６３に異なる導電型の不純物を導入する必要がなくなるので、製造プロセスの簡略化を図ることができる。
ところで、ゲート電極ＧＰの構造として、ゲート絶縁膜、一層の金属層、及び多結晶シリコンとが当該順に積層された積層構造を採用することもできる（つまり、金属層が一層のみの積層構造を採用することもできる）。
しかし、上述したように、主に、ゲート絶縁膜上に直接形成される金属層により、ＭＯＳトランジスタの仕事関数が決定される。したがって、ＰＭＯＳトランジスタＱＰの動作の観点から適正な仕事関数を決定する必要があり、この観点でゲート絶縁膜上に直接形成される金属層の材料、製造プロセス等も決定される。
他方、多結晶シリコン層からゲート絶縁膜方向に拡散する、当該多結晶シリコン層からのシリコンや不純物拡散等の物質も抑制しなければならない。これは、当該不純物やシリコン等の拡散に起因した電気的特性が変動するからである。ここで、上記不純物やシリコン等の物質の拡散は、多結晶シリコン層の形成時あるいはその後の活性化アニールなどの高温の熱処理時に発生する。
ところが、ＰＭＯＳトランジスタＱＰの動作の観点から適正な仕事関数を有し、且つ上記シリコン等の物質の拡散抑制効果を有する一層の金属層を形成することは、製造プロセスの観点から非常に困難である。なぜなら、そのような仕事関数を有する金属層を作成するプロセスと、上記高い拡散抑制効果を有する金属層を作成するプロセスとは一般的に異なるからである。また、そのような仕事関数を有する金属層の構成と、上記高い拡散抑制効果を有する金属層の構成とが異なることもある。
そこで、本実施の形態では、ゲート絶縁膜５上には第１金属層６４が形成され、当該第１金属層６４上には第２金属層６５が形成されている。したがって、第１金属層６４がＰＭＯＳトランジスタＱＰの動作の観点から適正な仕事関数を有するように、当該第１金属層６４の構成及び製造プロセスを選択・決定することができる。他方、第２金属層６５がより高い上記拡散抑制効果を有するように、当該第２金属層６５の構成及び製造プロセスを選択・決定することができる。
このように、本実施の形態では、上記各機能に特化した金属層６４，６５を別個独立に設けることにより、当該各金属層６４，６５の作製は容易となるので、製造プロセスの困難性を回避できる。なお、ＣＭＯＳトランジスタのうち、ゲート電極において採用される多結晶シリコンに導入された不純物やシリコンのチャネル領域への拡散が顕著となる方のトランジスタである、ＰＭＯＳトランジスタＱＰにおいて、当該不純物やシリコン等の拡散に起因した電気的特性の変動を回避することができる。
なお、ゲート電極ＧＰを構成する金属層を一層のみとして、当該金属層を上記適正な仕事関数の観点から形成したとする。当該構成においても、当該一層の金属層は、ある程度上記シリコンや不純物等の拡散抑制効果を有するが、十分に抑制できない（特に、シリコンの拡散は抑制できない）。したがって、シリコンや不純物拡散抑制効果の十分に発揮させるため（特に、シリコンの拡散抑制効果を発揮させるため）、ゲート電極ＧＰを上記二層の金属層６４，６５で構成することは、より有益である。
なお、ゲート絶縁膜５としてハフニウム酸化物を採用した場合には、ゲート電極ＧＰの多結晶シリコン層６３がゲート絶縁膜５と接触した場合、いわゆるフェルミレベルピニングという界面準位の問題が生じやすい。しかし、本実施の形態では、ゲート絶縁膜５と接触するのが第１金属層６４であり、さらにその上に拡散を防止する第２金属層６５が存在するので、この問題も回避できる。よって、ゲート絶縁膜５としてハフニウム酸化物を採用してその誘電率を高める場合に、本発明は好適である。
また、本実施の形態において、第１金属層６４及び第２金属層６５を、ともに窒化チタンで形成することができる。各金属層６４，６５として窒化チタンを採用した場合には、ゲート絶縁膜５にダメージを与えることなく、ＰＭＯＳトランジスタＱＰに適した仕事関数（４．８ｅＶ以上）を有する第１金属層６４を形成することが可能となり、また、多結晶シリコン層６３からのシリコンや不純物等の拡散をより抑制できる第２金属層６５を形成することが可能となる。さらに、第１金属層６４及び第２金属層６５を同じ窒化チタンとすることにより、多結晶シリコン層６３と同時に各金属層６４，６５をパターニングする際のエッチング工程が容易化される。
また、本実施の形態では、上述の通り、ゲート電極ＧＰにおいて多結晶シリコン層６３を採用している。これにより、第１金属層６４及び第２金属層６５の厚さを薄くすることができる。したがって、ゲート電極ＧＰ，ＧＮにおける各多結晶シリコン層６３をパターニングする際に、当該第１金属層６４及び第２金属層６５も併せてパターニングでき、この観点からも製造が容易となる。
次に、本実施の形態に係わるＭＯＳ構造を有する半導体装置（ＣＭＯＳトランジスタ５０１）の製造方法について説明する。図２乃至図１２は、ＣＭＯＳトランジスタ５０１の製造工程を順に示す断面図である。
まず図２を参照して、半導体基板１の一方の主面に素子分離絶縁体２を隔離して複数設ける。素子分離絶縁体２の形成には、例えばＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法を採用する。また、注入用酸化膜５１を半導体基板１の主面に形成する。
ＮＭＯＳトランジスタＱＮを後に形成する領域において、上記主面上にフォトレジスト９１を形成する。図２乃至図１２では、中央に示された素子分離絶縁体２の左側にはＰＭＯＳトランジスタＱＰを、右側にはＮＭＯＳトランジスタＱＮを、それぞれ形成する場合を例示する。
フォトレジスト９１をマスクとし、注入用酸化膜５１を介してＮ型不純物を主面に導入する。注入されるＮ型不純物としては例えば燐を採用できる。Ｎ型不純物の注入により、Ｎ型ウェル３１ａ，３１ｂ、Ｎ型素子分離拡散層４１が形成される。その後フォトレジスト９１を除去する。
図３を参照して、ＰＭＯＳトランジスタＱＰを後に形成する領域において、主面上にフォトレジスト９２を形成する。フォトレジスト９２をマスクとし、注入用酸化膜５１を介してＰ型不純物を主面に導入する。注入されるＰ型不純物としては例えば硼素を採用できる。Ｐ型不純物の注入により、Ｐ型ウェル３２ａ，３２ｂ、Ｐ型素子分離拡散層４２が形成される。その後フォトレジスト９２を除去する。
図４を参照して、注入用酸化膜５１を除去し、Ｎ型ウェル３１ａ及びＰ型ウェル３２ａの両方において、主面上にゲート絶縁膜５を形成する。ゲート絶縁膜５としては既述のように、例えばシリコン酸窒化ハフニウム（ＨｆＳｉＯＮ）を採用できる。
図５を参照して、主面側で露出する面の全体に亘り、ゲート絶縁膜５上に第１金属層６４を後述する厚さで形成し、さらに第１金属層６４上に第２金属層６５を例えば１０ｎｍの厚さで形成する。
第１金属層６４には、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって生成される窒化チタン（ＴｉＮ）を採用する。ＣＶＤ法以外にＡＬＤ法（ＡＬＤ : Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）、または、低ダメージの物理蒸着法（スパッタ）（ＰＶＤ : Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）でも良く、ゲート絶縁膜５にダメージを与えない、ゲート絶縁膜５の特性を劣化させない方法でなければならない。
第２金属層６５の形成の際には、多少ダメージを与える手法でも第１金属層６４があるため問題なく、不純物の少ないスパッタ法が良い。また、後に第２金属層６５上に形成される多結晶シリコン６３からのシリコンや不純物等の物質の拡散を抑制するため、第２金属層６５は、第１金属層６４の形成温度より高い温度で形成することが望まれる。当該第２金属層６５として、上述したように、窒化チタン等を採用することができる。
さて、図５を参照して、Ｎ型ウェル３１ａの上方において、第２金属層６５上にフォトレジスト９３を形成する。
図６を参照し、フォトレジスト９３をマスクとして第２金属層６５、第１金属層６４をパターニングする。これにより、第１金属層６４及び第２金属層６５は、Ｐ型ウェル３２ａの上方では除去され、Ｎ型ウェル３１ａの上方では残される。その後フォトレジスト９３は除去される。
図７を参照し、主面側で露出する面の全体に亘り、多結晶シリコン層６３を形成する。Ｎ型ウェル３１ａの上方では多結晶シリコン層６３は第２金属層６５上に、Ｐ型ウェル３２ａの上方ではゲート絶縁膜５上に、それぞれ設けられることとなる。多結晶シリコン層６３の導電型をＮ型にするには、Ｎ型の不純物（例えば燐）を導入しつつ多結晶シリコン層６３を形成することが望ましい。
一旦多結晶シリコン層６３を形成してからＮ型の不純物をその表面から注入することによっても、多結晶シリコン層６３の導電型をＮ型にすることはできる。しかし、イオン注入をゲート絶縁膜５近傍まで行う場合よりも、Ｎ型の不純物を導入しつつ多結晶シリコン層６３を形成する方が、ゲート電極ＧＮ（図１参照）のゲート絶縁膜５側における空乏層の発生を低減することができる。多結晶シリコン層６３の厚さ及び不純物濃度は、例えばそれぞれ１００ｎｍ、１０20ｃｍ-3に設定される。
図８を参照し、周知のフォトリソグラフィ技術を採用して、多結晶シリコン層６３、ゲート絶縁膜５をパターニングする。多結晶シリコン層６３をエッチングする工程で、第１金属層６４及び第２金属層６５も併せてエッチングできる。第１金属層６４はゲート絶縁膜５を介してＮ型ウェル３１ａとの間で適切なバンド構造を提供し、且つ多結晶シリコン層６３成膜やその後の活性化アニールなどの熱処理時に多結晶シリコン層６３内のシリコンや不純物が第２金属層６５を越えてゲート絶縁膜５へ拡散しない程度で足りる。当該観点から、当該第１金属層６４及び第２金属層６５の厚さを厚くする必要はなく、第１金属層６４の厚さと第２金属層６５の厚さとの合計が、多結晶シリコン層６３の厚さの１／１０程度であることが適切である。
また、ゲート電極として採用される多結晶シリコン層をエッチングする際、そのオーバーエッチ量が多結晶シリコン層の厚さの１／１０程度に設定されるのが通常であり、本実施の形態ではＰ型ウェル３２ａの上方、Ｎ型ウェル３１ａの上方のいずれにも同じ工程で多結晶シリコン層６３が形成されている。したがって、Ｎ型ウェル３１ａの上方で多結晶シリコン層６３をパターニングする際のオーバーエッチ量以下（つまり、多結晶シリコン層の厚さの１０分の１以下）に、第１金属層６４の厚さ及び第２金属層６５の厚さの合計を設定することで、エッチング工程を簡略化できる。
図９を参照し、Ｎ型ウェル３１ａの上方において、パターニングされた多結晶シリコン層６３／第２金属層６５／第１金属層６４／ゲート絶縁膜５の積層構造をマスクとしてソース・ドレイン・エクステンション７０を形成する。またＰ型ウェル３２ａの上方において、パターニングされた多結晶シリコン層６３／ゲート絶縁膜５の積層構造をマスクとしてソース・ドレイン・エクステンション７２を形成する。
詳細には図示されないが、ソース・ドレイン・エクステンション７０を形成する際には、Ｐ型ウェル３２ａの上方をフォトレジストで覆い、Ｐ型不純物（例えば硼素）をイオン注入によってＮ型ウェル３１ａへ導入する。そしてさらに、短チャネル効果を抑制するため、Ｎ型不純物（例えば砒素）を主面に対して斜めにイオン注入を行ってポケット７１を形成する。同様に、ソース・ドレイン・エクステンション７２を形成する際には、Ｎ型ウェル３１ａの上方をフォトレジストで覆い、Ｎ型不純物（例えば砒素）をイオン注入によってＰ型ウェル３２ａへ導入する。そしてさらに、短チャネル効果を抑制するため、Ｐ型不純物（例えば硼素）を主面に対して斜めにイオン注入を行ってポケット７３を形成する。
これらのイオン注入のドーズ量や、注入エネルギーは、ソース・ドレイン・エクステンション７０，７２やポケット７１，７３に要求される深さや抵抗値で決まる。
酸化膜及び窒化膜をこの順に、主面側で露出する面の全面に亘って形成し、当該酸化膜及び窒化膜をエッチバックする。これにより、図１０に示されるように、サイドウォール８、スペーサ９が形成される。
図１１を参照し、Ｎ型ウェル３１ａの上方において、多結晶シリコン層６３／第２金属層６５／第１金属層６４／ゲート絶縁膜５の積層構造及びその周囲のサイドウォール８、スペーサ９をマスクとして、所定のイオン注入処理を行うことにより主層７４を形成する。またＰ型ウェル３２ａの上方において、多結晶シリコン層６３／ゲート絶縁膜５の積層構造及びその周囲のサイドウォール８、スペーサ９をマスクとして、所定のイオン注入処理を行うことにより主層７５を形成する。
詳細には図示されないが、主層７４を形成する際には、Ｐ型ウェル３２ａの上方をフォトレジストで覆い、Ｐ型不純物（例えば硼素）をイオン注入によって副層７０，７１をも含むＮ型ウェル３１ａへ導入する。同様に主層７５を形成する際には、Ｎ型ウェル３１ａの上方をフォトレジストで覆い、Ｎ型不純物（例えば砒素）をイオン注入によって副層７２，７３をも含むＰ型ウェル３２ａへ導入する。そしてソース・ドレイン層１０１，１０２を活性化するためのアニールを行う。アニールには、例えばランプアニールが採用される。
シリサイド用の金属、例えばニッケルを、主面側で露出する面の全面に亘って形成し、アニールによって第１のシリサイド化を行う。そして未反応の上記シリサイド用の金属を除去し、さらにアニールを行って第２のシリサイド化を行い、シリサイドの相転移を促してシリサイドの抵抗を下げる。これにより、図１２に示されるように、ソース・ドレイン・エクステンション７０，７２及び多結晶シリコン層６３の露出面にシリサイド層１１が形成される。
その後、周知の製造プロセスによって層間絶縁膜１２、コンタクトプラグ１３、配線層１４が形成され、図１に示されるＣＭＯＳトランジスタ５０１が得られる。
上述のように、第１金属層６４及び第２金属層６５が多結晶シリコン層６３のエッチングに付随してエッチングされるためには、第１金属層６４の膜厚及び第２金属層６５の膜厚の合計は薄い方が望ましい。しかし第１金属層６４が適切な仕事関数を有する必要があり、かかる要求からは２ｎｍ以上（特に、２ｎｍ〜５ｎｍ程度）の膜厚が必要と考えられる。また、第２金属層６５がシリコンや不純物等の物質の拡散をより確実時に防止する必要があり、かかる要求からは５ｎｍ以上（特に、５ｎｍ〜１０ｎｍ程度）の膜厚が必要と考えられる。
上述の構造で、閾値電圧（Ｖｔｈ）のさらに調整が必要な場合は、ゲート電極ＧＰが形成されるＮ型ウェル３１ａの表面内にハロゲンイオン（例えばフッ素イオン）を適度に注入し、またゲート電極ＧＮが形成されるＰ型ウェル３２ａの表面内にＮ2（窒素イオン）を適度に注入すれば良い。例えば、上記閾値電圧調整のための各イオン注入は、フッ素イオンの濃度が１〜３×１０15／ｃｍ2程度で、イオン加速電圧が７ｋｅＶ程度の条件にて、またＮ2イオンの濃度が０．５〜２×１０15／ｃｍ2程度で、イオン加速電圧が２２ｋｅＶ程度の条件にて、行うことができる。
図１３は、第２金属層を設けることにより多結晶シリコン層６３からのシリコンの拡散が抑制されることを示す実験データである。図１３の左の実験データ（ａ）は、Ｐｏｌｙ−Ｓｉ／ＣＶＤ−ＴｉＮ（第１金属層）／ＨｆＳｉＯＮ（ゲート絶縁膜）／Ｓｉ構造の１０００℃熱処理後の深さ方向ＳＩＭＳ分析結果である。これに対して、図１３の右の実験データ（ｂ）は、Ｐｏｌｙ−Ｓｉ／ＰＶＤ−ＴｉＮ（第二金属層）／ＣＶＤ−ＴｉＮ（第１金属層）／ＨｆＳｉＯＮ（ゲート絶縁膜）／Ｓｉ構造の１０００℃熱処理後の深さ方向ＳＩＭＳ分析結果である。
図１３に示すように、上記シリコン等の拡散防止効果に特化した第２金属層（ＰＶＤ−ＴｉＮ）を上述の製造方法により、Ｐｏｌｙ−Ｓｉ／ＣＶＤ−ＴｉＮ（第１金属層）間に形成することにより、Ｐｏｌｙ−Ｓｉからのシリコンの拡散が抑制できる（図１３（ｂ）に示すように、第１金属層及び第２金属層が形成されている深さにおけるシリコンの分布量は、図１３（ａ）の場合と比較してかなり少ない）。
第２金属層６５を設けることにより奏される効果を説明するための別の実験データを、図１４に示す。
ＬＯＣＯＳキャパシタを用いて、Ｐｏｌｙ−Ｓｉ／ＣＶＤ−ＴｉＮ（第１金属層）／ＨｆＳｉＯＮ（ゲート絶縁膜）／Ｓｉ構造、及びＰｏｌｙ−Ｓｉ／ＰＶＤ−ＴｉＮ（第２金属層）／ＣＶＤ−ＴｉＮ（第１金属層）／ＨｆＳｉＯＮ（ゲート絶縁膜）／Ｓｉ構造を作成し、共に１０００℃熱処理を行いその後Ｃ−Ｖ（Ｃａｐａｃｉｔａｎｃｅ−Ｖｏｌｔａｇｅ）曲線を測定した。当該測定結果を図１４に示す。
ところで、ＣＶＤ−ＴｉＮ／ＨｆＳｉＯＮ／Ｓｉ構造では、Ｃ−Ｖ曲線から見積もられる実効的仕事関数（ｅｆｆｅｃｔｉｖｅ Ｗｏｒｋ Ｆｕｎｃｔｉｏｎ）が４．９２ｅＶとＰＭＯＳトランジスタに適した比較的高い仕事関数が得られていた（非特許文献２）。これに対して、Ｐｏｌｙ−Ｓｉ／ＣＶＤ−ＴｉＮ／ＨｆＳｉＯＮ／Ｓｉ構造（つまり、第１金属層上に多結晶シリコン層を設けた構造）では、図１４の白丸のデータから見積もると、実効的仕事関数が〜４．６ｅＶとミッドギャップにシフトした。
このように、Ｐｏｌｙ−Ｓｉを第１金属層上に積層することによって、仕事関数がミッドギャップにシフトしたのは、Ｐｏｌｙ−Ｓｉからのシリコンの拡散が原因だと発明者らは考えた。そこで、この拡散を抑制するため、Ｐｏｌｙ−Ｓｉ／ＣＶＤ−ＴｉＮ（第１金属層）間にＰＶＤ−ＴｉＮ（第２金属層）を挿入した、Ｐｏｌｙ−Ｓｉ／ＰＶＤ−ＴｉＮ（第２金属層）／ＣＶＤ−ＴｉＮ（第１金属層）／ＨｆＳｉＯＮ（ゲート絶縁膜）／Ｓｉ構造を創作した。
すると、図１４の黒丸のデータが当該Ｐｏｌｙ−Ｓｉ／ＰＶＤ−ＴｉＮ（第２金属層）／ＣＶＤ−ＴｉＮ（第１金属層）／ＨｆＳｉＯＮ（ゲート絶縁膜）／Ｓｉ構造であり、当該黒丸のデータから見積もると、実効的仕事関数が〜４．８ｅＶとＰＭＯＳトランジスタに適した仕事関数が得られることが分かった。
図１４の黒丸データは、当該Ｐｏｌｙ−Ｓｉ／ＰＶＤ−ＴｉＮ（第２金属層）／ＣＶＤ−ＴｉＮ（第１金属層）／ＨｆＳｉＯＮ（ゲート絶縁膜）／Ｓｉ構造において、ＰＶＤ−ＴｉＮ（第２金属層）を５００℃での成膜条件で形成した場合である。これに対して、当該Ｐｏｌｙ−Ｓｉ／ＰＶＤ−ＴｉＮ（第２金属層）／ＣＶＤ−ＴｉＮ（第１金属層）／ＨｆＳｉＯＮ（ゲート絶縁膜）／Ｓｉ構造において、ＰＶＤ−ＴｉＮを１００℃で形成した場合には、Ｐｏｌｙ−Ｓｉ／ＣＶＤ−ＴｉＮ／ＨｆＳｉＯＮ／Ｓｉ構造と同じで、仕事関数がミッドギャップにシフトした（データ図示せず）。
つまり、ＰＶＤ−ＴｉＮをＣＶＤ−ＴｉＮの製造温度より低温の１００℃で形成した場合は、Ｐｏｌｙ−Ｓｉからのシリコンの拡散が抑制できていないと考えられる。換言すると、ＰＶＤ−ＴｉＮ（第２金属層）をＣＶＤ−ＴｉＮ（第１金属層）の製造温度より高い温度（例えば５００℃以上）で形成した場合は、当該ＰＶＤ−ＴｉＮ（第２金属層）に起因してＰｏｌｙ−Ｓｉからのシリコンの拡散が抑制される。
また、発明者らは、上記シリコン等の拡散抑制効果を有する第２金属層６５の結晶構造を調べた。
図１５に、Ｐｏｌｙ−Ｓｉ／ＣＶＤ−ＴｉＮ（金属層、成膜温度３５０℃）／ＳｉＯＮ（ゲート絶縁膜）／Ｓｉ構造、Ｐｏｌｙ−Ｓｉ／ＰＶＤ−ＴｉＮ（金属層、成膜温度１００℃）／ＳｉＯＮ（ゲート絶縁膜）／Ｓｉ構造、Ｐｏｌｙ−Ｓｉ／ＰＶＤ−ＴｉＮ（金属層、成膜温度５００℃）／ＳｉＯＮ（ゲート絶縁膜）／Ｓｉ構造、の１０００℃熱処理後のＸＲＤパターンを示す。
形成温度（成膜温度）５００℃で作成したＰＶＤ−ＴｉＮ金属層を有する構造のみが、上記シリコン拡散抑制効果を有しており（つまり、当該５００℃で作成したＰＶＤ−ＴｉＮ金属層が第２金属層と把握できる）、図１５の結果、当該５００℃で形成したＰＶＤ−ＴｉＮ金属層のみ、（１００）面に配向していた。換言すれば、（１００）面に配向したＴｉＮ膜は、上記シリコンの拡散抑制効果を有することが分かる。
＜実施の形態２＞
図１６は、本実施の形態にかかるＣＭＯＳトランジスタ５０２の構造を示す断面図である。ＣＭＯＳトランジスタ５０２は、実施の形態１と同様に、ＰＭＯＳトランジスタＱＰとＮＭＯＳトランジスタＱＮとを備えている。
なお、以下に説明するように、トランジスタＱＰ，ＱＮ以外の構成（特に、ゲート電極ＧＰ，ＧＮ以外の構成）は、実施の形態１で説明したＣＭＯＳトランジスタ５０１（図１）と同様である。したがって、実施の形態１と実施の形態２との間において共通する構成の説明は、本実施の形態では省略する。なお、ＣＭＯＳトランジスタ５０２において、ＣＭＯＳトランジスタ５０１を構成する部材と同様な部材については同じ符号が付されている。
まず、本実施の形態に係わるＰＭＯＳトランジスタＱＰの構成について説明する。
ＰＭＯＳトランジスタＱＰは、ゲート電極ＧＰと、Ｎ型ウェル３１ａのチャネル領域との間にゲート絶縁膜（第１ゲート絶縁膜と把握できる）５とを有している。ここで、ゲート絶縁膜５としては、酸化シリコンや酸窒化シリコンの他、誘電率が高い酸化ハフニウム（ＨｆＯ2）や酸窒化ハフニウム（ＨｆＯＮ）、シリコン酸化ハフニウム（ＨｆｘＳｉｙＯｚ）やシリコン酸窒化ハフニウム（ＨｆＳｉＯＮ）、アルミニウム酸化ハフニウム（ＨｆｘＡｌｙＯｚ）やアルミニウム酸窒化ハフニウム（ＨｆＡｌＯＮ）等のハフニウム酸化物を採用することができる。
ゲート電極ＧＰは、ゲート絶縁膜５側から順に、第１金属層１５０、第２金属層１５１、第３金属層１５２、多結晶シリコン層（第３半導体層と把握できる）６３、シリサイド層１１を含んでいる。
ここで、第１金属層１５０は、ゲート絶縁膜５を介してＮ型ウェル３１ａに形成されるチャネル領域と対峙している。つまり、当該第１金属層１５０が、主に、ＰＭＯＳトランジスタＱＰを構成するゲート電極ＧＰの仕事関数を決定する。よって、当該ＰＭＯＳトランジスタＱＰの動作に適した仕事関数を有する材料が、第１金属層１５０の材料となる（つまり、第１金属層１５０は、ＰＭＯＳトランジスタＱＰに適した仕事関数の観点からその材料が選択される）。
また、第３金属層１５２は、多結晶シリコン層６３からの不純物やシリコン等の物質がゲート絶縁膜５の形成されている方向に拡散されることをより抑制することができる。つまり、第３金属層１５２は、第１金属層１５０よりもより上記物質の拡散抑制効果が高い（よって、第３金属層第１５２は、上記拡散抑制効果の観点からその材料が選択される）。
上記から分かるように、第１金属層１５０と第３金属層１５２とは、その機能が異なる。つまり、第１金属層１５０は、主に、ＰＭＯＳトランジスタＱＰのゲート電極ＧＰの仕事関数を決定する働きを有しており、他方、第３金属層１５２は、主に、多結晶シリコン層６３からの不純物やシリコン等の物質の拡散を抑制する働きを有する。そして、第１，３金属層１５０，１５２を形成する際に、当該機能に特化した材料及び製造条件が選択される。
なお、ＰＭＯＳトランジスタＱＰにおいて、第２金属層１５１の形成を省略することもできる。しかし、後述するように、第２金属層１５１は、ＮＭＯＳトランジスタＱＮのゲート電極ＧＮを構成する第４金属層１５１が形成される際に、同時に形成される。ここで、ＰＭＯＳトランジスタＱＰにおいて、第２金属層１５１の形成を省略する場合には、ＰＭＯＳトランジスタＱＰにおいて形成された当該第２金属層１５１を、別途除去する工程が必要となる。当該第２金属層１５１を別途除去する工程を無くし、製造プロセスの簡略化を図るために、ＰＭＯＳトランジスタＱＰのゲート電極ＧＰにおいて、第２金属層１５１がそのまま形成されている。
また、ＰＭＯＳトランジスタＱＰにおいて、第１金属層１５０、第２金属層１５１、第３金属層１５２、及び多結晶シリコン層６３により、ゲート電極ＧＰの閾値電圧が決定される。
次に、本実施の形態に係わるＮＭＯＳトランジスタＱＮの構成について説明する。
ＮＭＯＳトランジスタＱＮは、ゲート電極ＧＮと、Ｐ型ウェル３２ａのチャネル領域との間にゲート絶縁膜（第２ゲート絶縁膜と把握できる）５とを有している。ゲート絶縁膜５としては、酸化シリコンや酸窒化シリコンの他、誘電率が高い酸化ハフニウム（ＨｆＯ2）や酸窒化ハフニウム（ＨｆＯＮ）、シリコン酸化ハフニウム（ＨｆｘＳｉｙＯｚ）やシリコン酸窒化ハフニウム（ＨｆＳｉＯＮ）、アルミニウム酸化ハフニウム（ＨｆｘＡｌｙＯｚ）やアルミニウム酸窒化ハフニウム（ＨｆＡｌＯＮ）等のハフニウム酸化物を採用することができる。
ゲート電極ＧＮは、ゲート絶縁膜５側から順に、第４金属層１５１、第５金属層１５２、多結晶シリコン層（第４半導体層と把握できる）６３、シリサイド層１１を含んでいる。
ここで、第４金属層１５１は、ゲート絶縁膜５を介してＰ型ウェル３２ａに形成されるチャネル領域と対峙している。つまり、当該第４金属層１５１が、主に、ＮＭＯＳトランジスタＱＮのゲート電極ＧＮの仕事関数を決定する。よって、当該ＮＭＯＳトランジスタＱＮの動作に適した仕事関数を有する材料が、第４金属層１５１の材料となる（つまり、第４金属層１５１は、ＮＭＯＳトランジスタＱＮに適する仕事関数の観点からその材料が選択される）。
また、第５金属層１５２は、多結晶シリコン層６３からの不純物やシリコン等の物質が、ゲート絶縁膜５の形成されている方向に拡散されることをより抑制することができる。つまり、第５金属層１５２は、たとえば第１金属層１５０よりもより上記物質の拡散抑制効果が高い（よって、第５金属層第１５２は、上記物質の拡散抑制効果の観点からその材料が選択される）。
上記から分かるように、第４金属層１５１と第５金属層１５２とは、その機能が異なる。つまり、第４金属層１５１は、主に、ＮＭＯＳトランジスタＱＮのゲート電極ＧＮの仕事関数を決定する働きを有しており、他方、第５金属層１５２は、主に、多結晶シリコン層６３からの不純物やシリコン等の物質の拡散を抑制する働きを有する。そして、第４，５金属層１５１，１５２を形成する際に、当該機能に特化した材料及び製造条件が選択される。
なお、後述するように、第２金属層１５１と第４金属層１５１は、同じ工程で形成される。したがって、第２金属層１５１および第４金属層１５１は共に、同じ材質（材料及び結晶性等）、ほぼ同じ（略同一の）厚さを有している。また、第３金属層１５２と第５金属層１５２は、同じ工程で形成される。したがって、第３金属層１５２および第５金属層１５２は共に、同じ材質（材料及び結晶性等）、ほぼ同じ（略同一の）厚さを有している。
なお、ＮＭＯＳトランジスタＱＮにおいて、多結晶シリコン層６３からゲート絶縁膜５方向へのシリコン等の拡散はさほど問題とならない。よって、ＮＭＯＳトランジスタＱＮにおいて、第５金属層１５２の形成を省略することもできる。しかし、後述するように、第５金属層１５２は、ＰＭＯＳトランジスタＱＰのゲート電極ＧＰを構成する第３金属層１５２が形成される際に、同時に形成される。ここで、ＮＭＯＳトランジスタＱＮにおいて、第５金属層１５２の形成を省略する場合には、ＮＭＯＳトランジスタＱＮにおいて形成された当該第５金属層１５２を、別途除去する工程が必要となる。当該第５金属層１５２を別途除去する工程を無くし、製造プロセスの簡略化を図るために、ＮＭＯＳトランジスタＱＮのゲート電極ＧＮにおいて、第５金属層１５２がそのまま形成されている。
また、ＮＭＯＳトランジスタＮＱにおいて、第４金属層１５１、第５金属層１５２、及び多結晶シリコン層６３により、ゲート電極ＧＮの閾値電圧が決定される。
ＣＭＯＳトランジスタにおいてはゲート電極として多結晶シリコンを採用する場合、通常はこれらのゲート電極の導電型を異ならせる。ＰＭＯＳトランジスタとＮＭＯＳトランジスタとで相互の閾値電圧を調整する必要があるからである。
しかし、本実施の形態では、ＰＭＯＳトランジスタＱＰのゲート電極ＧＰの多結晶シリコン層６３とチャネル領域とは、ゲート絶縁膜５のみを介して対峙するとは言えない。また、ＮＭＯＳトランジスタＱＮのゲート電極ＧＮの多結晶シリコン層６３とチャネル領域とは、ゲート絶縁膜５のみを介して対峙するとは言えない。よって、ゲート電極ＧＰ，ＧＮの多結晶シリコン層６３の導電型が、直ちにトランジスタＱＰ，ＱＮの閾値電圧を決定することはない。そこで、本実施の形態では、ゲート電極ＧＰ，ＧＮのいずれにおいても多結晶シリコン層６３の導電型を共通にすることができ、本実施の形態では当該導電型としてＮ型を採用する。
もちろん、ゲート電極ＧＰの第１金属層１５０とチャネル領域とは、ゲート絶縁膜５のみを介して対峙する。したがって、第１金属層１５０の金属材料としては、ＰＭＯＳトランジスタＱＰに適した仕事関数（４．８ｅＶ以上の仕事関数）を有する金属を採用することが望ましい。
ゲート電極ＧＮの第４金属層１５１とチャネル領域とは、ゲート絶縁膜５のみを介して対峙する。また、第４金属層１５１の金属材料としては、ＮＭＯＳトランジスタＱＮに適した仕事関数（４．３ｅＶ以下の仕事関数）を有する金属を採用することが望ましい。なぜなら、ＰＭＯＳトランジスタＱＰ、ＮＭＯＳトランジスタＱＮとも、閾値電圧も小さく低電力で駆動可能なデバイスが作製可能となるからである。
ここで、金属層１５０〜１５２の要件を満たす金属材料として、例えば、窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）、ニッケル（Ｎｉ）、レニウム（Ｒｅ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、酸化ルテニウム（ＲｕＯ2）、酸化イリジウム（ＩｒＯ2）、窒化モリブデン（ＭｏＮ）を挙げることができる。
なお、窒化チタン（ＴｉＮ）をメタルゲート電極材料として使用する研究も進められている。しかし、従来のスパッタ法で成膜したＴｉＮ膜は、その仕事関数が約４．６ｅＶになるため、ＮＭＯＳトランジスタ、ＰＭＯＳトランジスタともに閾値電圧Ｖｔｈが高くなる。ただし、ＴｉＣｌ4とＮＨ3を用いた熱ＣＶＤ法により、４５０℃以下の低温で、第１の金属層６４としてＴｉＮ膜を成膜することで、ゲート絶縁膜５へのダメージを抑制してゲートリーク電流を低減させ、且つＰＭＯＳトランジスタＱＰに適した４．８ｅＶ以上の仕事関数を得ることができる。
実施の形態１に係わる構成の場合では、ＰＭＯＳトランジスタＱＰのゲート電極ＧＰにおいてゲート絶縁膜５に接触する部分を第１金属層６４としているので、ＰＭＯＳトランジスタで発生しうる上記フェルミレベルピニング、ゲート電極空乏化等を解決することができる。しかし、ＮＭＯＳトランジスタＱＮにおけるゲート電極ＧＮにおいてゲート絶縁膜５に接触する部分が多結晶シリコン層６３であったため、その仕様によっては（つまり、ＮＭＯＳトランジスタＱＮを構成するゲート絶縁膜５がより薄膜化すると）、当該ゲート電極ＧＮにおける空乏層形成の問題が顕著となる場合があった。
そこで、本実施の形態の場合には、上述の通り、ＮＭＯＳトランジスタＱＮのゲート電極ＧＮにおいてゲート絶縁膜５に接触する部分を第４金属層１５１としている。したがって、たとえＮＭＯＳトランジスタＱＮを構成するゲート絶縁膜５が薄膜化したとしても、上記ゲート電極ＧＮにおける空乏層の形成を防止することができる。なお、上述したように、当該第４金属層１５１の構成、形成方法は、当該第４金属層がＮＭＯＳトランジスタＱＮの動作の観点から適正な仕事関数を有するように、選定される。
また、本実施の形態では、実施の形態１と同様に、ＰＭＯＳトランジスタＱＰのゲート電極ＧＰにおいてゲート絶縁膜５に接触する部分を第１金属層１５０としている。したがって、ＰＭＯＳトランジスタＱＰで発生しうる上記フェルミレベルピニング、ゲート電極空乏化等の各問題を解決することができる。
また、本実施の形態では、ＰＭＯＳトランジスタＱＰを構成するゲート電極ＧＰは、第１金属層１５０、第２金属層１５１、第３金属層１５２及び多結晶シリコン層６３により構成されており、ＮＭＯＳトランジスタＱＮを構成するゲート電極ＧＮは、第４金属層１５１、第５金属層１５２、及び多結晶シリコン層６３により構成されている。
したがって、各金属層１５０〜１５２と多結晶シリコン層６３とにより、各ＭＯＳトランジスタＱＰ，ＱＮの閾値電圧を適切な値に調整（制御）することができる。つまり、実施の形態１の構成の場合よりも各ゲート電極ＧＰ，ＧＮにおいて金属層の層数が増加した分、各ＭＯＳトランジスタＱＰ，ＱＮの閾値電圧をより精度良（細かく）調整（制御）することができる。
なお、上述したように、ゲート電極ＧＰにおける第２金属層１５１及びゲート電極ＧＮにおける第５金属層１５２を省略しても良い。しかし、省略しない構成とすることにより、上述したように金属層１５１，１５２の余分な除去工程を省くことができ、また、上述したように、各ＭＯＳトランジスタＱＰ，ＱＮの閾値電圧をより精度良く（細かく）調整することができる。
また、本実施の形態では、ＰＭＯＳトランジスタＱＰのゲート電極ＧＰの多結晶シリコン層６３とチャネル領域とは、ゲート絶縁膜５のみを介して対峙するとは言えない。よって、当該ゲート電極ＧＰの多結晶シリコン層６３の導電型が、直ちにＰＭＯＳトランジスタＱＰの閾値電圧を決定することはない。同様に、ＮＭＯＳトランジスタＱＮのゲート電極ＧＮの多結晶シリコン層６３とチャネル領域とは、ゲート絶縁膜５のみを介して対峙するとは言えない。よって、当該ゲート電極ＧＮの多結晶シリコン層６３の導電型が、直ちにＮＭＯＳトランジスタＱＮの閾値電圧を決定することはない。
したがって、当該構造により、例えば当該ＮＭＯＳトランジスタＱＮにおいて形成される多結晶シリコン層６３と同じ導電型の多結晶シリコン層６３を、上記第３金属層１５２上に設けることができる。つまり、各多結晶シリコン層６３に異なる導電型の不純物を導入する必要がなくなるので、製造プロセスの簡略化を図ることができる。
また、本実施の形態では、ゲート絶縁膜５上には第１金属層１５０が形成され、当該第１金属層１５０上方には第３金属層１５２が形成されている。したがって、第１金属層１５０がＰＭＯＳトランジスタＱＰの動作の観点から適正な仕事関数を有するように、当該第１金属層１５０の構成及び製造プロセスを選択・決定することができる。他方、第３金属層１５２がより高い上記物質の拡散抑制効果を有するように、当該第３金属層１５２の構成及び製造プロセスを選択・決定することができる。
このように、本実施の形態では、上記各機能に特化した金属層１５０，１５２を別個独立に設けることにより、当該各金属層１５０，１５２の作製は容易となるので、製造プロセスの困難性を回避できる。なお、ＣＭＯＳトランジスタのうち、ゲート電極において採用される多結晶シリコンに導入された不純物やシリコンのチャネル領域への拡散が顕著となる方のトランジスタである、ＰＭＯＳトランジスタＱＰにおいて、当該不純物やシリコン等の拡散に起因した電気的特性の変動を回避することができる。
なお、ゲート絶縁膜５としてハフニウム酸化物を採用した場合には、ゲート電極ＧＰの多結晶シリコン層６３がゲート絶縁膜５と接触した場合、いわゆるフェルミレベルピニングという界面準位の問題が生じやすい。しかし、本実施の形態では、ゲート絶縁膜５と接触するのが第１金属層１５０等であるので、この問題も回避できる。よって、ゲート絶縁膜５としてハフニウム酸化物を採用してその誘電率を高める場合に、本発明は好適である。
また、本実施の形態において、第１金属層１５０及び第３金属層１５２を、ともに窒化チタンで形成することができる。各金属層１５０，１５２として窒化チタンを採用した場合には、ゲート絶縁膜５にダメージを与えることなく、ＰＭＯＳトランジスタＱＰに適した仕事関数（４．８ｅＶ以上）を有する第１金属層１５０を形成することが可能となり、また、多結晶シリコン層６３からのシリコンや不純物等の拡散をより抑制できる第３金属層１５２を形成することが可能となる。なお、上述の通り、第３金属層１５２と第５金属層１５２とは、同一工程で成膜されるので、同じ材質、略同一の厚さを有する。
なお、第４金属層１５１（第２金属層１５１も同様）は、ＮＭＯＳトランジスタＱＮに適した仕事関数（４．３ｅＶ以下）を有することが必要であり、また形成時のゲート絶縁膜５に対するダメージ軽減を考慮すると、第４金属層１５１として、Ｈｆ，Ｚｒ，Ａｌ，Ｔｉ，Ｔａ，Ｍｏや、これらの窒化物、若しくはシリコン窒化物等を採用することができる。
また、本実施の形態では、上述の通り、ゲート電極ＧＰにおいて、第３金属層１５２上に多結晶シリコン層６３を採用している。これにより、各金属層１５０〜１５２の厚さを薄くすることができる。また、ゲート電極ＧＮにおいて、第５金属層１５２上に多結晶シリコン層６３を採用している。これにより、各金属層１５１，１５２の厚さを薄くすることができる。したがって、ゲート電極ＧＰ，ＧＮにおける各多結晶シリコン層６３をパターニングする際に、当該各金属層１５０〜１５２も併せてパターニングでき、この観点からも製造が容易となる。
次に、本実施の形態に係わるＭＯＳ構造を有する半導体装置（ＣＭＯＳトランジスタ５０２）の製造方法について説明する。ここで、実施の形態１で説明した図２〜図４までの工程は、本実施の形態においても共通する。
さて、図４を用いて説明した工程後、図１７を参照して、主面側で露出する面の全体に亘り、ゲート絶縁膜５上に第１層目の金属層１５０を所定の厚さで形成する。ここで、当該第１層目の金属層１５０は、完成品のゲート電極ＧＰにおいて第１金属層１５０となる。
当該第１層目の金属層１５０には、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって生成される窒化チタン（ＴｉＮ）を採用する。ＣＶＤ法以外にＡＬＤ法（ＡＬＤ : Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）、または、低ダメージの物理蒸着法（スパッタ）（ＰＶＤ : Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）でも良く、ゲート絶縁膜５にダメージを与えない、ゲート絶縁膜５の特性を劣化させない方法でなければならない。
さて、図１８を参照して、Ｎ型ウェル３１ａの上方において、第１層目の金属層１５０上にフォトレジスト９４を形成する。そして、当該フォトレジスト９４をマスクとして第１層目の金属層１５０をパターニングする。これにより、第１層目の金属層１５０は、Ｐ型ウェル３２ａの上方では除去され（つまり、当該領域においてゲート絶縁膜５が露出される）、Ｎ型ウェル３１ａの上方では残される。その後フォトレジスト９４は除去される。
図１９を参照して、主面側で露出する面の全体に亘り、第２層目の金属層１５１を所定の厚さで形成する。これにより、Ｎ型ウェル３１ａの上方では、第１層目の金属層１５０上に第２層目の金属層１５１が形成され、Ｐ型ウェル３２ａの上方では、ゲート絶縁膜５上に第２層目の金属層１５１が形成される。さらに、図１９を参照して、当該第２金属層１５１上に、第３層目の金属層１５２を所定の厚さで形成する。
なお、当該第２層目の金属層１５１は、完成品のゲート電極ＧＰにおいて第２金属層１５１となり、完成品のゲート電極ＧＮにおいて第４金属層１５１になる。また、当該第３層目の金属層１５２は、完成品のゲート電極ＧＰにおいて第３金属層１５２となり、完成品のゲート電極ＧＮにおいて第５金属層１５２になる。
当該第１層目の金属層１５０には、例えばＣＶＤ法によって生成される窒化チタン（ＴｉＮ）を採用する。第２層目の金属層１５１には、例えばＣＶＤ法によって生成される窒化タンタル（ＴａＮ）を採用する。ＣＶＤ法以外にＡＬＤ法、または、低ダメージの物理蒸着法（スパッタ）でも良い。第１層目の金属層１５０、第２層目の金属層１５１を形成する際には、ゲート絶縁膜５にダメージを与えない、ゲート絶縁膜５の特性を劣化させない方法でなければならない。これに対して、第３層目の金属層１５２の形成の際には、多少ダメージを与える手法でも第１層目の金属層１５０または第２層目の金属層１５１があるため問題なく、不純物の少ないスパッタ法が良い。また、第３層目の金属層１５２として、窒化チタンを採用することができる。
また、後に第３金属層１５２上に形成される多結晶シリコン層６３からのシリコンや不純物等の拡散を抑制するため、第３層目の金属層１５２は、第１層目の金属層１５０の形成温度（例えば１００℃程度）より高い温度（例えば５００℃以上）で形成することが望まれる。
後述するように、第１金属層１５０〜第３金属層１５２が多結晶シリコン層６３のエッチングに付随してエッチングされるためには、第１金属層１５０〜第３金属層１５２の膜厚の合計は薄い方が望ましい。また上述のように、第１金属層１５０がＰＭＯＳトランジスタＱＰの適切な仕事関数を有する必要があり、かかる要求から第１層目の金属層１５０は、２ｎｍ〜５ｎｍ程度の膜厚が必要と考えられる。また上述のように、第４金属層１５１がＮＭＯＳトランジスタＱＮの適切な仕事関数を有する必要があり、かかる要求から第４層目の金属層１５１は、２ｎｍ〜５ｎｍ程度の膜厚が必要と考えられる。また、第３金属層１５２が適切なシリコンの拡散を防止する必要があり、かかる要求から第３層目の金属層１５２は、５ｎｍ以上（たとえば５ｎｍ〜１０ｎｍ程度）の膜厚が必要と考えられる。
図２０を参照し、主面側で露出する面の全体に亘り、多結晶シリコン層６３を形成する。Ｎ型ウェル３１ａの上方では、ゲート絶縁膜５、第１層目の金属層１５０、第２層目の金属層１５１、第３層目の金属層１５２及び多結晶シリコン層６３の積層構造が形成される。他方、Ｐ型ウェル３２ａの上方では、ゲート絶縁膜５、第２層目の金属層１５１、第３層目の金属層１５２、及び多結晶シリコン層６３の積層構造が形成される。多結晶シリコン層６３の導電型を例えばＮ型にするには、Ｎ型の不純物（例えば燐）を導入しつつ多結晶シリコン層６３を形成することが望ましい。
一旦多結晶シリコン層６３を形成してからＮ型の不純物をその表面から注入することによっても、多結晶シリコン層６３の導電型をＮ型にすることはできる。しかし、イオン注入をゲート絶縁膜５近傍まで行う場合よりも、Ｎ型の不純物を導入しつつ多結晶シリコン層６３を形成する方が、ゲート電極ＧＮのゲート絶縁膜５側における空乏層の発生を低減することができる。多結晶シリコン層６３の厚さ及び不純物濃度は、例えばそれぞれ１００ｎｍ、１０20ｃｍ-3に設定される。
図２１を参照し、周知のフォトリソグラフィ技術を採用して、多結晶シリコン層６３、ゲート絶縁膜５をパターニングする。多結晶シリコン層６３をエッチングする工程で、ＰＭＯＳトランジスタＱＰの形成領域において、第１層目の金属層１５０、第２層目の金属層１５１、及び第３層目の金属層１５２も併せてエッチングできる。また、多結晶シリコン層６３をエッチングする工程で、ＮＭＯＳトランジスタＱＮの形成領域において、第２層目の金属層１５１、及び第３層目の金属層１５２も併せてエッチングできる。
当該エッチング処理のより、ＰＭＯＳトランジスタＱＰの形成領域において、第１金属層１５０、第２金属層１５１、及び第３金属層１５２が形成され、ＮＭＯＳトランジスタＱＮの形成領域においては、第４金属層１５１、及び第５金属層１５２が形成される。
なお、ゲート電極として採用される多結晶シリコン層をエッチングする際、そのオーバーエッチ量が多結晶シリコン層の厚さの１／１０程度に設定されるのが通常であり、本実施の形態ではＰ型ウェル３２ａの上方、Ｎ型ウェル３１ａの上方のいずれにも同じ工程で多結晶シリコン層６３が形成されている。したがって、多結晶シリコン層６３の厚さ（第３半導体層または第４半導体層の厚さと把握できる）、第３層目の金属層１５２の厚さ（第３金属層または第５金属層の厚さと把握できる）、及び第２層目の金属層１５１（第２金属層または第４金属層の厚さと把握できる）の厚さの合計の１０分の１以下となるような厚さで、第１層目の金属層１５０（第１金属層と把握できる）を形成することにより（つまり、第１層目の金属層１５０の厚さを、多結晶シリコン層６３等のパターニングする際のオーバーエッチ量以下とすることにより）、ゲート電極ＧＮ，ＧＰのパターニング際のエッチング工程を簡略化できる。
その後の工程は、図９乃至図１２等を用いて説明した内容と同等であるので、ここでの説明は省略する。以上により、図１６に示されるＣＭＯＳトランジスタ５０２が得られる。
上述のように、各金属層１５０〜１５２が多結晶シリコン層６３のエッチングに付随してエッチングされるためには、各金属層１５０〜１５２の膜厚の合計は薄い方が望ましい。しかし、第１金属層１５０及び第４金属層１５１が適切な仕事関数を有する必要があり、かかる要求からは２ｎｍ以上の膜厚が必要と考えられる。また、第３金属層１５２が適切なシリコンの拡散を防止する必要があり、かかる要求からは５ｎｍ以上の膜厚が必要と考えられる。
なお、上述の構造で、閾値電圧（Ｖｔｈ）のさらに調整が必要な場合は、ゲート電極ＧＰが形成されるＮ型ウェル３１ａの表面内にハロゲンイオン（例えばフッ素イオン）を適度に注入し、またゲート電極ＧＮが形成されるＰ型ウェル３２ａの表面内にＮ2（窒素イオン）を適度に注入すれば良い。例えば、上記閾値電圧調整のための各イオン注入は、フッ素イオンの濃度が１〜３×１０15／ｃｍ2程度で、イオン加速電圧が７ｋｅＶ程度の条件にて、またＮ2イオンの濃度が０．５〜２×１０15／ｃｍ2程度で、イオン加速電圧が２２ｋｅＶ程度の条件にて、行うことができる。
また、上述の通り、シリコン等の拡散抑制効果を有する第３金属層１５２を形成する方法として、ＴｉＮ膜を、第１金属層１５０の形成温度よりも高い形成温度（例えば５００℃以上）で作成する方法がある。当該比較的高い形成温度で第３金属層１５２を形成した場合、図１５で示したように、形成されたＴｉＮ膜は、（１００）面に配向している。換言すれば、（１００）面に配向したＴｉＮ膜は、上記シリコンの拡散抑制効果を有することが分かる。
＜実施の形態３＞
実施の形態１、２において、閾値電圧（Ｖｔｈ）をさらに調整のために、図１，１６に図示したＣＭＯＳトランジスタ５０１，５０２の基板主面内に所定の不純物を注入する旨を記載した。例えば、ＰＭＯＳトランジスタＱＰの閾値電圧を調整するために、Ｎ型ウェル３１ａの表面内にハロゲン元素イオン（フッ素イオン）を注入する。また、ＮＭＯＳトランジスタＱＮの閾値電圧を調整するために、Ｐ型ウェル３２ａの表面内に窒素イオンを注入する。
しかし、不純物イオンを基板主面に注入することによる閾値電圧（Ｖｔｈ）の調整という観点のみに着目すると、対象となるＣＭＯＳトランジスタの構成（より具体的には、ゲート電極の構造）は、図１，１６に限る必要は無い。したがって、本実施の形態では、図１，１６とは異なるゲート電極構造を有するＣＭＯＳトランジスタが形成された基板の主面の表面内に、所定の不純物イオンを注入し、当該イオン注入により、閾値電圧（Ｖｔｈ）の調整を可能とした形態について言及する。
図２２は、本実施の形態にかかるＣＭＯＳトランジスタ５０３の構造を示す断面図である。ここで、図２２に示すＣＭＯトランジスタ５０３は、製造途中の構成を示している。したがって、完成品となるＣＭＯＳトランジスタ５０３には、図示を省略しているが、ソース・ドレイン領域、サイドウォール、スペーサ、層間絶縁膜、当該層間絶縁膜内に形成されるコンタクト、および当該層間絶縁膜上に形成される配線等が形成されることになる。
また、図２２に示すＣＭＯＳトランジスタ５０３は、未完成であるが、ＰＭＯＳトランジスタＱＰとＮＭＯＳトランジスタＱＮとを備えている。ここで、ＰＭＯＳトランジスタＱＰは、Ｎ型ウェル３１（ここで、Ｎ型ウェル３１ａは第１半導体層であると把握できる）において設けられる。一方、ＮＭＯＳトランジスタＱＮは、Ｐ型ウェル３２（ここで、Ｐ型ウェル３２ａは第２半導体層であると把握できる）において設けられる。
Ｎ型ウェル３１とＰ型ウェル３２とはともに、半導体基板１の一方の主面（図２２において上側）に設けられている。またＮ型ウェル３１ａとＰ型ウェル３２ａとは、素子分離絶縁体２によって分離されている（なお図１から分かるように、Ｎ型ウェル３１ｂとＰ型ウェル３２ｂとは、素子分離絶縁体２によって分離されていない）。半導体基板１、Ｎ型ウェル３１、Ｐ型ウェル３２はいずれも、例えばシリコンを主成分として採用する。特に断らない限り他の不純物層についても同様に、シリコンを採用することができる。また、素子分離絶縁体２には、例えばシリコン酸化物を採用することができる。
また、本実施の形態では、図２２に示しているように、Ｎ型ウェル３１ａの表面内には、ハロゲン元素イオン（例えばフッ素イオン）が注入されることにより形成された、第１不純物注入領域３３が形成されている。これに対して、Ｐ型ウェル３２ａの表面内には、窒素イオンが注入されることにより形成された、第２不純物注入領域３４が形成されている。
ここで、第１不純物注入領域３３は、例えば濃度１〜３×１０15／ｃｍ2程度で、イオン加速電圧が７ｋｅＶ程度の条件にて、フッ素イオンを注入することにより形成される。また、第２不純物注入領域３４は、例えば濃度０．５〜２×１０15／ｃｍ2程度で、イオン加速電圧２２ｋｅＶ程度の条件にて、窒素イオンを注入することにより形成される。
半導体基板１上に形成されたＮ型ウェル３１ｂ上には、Ｎ型素子分離拡散層４１が設けられている。他方、半導体基板１上に形成されたＰ型ウェル３２ｂには、Ｐ型素子分離拡散層４２が設けられている。
また、ＰＭＯＳトランジスタＱＰは、ゲート電極ＧＰ（第１ゲート電極と把握できる。図２２では、製造途中のゲート電極図示されている）を有している。他方、ＮＭＯＳトランジスタＱＮは、ゲート電極ＧＮ（第２ゲート電極と把握できる。図２２では、製造途中の下と電極ＧＮが図示されている）を有している。なお、実施の形態１と同様に、ソース・ドレイン領域を有するが、図２２では図示を省略している。
また、ＰＭＯＳトランジスタＱＰは、ゲート電極ＧＰと、Ｎ型ウェル３１ａのチャネル領域との間に形成されたゲート絶縁膜（第１ゲート絶縁膜と把握できる）５とを有している。他方、ＮＭＯＳトランジスタＱＮは、ゲート電極ＧＮと、Ｐ型ウェル３２ａのチャネル領域との間に形成されたゲート絶縁膜（第２ゲート絶縁膜と把握できる）５とを有している。
ゲート絶縁膜５としては、酸化シリコンや酸窒化シリコンの他、誘電率が高い酸化ハフニウム（ＨｆＯ2）や酸窒化ハフニウム（ＨｆＯＮ）、シリコン酸化ハフニウム（ＨｆｘＳｉｙＯｚ）やシリコン酸窒化ハフニウム（ＨｆＳｉＯＮ）、アルミニウム酸化ハフニウム（ＨｆｘＡｌｙＯｚ）やアルミニウム酸窒化ハフニウム（ＨｆＡｌＯＮ）等のハフニウム酸化物を採用することができる。
またゲート電極ＧＰは、ゲート絶縁膜５側から順に、第１金属層６４、及び多結晶シリコン層（第３半導体層と把握できる）６３を含んでいる。ここで、当該第１金属層６４は、多結晶シリコン層６３からゲート絶縁膜５方向へとシリコンや不純物等が拡散することを抑制する機能を、多少有している。
なお、ＰＭＯＳトランジスタＱＰでは、第１金属層６４、多結晶シリコン層６３、及び第１不純物注入領域３３における不純物濃度等により、ゲート電極ＧＰの閾値電圧が決定される。
またゲート電極ＧＮは、ゲート絶縁膜５側から順に、第２金属層６４、及び多結晶シリコン層（第４半導体層と把握できる）６３を含んでいる。なお、ＮＭＯＳトランジスタＱＮでは、第２金属層６４、多結晶シリコン層６３、及び第２不純物注入領域３４における不純物濃度等により、ゲート電極ＧＮの閾値電圧が決定される。
当該第２金属層６４と第１金属層６４は、後述するように、同一の金属層の成膜工程により形成されている。したがって、第１金属層６４と第２金属層６４とは、厚さが略同一であり、同じ材質（材料、結晶性等）を有している。ここで、第１金属層６４及び第２に金属層６４の金属材料として、例えば、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、ニッケル（Ｎｉ）、レニウム（Ｒｅ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、酸化ルテニウム（ＲｕＯ2）、酸化イリジウム（ＩｒＯ2）、窒化モリブデン（ＭｏＮ）を挙げることができる。
なお、本実施の形態では、ＣＭＯＳトランジスタ５０３において、ゲート電極ＧＰを構成する多結晶シリコン層６３の導電型と、ゲート電極ＧＮを構成する多結晶シリコン層６３の導電型とを異ならせる必要がある。
このように、本実施の形態では、第１の閾値電圧を有するＰＭＯＳトランジスタＱＰのゲート電極ＧＰにおいてゲート絶縁膜５に接触する部分を第１金属層６４としている。したがって、ＰＭＯＳトランジスタＱＰで発生しうるゲート電極空乏化等の各問題を解決することができる。
また、本実施の形態では、第２の閾値電圧を有するＮＭＯＳトランジスタＱＮのゲート電極ＧＮの構成要素として第２金属層６４を形成することにより、ＮＭＯＳトランジスタＱＮが有するゲート絶縁膜５の薄膜化等に起因して発生するゲート電極ＧＮ内の空乏層の形成を、防止することができる。
また、本実施の形態では、ゲート電極ＧＰの閾値電圧を、第１金属層６４、多結晶シリコン層６３だけでなく、第１不純物注入領域３３におけるハロゲン元素イオンの不純物濃度によって、調整することができる。さらに、ゲート電極ＧＮの閾値電圧を、第２金属層６４、多結晶シリコン層６３だけでなく、第２不純物注入領域３４における窒素イオンの不純物濃度によって、調整することができる。
まとめると、第１金属層６４及び第２金属層６４は、主に、ゲート電極ＧＰ，ＧＮにおける空乏層の形成を防止する機能を有している。また、閾値電圧（Ｖｔｈ）の調整（制御）は、主に、第１不純物注入領域３３及び第２不純物注入領域３４の形成により行われる。
次に、本実施の形態に係わるＭＯＳ構造を有する半導体装置（ＣＭＯＳトランジスタ５０３）の製造方法について説明する。ここで、図２、図３を用いて説明した工程までは、実施の形態１と同様である。したがって、ここでの詳細な説明は省略する。
図３を用いて説明した工程後、注入用酸化膜５１を除去する。当該注入用酸化膜５１除去後の様子を図２３に示す。
さて、図２４に示すように、ＮＭＯＳトランジスタＱＮを後に形成する領域を覆うように、フォトレジスト１１１を形成する。ここで、図２３以降の工程断面図において、中央に示された素子分離絶縁体２の左側にはＰＭＯＳトランジスタＱＰが、右側にはＮＭＯＳトランジスタＱＮが、それぞれ形成される。
そして、図２４に示すように、当該フォトレジスト１１１をマスクとし、Ｎ型ウェル３１ａの表面内にフッ素イオンを注入する。ここで、当該フッ素イオンの注入濃度及び注入エネルギーは上述の通りである。当該フッ素イオン注入により、Ｎ型ウェル３１ａの表面内には、第１不純物注入領域３３が形成される。その後フォトレジスト１１１を除去する。
次に、図２５に示すように、ＰＭＯＳトランジスタＱＰを後に形成する領域（つまり、第１不純物注入領域３３）を覆うように、フォトレジスト１１２を形成する。そして、図２５に示すように、当該フォトレジスト１１２をマスクとし、Ｐ型ウェル３２ａの表面内に窒素イオンを注入する。ここで、当該窒素イオンの注入濃度及び注入エネルギーは上述の通りである。当該窒素イオン注入により、Ｐ型ウェル３２ａの表面内には、第２不純物注入領域３４が形成される。その後フォトレジスト１１２を除去する。
次に、図２６に示すように、表面内に第１不純物注入領域３３が形成されたＮ型ウェル３１ａ及び表面内に第２不純物注入領域３４が形成されたＰ型ウェル３２ａの両方において、主面上にゲート絶縁膜５を形成する。ゲート絶縁膜５としては既述のように、例えばシリコン酸窒化ハフニウム（ＨｆＳｉＯＮ）等のハフニウム酸化物を採用することができる。
次に、図２７に示すように、主面側で露出する面の全体に亘り、ゲート絶縁膜５上に金属層６４を所定の厚さ（２ｎｍ〜５ｎｍ程度）で形成する。ここで、当該金属層６４は、完成品において、ゲート電極ＧＰを構成する第１金属層６４と、ゲート電極ＧＮを構成する第２金属層６４とになる。
金属層６４には、例えばＣＶＤ法によって生成される窒化チタン（ＴｉＮ）を採用することができる。ＣＶＤ法以外にＡＬＤ法、または、低ダメージで不純物の少ない物理蒸着法（スパッタ）でも良く、ゲート絶縁膜５にダメージを与えない、ゲート絶縁膜５の特性を劣化させない方法でなければならない。
なお、当該低ダメージのスパッタ法により金属層６４を形成した場合には、ゲート絶縁膜５が受けるダメージを最小限に抑えることができ、金属層６４に含まれる不純物も少なくなる（これは、金属層６４の低抵抗に寄与する）。また、完成されるゲート電極ＧＰ，ＧＮにおける空乏層の形成を十分に抑制することができ、各ＭＯＳトランジスタＱＰ，ＱＮの容量の増加も期待できる。
上述したように金属層６４は、ゲート電極ＧＰを構成する第１金属層６４、及びゲート電極ＧＮを構成する第２金属層６４になる。そして、上述の通り、当該第１金属層６４は、ゲート電極ＧＰにおける空乏層の形成を防止し、第２金属層６４は、ゲート電極ＧＮにおける空乏層の形成を防止する。
当該空乏層形成防止のためには、上記工程で形成される金属層６４の抵抗値は低い方が適している。したがって、不純物の少ない低ダメージのスパッタ法が最適である。
次に、図２８に示すように、主面側で露出する面の全体に亘り、金属層６４上に多結晶シリコン層６３を形成する。さらに、ＰＭＯＳトランジスタＱＰが形成される領域の多結晶シリコン層６３にＰ型の不純物を導入し（図示せず）、ＮＭＯＳトランジスタＱＮが形成される領域の多結晶シリコン層６３にＮ型の不純物を導入する（図示せず）。
次に、周知のフォトリソグラフィ技術を採用して、多結晶シリコン層６３、金属層６４、ゲート絶縁膜５をパターニングする。当該パターニングにより、図２２に示す構造が完成する。
その後の、ソース・ドレイン領域、サイドウォール、スペーサ、シリサイド、層間絶縁膜、コンタクト、配線等の形成方法は、実施の形態１と同様であり、ここでの説明は省略する。
なお、実施の形態１乃至実施の形態３では、多結晶シリコン層６３について言及した。しかし、当該多結晶シリコン層６３に代替して、アモルファスシリコン層を採用しても良い。アモルファスシリコンは多結晶シリコンと比較して微細加工が容易であり、ＣＭＯＳトランジスタの集積化に寄与する。
さらに、本発明はＣＭＯＳトランジスタに限定されるものではなく、異なる閾値を採用する複数のＭＯＳトランジスタに対して適用することができる。さらに、電界効果トランジスタに限定されることなく、ＭＯＳ構造を有するトランジスタであれば、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）にも適用できることは明白である。
本発明の実施の形態１に係わるＣＭＯＳトランジスタの構成を示す断面図である。 本発明の実施の形態１に係わるＣＭＯＳトランジスタの製造方法を説明するための工程断面図である。 本発明の実施の形態１に係わるＣＭＯＳトランジスタの製造方法を説明するための工程断面図である。 本発明の実施の形態１に係わるＣＭＯＳトランジスタの製造方法を説明するための工程断面図である。 本発明の実施の形態１に係わるＣＭＯＳトランジスタの製造方法を説明するための工程断面図である。 本発明の実施の形態１に係わるＣＭＯＳトランジスタの製造方法を説明するための工程断面図である。 本発明の実施の形態１に係わるＣＭＯＳトランジスタの製造方法を説明するための工程断面図である。 本発明の実施の形態１に係わるＣＭＯＳトランジスタの製造方法を説明するための工程断面図である。 本発明の実施の形態１に係わるＣＭＯＳトランジスタの製造方法を説明するための工程断面図である。 本発明の実施の形態１に係わるＣＭＯＳトランジスタの製造方法を説明するための工程断面図である。 本発明の実施の形態１に係わるＣＭＯＳトランジスタの製造方法を説明するための工程断面図である。 本発明の実施の形態１に係わるＣＭＯＳトランジスタの製造方法を説明するための工程断面図である。 本発明の効果を説明するためのＳＩＭＳ分析結果を示す図である。 本発明の効果を説明するためのＣ−Ｖ曲線測定結果を示す図である。 本発明の効果を説明するためのＸＲＤ分析結果を示す図である。 本発明の実施の形態２に係わるＣＭＯＳトランジスタの構成を示す断面図である。 本発明の実施の形態２に係わるＣＭＯＳトランジスタの製造方法を説明するための工程断面図である。 本発明の実施の形態２に係わるＣＭＯＳトランジスタの製造方法を説明するための工程断面図である。 本発明の実施の形態２に係わるＣＭＯＳトランジスタの製造方法を説明するための工程断面図である。 本発明の実施の形態２に係わるＣＭＯＳトランジスタの製造方法を説明するための工程断面図である。 本発明の実施の形態２に係わるＣＭＯＳトランジスタの製造方法を説明するための工程断面図である。 本発明の実施の形態３に係わるＣＭＯＳトランジスタの構成を示す断面図である。 本発明の実施の形態３に係わるＣＭＯＳトランジスタの製造方法を説明するための工程断面図である。 本発明の実施の形態３に係わるＣＭＯＳトランジスタの製造方法を説明するための工程断面図である。 本発明の実施の形態３に係わるＣＭＯＳトランジスタの製造方法を説明するための工程断面図である。 本発明の実施の形態３に係わるＣＭＯＳトランジスタの製造方法を説明するための工程断面図である。 本発明の実施の形態３に係わるＣＭＯＳトランジスタの製造方法を説明するための工程断面図である。 本発明の実施の形態３に係わるＣＭＯＳトランジスタの製造方法を説明するための工程断面図である。
符号の説明
１ 半導体基板、５ ゲート絶縁膜、３１ａ Ｎ型ウェル（第１半導体層）、３２ａ Ｐ型ウェル（第２半導体層）、３３ 第１不純物注入領域、３４ 第２不純物注入領域、６３ 多結晶シリコン、６４，１５０ 第１金属層、６５，１５１ 第２金属層、１５２ 第３金属層、５０１，５０２，５０３ ＣＭＯＳトランジスタ、ＱＰ ＰＭＯＳトランジスタ、ＱＮ ＮＭＯＳトランジスタ、ＧＰ，ＧＮ ゲート電極。

Claims (33)

  1. 第１及び第２半導体層と、
    前記第１半導体層上に配置された第１ゲート絶縁膜と、
    前記第１ゲート絶縁膜上に配置された第１金属層及び前記第１金属層上に配置された第２金属層及び前記第２金属層上に配置された第３半導体層を有する第１ゲート電極と、
    前記第２半導体層上に配置された第２ゲート絶縁膜と、
    前記第２ゲート絶縁膜上に配置された第４半導体層を有する第２ゲート電極と、を備えた、
    ＭＯＳ構造を有する半導体装置。
  2. 前記第２金属層は、
    前記第１金属層よりも、前記第３半導体層から前記第１ゲート絶縁膜方向への物質の拡散をより抑制することが可能である、
    請求項１に記載のＭＯＳ構造を有する半導体装置。
  3. 前記第１ゲート絶縁膜及び前記第２ゲート絶縁膜は、
    ハフニウム酸化物である、
    請求項１に記載のＭＯＳ構造を有する半導体装置。
  4. 前記第１金属層及び前記第２金属層は、
    窒化チタンである、
    請求項２に記載のＭＯＳ構造を有する半導体装置。
  5. 前記第２金属層は、
    （１００）面に配向した前記窒化チタンである、
    請求項４に記載のＭＯＳ構造を有する半導体装置。
  6. 前記第２金属層の膜厚は、
    ５ｎｍ以上である、
    請求項２に記載のＭＯＳ構造を有する半導体装置。
  7. 前記第１金属層の厚さ及び前記第２金属層の厚さの合計は、
    前記第３半導体層の厚さの１０分の１以下である、
    請求項１に記載のＭＯＳ構造を有する半導体装置。
  8. （ａ）第１半導体層及び第２半導体層上にゲート絶縁膜を形成する工程と、
    （ｂ）前記ゲート絶縁膜上に第１金属層を形成する工程と、
    （ｃ）前記第１金属層上に第２金属層を形成する工程と、
    （ｄ）前記第１半導体層の上方に前記第１金属層及び前記第２金属層を残し、前記第２半導体層の上方から前記第１金属層及び前記第２金属層を除去する工程と、
    （ｅ）前記第２金属層及び前記第２半導体層上に、ゲート電極用半導体層を形成する工程と、
    （ｆ）前記第１金属層及び前記第２金属層及び前記ゲート電極用半導体層をパターニングして、前記第１半導体層の上方において第１ゲート電極を、前記第２半導体層の上方において第２ゲート電極を、それぞれ形成する工程と、を備えた、
    ＭＯＳ構造を有する半導体装置の製造方法。
  9. 前記工程（ａ）は、
    ハフニウム酸化物から成る前記ゲート絶縁膜を形成する工程である、
    請求項８に記載のＭＯＳ構造を有する半導体装置の製造方法。
  10. 前記工程（ｂ）は、
    窒化チタンから成る前記第１金属層を形成する工程であり、
    前記工程（ｃ）は、
    窒化チタンから成る前記第２金属層を形成する工程である、
    請求項８に記載のＭＯＳ構造を有する半導体装置の製造方法。
  11. 前記工程（ｂ）は、
    前記第１金属層を、ＣＶＤ法、ＡＬＤ法、またはスパッタ法により形成する工程であり、
    前記工程（ｃ）は、
    前記第２金属層を、スパッタ法により形成する工程である、
    請求項８に記載のＭＯＳ構造を有する半導体装置の製造方法。
  12. 前記工程（ｃ）は
    前記第１金属層の形成温度より高い温度で、前記第２金属層を形成する工程である、
    請求項８に記載のＭＯＳ構造を有する半導体装置の製造方法。
  13. 前記工程（ｃ）は、
    ５００℃以上の温度条件において、窒化チタンから成る前記第２金属層を形成する工程である、
    請求項１２に記載のＭＯＳ構造を有する半導体装置の製造方法。
  14. 前記工程（ｂ）及び前記工程（ｃ）は、
    前記第１金属層の厚さ及び前記第２金属層の厚さの合計が、前記ゲート電極用半導体層の厚さの１０分の１以下となるように、前記第１金属層及び前記第２金属層を形成する工程である、
    請求項８に記載のＭＯＳ構造を有する半導体装置の製造方法。
  15. 第１及び第２半導体層と、
    前記第１半導体層上に配置された第１ゲート絶縁膜と、
    前記第１ゲート絶縁膜上に配置された第１金属層及び前記第１金属層上に配置された第２金属層及び前記第２金属層上に配置された第３金属層及び前記第３金属層上に配置された第３半導体層を有する第１ゲート電極と、
    前記第２半導体層上に配置された第２ゲート絶縁膜と、
    前記第２ゲート絶縁膜上に配置された第４金属層及び前記第４金属層上に配置された第５金属層及び前記第５金属層上に配置された第４半導体層を有する第２ゲート電極と、を備えており、
    前記第２金属層と前記第４金属層とは、同一の材質及び厚さの層であり、
    前記第３金属層と前記第５金属層とは、同一の材質及び厚さの層である、
    ＭＯＳ構造を有する半導体装置。
  16. 前記第３金属層は、
    前記第１金属層よりも、前記第３半導体層から前記第１ゲート絶縁膜方向への物質の拡散をより抑制することが可能である、
    請求項１５に記載のＭＯＳ構造を有する半導体装置。
  17. 前記第１ゲート絶縁膜及び前記第２ゲート絶縁膜は、
    ハフニウム酸化物である、
    請求項１５に記載のＭＯＳ構造を有する半導体装置。
  18. 前記第１金属層及び前記第３金属層は、
    窒化チタンである、
    請求項１６に記載のＭＯＳ構造を有する半導体装置。
  19. 前記第３金属層及び前記第５の金属層は、
    （１００）面に配向した前記窒化チタンである、
    請求項１８に記載のＭＯＳ構造を有する半導体装置。
  20. 前記第３金属層の膜厚および前記第５金属層の膜厚は、
    ５ｎｍ以上である、
    請求項１６に記載のＭＯＳ構造を有する半導体装置。
  21. 前記第１金属層の膜厚は、
    前記第３半導体層の厚さ、前記第３金属層の厚さ、及び前記第２金属層の厚さの合計の１０分の１以下である、
    請求項１５に記載のＭＯＳ構造を有する半導体装置。
  22. （ａ）第１半導体層及び第２半導体層上にゲート絶縁膜を形成する工程と、
    （ｂ）前記ゲート絶縁膜上に第１層目の金属層を形成する工程と、
    （ｃ）前記第１半導体層の上方に前記第１層目の金属層を残し、前記第２半導体層の上方から前記第１層目の金属層を除去する工程と、
    （ｄ）前記第１層目の金属層及び前記第２半導体層上に第２層目の金属層を形成する工程と、
    （ｅ）前記第２層目の金属層上に第３層目の金属層を形成する工程と、
    （ｆ）前記第３層目の金属層上にゲート電極用半導体層を形成する工程と、
    （ｇ）前記第１層目の金属層、前記第２層目の金属層、前記第３層目の金属層及び前記ゲート電極用半導体層をパターニングして、前記第１半導体層上方において第１ゲート電極を、前記第２半導体層の上方において第２ゲート電極を、それぞれ形成する工程と、を備えた、
    ＭＯＳ構造を有する半導体装置の製造方法。
  23. 前記工程（ａ）は、
    ハフニウム酸化物から成る前記ゲート絶縁膜を形成する工程である、
    請求項２２に記載のＭＯＳ構造を有する半導体装置の製造方法。
  24. 前記工程（ｂ）は、
    窒化チタンから成る第１層目の金属層を形成する工程であり、
    前記工程（ｅ）は、
    窒化チタンから成る第３層目の金属層を形成する工程である、
    請求項２２に記載のＭＯＳ構造を有する半導体装置の製造方法。
  25. 前記工程（ｂ）及び前記工程（ｄ）は、
    前記第１層目の金属層及び前記第２層目の金属層を、ＣＶＤ法、ＡＬＤ法、またはスパッタ法により形成する工程であり、
    前記工程（ｅ）は、
    前記第３層目の金属層を、スパッタ法により形成する工程である、
    請求項２２に記載のＭＯＳ構造を有する半導体装置の製造方法。
  26. 前記工程（ｅ）は
    前記第１層目の金属層の形成温度より高い温度で、前記第３層目の金属層を形成する工程である、
    請求項２２に記載のＭＯＳ構造を有する半導体装置の製造方法。
  27. 前記工程（ｅ）は、
    ５００℃以上の温度条件において、窒化チタンから成る前記第３層目の金属層を形成する工程である、
    請求項２６に記載のＭＯＳ構造を有する半導体装置の製造方法。
  28. 前記工程（ｂ）は、
    前記ゲート電極用半導体層、前記第２層目の金属層、及び前記第３層目の金属層の厚さの合計の１０分の１以下となるような厚さを有する、前記第１層目の金属層を形成する工程である、
    請求項２２に記載のＭＯＳ構造を有する半導体装置の製造方法。
  29. 表面内にハロゲン元素を含有した第１半導体層と、
    表面内に窒素を含有した第２半導体層と、
    前記第１半導体層上に配置された第１ゲート絶縁膜と、
    前記第１ゲート絶縁膜上に配置された第１金属層及び前記第１金属層上に配置された第３半導体層を有する第１ゲート電極と、
    前記第２半導体層上に配置された第２ゲート絶縁膜と、
    前記第２ゲート絶縁膜上に配置された前記第２金属層及び前記第２金属層上に配置された第４半導体層を有する第２ゲート電極と、を備えており、
    前記第１金属層と前記第２金属層とは、同一の材質および厚さの層である、
    ＭＯＳ構造を有する半導体装置。
  30. 前記第１ゲート絶縁膜及び前記第２ゲート絶縁膜は、
    ハフニウム酸化物である、
    請求項２９に記載のＭＯＳ構造を有する半導体装置。
  31. （ａ）第１半導体層の表面内にハロゲン元素を注入する工程と、
    （ｂ）第２半導体層の表面内に窒素を注入する工程と、
    （ｃ）前記第１半導体層上及び前記第２半導体層上に、ゲート絶縁膜を形成する工程と、
    （ｄ）前記ゲート絶縁膜上に金属層を形成する工程と、
    （ｅ）前記金属層上にゲート電極用半導体層を形成する工程と、
    （ｆ）前記金属層及び前記ゲート電極用半導体層をパターニングして、前記第１半導体層の上方において第１ゲート電極を、前記第２半導体層の上方において第２ゲート電極を、それぞれ形成する工程と、
    を備えた、ＭＯＳ構造を有する半導体装置の製造方法。
  32. 前記工程（ｃ）は、
    ハフニウム酸化物から成る前記ゲート絶縁膜を形成する工程である、
    請求項３１に記載のＭＯＳ構造を有する半導体装置の製造方法。
  33. 前記工程（ｄ）は、
    スパッタ法により前記金属層を形成する工程である、
    請求項３１に記載のＭＯＳ構造を有する半導体装置の製造方法。
JP2006184347A 2006-07-04 2006-07-04 Ｍｏｓ構造を有する半導体装置及びその製造方法 Pending JP2008016538A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006184347A JP2008016538A (ja) 2006-07-04 2006-07-04 Ｍｏｓ構造を有する半導体装置及びその製造方法
US11/772,624 US20080121999A1 (en) 2006-07-04 2007-07-02 Semiconductor device which has mos structure and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006184347A JP2008016538A (ja) 2006-07-04 2006-07-04 Ｍｏｓ構造を有する半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008016538A true JP2008016538A (ja) 2008-01-24

Family

ID=39073294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006184347A Pending JP2008016538A (ja) 2006-07-04 2006-07-04 Ｍｏｓ構造を有する半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20080121999A1 (ja)
JP (1) JP2008016538A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009181978A (ja) * 2008-01-29 2009-08-13 Sony Corp 半導体装置およびその製造方法
JP2010034468A (ja) * 2008-07-31 2010-02-12 Renesas Technology Corp 半導体装置及びその製造方法
WO2010125810A1 (ja) * 2009-04-28 2010-11-04 キヤノンアネルバ株式会社 半導体装置およびその製造方法
WO2011013374A1 (ja) 2009-07-29 2011-02-03 キヤノンアネルバ株式会社 半導体装置およびその製造方法
JP2012114445A (ja) * 2010-11-24 2012-06-14 Samsung Electronics Co Ltd 金属ゲート電極を有する半導体素子の製造方法
US8669624B2 (en) 2012-04-27 2014-03-11 Canon Anelva Corporation Semiconductor device and manufacturing method thereof
US8786031B2 (en) 2010-03-01 2014-07-22 Canon Anelva Corporation Metal nitride film, semiconductor device using the metal nitride film, and manufacturing method of semiconductor device
US8994125B2 (en) 2010-02-24 2015-03-31 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device including a field effect transistor

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224509A (ja) * 2008-03-14 2009-10-01 Panasonic Corp 半導体装置及びその製造方法
US20090309150A1 (en) 2008-06-13 2009-12-17 Infineon Technologies Ag Semiconductor Device And Method For Making Semiconductor Device
US7867839B2 (en) * 2008-07-21 2011-01-11 International Business Machines Corporation Method to reduce threshold voltage (Vt) in silicon germanium (SiGe), high-k dielectric-metal gate, p-type metal oxide semiconductor field effect transistors
KR101049875B1 (ko) * 2008-11-18 2011-07-19 주식회사 동부하이텍 반도체 소자 및 그의 제조 방법
DE102009006801B4 (de) * 2009-01-30 2011-05-19 Amd Fab 36 Limited Liability Company & Co. Kg Verfahren zur Herstellung eines Feldeffekt-Kurzkanaltransistors mit geringerer Längenfluktuation durch Verwenden eines amorphen Elektrodenmaterials während der Implantation
KR101986144B1 (ko) 2012-12-28 2019-06-05 에스케이하이닉스 주식회사 고유전층과 금속게이트를 갖는 반도체장치 및 그 제조 방법
US20170110376A1 (en) 2015-10-14 2017-04-20 Globalfoundries Inc. Structures with thinned dielectric material
US9589847B1 (en) * 2016-02-18 2017-03-07 International Business Machines Corporation Metal layer tip to tip short
US20240063344A1 (en) * 2022-08-17 2024-02-22 Creeled, Inc. Metallic layer for dimming light-emitting diode chips

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06342883A (ja) * 1992-10-05 1994-12-13 Texas Instr Inc <Ti> Ｍｏｓｆｅｔおよびｃｍｏｓデバイス
JPH07201779A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 電極配線およびその形成方法
JP2000040824A (ja) * 1998-07-24 2000-02-08 Toshiba Corp 半導体装置
JP2000150871A (ja) * 1998-11-10 2000-05-30 Nec Corp 半導体装置およびその製造方法
JP2002289700A (ja) * 2000-12-29 2002-10-04 Hynix Semiconductor Inc 半導体素子のデュアルゲート製造方法
WO2002097889A2 (en) * 2001-05-26 2002-12-05 Motorola, Inc. Semiconductor device and a method therefor
JP2004503932A (ja) * 2000-06-12 2004-02-05 モトローラ・インコーポレイテッド Ｃｍｏｓプロセスのためのデュアルメタルゲートトランジスタ
JP2005020022A (ja) * 2004-09-03 2005-01-20 Renesas Technology Corp 薄膜トランジスタを有する半導体装置
JP2005123625A (ja) * 2003-10-17 2005-05-12 Interuniv Micro Electronica Centrum Vzw シリサイド化された電極を有する半導体装置の製造方法
JP2005217176A (ja) * 2004-01-29 2005-08-11 Tokyo Electron Ltd 半導体装置および積層膜の形成方法
JP2006156954A (ja) * 2004-11-08 2006-06-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3280803B2 (ja) * 1994-08-18 2002-05-13 沖電気工業株式会社 半導体装置及びその製造方法
JP3613113B2 (ja) * 2000-01-21 2005-01-26 日本電気株式会社 半導体装置およびその製造方法
US7109079B2 (en) * 2005-01-26 2006-09-19 Freescale Semiconductor, Inc. Metal gate transistor CMOS process and method for making
US20070052037A1 (en) * 2005-09-02 2007-03-08 Hongfa Luan Semiconductor devices and methods of manufacture thereof

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06342883A (ja) * 1992-10-05 1994-12-13 Texas Instr Inc <Ti> Ｍｏｓｆｅｔおよびｃｍｏｓデバイス
JPH07201779A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 電極配線およびその形成方法
JP2000040824A (ja) * 1998-07-24 2000-02-08 Toshiba Corp 半導体装置
JP2000150871A (ja) * 1998-11-10 2000-05-30 Nec Corp 半導体装置およびその製造方法
JP2004503932A (ja) * 2000-06-12 2004-02-05 モトローラ・インコーポレイテッド Ｃｍｏｓプロセスのためのデュアルメタルゲートトランジスタ
JP2002289700A (ja) * 2000-12-29 2002-10-04 Hynix Semiconductor Inc 半導体素子のデュアルゲート製造方法
WO2002097889A2 (en) * 2001-05-26 2002-12-05 Motorola, Inc. Semiconductor device and a method therefor
JP2005123625A (ja) * 2003-10-17 2005-05-12 Interuniv Micro Electronica Centrum Vzw シリサイド化された電極を有する半導体装置の製造方法
JP2005217176A (ja) * 2004-01-29 2005-08-11 Tokyo Electron Ltd 半導体装置および積層膜の形成方法
JP2005020022A (ja) * 2004-09-03 2005-01-20 Renesas Technology Corp 薄膜トランジスタを有する半導体装置
JP2006156954A (ja) * 2004-11-08 2006-06-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6012019887; Ｍ．Ｉｎｏｕｅ　，　ｅｔ　ａｌ: 'Ｆｌｕｏｒｉｎｅ　Ｉｎｃｏｒｐｏｒａｔｉｏｎ　ｉｎｔｏ　ＨｆＳｉＯＮ　Ｄｉｅｌｅｃｔｒｉｃ　ｆｏｒ　Ｖｔｈ　Ｃｏｎｔｒｏｌ　ａｎｄ　Ｉｔｓ　Ｉｍｐａｃｔ　ｏｎ　Ｒｅｌｉａｂｉｌｉｔｙ　ｆｏｒ　Ｐｏｌｙ' ＩＥＤＭ　Ｔｅｃｈ． , 2005, ４１３-４１６ *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009181978A (ja) * 2008-01-29 2009-08-13 Sony Corp 半導体装置およびその製造方法
JP2010034468A (ja) * 2008-07-31 2010-02-12 Renesas Technology Corp 半導体装置及びその製造方法
WO2010125810A1 (ja) * 2009-04-28 2010-11-04 キヤノンアネルバ株式会社 半導体装置およびその製造方法
JP4871433B2 (ja) * 2009-04-28 2012-02-08 キヤノンアネルバ株式会社 半導体装置およびその製造方法
US8415753B2 (en) 2009-04-28 2013-04-09 Canon Anelva Corporation Semiconductor device and method of manufacturing the same
WO2011013374A1 (ja) 2009-07-29 2011-02-03 キヤノンアネルバ株式会社 半導体装置およびその製造方法
US8994125B2 (en) 2010-02-24 2015-03-31 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device including a field effect transistor
US8786031B2 (en) 2010-03-01 2014-07-22 Canon Anelva Corporation Metal nitride film, semiconductor device using the metal nitride film, and manufacturing method of semiconductor device
JP2012114445A (ja) * 2010-11-24 2012-06-14 Samsung Electronics Co Ltd 金属ゲート電極を有する半導体素子の製造方法
US8669624B2 (en) 2012-04-27 2014-03-11 Canon Anelva Corporation Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20080121999A1 (en) 2008-05-29

Similar Documents

Publication Publication Date Title
US20080121999A1 (en) Semiconductor device which has mos structure and method of manufacturing the same
US8546211B2 (en) Replacement gate having work function at valence band edge
EP2165359B1 (en) Selective threshold voltage adjustment for high-k gate dielectric cmos
US7229893B2 (en) Method and apparatus for a semiconductor device with a high-k gate dielectric
KR101521948B1 (ko) 반도체 장치 및 그 제조 방법
US8343837B2 (en) Work function adjustment in a high-k gate electrode structure after transistor fabrication by using lanthanum
US7332407B2 (en) Method and apparatus for a semiconductor device with a high-k gate dielectric
US20080308869A1 (en) Semiconductor device which has mos structure and method of manufacturing the same
US20080272438A1 (en) CMOS Circuits with High-K Gate Dielectric
TWI469262B (zh) 半導體裝置之製造方法及半導體裝置
JP5368584B2 (ja) 半導体装置およびその製造方法
CN101308847B (zh) 半导体装置
JP2013051250A (ja) 半導体装置及びその製造方法
US7777280B2 (en) Semiconductor device and manufacturing method thereof
JP2007073660A (ja) 半導体装置およびその製造方法
US9525020B2 (en) Semiconductor device and method for forming the same
JP4541125B2 (ja) 高誘電率ゲート絶縁膜を備えた電界効果トランジスタを有する半導体装置及びその製造方法
JP2005294799A (ja) 半導体装置およびその製造方法
US20080023765A1 (en) Semiconductor Devices and Methods of Fabricating the Same
TWI509702B (zh) 具有金屬閘極之電晶體及其製作方法
JP2008091501A (ja) 半導体集積回路装置及びその製造方法
US6197672B1 (en) Method for forming polycide dual gate
US20070026596A1 (en) Gate electrode structure and method of forming the same, and semiconductor transistor having the gate electrode structure and method of manufacturing the same
JP2007288048A (ja) 半導体装置
CN119029028A (zh) 无线射频元件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090522

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090522

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120816

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121211