TWI778615B - 晶圓等級半導體封裝元件的製作方法及其所製作的半導體封裝元件 - Google Patents
晶圓等級半導體封裝元件的製作方法及其所製作的半導體封裝元件 Download PDFInfo
- Publication number
- TWI778615B TWI778615B TW110116364A TW110116364A TWI778615B TW I778615 B TWI778615 B TW I778615B TW 110116364 A TW110116364 A TW 110116364A TW 110116364 A TW110116364 A TW 110116364A TW I778615 B TWI778615 B TW I778615B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor package
- die
- top surface
- wafer
- solder ball
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 229910000679 solder Inorganic materials 0.000 claims abstract description 67
- 238000000465 moulding Methods 0.000 claims abstract description 36
- 238000001020 plasma etching Methods 0.000 claims abstract description 10
- 230000002093 peripheral effect Effects 0.000 claims description 15
- 239000013078 crystal Substances 0.000 claims description 8
- 238000005520 cutting process Methods 0.000 claims description 5
- 238000000227 grinding Methods 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 abstract description 2
- 230000003749 cleanliness Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 abstract 1
- 239000012778 molding material Substances 0.000 description 17
- 239000003292 glue Substances 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- 238000000748 compression moulding Methods 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000005272 metallurgy Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Dicing (AREA)
Abstract
本發明說明了一種半導體封裝元件的製作方法,其包含有以下步驟:準備一具有複數個晶粒的晶圓,其中各個晶粒的上側都設有一中間導電結構與一焊料球;形成具有平坦的一頂面的一模封結構於晶圓的頂側;通過電漿蝕刻的方式而移除模封結構的一部分並裸露各個焊料球的一部分;沿著該等晶粒的交界執行一切割製程以分離該等晶粒而獲得所欲的半導體封裝元件。通過電漿蝕刻的方式來移除一部份的模封結構的材料並裸露出部分的焊料球,能確保裸露的焊料球的表面的潔淨,並且增加焊料球對外的接觸面積。
Description
本發明係有關於一種半導體封裝元件的製作方法,具體而言,是指一種能防止溢膠附著於焊料球的半導體封裝元件的製作方法以及其所製作的半導體封裝元件。
請參考圖1A、圖1B及圖2,其說明了一種已知的半導體封裝元件的製作方法的製程步驟。首先是先準備一晶圓80,晶圓80上設有若干個晶粒81,每個晶粒81上都設有中間導電結構82,例如凸塊下金屬(under bump metallurgy;UBM),藉以在中間導電結構82上植入焊料球83。之後再通過一壓縮模制製程(compression molding)並利用離形膜來模封每一個晶粒81並裸露焊料球83的一部份。最後執行一切割製程以切割出每一個模封後的晶粒81。
然而,上述半導體封裝元件的製作方法通常會有以下缺點:1. 在移除離形膜後,焊料球83的表面可能會受到溢膠(mold flash)的汙染。若要處理上述溢膠的汙染,在通常情況下,會讓封裝元件再經過一重熔製程以將溢膠熔入焊料球83內,如此一來,含有溢膠的焊料球83可能會影響到封裝元件的可靠度。此外,重熔過後的焊料球83的體積可能會縮小,進而在焊料球83與模封材料84之間產生間隙,濕氣可能會因此滲入此縫隙,最終影響到封裝元件的可靠度。2. 在壓縮模制製程中,模具對於模封材料84的施力是有限的,在通常情況下,如圖2所示,模封材料84連同焊料球83會形成類似於一圓錐狀的結構,模封材料84會順著焊料球83的端緣的切線延伸而且焊料球83所裸露的部分通常比較小,特別是緊鄰的二焊料球83之間,且上述焊料球83所裸露的部分是難以被調整。此外,透過模具對於模封材料84的施力過度時,焊料球83可能與中間導電結構82發生連接斷裂問題,如此,也可能會影響到後續表面黏著的作業及電性能力。
可見,現有的半導體元件的封裝元件的製作方法未臻完善而尚有可改進的空間。
本發明的其中一個目的乃在於針對現有的封裝元件的製作方法的缺失進行改良,進而提出一種新穎的半導體封裝元件的製作方法,其可避免溢膠殘留於焊料球的表面,保持焊料球表面的潔淨,並且增加焊料球對外的接觸面積。
緣是,依據本發明所提供的一種半導體封裝元件的製作方法,用以製作一半導體封裝元件,上述製作方法的步驟包含有:準備一具有複數個晶粒的晶圓,其中各個晶粒的上側都設有一中間導電結構與一焊料球,中間導電結構是設於晶粒的頂面且電耦接晶粒,焊料球是連接於中間導電結構上;形成具有平坦的一頂面的一模封結構於晶圓的頂側以包覆各個晶粒與各個晶粒上的中間導電結構與焊料球;通過電漿蝕刻的方式而移除模封結構的一部分並裸露各個焊料球的一部分,直到蝕刻後的模封結構形成一模封體,其中上述模封體具有一基部與複數個凸起部,基部具有一頂面,各個凸起部是自基部的頂面延伸至焊料球於水平方向的最大外緣。上述凸起部具有一外周面,凸起部的外周面是垂直於基部的頂面;沿著該等晶粒的交界執行一切割製程以分離該等晶粒,即得獲得由各個晶粒、各個晶粒上的中間導電結構與焊料球、以及切割後的該模封體共同地構成上述半導體封裝元件。
通過上述半導體封裝元件的製作方法,由於在形成模封結構後,還通過電漿蝕刻的方式來移除一部份的模封結構,直到裸露出焊料球的一部分,因此裸露出來的焊料球的表面不會殘留有模封結構的模封材料,有效地保持焊料球表面的潔淨,避免了傳統製程所可能產生的溢膠的問題。
另外,本發明還提供一種半導體封裝元件的結構,其包含有一晶粒、一中間導電結構、一焊料球與一模封體。其中上述晶粒具有一頂面,中間導電結構是設於晶粒的頂面並且電耦接晶粒,焊料球是設於中間導電結構上。上述模封體包覆焊料球的一部份、晶粒以及中間導電結構,模封體包含有一基部與一凸起部,基部具有一頂面,凸起部自基部的頂面延伸至焊料球於水平方向上的最大外緣,凸起部具有一外周面,凸起部的外周面垂直於基部的頂面。
以下藉由所列舉的若干實施例配合圖式,詳細說明本發明的技術內容及特徵,本說明書內容所提及的“上”、“下”、“內”、“外”、“頂”、“底”等方向性形容用語,只是以正常使用方向為基準的例示描述用語,並非作為限制主張範圍的用意。
為了詳細說明本發明的技術特點所在,茲舉以下的實施例並配合圖式說明如後,其中:
如圖3、圖4A至圖4I所示,以下實施例所提供的一種半導體封裝元件的製作方法,是用以製作複數個半導體封裝元件10,上述半導體封裝元件的製作方法的步驟包含有:
步驟S1:準備一片晶圓1(如圖4A),晶圓1包含有一保護層2以及連接保護層2的若干個晶粒20,其中各個晶粒20具有一頂面21,晶粒20的頂面21設有焊接墊22與鈍化層30等結構,一中間導電結構40連接於焊接墊22上且一焊料球50電耦接於中間導電結構40的上側,於本實施例中,中間導電結構40為一凸塊下金屬(UBM),凸塊下金屬包含有一種子層41,凸塊下金屬穿過鈍化層30並且電連接焊接墊22,本實施例並不以此為限,中間導電結構40也有可能是一凸塊下金屬與一重佈層(RDL)的組合的結構。此外,在步驟S1中,還執行一切割製程以在該等晶粒20的交界形成複數個切割槽3。
步驟S2:執行一模封製程以在晶圓1的頂側形成一模封結構60A,藉以包覆各個晶粒20與各個晶粒20上的中間導電結構40與焊料球50,模封結構60A的模封材料也會填滿全部的切割槽3,因此模封結構60A也會圍繞各晶粒20的側面。模封結構60A的模封材料可例如採用環氧樹脂。根據不同的模封製程,所形成的模封結構60A的頂面可能會有些許高低起伏(如圖4B所示),因此為了讓模封結構60A的頂面能平坦化,可以通過執行一研磨製程,移除一預定高度H的模封結構60A的模封材料(如圖4C),使得研磨後的模封結構60A的頂面是接近但不接觸焊料球50的球頂(如圖4D)。
步驟S3:通過電漿蝕刻的方式並以垂直於模封結構60A的頂面的方式,移除研磨後的模封結構60A的一部分並裸露出各個焊料球50的一部分,直到蝕刻後的模封結構60A形成一模封體60B(如圖4E)。其中模封體60B具有一基部61與複數個凸起部62(見圖6),基部61具有一頂面611,各個凸起部62是自基部61的頂面611延伸至焊料球50於水平方向上的最大外緣51,各個凸起部62圍繞且連接對應的焊料球50的下半部,凸起部62的數量等於焊料球50的數量。凸起部62在結構上包含有一外周面621與一內凹面622,外周面621的高度以及基部61的頂面61的位置取決於電漿蝕刻的深度,依據不同電漿蝕刻的深度,例如電漿蝕刻深度較深時,凸起部62的高度也會比較高(如圖7所示)。由於是通過垂直於模封結構60A的頂面的方式來進行電漿蝕刻,焊料球50本身將達成類似於光罩的作用,讓電漿粒子P只會蝕刻焊料球50上半部上的模封材料,但電漿粒子P不會通過被焊料球50所遮蔽的模封材料,使得被遮蔽的模封材料不會被蝕刻,讓凸起部62的外周面621和焊料球50於水平方向上的最大外緣51切齊,凸起部62的外周面621在理想狀況下會呈一圓柱面並且凸起部62的外周面621是垂直於基部61的頂面,並且凸起部62的內凹面622是完全地貼接焊料球50。由於凸起部62與焊料球50之間不存在有間隙,濕氣因此不會滲入。
步驟S4:在蝕刻後的晶圓1的頂側貼上一層研磨膠帶71,將晶圓1倒置,並且再執行一研磨製程以移除晶圓1的保護層2(如圖4F)。
步驟S5:黏接一背面保護膠帶72於移除保護層2後的晶圓1的底面,並且製作雷射標記(如圖4G)。
步驟S6:移除研磨膠帶71,在切割出各個晶粒20之前,對各個晶粒20進行電性測試(如圖4H)。
步驟S7:放置移除保護層2後的晶圓1於一載盤73上,沿著該等晶粒20的交界(即切割槽3的位置)再執行一次切割製程以分離該等晶粒20(如圖4I),即可獲得由上述各個晶粒20、各個晶粒20上的中間導電結構40與焊料球50、以及切割後的模封體60B共同構成所欲製作的半導體封裝元件10(如圖5所示)。
須說明的是,步驟S4至S6是為了出貨需要而進行,步驟S4至S6在某些情況下可能不會被執行,而且步驟S6也可能在步驟S7之後才執行而不應以本實施例為限。
通過上述半導體封裝元件的製作方法所製作出的封裝元件10,由於在步驟S3中,是通過電漿蝕刻的方式來移除模封材料直到裸露出焊料球50的一部分,因此裸露的焊料球50的表面不會殘留模封材料,確實能有效地保持焊料球50表面的潔淨,提升了整體封裝元件10的可靠度。其次,在習知的壓縮模制製程,由於模具對於模封材料的施力是有限的,習知的壓縮模制製程所裸露出焊料球的範圍是相對比較小;又,習知透過模具對於模封材料的施力過度時,焊料球可能與中間導電結構發生連接斷裂問題;相較之下,本實施例的封裝元件的製作方法並無上述「對模封材料施力有限及過度」的問題,通過電漿蝕刻的方式更可以裸露出更大範圍的焊料球50,以利配合後續的表面黏接製程,因上皆為本實施例的重點所在。
最後,必須再次說明的是,本發明於前述實施例中所揭露方法及構成元件僅為舉例說明,並非用來限制本發明的專利範圍,舉凡未超脫本發明精神所作的簡易結構潤飾或變化,或與其他等效元件的更替,仍應屬於本發明申請專利範圍涵蓋的範疇。
先前技術
80:晶圓
81:晶粒
82:中間導電結構
83:焊料球
84:模封材料
實施例
1:晶圓
2:保護層
3:切割槽
10:封裝元件
20:晶粒
21:頂面
22:焊接墊
30:鈍化層
40:中間導電結構
41:種子層
50:焊料球
51:最大外緣
60A:模封結構
60B:模封體
61:基部
62:凸起部
621:外周面
622:內凹面
71:研磨膠帶
72:背面保護膠帶
H:高度
P:電漿粒子
S1-S7:步驟
有關半導體封裝元件的詳細構造、特點與其製作方法將於以下的實施例予以說明,然而,應能理解的是,以下將說明的實施例以及圖式僅只作為示例性地說明,其不應用來限制本發明的申請專利範圍,其中:
圖1A與圖1B係習知的半導體封裝元件的製作方法的流程示意圖;
圖2係圖1B的局部放大圖;
圖3係實施例所示的半導體封裝元件的製作方法的步驟流程圖;
圖4A至圖4I係對步驟流程的截面示意圖;
圖5係實施例的半導體封裝元件的截面示意圖;
圖6係圖4的局部放大圖;以及
圖7係類似於圖5,用以說明電漿蝕刻深度較深的情況。
S1-S7:步驟
Claims (8)
- 一種半導體封裝元件,包含有:一晶粒,具有一頂面;一中間導電結構,設於該晶粒的頂面並電耦接該晶粒;一焊料球,設於該中間導電結構上;以及一模封體,包覆該焊料球的一部份、該晶粒以及該中間導電結構,該模封體包含有一基部與一凸起部,該基部具有一頂面,該凸起部自該基部的頂面延伸至該焊料球於水平方向上的最大外緣,該凸起部具有一外周面,該凸起部的該外周面垂直於該基部的頂面,其中該凸起部具有一內凹面,該內凹面是完全地貼接該焊料球。
- 如請求項1所述的半導體封裝元件,其中該晶粒還設有一焊接墊,該中間導電結構為一凸塊下金屬,該凸塊下金屬是連接於該焊接墊的上側。
- 如請求項1所述的半導體封裝元件,其中該凸起部是圍繞且連接該焊料球的一下半部。
- 一種晶圓等級半導體封裝元件的製作方法,用以製作一半導體封裝元件,該製作方法的步驟包含有:準備一具有複數個晶粒的晶圓,其中各該晶粒的上側都設有一中間導電結構與一焊料球,該中間導電結構設於該晶粒的頂面且電耦接該晶粒,該焊料球連接於該中間導電結構上;形成具有平坦的一頂面的一模封結構於該晶圓的頂側以包覆各該晶粒與各該晶粒上的該中間導電結構與該焊料球; 通過電漿蝕刻的方式而移除該模封結構的一部分並裸露各該焊料球的一部分,直到蝕刻後的該模封結構形成一模封體,其中該模封體具有一基部與複數個凸起部,該基部具有一頂面,各該凸起部是自該基部的頂面延伸至該焊料球於水平方向上的最大外緣,該凸起部具有一外周面,該凸起部的該外周面是垂直於該基部的頂面;沿著該等晶粒的交界執行一切割製程以分離該等晶粒,即得獲得由各該晶粒、各該晶粒上的該中間導電結構與該焊料球、以及切割後的該模封體共同地構成該半導體封裝元件。
- 如請求項4所述的晶圓等級半導體封裝元件的製作方法,其中是通過執行一研磨製程以形成具有平坦的該頂面的該模封結構。
- 如請求項4所述的晶圓等級半導體封裝元件的製作方法,其中是以垂直於該模封結構的該頂面的方式而移除該模封結構的一部分。
- 如請求項4所述的晶圓等級半導體封裝元件的製作方法,其中在準備該晶圓的步驟中,還執行一切割製程以在該等晶粒的交界形成複數個切割槽。
- 如請求項7所述的晶圓等級半導體封裝元件的製作方法,其中該模封結構還填滿該等切割槽。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110116364A TWI778615B (zh) | 2021-05-06 | 2021-05-06 | 晶圓等級半導體封裝元件的製作方法及其所製作的半導體封裝元件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110116364A TWI778615B (zh) | 2021-05-06 | 2021-05-06 | 晶圓等級半導體封裝元件的製作方法及其所製作的半導體封裝元件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI778615B true TWI778615B (zh) | 2022-09-21 |
| TW202245077A TW202245077A (zh) | 2022-11-16 |
Family
ID=84958161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110116364A TWI778615B (zh) | 2021-05-06 | 2021-05-06 | 晶圓等級半導體封裝元件的製作方法及其所製作的半導體封裝元件 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI778615B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201926489A (zh) * | 2017-11-30 | 2019-07-01 | 台灣積體電路製造股份有限公司 | 封裝方法以及其元件 |
| TW202115841A (zh) * | 2016-03-10 | 2021-04-16 | 美商艾馬克科技公司 | 半導體封裝以及其製造方法 |
-
2021
- 2021-05-06 TW TW110116364A patent/TWI778615B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW202115841A (zh) * | 2016-03-10 | 2021-04-16 | 美商艾馬克科技公司 | 半導體封裝以及其製造方法 |
| TW201926489A (zh) * | 2017-11-30 | 2019-07-01 | 台灣積體電路製造股份有限公司 | 封裝方法以及其元件 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202245077A (zh) | 2022-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12057362B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US10090185B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3526731B2 (ja) | 半導体装置およびその製造方法 | |
| US11855232B2 (en) | Semiconductor package and forming method thereof | |
| US20080220568A1 (en) | Manufacturing method of semiconductor device | |
| TWI387014B (zh) | 具有犧牲基板之晶粒重新配置結構及其封裝方法 | |
| JP2004140037A (ja) | 半導体装置、及びその製造方法 | |
| TW201733070A (zh) | 具有側壁保護重佈線層中介層的半導體封裝及其製作方法 | |
| TW200834769A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US6467674B1 (en) | Method of manufacturing semiconductor device having sealing film on its surface | |
| US20170323863A1 (en) | Semiconductor device and manufacturing method thereof | |
| US20240243084A1 (en) | Wafer level fan out semiconductor device and manufacturing method thereof | |
| CN106960800A (zh) | 封装上封装构件与制作半导体器件的方法 | |
| TWI421956B (zh) | 晶片尺寸封裝件及其製法 | |
| JP2006196701A (ja) | 半導体装置の製造方法 | |
| TWI447798B (zh) | 一種在晶圓級封裝的模封程序中避免晶圓破損的方法 | |
| TWI778615B (zh) | 晶圓等級半導體封裝元件的製作方法及其所製作的半導體封裝元件 | |
| CN107123602A (zh) | 一种指纹识别芯片的封装结构及其制造方法 | |
| TW201730988A (zh) | 製作晶圓級封裝的方法 | |
| KR100927418B1 (ko) | 웨이퍼 레벨 패키지 및 그 제조방법 | |
| TWI654691B (zh) | 具有緩解應力圖樣結構之半導體裝置封裝 | |
| US20220406620A1 (en) | Fabricating method for wafer level semiconductor package device and the fabricated semiconductor package device | |
| US20250204066A1 (en) | Optical sensor packaging and method of manufacture | |
| JP4946693B2 (ja) | 半導体装置 | |
| KR100636286B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent |