CN106960800A

CN106960800A - 封装上封装构件与制作半导体器件的方法

Info

Publication number: CN106960800A
Application number: CN201610590023.1A
Authority: CN
Inventors: 施信益; 吴铁将
Original assignee: Micron Technology Inc
Current assignee: Micron Technology Inc
Priority date: 2016-01-11
Filing date: 2016-07-25
Publication date: 2017-07-18
Also published as: TWI578483B; TW201725687A

Abstract

本发明公开了一种封装上封装构件,包含一底部封装以及一堆叠设置在所述底部封装上的顶部封装。底部封装包含一重分布层结构、至少一晶粒,设置在所述重分布层结构上并且被一模塑料包覆、多数个位于所述晶粒中的穿硅通孔(TSVs)、多数个沿着所述晶粒周边设置的穿模通孔(TMVs),以及多数个焊锡凸块或锡球。其中各所述穿模通孔的孔径大于各所述穿硅通孔的孔径。顶部封装是通过所述穿硅通孔(TSVs)与所述穿模通孔(TMVs)与所述底部封装电连接。本发明还公开一种制作半导体器件的方法。

Description

封装上封装构件与制作半导体器件的方法

技术领域

本发明涉及半导体封装领域与制作半导体器件的方法,特别涉及一种具有不同尺寸的封装穿孔的封装上封装构件,可用来将不同功能的芯片封装至一封装体中。

背景技术

随着半导体制造技术的进步,微电子组件的尺寸越来越小,其中的电路也越来越密集。为了进一步缩小尺寸,安装在电路板的微电子组件封装结构也必须更加紧密。

3D封装技术,例如封装上封装(package on package)技术,可以制作出具有较高集成度以及较紧密封装接脚的封装构件。一般而言,封装上封装构件通常包含一个位于顶部的半导体晶粒封装体,堆叠接合到另一个位于底部的晶粒封装体。现有技术制作封装上封装构件的方法,多是通过位于周围的锡球或穿模通孔,使堆叠的顶部封装体和底部封装体电连接。

然而,上述以现有技术制作的封装上封装构件的堆叠结构,无法具有极紧密的间隙，不仅体积较大，并且容易发生翘曲的问题。有鉴于此,本技术领域仍要一个改良的封装上封装构件,利用不同尺寸的封装穿孔将不同功能的芯片安装在一起,可以形成具有较紧密间隙的堆叠结构的封装体。

发明内容

为达上述目的，本发明提供一种改良的封装上封装构件,其中包含不同尺寸的通孔结构，可以形成具有较紧密间隙的堆叠结构。

本发明一方面提供一种封装上封装构件,包含一底部封装以及一堆叠设置在所述底部封装上的顶部封装。底部封装包含一重分布层结构,其中所述重分布层结构具有一第一面及相对所述第一面的一第二面；至少一晶粒,设置在所述第一面上；一模塑料,设置在所述第一面并包覆所述晶粒；多数个穿硅通孔,位于所述晶粒中；多数个穿模通孔,设置在一周边区域且贯穿所述第一面上的所述模塑料,其中各所述穿模通孔的孔径大于各所述穿硅通孔的孔径。多数个焊锡凸块或锡球,设置在所述第二面上。顶部封装是通过所述穿硅通孔(TSVs)与所述穿模通孔(TMVs)与所述底部封装电连接。

本发明另一方面提供一种重分布层先制(RDL-first)的半导体器件制作方法,其中包含提供一载板,并于所述载板上形成一重分布层结构。接着,于所述重分布层结构上形成一钝化层。接着,在所述重分布层结构上形成凸块,并于所述重分布层结构上安装一晶粒。所述晶粒包含多数个穿硅通孔(TSVs),且所述晶粒是通过所述凸块与所述重分布层结构电连接。接着,以一模塑料模塑所述晶粒,并抛光所述模塑料与所述晶粒,以暴露出各所述穿硅通孔的一端面。接着,在所述晶粒周围的所述模塑料中形成多数个穿模通孔(TMVs)。

本发明又另一方面提供一种芯片先制(chip-first)的半导体器件制作方法,其中包含提供一载板,于所述第一载板上设置一晶粒,其中所述晶粒包含多数个穿硅通孔。接着,以一模塑料模塑所述晶粒,并于所述晶粒的一有源面上及所述模塑料表面上形成一重分布层结构。然后,于所述重分布层结构上形成一阻焊层,并于所述重分布层结构上形成多数个焊锡凸块或锡球。使所述多数个焊锡凸块或锡球贴合至一第二载板后,抛光所述模塑料与所述晶粒,以暴露出各所述穿硅通孔的一端面。接着,在所述晶粒周围的所述模塑料中形成多数个穿模通孔。

毋庸置疑的,本领域的技术人士读完接下来本发明优选实施例的详细描述与附图后,均可了解本发明的目的。

附图说明

图1是根据本发明一实施例的封装上封装构件的剖面示意图。

图2是如图1所示实施例的封装上封装构件中的封装穿孔(TAVs)的设置和布局的示意图。

图3是根据本发明另一实施例的封装上封装构件中的封装穿孔(TAVs)的设置和布局的示意图。

图4到图11是剖面示意图,说明根据本发明一实施例,制作如图1所示包含不同大小的封装穿孔(TAVs)的封装上封装构件的方法。

图12到图18是剖面示意图,说明根据本发明另一实施例,制作包含不同大小的封装穿孔(TAVs)的封装上封装构件的方法。

其中，附图标记说明如下：

1 封装上封装构件

10、10a 底部封装

20 顶部封装

100 封装穿孔

104 凸块

110 穿硅通孔

201 芯片安装区

202 周边区域

210 穿模通孔

220 半导体晶粒

250a、250b 焊锡凸块

300 载板

302 黏着层

400 重分布层结构

400a 第一面

400b 第二面

412 介电层

414 金属层

413、415 钝化层

414a 焊垫

416a 凸块

419 阻焊层

420、420'、420" 晶粒

420a 有源面

420b 四边

420c 下表面

421 输入/输出(I/O)接垫

500 模塑料

510 开孔

520 锡球

600 载板

602 黏着层

r₁、r₂ 孔径

具体实施方式

接下来的详细描述须参考相关附图所示内容,用来说明可依据本发明具体实行的实施例。这些实施例提供足够的细节,可使此领域中的技术人员充分了解并具体实行本发明。在不悖离本发明的范围内,可做结构、逻辑和电性上的修改应用在其他实施例上。

因此,接下来的详细描述并非用来对本发明加以限制。本发明涵盖的范围由其权利要求界定。与本发明权利要求具同等意义,也应属本发明涵盖的范围。

下面的描述须参考相关附图内容以便彻底理解本发明,其中相同或类似的特征通常以相同的附图标记描述,描述的结构并不必然按比例绘制。

在本说明书中,“晶粒”、“半导体芯片”与“半导体晶粒”具相同含意,可交替使用。

在本说明书中,“晶圆”、“基板”和“载板”意指任何包含一暴露面,可依据本发明实施例所示在其上沉积材料,制作集成电路结构的结构物,例如重分布层。须了解的是“基板”和“载板”包含半导体晶圆,但并不限于此。"基板"和“载板”在工艺中也意指包含制作于其上的材料层的半导体结构物。

首先,请参考图1和图2。图1为根据本发明一实施例的封装上封装构件1的剖面示意图,其中包含不同大小的封装穿孔(through assembly vias,

TAVs)100。图2是图1所示实施例的封装上封装构件的封装穿孔(TAVs)100的设置和布局的示意图。

如图1和图2所示,封装上封装构件1包含一底部封装10以及一堆叠在底部封装10上的顶部封装20。底部封装10包含重分布层结构400。重分布层结构400包含第一面400a及相对于第一面400a的第二面400b。重分布层结构400包含介电层412,以及位于介电层412中的至少一层金属层414。介电层412可包含有机材料,例如聚酰亚胺(polyimide,PI),或无机材料,例如氮化硅、氧化硅或类似者,但不限于此。金属层414可包含铝、铜、钨、钛、氮化钛或类似,但不限于此。须了解的是,图中所示金属层414的配置和叠层是便于说明和描述的目的,并非本发明的限制。重分布层结构400可另包含钝化层413和钝化层415。可选择性的在钝化层415上设置阻焊层419。

半导体晶粒(晶粒)420被安装在重分布层结构400第一面400a的芯片安装区201内。晶粒420包含一直接面向重分布层结构400的有源面420a。多数个凸块(或微凸块)104设置在有源面420a以及重分布层结构400之间,电连接晶粒420与重分布层结构400。晶粒420中包含多数个穿硅通孔(through silicon vias,TSVs)110,延伸于晶粒420的有源面420a与暴露的下表面420c之间。穿硅通孔110可由本领域公知的工艺步骤制作。穿硅通孔110可沿着晶粒420的边缘设置,但并不限于此。

晶粒420的有源面420a上可包含多数个输入/输出(I/O)接垫(图未示),分别与对应的凸块104对准。虽然图中并未特别标示,但本领域的技术人员应可理解在输入/输出接垫上可设有凸块或柱状体,例如铜柱。虽然图1中的底部封装10仅绘示一个晶粒420,但在其他实施例中,也可包含多数个晶粒。

模塑料500设置在第一面400a上,包覆晶粒420并覆盖住重分布层结构400。根据本发明一实施例,可通过一固化工艺(curing process)使模塑料500固化。根据本发明一实施例,模塑料500可包含环氧树脂(epoxy)和硅石填充物(silica fillers),但不限于此。晶粒420的下表面420c与模塑料500的上表面齐平。

底部封装10的周边区域202中可包含多数个穿模通孔(TMVs)210。周边区域202邻近芯片安装区201。穿模通孔210可沿着晶粒420的周围排列,但不限于此。穿模通孔210贯穿模塑料500以及钝化层413,与重分布层结构400的金属层414电连接。根据本发明一实施例,穿硅通孔110具有孔径r1,r1小于穿模通孔210的孔径r2。在接下来的说明中,可将穿硅通孔110与穿模通孔210通称为封装穿孔(through assembly vias,TAVs)100。

根据本发明一实施例,穿硅通孔110可用来传递信号,例如高频的信号或类似者。穿模通孔210可用来传递功率或接地信号,但不限于此。

在一些实施例中,穿模通孔210可以只沿着晶粒420的边缘420b的其中三边设置。例如图3所示实施例,底部封装10a的模塑料500中,包含两个并排的晶粒,分别是晶粒420’以及晶粒420”。穿模通孔210可沿着底部封装10a的周边区域设置。图3中,穿模通孔210仅沿着晶粒420’以及晶粒420”个别的边缘420b的其中三边设置。须了解的是,图3所示的穿模通孔210的设置方式仅为说明和描述的目的,并非本发明的限制。穿模通孔210的配置与布局须根据实际设计上的需求。

回到图1。顶部封装20分别通过焊锡凸块(或锡球)250a和250b,与对应的穿硅通孔110和穿模通孔210电性连接。根据本发明一实施例,焊锡凸块(或锡球)250a是与穿硅通孔110对准,焊锡凸块(或锡球)250b是与穿模通孔210对准。顶部封装20可包含一已模塑的半导体芯片220。

请参考图4至图11,为根据本发明一实施例的制作方法的剖面示意图,可制作出如图1所示,包含不同大小的封装穿孔(TAVs)的封装上封装构件。

首先,如图4所示,提供一预备好的载板300。载板300可以是包含黏着层302的可卸式基底材料,但不限于此。

接着,在载板300上形成至少一介电层或钝化层415以及重分布层结构400。钝化层415可包含有机材料,例如聚酰亚胺(polyimide,PI),或无机材料,例如氮化硅、氧化硅或类似者。

然后,在钝化层415上形成至少一层介电层412和一层金属层414。介电层412可包含有机材料,例如聚酰亚胺(polyimide,PI),或无机材料,例如氮化硅、氧化硅或类似者,但不限于此。金属层414可包含铝、铜、钨、钛、氮化钛或类似。根据本发明一实施例,金属层414包含多数个自介电层412的上表面暴露出来的焊垫414a。

然后,形成钝化层413。钝化层413覆盖住介电层412和焊垫414a。钝化层413可包含有机材料,例如聚酰亚胺(polyimide,PI),或无机材料,例如氮化硅、氧化硅或类似。

如图5所示,接着可在钝化层413中形成开孔(图未示),使个别的焊垫414a暴露出来。可利用本领域公知的技术，例如，焊锡凸块电镀法,在暴露出来的个别的焊垫414a上形成凸块416a,然后将覆晶芯片或晶粒420以有源面420a朝下面向重分布层结构400的方位安装到凸块416a上,形成芯片对晶圆(chip-to-wafer,C2P)接合的堆叠结构。

晶粒420的有源面420a可包含多数个输入/输出(I/O)接垫421。输入/输出接垫421与凸块416a对准。晶粒420可以是具有特定功能的有源集成电路芯片,例如,绘图处理器(GPUs)、中央处理器(CPUs),存储器芯片等,但不限于此。虽然图中并未特别标示,但本领域技术人员应可理解,可在输入/输出接垫421上形成凸块或铜柱体,用来作为后续连接使用。

根据本发明一实施例,每个晶粒420可包含沿着晶粒420边缘设置的穿硅通孔(TSVs)110。穿硅通孔110可以是沿着晶粒420的四边420b设置,但不限于此。例如,在一些实施例中,穿硅通孔110可以仅沿着晶粒420的四边420b中的三边设置。

如图6所示,接着涂布模塑料500。模塑料500覆盖住晶粒420。可通过一固化工艺(curing process)使模塑料500固化。根据本发明一实施例,模塑料500可包含环氧树脂(epoxy)和硅石填充物(silica fillers),但不限于此。

如图7所示,接着可以用抛光的方法,移除部分模塑料500的上部,使每一个晶粒420的下表面420c暴露出来。在抛光模塑料500的过程中,芯片420的一部分也会被移除掉,使个别穿硅通孔110的一端面暴露出来。此时,暴露出来的晶粒420的下表面420c与模塑料500的上表面齐平。

如图8所示,接着可在模塑料500和钝化层413中形成多数个开孔510,连通到重分布层结构400的金属层414。根据本发明一实施例,可通过激光钻孔的方式形成开孔510,但不限于此。可在开孔510中填入金属层,形成穿模通孔(TMVs)210。

接下来,如图9和图10所示,移除载板300和黏着层302,使钝化层415的一表面暴露出来。剥离载板300的方法可以是例如激光剥离法、紫外光照射法、抛光法或蚀刻法,但不限于此。剥离载板300后,可在钝化层415暴露出来的表面上形成阻焊层419。接着,在钝化层415和阻焊层419中形成开孔(图未示),暴露出位于金属层414中个别的焊垫(solder pad)。然后,可在暴露的个别的焊垫上形成焊锡凸块或锡球520,提供后续连接使用。接着,如图10所示,进行切割工艺，切割上述步骤而制得的晶圆级封装,得到个别的底部封装10。

如图11所示,将包含已模塑的半导体晶粒220的顶部封装20堆叠设置在底部封装10上。顶部封装20分别通过焊锡凸块250a和250b,与对应的穿硅通孔110和穿模通孔210电连接。

请参考图12至图18。图12至图18为根据本发明另一实施例的制作方法的剖面示意图,可制作出包含不同大小的封装穿孔(TAVs)的封装上封装构件。

如图12所示,先提供一预备好的载板300。载板300可以是包含黏着层302的可卸式基底材料,但不限于此。接着,将晶粒420以有源面420a朝下面向载板300和下表面420c朝上的方位,安装至载板300上。

晶粒420的有源面420a上可包含多数个输入/输出(I/O)接垫421。晶粒420可以是具有特定功能的有源集成电路芯片,例如,绘图处理器(GPUs)、中央处理器(CPUs),存储器芯片等,但不限于此。根据本发明一实施例,每个晶粒420可包含沿着晶粒420边缘设置的穿硅通孔(TSVs)110。

如图13所示,接着涂布模塑料500。模塑料500覆盖住晶粒420以及黏着层302的上表面。可通过一固化工艺(curing process)使模塑料500固化。根据本发明一实施例,模塑料500可包含环氧树脂(epoxy)和硅石填充物(silica fillers),但不限于此。接下来,移除载板300和黏着层302。

如图14所示,接着在暴露出来的晶粒420的有源面420a以及模塑料500的表面上,形成重分布层结构400。重分布层结构400包含至少一介电层412和一金属层414。介电层412可包含有机材料,例如聚酰亚胺(polyimide,PI),或无机材料,例如氮化硅、氧化硅或类似者,但不限于此。属层414可包含铝、铜、钨、钛、氮化钛或类似者。金属层414与个别晶粒420的输入/输出(I/O)接垫421电连接。

接下来,在重分布层结构400上形成阻焊层419。可在阻焊层419中形成开孔(图未示),使金属层414中的个别的焊垫(solder pad)暴露出来。可在暴露出来的个别的焊垫上形成焊锡凸块或锡球520,提供后续连接使用。

然后,如图15所示,通过黏着层602,将锡球520贴合至另一载板600上。

如图16所示,利用抛光的方法,移除部分模塑料500的顶部以及部分晶粒420,使得穿硅通孔110的一端面自晶粒420的下表面420c暴露出来。接着,可在模塑料500中形成多数个开孔510,连通到重分布层结构400的金属层414。根据本发明一实施例,开孔510可通过激光钻孔的方式形成,但不限于此。接着,可在开孔510中填入金属层,形成穿模通孔(TMVs)210。

接着,如图17和图18所示,在移除载板600和黏着层602后,进行切割工艺，切割由上述步骤制得的晶圆级封装,得到个别的底部封装10b。然后,将包含已模塑的半导体晶粒220的顶部封装20堆叠设置在底部封装10b上。顶部封装20分别通过焊锡凸块250a和250b,与对应的穿硅通孔110和穿模通孔210电连接。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种封装上封装构件,其特征在于，包含:

一底部封装,包含有:

一重分布层结构,具有一第一面及相对所述第一面的一第二面；

至少一晶粒,设置在所述第一面上；

一模塑料,设置在所述第一面并且包覆所述晶粒；

多数个穿硅通孔,位于所述晶粒中；

多数个穿模通孔,设置在一周边区域且贯穿所述第一面上的所述模塑料,其中各所述穿模通孔的孔径大于各所述穿硅通孔的孔径；以及

多数个焊锡凸块或锡球,设置在所述第二面上；以及

一顶部封装,堆叠设置在所述底部封装上,并且通过所述穿硅通孔与所述穿模通孔与所述底部封装电连接。

2.根据权利要求1所述的封装上封装构件,其特征在于，所述重分布层结构包含一介电层以及至少一金属层,其中所述金属层位于所述介电层中。

3.根据权利要求2所述的封装上封装构件,其特征在于，所述重分布层结构另包含一钝化层。

4.根据权利要求1所述的封装上封装构件,其特征在于，所述穿硅通孔是沿着所述晶粒的边缘设置。

5.根据权利要求1所述的封装上封装构件,其特征在于，另包含凸块,位于所述晶粒与所述重分布层结构之间。

6.一种制作半导体器件的方法,其特征在于，包含:

提供一载板；

于所述载板上形成一重分布层结构；

于所述重分布层结构上形成一钝化层；

于所述重分布层结构上形成凸块；

于所述重分布层结构上安装一晶粒,其中所述晶粒包含多数个穿硅通孔,且所述晶粒是通过所述凸块与所述重分布层结构电连接；

以一模塑料模塑所述晶粒；

抛光所述模塑料与所述晶粒,以暴露出各所述穿硅通孔的一端面；以及

在所述晶粒周围的所述模塑料中形成多数个穿模通孔。

7.根据权利要求6所述的制作半导体器件的方法,其特征在于，各所述穿模通孔的孔径大于各所述穿硅通孔的孔径。

8.根据权利要求6所述的制作半导体器件的方法,其特征在于，在形成所述多数个穿模通孔之后,另包含:

移除所述载板；

于所述重分布层结构上形成一阻焊层；以及

于所述重分布层结构上及所述阻焊层上形成多数个焊锡凸块或锡球。

9.根据权利要求6所述的制作半导体器件的方法,其特征在于，所述多数个穿硅通孔是沿着所述晶粒的边缘设置。

10.一种制作半导体器件的方法,其特征在于，包含:

提供一第一载板；

于所述第一载板上设置一晶粒,其中所述晶粒包含多数个穿硅通孔；

以一模塑料模塑所述晶粒；

于所述晶粒的一有源面上及所述模塑料表面上形成一重分布层结构；

于所述重分布层结构上形成一阻焊层；

于所述重分布层结构上形成多数个焊锡凸块或锡球；

使所述多数个焊锡凸块或锡球贴合至一第二载板；

在所述晶粒周围的所述模塑料中形成多数个穿模通孔。

11.根据权利要求10所述的制作半导体器件的方法,其特征在于，各所述穿模通孔的孔径大于各所述穿硅通孔的孔径。

12.根据权利要求10所述的制作半导体器件的方法,其特征在于，所述多数个穿硅通孔是沿着所述晶粒的边缘设置。

13.根据权利要求10所述的制作半导体器件的方法,其特征在于，在以所述模塑料模塑所述晶粒之后,另包含:

移除所述第一载板。

14.根据权利要求10所述的制作半导体器件的方法,其特征在于，在所述晶粒周围的所述模塑料中形成多数个穿模通孔是包含:

于所述模塑料中形成开孔,连通所述重分布层结构的一金属层；以及

将金属填入所述开孔。