[go: up one dir, main page]

TWI770363B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI770363B
TWI770363B TW108105865A TW108105865A TWI770363B TW I770363 B TWI770363 B TW I770363B TW 108105865 A TW108105865 A TW 108105865A TW 108105865 A TW108105865 A TW 108105865A TW I770363 B TWI770363 B TW I770363B
Authority
TW
Taiwan
Prior art keywords
contact
impurity diffusion
semiconductor
layer
semiconductor device
Prior art date
Application number
TW108105865A
Other languages
English (en)
Other versions
TW202011606A (zh
Inventor
稲塚卓也
岩崎太一
松浦修武
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202011606A publication Critical patent/TW202011606A/zh
Application granted granted Critical
Publication of TWI770363B publication Critical patent/TWI770363B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D30/0275—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming single crystalline semiconductor source or drain regions resulting in recessed gates, e.g. forming raised source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/292—Non-planar channels of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/856—Complementary IGFETs, e.g. CMOS the complementary IGFETs having different architectures than each other, e.g. high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/663—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a silicide layer contacting the layer of silicon, e.g. polycide gates
    • H10P14/27—
    • H10P14/3411—
    • H10P14/69433—
    • H10P30/204—
    • H10P30/21—
    • H10P30/22—
    • H10P50/283—
    • H10P50/73—
    • H10P76/204—
    • H10P95/90—

Landscapes

  • Semiconductor Memories (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)

Abstract

本發明之實施形態之半導體裝置包含：N型井區域、第1閘極電極、磊晶層、及第1接點。N型井區域包含2個P型雜質擴散區域。第1閘極電極在2個P型雜質擴散區域間之N型井區域之上方介隔閘極絕緣膜而設置。磊晶層在2個P型雜質擴散區域各者之上設置成柱狀。磊晶層包含含有P型雜質之第1半導體層。第1接點設置於磊晶層之第1半導體層上。

Description

半導體裝置
實施形態係關於一種半導體裝置。
業已知悉可非揮發地記憶資料之NAND型快閃記憶體。
實施形態提供一種可抑制電晶體之特性變化之半導體裝置。
實施形態之半導體裝置包含：N型井區域、第1閘極電極、磊晶層、及第1接點。N型井區域包含2個P型雜質擴散區域。第1閘極電極在2個P型雜質擴散區域間之N型井區域之上方介隔閘極絕緣膜而設置。磊晶層在P型雜質擴散區域上設置成柱狀。磊晶層包含含有P型雜質之第1半導體層。第1接點設置於磊晶層之第1半導體層上。
以下，針對實施形態參照圖式進行說明。各實施形態例示用於將發明之技術性思想具體化之裝置及方法。圖式係示意性或概念性圖式，各圖式之尺寸及比率等並不一定限定於與實物相同。本發明之技術思想並非係由構成要素之形狀、構造、配置等特定者。
此外，在以下之說明中，針對具有大致同一功能及構成之構成要素賦予同一符號。構成參考符號之文字後之數字係藉包含相同文字之參考符號而進行參考，且用於區別具有同樣構成之要素彼此。在無須相互區別由包含相同文字之參考符號表示之要素時，該等要素分別藉由僅包含文字之參考符號而進行參考。
[1]第1實施形態 圖1顯示第1實施形態之半導體裝置1之構成例。以下，針對第1實施形態之半導體裝置1進行說明。
[1-1]半導體裝置1之構成 [1-1-1]半導體裝置1之整體構成 半導體裝置1例如係可非揮發地記憶資料之NAND型快閃記憶體。半導體裝置1例如由外部之記憶體控制器2控制。
如圖1所示，半導體裝置1例如具備記憶胞陣列10、指令暫存器11、位址暫存器12、定序器13、驅動器模組14、列解碼器模組15、及感測放大器模組16。
記憶胞陣列10包含複數個區塊BLK0～BLKn(n為1以上之整數)。區塊BLK係可非揮發地記憶資料之複數個記憶胞之結合，被用作例如資料之抹除單元。
又，在記憶胞陣列10設置有複數條位元線及複數條字元線。各記憶胞例如與1條位元線及1條字元線建立關聯。針對記憶胞陣列10之詳細的構成於後文敘述。
指令暫存器11保持半導體裝置1自記憶體控制器2接收之指令CMD。指令CMD例如包含使定序器13執行讀出動作、寫入動作、抹除動作等之命令。
位址暫存器12保持半導體裝置1自記憶體控制器2接收之位址資訊ADD。位址資訊ADD例如包含區塊位址BA、頁位址PA、及行位址CA。例如，區塊位址BA、頁位址PA、及行位址CA分別用於區塊BLK、字元線、及位元線之選擇。
定序器13控制半導體裝置1整體之動作。例如，定序器13基於由指令暫存器11保持之指令CMD控制驅動器模組14、列解碼器模組15、及感測放大器模組16等，而執行讀出動作、寫入動作、抹除動作等。
驅動器模組14產生由讀出動作、寫入動作、抹除動作等使用之電壓。而且，驅動器模組14基於例如由位址暫存器12保持之頁位址PA對與所選擇之字元線對應之信號線施加產生之電壓。
列解碼器模組15基於由位址暫存器12保持之區塊位址BA選擇對應之記憶胞陣列10內之1個區塊BLK。而且，列解碼器模組15對所選擇之區塊BLK內之所選擇之字元線傳送例如對與所選擇之字元線對應之信號線施加之電壓。
感測放大器模組16在寫入動作中相應於自記憶體控制器2接收之寫入資料DAT對各位元線施加所期望之電壓。又，感測放大器模組16在讀出動作中，基於位元線之電壓判定記憶於記憶胞之資料，並將判定結果作為讀出資料DAT對記憶體控制器2傳送。
半導體裝置1與記憶體控制器2之間之通訊支持例如NAND介面規格。例如，在半導體裝置1與記憶體控制器2之間之通訊中使用指令鎖存啟用信號CLE、位址鎖存啟用信號ALE、寫入啟用信號WEn、讀取啟用信號REn、就緒/忙碌信號RBn、及輸入輸出信號I/O。
指令鎖存啟用信號CLE係顯示半導體裝置1接收之輸入輸出信號I/O係指令CMD之信號。位址鎖存啟用信號ALE係顯示半導體裝置1接收之信號I/O係位址資訊ADD之信號。寫入啟用信號WEn係對半導體裝置1命令輸入輸出信號I/O之輸入之信號。讀取啟用信號REn係對半導體裝置1命令輸入輸出信號I/O之輸出之信號。
就緒/忙碌信號RBn係對記憶體控制器2通知半導體裝置1為受理來自記憶體控制器2之命令之就緒狀態、或不受理命令之忙碌狀態的信號。輸入/輸出信號I/O例如係8位元寬度之信號，可包含指令CMD、位址資訊ADD、及資料DAT等。
以上所說明之半導體裝置1及記憶體控制器2可利用其等之組合構成1個半導體裝置。作為此種半導體裝置例如可舉出如SDTM 卡之記憶體卡、或SSD(solid state drive，固態硬碟機)等。
[1-1-2]記憶胞陣列10之電路構成 圖2係顯示第1實施形態之半導體裝置1具備之記憶胞陣列10之電路構成的一例，抽出記憶胞陣列10所包含之複數個區塊BLK中一個區塊BLK而顯示。
如圖2所示，區塊BLK例如包含4個串胞元SU0～SU3。各串胞元SU包含複數個NAND字串NS。
複數個NAND字串NS分別與位元線BL0～BLm(m為1以上之整數)建立關聯。各NAND字串NS例如包含記憶胞電晶體MT0～MT7、以及選擇電晶體ST1及ST2。
記憶胞電晶體MT包含控制閘極及電荷蓄積層，非揮發地保持資料。選擇電晶體ST1及ST2各者用於各種動作時之串胞元SU之選擇。
在各NAND字串NS中，選擇電晶體ST1之汲極連接於建立關聯之位元線BL。選擇電晶體ST1之源極連接於串聯地連接之記憶胞電晶體MT0～MT7之一端。串聯地連接之記憶胞電晶體MT0～MT7之另一端連接於選擇電晶體ST2之汲極。
在同一區塊BLK中，選擇電晶體ST2之源極共通連接於源極線SL。串胞元SU0～SU3內之選擇電晶體ST1之閘極分別共通連接於選擇閘極線SGD0～SGD3。記憶胞電晶體MT0～MT7之控制閘極分別共通連接於字元線WL0～WL7。選擇電晶體ST2之閘極共通連接於選擇閘極線SGS。
在以上所說明之記憶胞陣列10之電路構成中，被分配相同行位址CA之複數個NAND字串NS在複數個區塊BLK間共通連接於相同位元線BL。源極線SL在複數個區塊BLK間被共通連接。
在1個串胞元SU內連接於共通之字元線WL之複數個記憶胞電晶體MT之結合例如被稱為胞元單元CU。例如，包含分別記憶1位元資料之記憶胞電晶體MT的胞元單元CU之記憶容量被定義為「1頁資料」。胞元單元CU相應於記憶胞電晶體MT記憶之資料之位元數可具有2頁資料以上之記憶容量。
此外，實施形態之半導體裝置1具備之記憶胞陣列10之電路構成並不限定於以上所說明之構成。例如，各NAND字串NS包含之記憶胞電晶體MT、以及選擇電晶體ST1及ST2之個數可分別設計為任意之個數。各區塊BLK包含之串胞元SU之個數可設計為任意之個數。
[1-1-3]記憶胞陣列10之構造 以下，針對第1實施形態之記憶胞陣列10之構造之一例進行說明。
此外，在以下所參照之圖式中，X方向與字元線WL之延伸方向對應。Y方向與位元線BL之延伸方向對應。Z方向與相對於供半導體裝置1形成之半導體基板20之表面的鉛直方向對應。
又，在以下所參照之剖視圖中，為易於觀察圖而適宜地省略絕緣層(層間絕緣膜)、配線、接點等構成要素。又，在平面圖中為易於觀察圖而適宜地附加陰影線。在平面圖中附加之陰影線不一定與經附加陰影線之構成要素之素材或特性建立關聯。
圖3係實施形態之半導體裝置1具備之記憶胞陣列10之平面配置之一例，抽出與串胞元SU0及SU1各者對應之構造體而顯示。
如圖3所示，在供記憶胞陣列10形成之區域中例如包含複數個狹槽SLT、複數個串胞元SU、及複數條位元線BL。
複數個狹槽SLT分別在X方向延伸，且在Y方向排列。於在Y方向相鄰之狹槽SLT間例如配置有1個串胞元SU。
各串胞元SU包含複數個記憶體柱MP。複數個記憶體柱MP例如沿X方向呈錯位狀配置。記憶體柱MP各者例如作為1個NAND字串NS而發揮功能。
複數條位元線BL分別在Y方向延伸，且在X方向排列。例如，各位元線BL配置為就每一串胞元SU與至少一個記憶體柱MP重合。具體而言，例如2條位元線BL重合於各記憶體柱MP。
在重合於記憶體柱MP之複數條位元線BL中一條位元線BL與該記憶體柱MP之間設置有接點CP。各記憶體柱MP經由接點CP與對應之位元線BL電性連接。
此外，設置於相鄰之狹槽SLT間之串胞元SU之個數可設計為任意之個數。圖3所示之記憶體柱MP之個數及配置終極而言僅為一例，記憶體柱MP可設計為任意之個數及配置。與各記憶體柱MP重合之位元線BL之條數可設計為任意之條數。
圖4係沿圖3之IV-IV線之剖視圖，顯示實施形態之半導體裝置1具備之記憶胞陣列10之剖面構造之一例。
如圖4所示，在形成有記憶胞陣列10之區域中例如包含導電體21～25、記憶體柱MP、接點CP、以及狹槽SLT。
具體而言，在半導體基板20上設置有絕緣層UA。在絕緣層UA例如設置有感測放大器模組16等電路。該電路例如包含NMOS電晶體TrN及PMOS電晶體TrP。針對與NMOS電晶體TrN及PMOS電晶體TrP關聯之構成之細節於後文敘述。
在絕緣層UA上設置有導電體21。例如，導電體21形成為沿XY平面擴展之板狀，被用作源極線SL。導電體21包含例如矽(Si)。
在導電體21之上方介隔著絕緣層設置有導電體22。例如，導電體22形成為沿XY平面擴展之板狀，被用作選擇閘極線SGS。導電體22例如包含矽(Si)。
在導電體22之上方交替地積層有絕緣層與導電體23。例如導電體23形成為沿XY平面擴展之板狀。積層之複數個導電體23自半導體基板20側依次分別被用作字元線WL0～WL7。導電體23包含例如鎢(W)。
在最上層之導電體23之上方介隔著絕緣層設置有導電體24。導電體24例如形成為沿XY平面擴展之板狀，被用作選擇閘極線SGD。導電體24包含例如鎢(W)。
在導電體24之上方介隔著絕緣層設置有導電體25。例如，導電體25形成為沿Y方向延伸之線狀，被用作位元線BL。即，在未圖示之區域中，複數個導電體25沿X方向排列。導電體25包含例如銅(Cu)。
記憶體柱MP形成為沿Z方向延伸之柱狀，例如貫通導電體22～24。具體而言，記憶體柱MP之上端例如包含於設置有導電體24之層與設置有導電體25之層之間之層。記憶體柱MP之下端例如包含於設置有導電體21之層。
又，記憶體柱MP例如包含芯構件30、半導體31、及積層膜32。
芯構件30形成為沿Z方向延伸之柱狀。芯構件30之上端例如包含於較設置有導電體24之層更上層。芯構件30之下端例如包含於設置有導電體21之層。芯構件30例如包含氧化矽(SiO2 )等之絕緣體。
芯構件30係由半導體31覆蓋。半導體31例如經由記憶體柱MP之側面與導電體21接觸。半導體31例如係多晶矽(Si)。除導電體21與半導體31接觸之部分以外，積層膜32覆蓋半導體31之側面及底面。
圖5顯示平行於半導體基板20之表面且包含導電體23之剖面的記憶體柱MP之剖面構造之一例。
如圖5所示，在包含導電體23之層中，芯構件30設置於記憶體柱MP之中央部。半導體31包圍芯構件30之側面。積層膜32包圍半導體31之側面。積層膜32例如包含穿隧氧化膜33、絕緣膜34、及區塊絕緣膜35。
穿隧氧化膜33包圍半導體31之側面。絕緣膜34包圍穿隧氧化膜33之側面。區塊絕緣膜35包圍絕緣膜34之側面。導電體23包圍區塊絕緣膜35之側面。
穿隧氧化膜33包含例如氧化矽(SiO2 )。絕緣膜34包含例如氮化矽(SiN)。區塊絕緣膜35包含例如氧化矽(SiO2 )。
返回圖4，在半導體31上設置有柱狀之接點CP。在圖示之區域中顯示有與2個記憶體柱MP中1個記憶體柱MP對應之接點CP。於在該區域中未連接有接點CP之記憶體柱MP中，在未圖示之區域中連接有接點CP。
1個導電體25、亦即1條位元線BL與接點CP之上表面接觸。記憶體柱MP與導電體25之間既可經由2個以上之接點電性連接，也可經由其他之配線電性連接。
狹槽SLT形成為沿Z方向延伸之板狀，例如分斷導電體22～24。具體而言，狹槽SLT之上端例如包含於包含記憶體柱MP之上端之層與設置有導電體25之層之間之層。狹槽SLT之下端例如包含於設置有導電體21之層。
在狹槽SLT之內部設置有絕緣體。該絕緣體例如包含氧化矽(SiO2 )等之絕緣物。此外，狹槽SLT內可由複數種絕緣體構成。例如，可在氧化矽被埋入狹槽SLT前，形成氮化矽(SiN)作為狹槽SLT之側壁。
在以上所說明之記憶體柱MP之構成中，例如記憶體柱MP與導電體22交叉之部分作為選擇電晶體ST2而發揮功能。記憶體柱MP與導電體23交叉之部分作為記憶胞電晶體MT而發揮功能。記憶體柱MP與導電體24交叉之部分作為選擇電晶體ST1而發揮功能。
即，半導體31被用作記憶胞電晶體MT以及選擇電晶體ST1及ST2各者之通道。絕緣膜34被用作記憶胞電晶體MT之電荷蓄積層。
此外，在以上所說明之記憶胞陣列10之構造中，導電體23之個數係基於字元線WL之條數設計。可對選擇閘極線SGD分配設置於複數層之複數個導電體24。可對選擇閘極線SGS分配設置於複數層之複數個導電體22。在選擇閘極線SGS設置於複數層時，可使用與導電體22不同之導電體。
[1-1-4]NMOS電晶體TrN及PMOS電晶體TrP之構造 以下，針對第1實施形態之NMOS電晶體TrN及PMOS電晶體TrP各者之構造之一例進行說明。
(關於記憶胞陣列10下之構造之概略) 首先，繼續參照圖4，針對設置於記憶胞陣列10下的包含NMOS電晶體TrN及PMOS電晶體TrP之構造之概略進行說明。
半導體基板20例如包含P型井區域PW、N型井區域NW、及元件分離區域STI。絕緣層UA例如包含：導電體GC、D0、D1及D2、接點CS、C0、C1及C2、以及障壁層BaL。
P型井區域PW、N型井區域NW、及元件分離區域STI各者與半導體基板20之上表面相接。N型井區域NW與P型井區域PW之間藉由元件分離區域STI而絕緣。
P型井區域PW包含n+ 雜質擴散區域NP1及NP2。n+ 雜質擴散區域NP1與n+ 雜質擴散區域NP2隔開配置。n+ 雜質擴散區域NP1及NP2各者與半導體基板20之上表面相接。在n+ 雜質擴散區域NP1及NP2各者摻雜有例如磷(P)。
N型井區域NW包含p+ 雜質擴散區域PP1及PP2。p+ 雜質擴散區域PP1與p+ 雜質擴散區域PP2隔開配置。p+ 雜質擴散區域PP1及PP2各者與半導體基板20之上表面相接。在p+ 雜質擴散區域PP1及PP2各者摻雜有例如硼(B)。
導電體GCn設置於n+ 雜質擴散區域NP1及NP2間之P型井區域PW之上方。導電體GCp設置於p+ 雜質擴散區域PP1及PP2間之N型井區域NW之上方。各導電體D0係設置於較導電體GCn及GCp更上層之配線。各導電體D1係設置於較導電體D0更上層之配線。各導電體D2係設置於較導電體D1更上層之配線。
各接點CS係設置於半導體基板20與導電體D0之間之柱狀之導電體。各接點C0係設置於導電體GCn或GCp與導電體D0之間之柱狀之導電體。各接點C1係設置於導電體D0與導電體D1之間之柱狀之導電體。各接點C2係設置於導電體D1與導電體D2之間之柱狀之導電體。
n+ 雜質擴散區域NP1及NP2與p+ 雜質擴散區域PP1及PP2各者經由接點CS電性連接於不同之導電體D0。導電體GCn及GCp各者經由接點C0電性連接不同之導電體D0。導電體D0與導電體D1之間適宜地經由接點C1被電性連接。導電體D1與導電體D2之間適宜地經由接點C2被電性連接。
障壁層BaL係設置於較導電體D2更上層之絕緣層。換言之，障壁層BaL設置於與記憶胞陣列10對應之構造體和設置於記憶胞陣列10下之電路之間。障壁層BaL抑制於在半導體裝置1之製造步驟中形成與記憶胞陣列10對應之構造體時，自該構造體產生之雜質(例如氫)進入記憶胞陣列10下之電路。障壁層BaL包含例如氮化矽(SiN)。
以上所說明之構成中P型井區域PW、n+ 雜質擴散區域NP1及NP2、以及導電體GCn之組合作為NMOS電晶體TrN而發揮功能。N型井區域NW、p+ 雜質擴散區域PP1及PP2、以及導電體GCp之組合作為PMOS電晶體TrP而發揮功能。
即，導電體GCn被用作NMOS電晶體TrN之閘極電極。n+ 雜質擴散區域NP1及NP2之一者被用作NMOS電晶體TrN之汲極，另一者被用作NMOS電晶體TrN之源極。
同樣地，導電體GCp被用作PMOS電晶體TrP之閘極電極。p+ 雜質擴散區域PP1及PP2之一者被用作PMOS電晶體TrP之汲極，另一者被用作PMOS電晶體TrP之源極。
(關於NMOS電晶體TrN之構造) 其次，針對NMOS電晶體TrN之更詳細之構造之一例進行說明。
圖6顯示在第1實施形態之半導體裝置1中設置於記憶胞陣列10下之NMOS電晶體TrN之剖面構造之一例。
如圖6所示，在NMOS電晶體TrN之區域中包含使用圖4說明之P型井區域PW、n+ 雜質擴散區域NP1及NP2、以及接點CS及C0、氧化膜40、半導體層41、導電層42、絕緣層43、氧化膜60、61、62及66、氮化膜63及65、以及絕緣體64及67。
具體而言，在n+ 雜質擴散區域NP1及NP2間之P型井區域PW上設置氧化膜40。氧化膜40例如包含氧化矽(SiO2 )，用作為NMOS電晶體TrN之閘極絕緣膜。
在氧化膜40上依次積層半導體層41、導電層42、及絕緣層43。半導體層41係N型半導體，例如為摻雜磷(P)之多晶矽。
導電層42包含例如矽化鎢(WSi)。絕緣層43包含例如氮化矽(SiN)。例如，將半導體層41與導電層42之組用作為NMOS電晶體TrN之閘極電極(導電體GCn)。絕緣層43例如用作為蝕刻阻擋層。
在氧化膜40之上表面與半導體層41、導電層42、及絕緣層43之側面依次設置氧化膜60及61。氧化膜60及61各者包含例如氧化矽(SiO2 )，被用作NMOS電晶體TrN之閘極電極之側壁。
在由氧化膜40、半導體層41、導電層42、絕緣層43、以及氧化膜60及61形成之構造體之上表面及側面、與P型井區域PW之上表面依次設置分別連續地設置之氧化膜62及氮化膜63。即，氧化膜62及氮化膜63覆蓋與NMOS電晶體TrN之閘極電極對應之構造體、及半導體基板20之表面。
在氮化膜63上設置絕緣體64。絕緣體64之上表面例如與設置於半導體層41之上方之氮化膜63之上表面對齊。絕緣體64被用作形成有與NMOS電晶體TrN之閘極電極對應之構造體之層之層間絕緣膜。絕緣體64包含例如NSG(Non-doped silicate glass，非摻雜矽酸鹽玻璃)。
在絕緣體64之上表面與設置於半導體層41之上方之氮化膜63之上表面依次設置氮化膜65、氧化膜66、及絕緣體67。氮化膜65包含例如氮化矽(SiN)，例如被用作蝕刻阻擋層。
絕緣體67包含例如dTEOS。所謂dTEOS係藉由電漿CVD(Chemical vapor deposition，化學汽相沈積)而由TEOS(Tetraethyl ortho-silicate，原矽酸四乙酯)形成之矽氧化物。絕緣體67被用作層間絕緣膜。
對於與以上所說明之NMOS電晶體TrN關聯之構造，接點C0形成於貫通(通過)絕緣體67、氧化膜66、氮化膜65、氮化膜63、氧化膜62、及絕緣層43之接觸孔內，接點C0之底面與導電層42接觸。
接點CS形成於貫通(通過)絕緣體67、氧化膜66、氮化膜65、絕緣體64、氮化膜63、及氧化膜62之接觸孔內，接點CS之底面與n+ 雜質擴散區域NP1或NP2接觸。
接點C0之上表面例如與絕緣體67之上表面對齊。接點CS之上表面例如與絕緣體67之上表面對齊。即，在與絕緣體67相鄰之配線層設置有例如導電體D0。
(關於PMOS電晶體TrP之構造) 其次，針對PMOS電晶體TrP之更詳細之構造之一例進行說明。
圖7顯示在第1實施形態之半導體裝置1中設置於記憶胞陣列10下之PMOS電晶體TrP之剖面構造之一例。
如圖7所示，在PMOS電晶體TrP之區域中包含：利用圖4所說明之N型井區域NW、p+ 雜質擴散區域PP1及PP2、以及接點CS及C0、氧化膜50、氮化膜51、半導體層52、導電層53、絕緣層54、氧化膜60、61、62及66、氮化膜63及65、絕緣體64及67、以及磊晶層EP。
具體而言，在p+ 雜質擴散區域PP1及PP2間之N型井區域NW上設置有氧化膜50。氧化膜50包含例如氧化矽(SiO2 )，被用作PMOS電晶體TrP之閘極絕緣膜。
在氧化膜50上依次積層有氮化膜51、半導體層52、導電層53、及絕緣層54。氮化膜51例如係氮化矽(SiN)，抑制摻雜於半導體層52之雜質朝半導體基板20擴散。半導體層52係P型半導體，係摻雜有例如硼(B)之多晶矽。
導電層53包含例如矽化鎢(WSi)。絕緣層54包含例如氮化矽(SiN)。例如，半導體層52與導電層53之組合被用作PMOS電晶體TrP之閘極電極(導電體GCp)。絕緣層54例如用作為蝕刻阻擋層。
在氧化膜50之上表面、與氮化膜51、半導體層52、導電層53、及絕緣層54之側面依次設置有氧化膜60及61。氧化膜60及61被用作PMOS電晶體TrP之閘極電極之側壁。
在由氧化膜50、氮化膜51、半導體層52、導電層53、絕緣層54、以及氧化膜60及61形成之構造體之上表面及側面、與N型井區域NW之上表面依次設置有分別連續地設置之氧化膜62及氮化膜63。即，氧化膜62及氮化膜63覆蓋與PMOS電晶體TrP之閘極電極對應之構造體、及半導體基板20之表面。
在氮化膜63上設置有絕緣體64。絕緣體64之上表面例如與設置於半導體層52之上方之氮化膜63之上表面對齊。在絕緣體64之上表面與設置於半導體層52之上方之氮化膜63之上表面依次設置有氮化膜65、氧化膜66、及絕緣體67。
對於與以上所說明之PMOS電晶體TrP關聯之構造，接點C0形成於貫通(通過)絕緣體67、氧化膜66、氮化膜65、氮化膜63、氧化膜62、及絕緣層54之接觸孔內，接點C0之底面與導電層53接觸。
接點CS形成於貫通(通過)絕緣體67、氧化膜66、氮化膜65、絕緣體64、氮化膜63、及氧化膜62之接觸孔內，接點CS之底面與磊晶層EP接觸。
磊晶層EP在p+ 雜質擴散區域PP1及PP2各者之上呈柱狀設置。以下，將接點CS與p+ 雜質擴散區域PP(PP1或PP2)被電性連接之部分稱為接點部。此外，例如，於在半導體基板20上相鄰之PMOS電晶體TrP共有p+ 雜質擴散區域PP而連接之電路構成等中，在所共有之p+ 雜質擴散區域PP上不一定設置接點CS。如此，以下所示之接點部並不限定於設置於p+ 雜質擴散區域PP1及PP2各者之上之情形。即，接點部可對p+ 雜質擴散區域PP1及PP2之應用，針對形成於NMOS電晶體TrN之n+ 雜質擴散區域NP上之接點CS之構成也同樣。
圖8顯示第1實施形態之半導體裝置1之PMOS電晶體TrP之接點部的更詳細之剖面構造之一例。
如圖8所示，接點CS例如包含導電體70及71，磊晶層EP例如包含半導體層72及73。
導電體70具有：設置於磊晶層EP上之部分、及自該部分呈圓筒狀延伸之部分。換言之，導電體70設置於在底部配置有磊晶層EP之接觸孔之內壁及底面，且與磊晶層EP接觸。
導電體70包含例如氮化鈦(TiN)，在半導體裝置1之製造步驟中被用作障壁金屬。導電體71例如被埋入導電體70之內側。導電體71包含例如鎢(W)。
此外，與該PMOS電晶體TrP對應之接點CS之詳細的構造在與NMOS電晶體TrN對應之接點CS及C0、及與PMOS電晶體TrN對應之接點C0各者中也同樣。
半導體層72及73依次積層於p+ 雜質擴散區域PP上。換言之，在p+ 雜質擴散區域PP上設置有半導體層72。在半導體層72上設置有半導體層73。接點CS與半導體層73之上表面接觸。
半導體層72及73各者係藉由磊晶生長形成之單晶之半導體。半導體層72例如係非摻雜之矽(Si)。此外，半導體層72可包含雜質(例如硼)。此時，半導體層72之雜質濃度設計為p+ 雜質擴散區域PP之雜質濃度以下。摻雜於半導體層72之雜質既可在半導體層72之形成時被摻雜，也可藉由來自p+ 雜質擴散區域PP或半導體層73之雜質擴散而摻雜。
半導體層73係摻雜有例如硼(B)之矽(Si)、或摻雜有硼(B)及碳(C)之矽(Si)。半導體層73之硼濃度例如為1019 (atoms/cm3 )以上。摻雜碳時之半導體層73之碳濃度例如為1019 (atoms/cm3 )以上，設計為與硼同樣之濃度。
此外，在半導體層73中，較佳之硼濃度為1021 (atoms/cm3 )等級，且較佳之碳濃度為1021 (atoms/cm3 )等級。接點CS與磊晶層EP接觸之部分之硼濃度越高，接點CS與磊晶層EP之間之接點電阻越變小。
[1-2]半導體裝置1之製造方法 以下，利用圖9～圖13，針對第1實施形態之自NMOS電晶體TrN及PMOS電晶體TrP之形成至接點CS及C0之形成的一系列製造步驟之一例進行說明。
圖9～圖13各者顯示第1實施形態之半導體裝置1之製造步驟的包含與NMOS電晶體TrN及PMOS電晶體TrP對應之構造體之剖面構造之一例。
首先，如圖9所示，形成有NMOS電晶體TrN及PMOS電晶體TrP。圖9所示之NMOS電晶體TrN之構造與自利用圖6所說明之NMOS電晶體TrN之構造省略接點CS及C0之構造同樣。圖9所示之PMOS電晶體TrP之構造與自利用圖7所說明之PMOS電晶體TrP之構造省略接點C0及CS以及磊晶層EP之構造同樣。
其次，如圖10所示，形成有與PMOS電晶體TrP之接點CS對應之接觸孔CHp1。作為本步驟之蝕刻方法例如使用RIE(Reactive Ion Etching，反應性離子蝕刻)等各向異性蝕刻。
在本步驟中，接觸孔CHp1貫通絕緣體67、氧化膜66、氮化膜65、絕緣體64、氮化膜63、及氧化膜62各者。而且，p+ 雜質擴散區域PP之表面在接觸孔CHp1之底部中露出。
其次，如圖11所示，在接觸孔CHp1之底部形成有磊晶層EP。具體而言，例如基於N型井區域NW內之矽(Si)執行磊晶生長，而在p+ 雜質擴散區域PP之上表面形成有單晶之矽。對在本步驟中形成之磊晶層EP例如如利用圖8所說明般適宜地摻雜雜質。
其次，如圖12所示，形成有與NMOS電晶體TrN之接點CS及C0分別對應之接觸孔CHn1及CHn2、及與PMOS電晶體TrP之接點C0對應之接觸孔CHp2。作為本步驟之蝕刻方法例如使用RIE等各向異性蝕刻。
在本步驟中，接觸孔CHn1貫通絕緣體67、氧化膜66、氮化膜65、絕緣體64、氮化膜63、及氧化膜62各者。而且，n+ 雜質擴散區域NP之表面在接觸孔CHn1之底部中露出。
接觸孔CHn2貫通絕緣體67、氧化膜66、氮化膜65、氮化膜63、氧化膜62、絕緣層43各者。而且，導電層42之表面在接觸孔CHn2之底部中露出。
接觸孔CHp2貫通絕緣體67、氧化膜66、氮化膜65、氮化膜63、氧化膜62、絕緣層54各者。而且，導電層53之表面在接觸孔CHp2之底部中露出。
其次，如圖13所示，形成有與NMOS電晶體TrN對應之接點CS及C0、及與PMOS電晶體TrP對應之接點CS及C0各者。
具體而言，例如藉由CVD(Chemical Vapor Deposition，化學汽相沈積)依次形成有導電體70及71，接觸孔CHn1、CHn2、CHp1及CHp2各者被導電體71埋入。
而且，設置於較絕緣體67之上表面更上層之導電體70及71例如藉由CMP(Chemical Mechanical Polishing，化學機械拋光)被去除，而形成於各接觸孔CHn1、CHn2、CHp1及CHp2內之導電體70及71之上表面、及絕緣體67之上表面被平坦化。
其結果為，在接觸孔CHn1內形成有底面與n+ 雜質擴散區域NP接觸之接點CS。在接觸孔CHn2內形成有底面與導電層42接觸之接點C0。
在接觸孔CHp1內形成有底面與磊晶層EP接觸之接點CS。在接觸孔CHp2內形成有底面與導電層53接觸之接點C0。
如以上所述般，在第1實施形態之半導體裝置1之製造方法中，分別形成有利用圖6所說明之NMOS電晶體TrN之構造、及利用圖7所說明之PMOS電晶體TrP之構造。
[1-3]第1實施形態之效果 以下，針對第1實施形態之半導體裝置1之效果之細節進行說明。
在記憶胞三維地積層而成之半導體裝置中，為了抑制晶片面積而可將感測放大器模組等之電路配置於記憶胞陣列下。在此構造之半導體裝置之製造步驟中，在形成有感測放大器模組等之電路後形成有記憶胞陣列。
然而，在具有此構造之半導體裝置中，因記憶胞陣列形成時之熱處理，而設置於記憶胞陣列下之電晶體之特性有可能劣化。例如，因該熱處理，而該雜質擴散區域內之雜質可能擴散至連接於與電晶體之源極或汲極對應之雜質擴散區域的接點內。
若雜質擴散至接點內，則雜質擴散區域內之雜質濃度降低，而該接點與雜質擴散區域之間之接點電阻有可能增加。有此現象在連接於摻雜有硼之p+ 雜質擴散區域之接點尤其容易產生之傾向。
作為其對策，有效的是將與PMOS電晶體對應之p+ 雜質擴散區域的硼之摻雜量設為高濃度。藉此，在硼擴散至接點內時，在雜質擴散區域中也可維持高濃度之硼。
另一方面，若將p+ 雜質擴散區域之硼之摻雜量設為高濃度，則因熱處理而N型井區域內之p+ 雜質擴散區域可能擴展。由於若p+ 雜質擴散區域擴展，則閘極電極與p+ 雜質擴散區域之間隔縮短，而電晶體之短通道特性有可能劣化。
因而，第1實施形態之半導體裝置1具有將p+ 雜質擴散區域PP之雜質濃度設計為適合於短通道特性之濃度，且與PMOS電晶體TrP對應之p+ 雜質擴散區域PP與接點CS之間經由磊晶層EP被電性連接的構造。
具體而言，磊晶層EP例如在與接點CS接觸之部分中具有高濃度地摻雜有硼之半導體層73，且在與p+ 雜質擴散區域PP接觸之部分中具有非摻雜或低濃度地摻雜有硼之半導體層72。
在對此構造執行記憶胞陣列形成時之熱處理時，由於高濃度地摻雜有硼之半導體層73與p+ 雜質擴散區域PP隔開地形成，而可抑制p+ 雜質擴散區域PP之擴展。
又，針對與p+ 雜質擴散區域PP相接地形成之半導體層72亦然，因係藉由磊晶生長形成之單晶之半導體，而不會引起如使用多晶矽時之經由粒界之雜質擴散。
因而，能夠抑制硼自高濃度地摻雜有硼之半導體層73朝向p+ 雜質擴散區域PP之擴散。其結果為，可抑制p+ 雜質擴散區域PP之雜質濃度高於設計值，而抑制p+ 雜質擴散區域PP擴展。
又，即便摻雜於半導體層73之硼擴散至接點CS，仍可維持較高之半導體層73之硼濃度不變。此外，摻雜於半導體層73之碳抑制摻雜於半導體層73之硼擴散。
再者，p+ 雜質擴散區域PP內之硼也可能擴散至磊晶層EP內，但雜質朝單晶之半導體之擴散量少於p+ 雜質擴散區域PP與接點CS直接接觸時的雜質朝接點CS之擴散量。
其結果為，第1實施形態之半導體裝置1能夠抑制接點CS與半導體層73之間之接點電阻之增加，且能夠抑制PMOS電晶體TrP之短通道特性之降低及p+ 雜質擴散區域PP之雜質濃度之變化。因而，第1實施形態之半導體裝置能夠抑制電晶體之特性變化。
此外，當在半導體層72摻雜有p+ 雜質擴散區域PP之雜質濃度以下之硼時，半導體層72與p+ 雜質擴散區域PP之間之雜質濃度之梯度變小，且半導體層73與半導體層72之間之雜質濃度之梯度也變小。
此時，由於在記憶胞陣列形成時之熱處理中，可抑制雜質自p+ 雜質擴散區域PP朝半導體層72之擴散，而可進一步抑制p+ 雜質擴散區域PP之雜質濃度之變化。同樣地，由於可抑制雜質自半導體層73朝半導體層72之擴散，而也可抑制半導體層73之雜質濃度之變化。
藉此，第1實施形態之半導體裝置1能夠抑制PMOS電晶體TrP之特性之偏差，且能夠抑制接點CS及p+ 雜質擴散區域PP間之接點電阻之增加。
如以上所說明般，在第1實施形態之半導體裝置1中，將磊晶層EP與接點CS用於p+ 雜質擴散區域PP與導電體D0之間之連接。在由半導體構成之磊晶層EP、及由金屬構成之接點CS中，接點CS之電阻值為小。
因而，在第1實施形態之半導體裝置中，藉由以最低限地獲得上述之效果之方式形成磊晶層EP，且提高由金屬構成之接點CS之比例，而能夠抑制p+ 雜質擴散區域PP與導電體D0之間之電阻值之上升。
[1-4]第1實施形態之變化例 在第1實施形態中，針對在與PMOS電晶體TrP對應之接點CS之底部形成有包含半導體層72及73之磊晶層EP之情形進行了例示，但磊晶層EP之層構造可為其他之構造。
以下，針對磊晶層EP之其他之構造例進行說明。
圖14顯示第1實施形態之第1變化例之PMOS電晶體TrP之接點部的更詳細之剖面構造之一例。
如圖14所示，在第1實施形態之第1變化例中，磊晶層EP包含摻雜有硼(B)及碳(C)之半導體層73。半導體層73之底面與p+ 雜質擴散區域PP接觸。半導體層73之上表面與接點CS接觸。
即，在第1實施形態之第1變化例中，磊晶層EP之整體由摻雜有硼(B)及碳(C)之矽(Si)形成。
此構造與第1實施形態同樣地能夠抑制PMOS電晶體TrP之接點CS與p+ 雜質擴散區域PP之間之接點電阻之增加。
又，在第1實施形態之第1變化例中，高濃度地摻雜有雜質之半導體層73與p+ 雜質擴散區域PP接觸。然而，摻雜於半導體層73之碳能夠抑制摻雜於半導體層73之硼擴散至p+ 雜質擴散區域PP。
其結果為，可抑制p+ 雜質擴散區域PP內之雜質濃度高於設計值，而抑制N型井區域NW之p+ 雜質擴散區域PP之擴大。
因而，第1實施形態之第1變化例能夠抑制短通道特性之劣化，而能夠抑制PMOS電晶體TrP之性能之偏差。
圖15顯示第1實施形態之第2變化例之PMOS電晶體TrP之接點部的更詳細之剖面構造之一例。
如圖15所示，在第1實施形態之第2變化例中，磊晶層EP包含半導體層72、74及75。半導體層72、74及75依次積層於p+ 雜質擴散區域PP上。
換言之，在p+ 雜質擴散區域PP上設置有半導體層72。在半導體層72上設置有半導體層74。在半導體層74上設置有半導體層75。接點CS與半導體層75之上表面接觸。
半導體層74及75各者係藉由磊晶生長形成之單晶之半導體。半導體層74係摻雜有例如碳(C)之矽(Si)。半導體層75係摻雜有例如硼(B)之矽(Si)。
半導體層74之碳濃度例如為1019 (atoms/cm3 )以上。半導體層75之硼濃度例如為1019 (atoms/cm3 )以上。此外，在半導體層74中較佳之碳濃度為1021 (atoms/cm3 )等級，在半導體層75中較佳之硼濃度為1021 (atoms/cm3 )等級。
如以上所述般，在第1實施形態之第2變化例之磊晶層EP中，依次積層有非摻雜或雜質濃度為p+ 雜質擴散區域PP以下之半導體層72、摻雜有碳之半導體層74、摻雜硼之半導體層75。
在此構造中，由於高濃度地摻雜有硼之半導體層75與接點CS接觸，而可抑制半導體層75與接點CS之間之接點電阻之增加。又，藉由在半導體層72與半導體層75之間設置摻雜有碳之半導體層74，而可抑制硼自半導體層75朝半導體層72擴散。
即，第1實施形態之第2變化例之磊晶層EP之構造與第1實施形態同樣地，能夠抑制PMOS電晶體TrP之接點CS與p+ 雜質擴散區域PP之間之接點電阻之增加，且能夠抑制短通道特性之劣化。
因而，第1實施形態之第2變化例與第1實施形態同樣地，能夠抑制PMOS電晶體TrP之性能之偏差。
此外，在第1實施形態之第2變化例中亦然，因記憶胞陣列形成時之熱處理，而例如有可能在半導體層74與半導體層75之界面等產生雜質之擴散，容許經由層間之稍許雜質之擴散。
[2]第2實施形態 在第2實施形態之半導體裝置1中，以少於第1實施形態之製造步驟形成獲得與第1實施形態之半導體裝置1同樣之效果之構造。以下，針對第2實施形態之半導體裝置1，說明與第1實施形態不同之點。
[2-1]NMOS電晶體TrN之構造 圖16顯示在第2實施形態之半導體裝置1中設置於記憶胞陣列10下之NMOS電晶體TrN之剖面構造之一例。
如圖16所示，第2實施形態之包含NMOS電晶體TrN之區域之構造具有例如對在第1實施形態中利用圖6所說明之構造追加氮化膜80的構造。
具體而言，氮化膜80設置於氮化膜63之上表面及側面。換言之，氮化膜80具有：沿P型井區域PW之表面之部分、及沿NMOS電晶體TrN之閘極電極之側壁之部分。
例如，氮化膜80之膜厚厚於氮化膜63之膜厚。氮化膜80包含例如氮化矽(SiN)，由與氮化膜63同樣之材料構成。
氮化膜80只要至少設置於n+ 雜質擴散區域NP1及NP2之上方之氮化膜63上即可，可設置於半導體層41之上方之氮化膜63上，也可不設置。
在第2實施形態中，與NMOS電晶體TrN對應之接點CS貫通(通過)氮化膜80。與NMOS電晶體TrN對應之接點C0可貫通氮化膜80，也可不貫通。
以上所說明之第2實施形態之半導體裝置1之其他之構成與第1實施形態之半導體裝置1同樣。即，在第2實施形態中，設置於雜質擴散區域之上方且可用作為蝕刻阻擋層之氮化物(氮化矽)之總計膜厚設計為NMOS電晶體TrN厚於PMOS電晶體TrP。
[2-2]半導體裝置1之製造方法 以下，利用圖17～圖26，針對第2實施形態之自NMOS電晶體TrN及PMOS電晶體TrP之形成至接點CS及C0之形成的一系列製造步驟之一例進行說明。
圖17～圖26各者顯示第2實施形態之半導體裝置1之製造步驟的包含與NMOS電晶體TrN及PMOS電晶體TrP對應之構造體之剖面構造之一例。
首先，如圖17所示，分別形成有NMOS電晶體TrN之閘極電極及PMOS電晶體TrP之閘極電極。圖17所示之構造與自在第1實施形態中利用圖9所說明之構造省略絕緣體64、氮化膜65、氧化膜66、及絕緣體67之構造同樣。
其次，如圖18所示，形成有與NMOS電晶體TrN對應之n+ 雜質擴散區域NP。具體而言，首先，利用光微影術將與NMOS電晶體TrN對應之區域開口，且形成覆蓋與PMOS電晶體TrP對應之區域之抗蝕層REG。
而且，執行將抗蝕層REG用作光罩之離子植入處理，而經由抗蝕層REG之開口部分與氮化膜63及氧化膜62在P型井區域PW之表面附近植入N型雜質(例如磷)。
之後，例如剝離抗蝕層REG，執行熱處理。如是，在P型井區域PW內植入有N型雜質之區域被再結晶化，而在P型井區域PW內形成n+ 雜質擴散區域NP。
其次，如圖19所示，在NMOS電晶體TrN之區域與PMOS電晶體TrP之區域各者中形成有氮化膜80。
其次，如圖20所示，去除形成於PMOS電晶體TrP之區域之氮化膜80。具體而言，首先，利用光微影術將與PMOS電晶體TrP對應之區域開口，且形成覆蓋與NMOS電晶體TrN對應之區域之抗蝕層REG。
而且，執行將抗蝕層REG用作光罩之蝕刻處理，而去除形成於PMOS電晶體TrP之區域之氮化膜80。此外，在本步驟中形成之抗蝕層REG在接續之步驟中也可使用。
其次，如圖21所示，形成有與PMOS電晶體TrP對應之p+ 雜質擴散區域PP。具體而言，執行將利用與圖20對應之步驟形成之抗蝕層REG用作光罩之離子植入處理，而經由抗蝕層REG之開口部分、氮化膜63及氧化膜62在N型井區域NW之表面附近植入P型雜質(例如硼)。
之後，例如剝離抗蝕層REG，而執行熱處理。如是，在N型井區域NW內植入P型雜質之區域被再結晶化，而在N型井區域NW內形成p+ 雜質擴散區域PP。
其次，如圖22所示，形成有絕緣體64、氮化膜65、氧化膜66、及絕緣體67。圖22所示之NMOS電晶體TrN之構造與自利用圖16所說明之NMOS電晶體TrN之構造省略接點CS及C0之構造同樣。圖22所示之PMOS電晶體TrP之構造與自在第1實施形態中利用圖7所說明之PMOS電晶體TrP之構造省略接點C0及CS以及磊晶層EP之構造同樣。
其次，如圖23所示，形成有與NMOS電晶體TrN對應之接觸孔CHn1及CHn2、及與PMOS電晶體TrP對應之接觸孔CHp1及CHp2。作為本步驟之蝕刻方法例如使用RIE(Reactive Ion Etching，反應性離子蝕刻)等各向異性蝕刻。
在本步驟中，接觸孔CHn1貫通絕緣體67、氧化膜66、氮化膜65、及絕緣體64各者。而且，接觸孔CHn1之底部例如在形成有氮化膜80之層內停止。
接觸孔CHn2貫通絕緣體67、氧化膜66、氮化膜65、氮化膜63、及氧化膜62各者。而且，接觸孔CHn2之底部例如在形成有絕緣層43之層內停止。
接觸孔CHp1貫通絕緣體67、氧化膜66、氮化膜65、絕緣體64、氮化膜63、及氧化膜62各者。而且，p+ 雜質擴散區域PP之表面在接觸孔CHp1之底部中露出。
接觸孔CHp2貫通絕緣體67、氧化膜66、氮化膜65、氮化膜63、及氧化膜62各者。而且，接觸孔CHn2之底部在例如形成有絕緣層54之層內停止。
其次，如圖24所示，在接觸孔CHp1之底部形成有磊晶層EP。本步驟與在第1實施形態中利用圖11所說明之製造步驟同樣。
其次，如圖25所示，蝕刻接觸孔CHn1、CHn2及CHp2各者之底部。作為本步驟之蝕刻方法例如使用RIE(Reactive Ion Etching，反應性離子蝕刻)等各向異性蝕刻。
藉此，在接觸孔CHn1之底部露出n+ 雜質擴散區域NP之表面，在接觸孔CHn2之底部露出導電層42之表面，在接觸孔CHp2之底部露出導電層53之表面。
其次，如圖26所示，形成與NMOS電晶體TrN對應之接點CS及C0、及與PMOS電晶體TrP對應之接點CS及C0。本步驟與第1實施形態中使用圖13所說明之製造步驟相同。
如以上所述般，在第2實施形態之半導體裝置1之製造方法中，分別形成在第2實施形態中使用圖16所說明之NMOS電晶體TrN之構造、及在第1實施形態中使用圖7所說明之PMOS電晶體TrP之構造。
此外，在第2實施形態之半導體裝置1之製造方法中，PMOS電晶體TrP之氮化膜80可不完全去除。在使用圖20所說明之製造步驟中加工之氮化膜80之膜厚只要為可如下進行加工之膜厚即可，即：在使用圖23所說明之蝕刻步驟中，在接觸孔CHp1內露出p+ 雜質擴散區域PP之表面，且在接觸孔CHn1內不露出n+ 雜質擴散區域NP。
[2-3]第2實施形態之效果 第2實施形態之半導體裝置1中，在與NMOS電晶體TrN對應之n+ 雜質擴散區域NP之上方設置氮化膜80。即，n+ 雜質擴散區域NP之上方之氮化膜之膜厚，設為厚於與PMOS電晶體TrP對應之p+ 雜質擴散區域PP之上方之氮化膜之膜厚。
而且，第2實施形態之半導體裝置1之製造方法中，在形成磊晶層EP前，藉由一次微影術及蝕刻步驟之組而批次形成與NMOS電晶體TrN對應之接觸孔CHn1及CHn2、及與PMOS電晶體TrP對應之接觸孔CHp1及CHp2。
在該蝕刻步驟中，藉由利用設置於雜質擴散區域之上方之氮化膜63及80之膜厚差，而形成半導體之表面僅在要執行磊晶生長之接觸孔CHp1之底部露出，絕緣體在未執行磊晶生長之接觸孔CHn1、CHn2及CHp2之底部中露出的構造。
而後，在第2實施形態之半導體裝置1之製造方法中，於在接觸孔CHp1之底部形成有磊晶層EP後，執行接觸孔CHn1、CHn2及CHp2各者之底部之蝕刻。
在該蝕刻步驟中，例如在接觸孔CHp1之底部之磊晶層EP與形成於其他之接觸孔CHn1、CHn2及CHp2之底部之絕緣體之間執行增大選擇比之各向異性之蝕刻。
藉此，形成有n+ 雜質擴散區域NP在接觸孔CHn1之底部中露出，導電層42及53在接觸孔CHn2及CHp2之底部中分別露出的構造。即，在該步驟中，無須再次形成光罩，而可省略微影術步驟。
如以上所述般，在第2實施形態之半導體裝置1之製造方法中，藉由設置有氮化膜80，而能夠利用一次微影術步驟形成未形成磊晶層之接觸孔CHn1、CHn2及CHp2、及形成有磊晶層EP之接觸孔CHp1。
其結果為，根據第2實施形態之半導體裝置1之製造方法，能夠較第1實施形態減少用於形成接觸孔CHn1、CHn2、CHp1及CHp2各者之微影術步驟之次數。因而，第2實施形態之半導體裝置1能夠將製造步驟簡略化，而能夠抑制製造成本。
[3]第3實施形態 第3實施形態之半導體裝置1藉由在接點CS及C0各者之底部設置與磊晶層EP同樣之半導體層，而抑制設置於半導體基板20上之電晶體之性能降低。以下，針對第3實施形態之半導體裝置1，說明與第1及第2實施形態不同之點。
[3-1]半導體裝置1之構成 [3-1-1]NMOS電晶體TrN之構造 圖27顯示在第3實施形態之半導體裝置1中設置於記憶胞陣列10下之NMOS電晶體TrN之剖面構造之一例。
如圖27所示，第3實施形態之包含NMOS電晶體TrN之區域之構造例如具有對於在第1實施形態中利用圖6所說明之構造將絕緣層43置換為半導體層44，且追加磊晶層EpN1及EpN2的構造。
半導體層44例如設置於導電層42上。半導體層44之側面係由氧化膜60覆蓋。半導體層44之上表面之一部分係由氧化膜62覆蓋。半導體層44例如係N型半導體，係摻雜有磷之多晶矽。
磊晶層EpN1在n+ 雜質擴散區域NP1及NP2各者之上呈柱狀設置。磊晶層EpN1之上表面例如包含於較形成有氮化膜63之層更上層，且與接點CS接觸。
磊晶層EpN2在半導體層44上呈柱狀設置。磊晶層EpN2之上表面例如包含於較形成有氮化膜65之層更上層，且與接點C0接觸。
磊晶層EpN1及EpN2各者係藉由磊晶生長形成之單晶之半導體。磊晶層EpN1及EpN2各者係摻雜有例如磷之矽(Si)。
並不限定於此，磊晶層EpN1及EpN2各者只要可至少電性連接接點CS與雜質擴散區域NP之間即可，可設計為任意之層構造。
又，在第3實施形態中，磊晶層EpN1只要形成為至少接點CS與氧化膜62不相接即可。同樣地，在第3實施形態中，磊晶層EpN2只要形成為至少接點C0與氧化膜62不相接即可。
[3-1-2]PMOS電晶體TrP之構造 圖28顯示在第3實施形態之半導體裝置1中設置於記憶胞陣列10下之PMOS電晶體TrP之剖面構造之一例。
如圖28所示，第3實施形態之包含PMOS電晶體TrP之區域之構造例如具有對於在第1實施形態中利用圖7所說明之構造將絕緣層54置換為半導體層55，且追加磊晶層EpP1及EpP2的構造。
半導體層55例如設置於導電層53上。半導體層55之側面係由氧化膜60覆蓋。半導體層55之上表面之一部分係由氧化膜62覆蓋。半導體層55例如係P型半導體，係摻雜有硼之多晶矽。
磊晶層EpP1在p+ 雜質擴散區域PP1及PP2各者之上呈柱狀設置。磊晶層EpP1之上表面例如包含於較形成有氮化膜63之層更上層，且與接點CS接觸。
磊晶層EpP2在半導體層55上呈柱狀設置。磊晶層EpN2之上表面例如包含於較形成有氮化膜65之層更上層，且與接點C0接觸。
磊晶層EpP1及EpP2各者係藉由磊晶生長形成。磊晶層EpP1及EpP2各者例如具有與第1實施形態所說明之磊晶層EP同樣之層構造。
並不限定於此，磊晶層EpP1及EpP2各者只要可至少電性連接接點CS與雜質擴散區域PP之間即可，可設計為任意之層構造。
此外，在第3實施形態中，磊晶層EpP1只要形成為至少接點CS與氧化膜62不相接即可。同樣地，在第3實施形態中，磊晶層EpP2只要形成為至少接點C0與氧化膜62不相接即可。
以上所說明之第3實施形態之半導體裝置1之其他之構成由於與第1實施形態之半導體裝置1同樣，故省略說明。
[3-2]半導體裝置1之製造方法 以下，利用圖29～圖34，針對第3實施形態之自NMOS電晶體TrN及PMOS電晶體TrP之形成至接點CS及C0之形成的一系列製造步驟之一例進行說明。
圖29～圖34各者顯示第3實施形態之半導體裝置1之製造步驟的包含與NMOS電晶體TrN及PMOS電晶體TrP對應之構造體之剖面構造之一例。
首先，如圖29所示，形成有NMOS電晶體TrN及PMOS電晶體TrP。圖29所示之構造與對於在第1實施形態中利用圖9所說明之構造將NMOS電晶體TrN內之絕緣層43置換為半導體層44，且將PMOS電晶體TrP內之絕緣層54置換為半導體層55的構造同樣。
其次，如圖30所示，形成有與PMOS電晶體TrP之接點CS及C0分別對應之接觸孔CHp1及CHp2。作為本步驟之蝕刻方法例如使用RIE(Reactive Ion Etching，反應性離子蝕刻)等各向異性蝕刻。
在本步驟中，接觸孔CHp1貫通絕緣體67、氧化膜66、氮化膜65、絕緣體64、氮化膜63、及氧化膜62各者。而且，p+ 雜質擴散區域PP之表面在接觸孔CHp1之底部中露出。
接觸孔CHp2貫通絕緣體67、氧化膜66、氮化膜65、氮化膜63、及氧化膜62各者。而且，半導體層55之表面在接觸孔CHp2之底部中露出。
其次，如圖31所示，在接觸孔CHp1及CHp2各者之底部形成有磊晶層EpP1及EpP2。具體而言，例如基於N型井區域NW內之矽(Si)執行磊晶生長，而在p+ 雜質擴散區域PP之上表面形成有單晶之矽。又，基於半導體層55內之矽(Si)執行磊晶生長，而在半導體層55之上表面形成有多晶矽。
例如，在本步驟中，磊晶層EpP1係直至上表面到達較氮化膜63更上層為止而形成，磊晶層EpP2係直至上表面到達較氮化膜65更上層為止而形成。
其次，如圖32所示，形成有與NMOS電晶體TrN之接點CS及C0分別對應之接觸孔CHn1及CHn2。作為本步驟之蝕刻方法例如使用RIE等各向異性蝕刻。
在本步驟中，接觸孔CHn1貫通絕緣體67、氧化膜66、氮化膜65、絕緣體64、氮化膜63、及氧化膜62各者。而且，n+ 雜質擴散區域NP之表面在接觸孔CHn1之底部中露出。
接觸孔CHn2貫通絕緣體67、氧化膜66、氮化膜65、氮化膜63、及氧化膜62各者。而且，半導體層44之表面在接觸孔CHn2之底部中露出。
其次，如圖33所示，在接觸孔CHn1及CHn2各者之底部形成有磊晶層EpN1及EpN2。具體而言，基於P型井區域PW內之矽(Si)執行磊晶生長，而在n+ 雜質擴散區域NP之上表面形成有單晶之矽。又，基於半導體層44內之矽(Si)執行磊晶生長，而在半導體層44之上表面形成有多晶矽。
例如，在本步驟中，磊晶層EpN1係直至上表面到達較氮化膜63更上層為止而形成，磊晶層EpN2係直至上表面到達較氮化膜65更上層為止而形成。
其次，如圖34所示，形成有與NMOS電晶體TrN對應之接點CS及C0、及與PMOS電晶體TrP對應之接點CS及C0。本步驟與在第1實施形態中利用圖13所說明之製造步驟同樣。
其結果為，在接觸孔CHn1內形成有底面與磊晶層EpN1接觸之接點CS。在接觸孔CHn2內形成有底面與磊晶層EpN2接觸之接點C0。
在接觸孔CHp1內形成有底面與磊晶層EpP1接觸之接點CS。在接觸孔CHp2內形成有底面與磊晶層EpP2接觸之接點C0。
如以上所述般，在第3實施形態之半導體裝置1之製造方法中，分別形成有利用圖27所說明之NMOS電晶體TrN之構造、及利用圖28所說明之PMOS電晶體TrP之構造。
[3-3]第3實施形態之效果 在將感測放大器模組等之電路配置於記憶胞陣列下之半導體裝置中，在記憶胞陣列形成時之熱處理中，自與記憶胞陣列對應之構造體產生之雜質(例如氫)有可能對記憶胞陣列下之電路產生不良影響。
作為其對策，在半導體裝置1中，在記憶胞陣列10下設置有障壁層BaL。若設置有障壁層BaL，則抑制在較障壁層BaL更上層產生之氫進入記憶胞陣列下之電路。
另一方面，於在記憶胞陣列10下設置有障壁層BaL時，形成於障壁層BaL下之層間絕緣膜(例如TEOS)所含之氫為被封入半導體基板20及障壁層BaL間之狀態。
若在此構造中執行記憶胞陣列形成時之熱處理，則障壁層BaL下之層間絕緣膜內之氫在被封入半導體基板20及障壁層BaL間之狀態下被加熱。如是，在半導體基板20及障壁層BaL間被加熱之氫有可能經由接點CS或C0侵入半導體基板20內並擴散。此種氫可能為電晶體之特性劣化之原因。
因而，在第3實施形態之半導體裝置1中，在與NMOS電晶體TrN對應之接點CS及C0下、及與PMOS電晶體TrP對應之接點CS及C0下分別形成有磊晶層EpN1、EpN2、EpP1及EpP2。
而且，該等磊晶層EpN1、EpN2、EpP1及EpP2形成為接點CS及C0各者與氧化膜62之間不接觸。即，在第3實施形態之半導體裝置1中，藉由氮化膜63與磊晶層EpN1、EpN2、EpP1及EpP2，而遮斷例如氫自絕緣體67經由接點CS或C0侵入半導體基板20內之路徑。
藉此，在第3實施形態之半導體裝置1中，在記憶胞陣列形成時之熱處理中，能夠抑制障壁層BaL下之層間絕緣膜所含之氫經由接點CS及C0侵入及擴散至半導體基板20內。因而，第3實施形態之半導體裝置1能夠抑制電晶體之性能劣化。
[3-4]第3實施形態之變化例 在第3實施形態之半導體裝置1中，針對與NMOS電晶體TrN對應地設置有半導體層44及磊晶層EpN2，與PMOS電晶體TrP對應地設置有半導體層55及磊晶層EpP2之情形進行了例示，但並不限定於此。
例如，可設置半導體層55及磊晶層EpP2取代與NMOS電晶體TrN對應之半導體層44及磊晶層EpN2。同樣地，可設置半導體層44及磊晶層EpN2取代與PMOS電晶體TrP對應之半導體層55及磊晶層EpP2。
即，設置於導電層42上之半導體與設置於導電層53上之半導體各者既可為N型半導體，也可為P型半導體。此時，在半導體裝置1之製造步驟中，適宜地執行經由接觸孔CHn2或CHp2之磊晶生長。
又，在第3實施形態之半導體裝置1中，針對將磊晶層EpN1、EpN2、EpP1及EpP2用於防止雜質朝半導體基板20內侵入之情形進行了例示，但可使用多晶矽取代磊晶層EpN1、EpN2、EpP1及EpP2。
此時，例如於在第3實施形態中利用圖31所說明之製造步驟中，形成有摻雜有例如硼之多晶矽，藉由回蝕而將取代磊晶層EpP1及EpP2設置之半導體層加工為所期望之高度。
同樣地，在利用圖33所說明之製造步驟中，形成有摻雜有例如磷之多晶矽，藉由回蝕而將取代磊晶層EpN1及EpN2設置之半導體層加工為所期望之高度。其他之製造步驟與第3實施形態所說明之製造步驟同樣。
此外，在為防止雜質之侵入而形成有多晶矽時，可首先在接觸孔內形成有非摻雜之多晶矽。此時，在將形成於接觸孔內之非摻雜之多晶矽回蝕為所期望之高度後，藉由離子植入等對該多晶矽摻雜P型雜質(例如硼)或N型雜質(例如磷)。
又，在為將多晶矽用於防止雜質之侵入時，可在NMOS電晶體TrN之閘極電極之最表面不配置半導體層44(多晶矽)，也可在PMOS電晶體TrP之閘極電極之最表面不配置半導體層55(多晶矽)。
此時，半導體裝置1例如可具有將與NMOS電晶體TrN對應之半導體層44置換為第1實施形態所說明之絕緣層43，取代磊晶層EpN2設置之多晶矽之底部與導電層42接觸的構造。
同樣地，半導體裝置1例如可具有將與PMOS電晶體TrP對應之半導體層55置換為第1實施形態所說明之絕緣層54，取代磊晶層EpP2設置之多晶矽之底部與導電層53接觸的構造。
[4]其他之變化例等 實施形態之半導體裝置包含：N型井區域、第1閘極電極、磊晶層、及第1接點。N型井區域包含2個P型雜質擴散區域。第1閘極電極在2個P型雜質擴散區域間之N型井區域之上方介隔著閘極絕緣膜而設置。磊晶層在P型雜質擴散區域上呈柱狀設置。磊晶層包含含有P型雜質之第1半導體層。第1接點設置於磊晶層之第1半導體層上。藉此，在實施形態之半導體裝置中，能夠抑制電晶體之特性變化。
上述實施形態所說明之製造步驟終極而言僅為一例，既可在各製造步驟之間插入其他之處理，也可適宜地更換製造步驟。半導體裝置1之製造步驟只要可形成上述實施形態所說明之構造，則可應用任何製造步驟。
例如，在第2實施形態所說明半導體裝置1之製造步驟中，可在形成有p+ 雜質擴散區域PP與n+ 雜質擴散區域NP各者後形成氮化膜80。如此，在第2實施形態中，可適宜地變更較利用圖22所說明之製造步驟更靠前之步驟。
在上述實施形態中，針對作為形成與雜質擴散區域對應之接觸孔時之蝕刻阻擋層使用氮化膜之情形進行了例示，但並不限定於此。只要為可用作為蝕刻阻擋層之材料，則可使用其他之材料取代氮化膜63及80。
在上述實施形態所說明之製造步驟中，針對形成在磊晶生長時被摻雜雜質之半導體層之情形進行了例示，但並不限定於此。例如，可在藉由磊晶生長形成有非摻雜之半導體層後，對該半導體層摻雜雜質。
例如，藉由在形成有非摻雜之磊晶層EP後形成氧化膜，經由該氧化膜執行高濃度之離子植入處理，而可對非摻雜之磊晶層EP摻雜雜質。
在上述實施形態中，區分接點CS及C0各者、及磊晶層EP而進行了說明，但磊晶層EP可視為接點CS及C0之一部分。例如，在第1實施形態中，與PMOS電晶體TrP對應之接點CS可視為包含：由金屬形成之導電體70及71、及藉由磊晶生長形成之半導體層72及73。
在上述實施形態中，記憶胞陣列10之構造可為其他之構造。例如，記憶體柱MP可為在Z方向連結複數個柱而成之構造。例如，記憶體柱MP可為連結貫通導電體24(選擇閘極線SGD)之柱與貫通複數個導電體23(字元線WL)之柱的構造。又，記憶體柱MP可為在Z方向連結分別貫通複數個導電體23之複數個柱而成之構造。
在上述實施形態中，針對在形成於半導體基板20上之電路之上形成有記憶胞陣列10的半導體裝置1進行了例示，但各實施形態所說明之NMOS電晶體TrN及PMOS電晶體TrP各者之構造對其他之半導體裝置也可應用。即，具有NMOS電晶體TrN及PMOS電晶體TrP之構造之半導體裝置之用途並不限定於半導體記憶體。
在本說明書中，所謂「連接」係表示電性連接，例如不排除在之間介隔著其他之元件。
在本說明書中，所謂「導電型」係表示N型或P型。例如，第1導電型與P型對應，第2導電型與N型對應。
在本說明書中，「N型雜質擴散區域」與n+ 雜質擴散區域NP對應。「P型雜質擴散區域」與p+ 雜質擴散區域PP對應。
在本說明書中，所謂「柱狀」係表示形成於接觸孔內之構造體。因而，在本說明書中，例如視為無論磊晶層EP之高度如何，該磊晶層EP均為柱狀者。
在本說明書中，所謂「上表面對齊」係表示例如半導體基板20之表面與某一構成要素之上表面的Z方向之間隔在對象之構成要素間大致相同。又，所謂「上表面對齊」係顯示例如第1構成要素之上表面與第2構成要素之上表面與相同之配線層或絕緣層接觸。
雖然說明了本發明之若干個實施形態，但該等實施形態係作為例子而提出者，並非意欲限定發明之範圍。該等新穎之實施形態可以其他各種形態實施，在不脫離發明之要旨之範圍內可進行各種省略、置換、變更。該等實施形態及其變化，包含於發明之範圍及要旨內，且包含於申請專利範圍所記載之發明及其均等之範圍內。
相關申請案 本發明申請案享有以日本專利申請案2018-167704號(申請日：2018年9月7日)為基礎申請案之優先權。本發明申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
1:半導體裝置 2:記憶體控制器 10:記憶胞陣列 11:指令暫存器 12:位址暫存器 13:定序器 14:驅動器模組 15:列解碼器模組 16:感測放大器模組 20:半導體基板 21:導電體 22:導電體 23:導電體 24:導電體 25:導電體 30:芯構件 31:半導體 32:積層膜 33:穿隧氧化膜 34:絕緣膜 35:區塊絕緣膜 40:氧化膜 41:半導體層 42:導電層 43:絕緣層 44:半導體層 50:氧化膜 51:氮化膜 52:半導體層 53:導電層 54:絕緣層 55:半導體層 60:氧化膜 61:氧化膜 62:氧化膜 63:氮化膜 64:絕緣體 65:氮化膜 66:氧化膜 67:絕緣體 70:導電體 71:導電體 72:半導體層 73:半導體層 80:氮化膜 ADD:位址資訊 ALE:位址鎖存啟用信號 BA:區塊位址 BaL:障壁層 BL:位元線 BL0～BLm:位元線 BLK0～BLKn:區塊 C0:接點 C1:接點 C2:接點 CA:行位址 CHn1:接觸孔 CHn2:接觸孔 CHp1:接觸孔 CHp2:接觸孔 CLE:指令鎖存啟用信號 CMD:指令 CP:接點 CS:接點 CU:胞元單元 D0:導電體 D1:導電體 D2:導電體 DAT:寫入資料/讀出資料/資料 EP:磊晶層 EpN1:磊晶層 EpN2:磊晶層 EpP1:磊晶層 EpP2:磊晶層 GCn:導電體 GCp:導電體 MP:記憶體柱 MT0～MT7:記憶胞電晶體 NP:雜質擴散區域/n+ 雜質擴散區域 NP1:n+ 雜質擴散區域 NP2:n+ 雜質擴散區域 NS:NAND字串 NW:N型井區域 PA:頁位址 PP:p+ 雜質擴散區域 PP1:p+ 雜質擴散區域 PP2:p+ 雜質擴散區域 PW:P型井區域 RBn:就緒/忙碌信號 REG:抗蝕層 REn:讀取啟用信號 SGD:選擇閘極線 SGD0～SGD3:選擇閘極線 SGS:選擇閘極線 SL:源極線 SLT:狹槽 ST1:選擇電晶體 ST2:選擇電晶體 STI:元件分離區域 SU0～SU3:串胞元 TrN:NMOS電晶體 TrP:PMOS電晶體 UA:絕緣層 WEn:寫入啟用信號 WL0～WL7:字元線 X:方向 Y:方向 Z:方向 IV-IV:線
圖1係顯示第1實施形態之半導體裝置之構成例之方塊圖。 圖2係顯示第1實施形態之半導體裝置具備之記憶胞陣列之電路構成之一例的電路圖。 圖3係顯示第1實施形態之半導體裝置具備之記憶胞陣列之平面配置之一例的平面圖。 圖4係顯示第1實施形態之半導體裝置具備之記憶胞陣列之剖面構造之一例的剖視圖。 圖5係顯示第1實施形態之半導體裝置之記憶體柱之剖面構造之一例的剖視圖。 圖6係顯示在第1實施形態之半導體裝置中設置於記憶胞陣列下之NMOS電晶體之剖面構造之一例的剖視圖。 圖7係顯示在第1實施形態之半導體裝置中設置於記憶胞陣列下之PMOS電晶體之剖面構造之一例的剖視圖。 圖8係顯示第1實施形態之半導體裝置之PMOS電晶體之接點部的更詳細之剖面構造之一例的剖視圖。 圖9顯示第1實施形態之半導體裝置之製造步驟之一例，係包含與NMOS電晶體及PMOS電晶體對應之構造體之剖視圖。 圖10顯示第1實施形態之半導體裝置之製造步驟之一例，係包含與NMOS電晶體及PMOS電晶體對應之構造體之剖視圖。 圖11顯示第1實施形態之半導體裝置之製造步驟之一例，係包含與NMOS電晶體及PMOS電晶體對應之構造體之剖視圖。 圖12顯示第1實施形態之半導體裝置之製造步驟之一例，係包含與NMOS電晶體及PMOS電晶體對應之構造體之剖視圖。 圖13顯示第1實施形態之半導體裝置之製造步驟之一例，係包含與NMOS電晶體及PMOS電晶體對應之構造體之剖視圖。 圖14係顯示第1實施形態之第1變化例之半導體裝置之PMOS電晶體之接點部的更詳細之剖面構造之一例的剖視圖。 圖15係顯示第1實施形態之第2變化例之半導體裝置之PMOS電晶體之接點部的更詳細之剖面構造之一例的剖視圖。 圖16係顯示在第2實施形態之半導體裝置中設置於記憶胞陣列下之NMOS電晶體之剖面構造之一例的剖視圖。 圖17係顯示第2實施形態之半導體裝置之製造步驟之一例的包含與NMOS電晶體及PMOS電晶體對應之構造體之剖視圖。 圖18顯示第2實施形態之半導體裝置之製造步驟之一例，係包含與NMOS電晶體及PMOS電晶體對應之構造體之剖視圖。 圖19顯示第2實施形態之半導體裝置之製造步驟之一例，係包含與NMOS電晶體及PMOS電晶體對應之構造體之剖視圖。 圖20顯示第2實施形態之半導體裝置之製造步驟之一例，係包含與NMOS電晶體及PMOS電晶體對應之構造體之剖視圖。 圖21顯示第2實施形態之半導體裝置之製造步驟之一例，係包含與NMOS電晶體及PMOS電晶體對應之構造體之剖視圖。 圖22顯示第2實施形態之半導體裝置之製造步驟之一例，係包含與NMOS電晶體及PMOS電晶體對應之構造體之剖視圖。 圖23顯示第2實施形態之半導體裝置之製造步驟之一例，係包含與NMOS電晶體及PMOS電晶體對應之構造體之剖視圖。 圖24顯示第2實施形態之半導體裝置之製造步驟之一例，係包含與NMOS電晶體及PMOS電晶體對應之構造體之剖視圖。 圖25顯示第2實施形態之半導體裝置之製造步驟之一例，係包含與NMOS電晶體及PMOS電晶體對應之構造體之剖視圖。 圖26顯示第2實施形態之半導體裝置之製造步驟之一例，係包含與NMOS電晶體及PMOS電晶體對應之構造體之剖視圖。 圖27係顯示在第3實施形態之半導體裝置中設置於記憶胞陣列下之NMOS電晶體之剖面構造之一例的剖視圖。 圖28係顯示在第3實施形態之半導體裝置中設置於記憶胞陣列下之PMOS電晶體之剖面構造之一例的剖視圖。 圖29顯示第3實施形態之半導體裝置之製造步驟之一例，係包含與NMOS電晶體及PMOS電晶體對應之構造體之剖視圖。 圖30係顯示第3實施形態之半導體裝置之製造步驟之一例的包含與NMOS電晶體及PMOS電晶體對應之構造體之剖視圖。 圖31顯示第3實施形態之半導體裝置之製造步驟之一例，係包含與NMOS電晶體及PMOS電晶體對應之構造體之剖視圖。 圖32顯示第3實施形態之半導體裝置之製造步驟之一例，係包含與NMOS電晶體及PMOS電晶體對應之構造體之剖視圖。 圖33顯示第3實施形態之半導體裝置之製造步驟之一例，係包含與NMOS電晶體及PMOS電晶體對應之構造體之剖視圖。 圖34顯示第3實施形態之半導體裝置之製造步驟之一例，係包含與NMOS電晶體及PMOS電晶體對應之構造體之剖視圖。
50:氧化膜
51:氮化膜
52:半導體層
53:導電層
54:絕緣層
60:氧化膜
61:氧化膜
62:氧化膜
63:氮化膜
64:絕緣體
65:氮化膜
66:氧化膜
67:絕緣體
C0:接點
CS:接點
EP:磊晶層
NW:N型井區域
PP1:p+雜質擴散區域
PP2:p+雜質擴散區域
TrP:PMOS電晶體
X:方向
Y:方向
Z:方向

Claims (26)

  1. 一種半導體裝置，其具備：N型井區域，其包含2個P型雜質擴散區域；第1閘極電極，其在前述2個P型雜質擴散區域間之前述N型井區域之上方，介隔閘極絕緣膜與前述N型井區域對向而設置；柱狀之磊晶層，其設置於前述2個P型雜質擴散區域之至少一者上，包含含有P型雜質之第1半導體層；及第1接點，其設置於前述磊晶層之前述第1半導體層上；其中前述第1半導體層更包含碳；且前述第1半導體層之碳濃度為1019(atoms/cm3)以上。
  2. 如請求項1之半導體裝置，其中前述第1半導體層包含硼作為前述P型雜質；且前述第1半導體層之硼濃度為1019(atoms/cm3)以上。
  3. 如請求項1之半導體裝置，其中前述磊晶層更包含前述2個P型雜質擴散區域之至少一者與前述第1半導體層之間之第2半導體層；且前述第2半導體層與前述2個P型雜質擴散區域之前述至少一者的各者包含硼；前述第2半導體層之硼濃度為前述2個P型雜質擴散區域之前述至少一者之硼濃度以下。
  4. 如請求項3之半導體裝置，其中前述磊晶層更包含前述第1半導體層與前述第2半導體層之間之第3半導體層；且前述第1半導體層包含硼作為前述P型雜質；前述第3半導體層包含碳。
  5. 如請求項1之半導體裝置，其中前述第1半導體層包含硼作為前述P型雜質；且前述磊晶層之前述第1半導體層與前述2個P型雜質擴散區域之前述至少一者接觸。
  6. 如請求項5之半導體裝置，其中前述第1半導體層之硼濃度為1019(atoms/cm3)以上。
  7. 如請求項1之半導體裝置，其中前述第1接點係由金屬形成。
  8. 如請求項1之半導體裝置，其更具備：P型井區域，其包含2個N型雜質擴散區域；第2閘極電極，其在前述2個N型雜質擴散區域間之前述P型井區域之上方，介隔閘極絕緣膜與前述P型井區域對向而設置；及第2接點，其設置於前述2個N型雜質擴散區域之至少一者上；且在前述第2接點與前述2個N型雜質擴散區域之之前述至少一者間不具備柱狀之磊晶層。
  9. 如請求項8之半導體裝置，其更具備：第1絕緣膜，其包含形成於前述2個P型雜質擴散區域之前述至少一者之上方之第1部分、及沿前述第1閘極電極之側壁延伸之第2部分，且前述第1接點或前述磊晶層通過前述第1絕緣膜之前述第1部分，前述第1絕緣膜之前述第1部分與前述第2部分連續地設置；及較前述第1絕緣膜厚之第2絕緣膜，其包含形成於前述2個N型雜質擴散區域之前述至少一者之上方之第1部分、及沿前述第2閘極電極之側壁延伸之第2部分，且前述第2接點通過前述第2絕緣膜之前述第1部分，前述第2絕緣膜之前述第1部分與前述第2部分連續地設置。
  10. 如請求項9之半導體裝置，其中前述第1絕緣膜與前述第2絕緣膜各者包含氮化矽。
  11. 如請求項1之半導體裝置，其更具備：積層體，其設置於較前述第1接點之上表面更上層，包含交替地積層之絕緣層及導電層；及複數個柱，其等各自貫通前述積層體；且前述複數個柱與前述導電層之交叉部分分別作為記憶胞而發揮功能。
  12. 一種半導體裝置，其具備：第2導電型井區域，其包含2個第1導電型雜質擴散區域；第1閘極電極，其在前述2個第1導電型雜質擴散區域間之第2導電型 井區域之上方，介隔閘極絕緣膜與前述第2導電型井區域對向而設置；第1氧化膜，其在前述2個第1導電型雜質擴散區域之至少一者上方及前述第1閘極電極上方連續地設置；第1氮化膜，其位於前述第1氧化膜上，在前述2個第1導電型雜質擴散區域之前述至少一者上方及前述第1閘極電極上方連續地設置；柱狀之第1半導體，其位於前述2個第1導電型雜質擴散區域之前述至少一者上，具有通過前述第1氧化膜之部分；柱狀之第2半導體，其位於前述第1閘極電極上，具有通過前述第1氧化膜之部分；前述第1半導體上之第1接點；及前述第2半導體上之第2接點。
  13. 如請求項12之半導體裝置，其中前述第1接點與前述第2接點不具有與前述第1氧化膜接觸之部分。
  14. 如請求項12之半導體裝置，其中前述第1閘極電極包含與前述第2半導體接觸之多晶矽層。
  15. 如請求項14之半導體裝置，其中前述第1半導體與前述第2半導體各者係藉由磊晶生長而形成。
  16. 如請求項12之半導體裝置，其中前述第1半導體與前述第2半導體各者係多晶矽。
  17. 如請求項12之半導體裝置，其中前述第1接點與前述第2接點各者係由金屬形成。
  18. 如請求項12之半導體裝置，其更具備：第1導電型井區域，其包含2個第2導電型雜質擴散區域；第2閘極電極，其在前述2個第2導電型雜質擴散區域間之前述第1導電型井區域之上方，介隔閘極絕緣膜與前述第1導電型井區域對向而設置；第2氧化膜，其在前述2個第2導電型雜質擴散區域之至少一者上方及前述第2閘極電極上方連續地設置；第2氮化膜，其位於前述第2氧化膜上，在前述2個第2導電型雜質擴散區域之前述至少一者上方及前述第2閘極電極上方連續地設置；柱狀之第3半導體，其位於前述2個第2導電型雜質擴散區域之前述至少一者上，具有通過前述第2氧化膜之部分；柱狀之第4半導體，其位於前述第2閘極電極上，具有通過前述第2氧化膜之部分；前述第3半導體上之第3接點；及前述第4半導體上之第4接點。
  19. 如請求項12之半導體裝置，其更具備：積層體，其設置於較前述第1接點與前述第2接點各者之上表面更上層，包含交替地積層之絕緣層及導電層；及 複數個柱，其等各自貫通前述積層體；且前述複數個柱與前述導電層之交叉部分分別作為記憶胞而發揮功能。
  20. 一種半導體裝置，其具備：N型井區域，其包含2個P型雜質擴散區域；第1閘極電極，其在前述2個P型雜質擴散區域間之前述N型井區域之上方，介隔閘極絕緣膜與前述N型井區域對向而設置；柱狀之磊晶層，其設置於前述2個P型雜質擴散區域之至少一者上，包含含有P型雜質之第1半導體層；及第1接點，其設置於前述磊晶層之前述第1半導體層上；其中前述第1半導體層包含硼作為前述P型雜質；前述第1半導體層更包含碳；且前述磊晶層之前述第1半導體層與前述2個P型雜質擴散區域之前述至少一者接觸。
  21. 如請求項20之半導體裝置，其中前述第1半導體層之硼濃度為1019(atoms/cm3)以上；且前述第1半導體層之碳濃度為1019(atoms/cm3)以上。
  22. 如請求項20之半導體裝置，其中前述第1接點係由金屬形成。
  23. 如請求項20之半導體裝置，其更具備：P型井區域，其包含2個N型雜質擴散區域； 第2閘極電極，其在前述2個N型雜質擴散區域間之前述P型井區域之上方，介隔閘極絕緣膜與前述P型井區域對向而設置；及第2接點，其設置於前述2個N型雜質擴散區域之至少一者上；且在前述第2接點與前述2個N型雜質擴散區域之前述至少一者之間不具備柱狀之磊晶層。
  24. 如請求項23之半導體裝置，其更具備：第1絕緣膜，其包含形成於前述2個P型雜質擴散區域之前述至少一者之上方之第1部分、及沿前述第1閘極電極之側壁延伸之第2部分，且前述第1接點或前述磊晶層通過前述第1絕緣膜之前述第1部分，前述第1絕緣膜之前述第1部分與前述第2部分連續地設置；及較前述第1絕緣膜厚之第2絕緣膜，其包含形成於前述2個N型雜質擴散區域之前述至少一者之上方之第1部分、及沿前述第2閘極電極之側壁延伸之第2部分，且前述第2接點通過前述第2絕緣膜之前述第1部分，前述第2絕緣膜之前述第1部分與前述第2部分連續地設置。
  25. 如請求項24之半導體裝置，其中前述第1絕緣膜與前述第2絕緣膜各者包含氮化矽。
  26. 如請求項20之半導體裝置，其更具備：積層體，其設置於較前述第1接點之上表面更上層，包含交替地積層之絕緣層及導電層；及複數個柱，其等各自貫通前述積層體；且前述複數個柱與前述導電層之交叉部分作為記憶胞而發揮功能。
TW108105865A 2018-09-07 2019-02-21 半導體裝置 TWI770363B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-167704 2018-09-07
JP2018167704A JP2020043162A (ja) 2018-09-07 2018-09-07 半導体装置

Publications (2)

Publication Number Publication Date
TW202011606A TW202011606A (zh) 2020-03-16
TWI770363B true TWI770363B (zh) 2022-07-11

Family

ID=69718919

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108105865A TWI770363B (zh) 2018-09-07 2019-02-21 半導體裝置

Country Status (4)

Country Link
US (1) US10797072B2 (zh)
JP (1) JP2020043162A (zh)
CN (1) CN110890378A (zh)
TW (1) TWI770363B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI872612B (zh) * 2022-09-20 2025-02-11 日商鎧俠股份有限公司 半導體記憶裝置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020047810A (ja) * 2018-09-20 2020-03-26 キオクシア株式会社 半導体記憶装置及びその製造方法
US11056505B2 (en) 2019-12-10 2021-07-06 Micron Technology, Inc. Integrated assemblies having one or more modifying substances distributed within semiconductor material, and methods of forming integrated assemblies
CN111370423B (zh) * 2020-03-16 2023-01-17 长江存储科技有限责任公司 三维存储器及其制作方法
JP2021150508A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体記憶装置及び半導体記憶装置の製造方法
JP2021150605A (ja) * 2020-03-23 2021-09-27 キオクシア株式会社 半導体記憶装置及びその製造方法
US11621273B2 (en) * 2020-05-13 2023-04-04 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
JP7480000B2 (ja) * 2020-09-10 2024-05-09 キオクシア株式会社 半導体装置およびその製造方法
WO2022059177A1 (ja) * 2020-09-18 2022-03-24 キオクシア株式会社 半導体装置、半導体装置の製造方法、および半導体記憶装置
US20220109070A1 (en) * 2020-10-05 2022-04-07 Sandisk Technologies Llc High voltage field effect transistor with vertical current paths and method of making the same
US11978774B2 (en) * 2020-10-05 2024-05-07 Sandisk Technologies Llc High voltage field effect transistor with vertical current paths and method of making the same
JP2022126268A (ja) 2021-02-18 2022-08-30 キオクシア株式会社 半導体記憶装置及び半導体記憶装置の製造方法
JP2022190984A (ja) * 2021-06-15 2022-12-27 キオクシア株式会社 半導体装置およびその製造方法
JP7755474B2 (ja) * 2021-12-10 2025-10-16 キオクシア株式会社 半導体装置およびその製造方法
US12424282B2 (en) 2022-05-24 2025-09-23 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
KR20240131057A (ko) * 2023-02-23 2024-08-30 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW360939B (en) * 1997-03-17 1999-06-11 Taiwan Semiconductor Mfg Co Ltd Method for forming capacitor in semiconductor device
US6051473A (en) * 1996-11-22 2000-04-18 Advanced Micro Devices, Inc. Fabrication of raised source-drain transistor devices
US20120168858A1 (en) * 2010-12-30 2012-07-05 Hynix Semiconductor Inc. Non-volatile memory device and method of fabricating the same
US20140035000A1 (en) * 2012-08-02 2014-02-06 International Business Machines Corporation Source and Drain Doping Profile Control Employing Carbon-Doped Semiconductor Material
US20150061010A1 (en) * 2013-08-27 2015-03-05 International Business Machines Corporation Structure for improved contact resistance and extension diffusion control

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5857690B2 (ja) 1978-02-23 1983-12-21 東芝テック株式会社 ロ−ドセル秤のロ−ドセル本体製造方法
JPH0234930A (ja) 1988-07-25 1990-02-05 Matsushita Electron Corp 半導体装置の製造方法
JP2003249550A (ja) 2002-02-25 2003-09-05 Mitsubishi Electric Corp 半導体集積回路装置及びその製造方法
KR100603588B1 (ko) 2004-06-09 2006-07-24 주식회사 하이닉스반도체 낮은 콘택 저항을 갖는 반도체 소자 및 그 제조 방법
JP4552926B2 (ja) * 2006-11-20 2010-09-29 エルピーダメモリ株式会社 半導体装置及び半導体装置の製造方法
JP2013065604A (ja) 2011-09-15 2013-04-11 Toshiba Corp 半導体装置およびその製造方法
JP5857690B2 (ja) 2011-12-02 2016-02-10 富士通セミコンダクター株式会社 半導体装置の製造方法
US10090392B2 (en) * 2014-01-17 2018-10-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US10355017B1 (en) * 2018-03-23 2019-07-16 Sandisk Technologies Llc CMOS devices containing asymmetric contact via structures and method of making the same
JP7282485B2 (ja) * 2018-05-14 2023-05-29 キオクシア株式会社 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051473A (en) * 1996-11-22 2000-04-18 Advanced Micro Devices, Inc. Fabrication of raised source-drain transistor devices
TW360939B (en) * 1997-03-17 1999-06-11 Taiwan Semiconductor Mfg Co Ltd Method for forming capacitor in semiconductor device
US20120168858A1 (en) * 2010-12-30 2012-07-05 Hynix Semiconductor Inc. Non-volatile memory device and method of fabricating the same
US20140035000A1 (en) * 2012-08-02 2014-02-06 International Business Machines Corporation Source and Drain Doping Profile Control Employing Carbon-Doped Semiconductor Material
US20150061010A1 (en) * 2013-08-27 2015-03-05 International Business Machines Corporation Structure for improved contact resistance and extension diffusion control

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI872612B (zh) * 2022-09-20 2025-02-11 日商鎧俠股份有限公司 半導體記憶裝置

Also Published As

Publication number Publication date
CN110890378A (zh) 2020-03-17
US10797072B2 (en) 2020-10-06
US20200083246A1 (en) 2020-03-12
TW202011606A (zh) 2020-03-16
JP2020043162A (ja) 2020-03-19

Similar Documents

Publication Publication Date Title
TWI770363B (zh) 半導體裝置
CN110880512B (zh) 半导体存储器装置及半导体存储器装置的制造方法
CN106558591B (zh) 三维半导体器件
TWI699876B (zh) 半導體裝置及其製造方法
US11088162B2 (en) Semiconductor memory device and semiconductor device manufacturing method
US12069855B2 (en) Semiconductor memory
TWI712162B (zh) 半導體記憶裝置
TWI816309B (zh) 半導體記憶裝置
CN110858592A (zh) 半导体存储器及半导体存储器的制造方法
CN111276487A (zh) 半导体存储装置
TWI715102B (zh) 半導體裝置
TWI750580B (zh) 半導體裝置
CN112447744A (zh) 半导体存储装置
US20190279997A1 (en) Semiconductor device and manufacturing method of semiconductor device
TWI752597B (zh) 半導體記憶裝置及半導體記憶裝置之製造方法