[go: up one dir, main page]

TWI769768B - 半導體結構及其形成方法 - Google Patents

半導體結構及其形成方法 Download PDF

Info

Publication number
TWI769768B
TWI769768B TW110111827A TW110111827A TWI769768B TW I769768 B TWI769768 B TW I769768B TW 110111827 A TW110111827 A TW 110111827A TW 110111827 A TW110111827 A TW 110111827A TW I769768 B TWI769768 B TW I769768B
Authority
TW
Taiwan
Prior art keywords
layer
silicon oxycarbonitride
silicon
dielectric layer
gate
Prior art date
Application number
TW110111827A
Other languages
English (en)
Other versions
TW202139356A (zh
Inventor
林建智
陳彥廷
林文凱
楊思齊
林士豪
李宗鴻
鄭銘龍
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202139356A publication Critical patent/TW202139356A/zh
Application granted granted Critical
Publication of TWI769768B publication Critical patent/TWI769768B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0184—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/671—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor having lateral variation in doping or structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H10P14/6334—
    • H10P14/6516—
    • H10P14/6544—
    • H10P14/6682—
    • H10P14/6922—
    • H10P50/283—
    • H10W20/077—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

在一實施例中，一種半導體結構包括：半導體基底；鰭片，由半導體基底延伸；閘極堆疊，於鰭片上；磊晶源極∕汲極區，在鄰近閘極堆疊的鰭片中；以及閘極間隔物，設置於磊晶源極∕汲極區和閘極堆疊之間，閘極間隔物包括複數個氧碳氮化矽（silicon oxycarbonitride）層，氧碳氮化矽層的每一個具有不同濃度的矽、不同濃度的氧、不同濃度的碳、以及不同濃度的氮。

Description

半導體結構及其形成方法
本發明實施例是關於半導體結構及其形成方法，特別是關於閘極間隔物的形成。
半導體元件可用於各式各樣的電子應用，例如，私人電腦、手機、數位相機、以及其他電子器材。半導體元件的製造通常藉由相繼地沉積絕緣或介電膜層、導電層、以及半導體層等材料於半導體基底上，以及使用微影圖案化各種材料膜層以形成電路組件和其上之部件。
半導體業界藉由持續地縮小最小特徵尺寸以持續改善各種電子組件(例如電晶體、二極體、電阻、電容等)的整合密度，而允許更多組件整合於給定的面積中。然而，隨著最小特徵尺寸縮小，衍生出額外的問題需要被解決。
一種半導體結構，包括：半導體基底；鰭片，由半導體基底延伸；閘極堆疊，於鰭片上；磊晶源極/汲極區，在鄰近閘極堆疊的鰭片中；以及閘極 間隔物，設置於磊晶源極/汲極區和閘極堆疊之間，閘極間隔物包括複數個氧碳氮化矽(silicon oxycarbonitride)層，氧碳氮化矽層的每一個具有不同濃度的矽、不同濃度的氧、不同濃度的碳、以及不同濃度的氮。
一種半導體結構，包括：半導體基底，包括通道區；閘極堆疊，於通道區上；磊晶源極/汲極區，鄰近通道區；以及閘極間隔物，設置於磊晶源極/汲極區和閘極堆疊之間，閘極間隔物包括：第一保護層，於半導體基底上；第一主層，設置於第一保護層上；第二主層，設置於第一主層上；以及第二保護層，設置於第二主層上，其中第二主層具有比第一保護層、第一主層、以及第二保護層的每一個更小的相對介電係數，以及其中第一保護層，相對於蝕刻製程，具有比第一主層、第二主層、以及第二保護層的每一個更小的蝕刻速率。
一種半導體結構的形成方法，包括：形成第一閘極堆疊於鰭片上；配送第一前驅物(precursor)以沉積第一氧碳氮化矽層和第二氧碳氮化矽層，第一氧碳氮化矽層在第一閘極堆疊和鰭片的側壁和頂面上，第二氧碳氮化矽層在第一氧碳氮化矽層上，當沉積第一氧碳氮化矽層時，第一前驅物係在第一組流速下配送，當沉積第二氧碳氮化矽層時，第一前驅物係在第二組流速下配送，第一組流速不同於第二組流速；以及配送第二前驅物，以沉積第三氧碳氮化矽層和第四氧碳氮化矽層，第三氧碳氮化矽層在第二氧碳氮化矽層上，第四氧碳氮化矽層在第三氧碳氮化矽層上，當沉積第三氧碳氮化矽層時，第二前驅物係在第三組流速下配送，當沉積第四氧碳氮化矽層時，第二前驅物係在第四組流速下配送，第三組流速不同於第四組流速。
4C:區域
5C:區域
7C:區域
10C:區域
50:基底
50N:區域
50P:區域
52:鰭片
56:淺溝槽隔離區
58:通道區
60:虛置閘極介電質
62:虛置閘極
64:遮罩
70:輕摻雜源極/汲極區
72:閘極間隔物層
72A:第一保護層
72B:第一主層
72C:第二主層
72D:第二保護層
74:間隔物層
76:源極/汲極凹槽
78:閘極間隔物
80:第二間隔物
90:源極/汲極區
92:凹槽
94:接觸蝕刻停止層
96:第一層間介電層
100:替代閘極凹槽
102:金屬閘極
104:閘極介電質
106:閘極電極
110:接觸開口
112:矽化物
114:下源極/汲極接觸件
120:第二層間介電層
122:閘極遮罩
124:上源極/汲極接觸件
126:閘極接觸件
202N,202P:測試資料
204N,204P:測試資料
A-A,B/C-B/C:剖面
H1:高度
P1:節距
W1:寬度
以下將配合所附圖式詳述本揭露實施例之各面向。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製。事實上，可任意地放大或縮小各種元件的尺寸，以清楚地表現出本揭露實施例的特徵。
第1圖是根據一些實施例，繪示出鰭式場效電晶體(fin field-effect transistor,FinFET)的立體示意圖的範例。
第2和3圖是根據一些實施例，在製造鰭式場效電晶體的中間階段的立體示意圖。
第4A~4C、5A~5C、6A~6C、7A~7C、8A、8B、9A、9B、10A~10C、11A、11B、12A、12B、13A、13B、14A、14B、15A、和15B圖是根據一些實施例，在製造鰭式場效電晶體的進一步中間階段的剖面示意圖。
第16圖繪示N型鰭式場效電晶體(n-type fin field-effect transistor,NFET)元件和P型鰭式場效電晶體(p-type fin field-effect transistor,PFET)元件的測試資料的散佈圖(scatter plot)。
以下揭露提供了許多不同的實施例或範例，用於實施本發明實施例的不同部件。組件和配置的具體範例描述如下，以簡化本揭露實施例。當然，這些僅僅是範例，並非用以限定本揭露實施例。舉例來說，敘述中提及第一部件形成於第二部件之上，可包括形成第一和第二部件直接接觸的實施例，也可包括額外的部件形成於第一和第二部件之間，使得第一和第二部件不直接接觸的實施例。另外，本揭露可在各種範例中重複元件符號及/或字母。這樣重複是為了簡化和清楚的目的，其本身並非主導所討論各種實施例及/或配置之間的關 係。
再者，此處可使用空間上相關的用語，如「在...之下」、「下方的」、「低於」、「在...上方」、「上方的」和類似用語可用於此，以便描述如圖所示一元件或部件和其他元件或部件之間的關係。這些空間用語企圖包括使用或操作中的裝置的不同方位，以及圖式所述的方位。當裝置被轉至其他方位(旋轉90°或其他方位)，則在此所使用的空間相對描述可同樣依旋轉後的方位來解讀。
根據一些實施例，形成具有多層閘極間隔物的電晶體。閘極間隔物層各包括不同成分的氧碳氮化矽(silicon oxycarbonitride)。一些閘極間隔物層係以氧碳氮化矽所形成，氧碳氮化矽的成分允許閘極間隔物層相對於後續形成電晶體的蝕刻製程具有高蝕刻選擇比。因而減少閘極間隔物層的流失，並減少閘極間隔物的相對介電係數(relative permittivity)。所得的鰭式場效電晶體(fin field-effect transistor,FinFET)的寄生電容可因而減少。
第1圖是根據一些實施例，繪示出簡化的鰭式場效電晶體的立體示意圖的範例。為了繪示上的清晰，鰭式場效電晶體(於下述)的一些其他特徵被省略。所示的鰭式場效電晶體可以某種方式電性連接或耦合作為例如一個電晶體或多重電晶體下操作，如兩個電晶體。
鰭式場效電晶體包括由基底50延伸的鰭片52。淺溝槽隔離(shallow trench isolation,STI)區56設置於基底50上，而鰭片52由鄰近的淺溝槽隔離區56之間凸出於上。儘管淺溝槽隔離區56被描述/繪示為與基底50分開，可使用此處所用的「基底」用語以表示只有半導體基底或包括隔離區的半導體基底。額外地，儘管鰭片52被繪示為與基底50一起的單一連續材料，鰭片52及/或 基底50可包括單一材料或複數個材料。在本文中，鰭片52表示延伸於相鄰的淺溝槽隔離區56之間的部分。
閘極介電質104係沿著鰭片52的側壁和頂面上，而閘極電極106係在閘極介電質104上。源極/汲極區90係設置在相對於閘極介電質104和閘極電極106兩側的鰭片52上。閘極間隔物78將源極/汲極區90與閘極介電質104和閘極電極106分隔開。層間介電(interlayer dielectric,ILD)層96係設置在源極/汲極區90和淺溝槽隔離區56上。在形成多重電晶體的實施例中，可在各種電晶體之間共享源極/汲極區90。在由多重鰭片52形成的一個電晶體的實施例中，相鄰的源極/汲極區90可電性連接，透過如藉由磊晶成長合併(coalesce)源極/汲極區90，或透過以同一個源極/汲極接觸件耦合。
第1圖更繪示了數個參考剖面示意圖。剖面A-A係沿著鰭片52的縱軸，且在例如鰭式場效電晶體的源極/汲極區90之間的電流流動方向。剖面B/C-B/C係垂直於剖面A-A，且延伸穿過鰭式場效電晶體的源極/汲極區90。為了清楚起見，後續圖式會參考這些參考剖面。
在此所述的一些實施例在使用閘極後製(gate-last)製程形成的鰭式場效電晶體的情境下做討論。在其他實施例中，可使用閘極先製(gate-first)製程。此外，一些實施例亦考慮使用於平面元件(planar device)，如平面場效電晶體。
第2至15B圖是根據一些實施例，在製造鰭式場效電晶體的中間階段的各種示意圖。第2和3圖為立體圖。第4A、5A、6A、7A、8A、9A、10A、11A、12A、13A、14A、和15A圖為沿著第1圖的參考剖面A-A所示的剖面示意圖，但差別在於繪示了多重鰭片/鰭式場效電晶體。第4B、5B、6B、6C、7B、8B、 9B、10B、11B、12B、13B、14B、和15B圖為沿著第1圖的參考剖面B/C-B/C所示的剖面示意圖，但差別在於繪示了多重鰭片/鰭式場效電晶體。
在第2圖中，提供基底50。基底50可為半導體基底，如主體(bulk)半導體、絕緣層上半導體(semiconductor-on-insulator,SOI)基底、或其他類似材料，其可為摻雜(例如以P型或N型摻質)或未摻雜。基底50可為晶圓，如矽晶圓。總體而言，絕緣層上半導體基底為在絕緣層上形成的半導體材料膜層。絕緣層可為，舉例來說，埋入式氧化物(buried oxide,BOX)層、氧化矽層、或其他類似材料。在基底上提供絕緣層，通常為矽或玻璃基底。也可使用其他基底(如多膜層或漸變基底)。在一些實施例中，基底50的半導體材料可包括矽、鍺、化合物半導體(包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦)、合金半導體(包括矽鍺、砷磷化鎵、砷化鋁鎵、砷化鎵銦、磷化鎵銦、及/或砷磷化鎵銦)、或其組合。舉例來說，當形成P型元件，基底50可為應變材料，如矽鍺(SixGe1-x，其中x可在0至1的範圍)具有在約0%至40%範圍的鍺濃度，而形成具有P型完全應變通道(p-type fully strained channel,PFSC)區的鰭式場效電晶體。
基底50具有區域50N和區域50P。區域50N可用於形成N型元件，如N型金屬氧化物半導體(N-type metal-oxide-semiconductor,NMOS)電晶體，例如N型鰭式場效電晶體(n-type fin field-effect transistor)。區域50P可用於形成P型元件，如P型金屬氧化物半導體(P-type metal-oxide-semiconductor,PMOS)電晶體，例如P型鰭式場效電晶體(P-type fin field-effect transistor)。區域50N可與區域50P物理分隔開，而可在區域50N和區域50P之間設置任何數量的元件部件(例如，其他主動元件、摻雜區、隔離結構等)。
形成鰭片52由基底50延伸。鰭片52為半導體條。在一些實施例中，可藉由在基底50中蝕刻溝槽以在基底50中形成鰭片52。蝕刻可為任何可接受的蝕刻製程，如反應式離子蝕刻(reactive ion etch,RIE)、中性粒子束蝕刻(neutral beam etch,NBE)、其他類似方法、或其組合。蝕刻可為異向性(anisotropic)。在形成之後，鰭片52具有寬度W1，而在同一個區域50N/50P中的鰭片52彼此隔開一個節距P1。寬度W1可在約3nm至30nm的範圍。節距P1可在約20nm至100nm的範圍。
可藉由任何合適的方法圖案化鰭片。舉例來說，可使用一或多個光微影製程(包括雙重圖案化或多重圖案化製程)圖案化鰭片。一般來說，雙重圖案化或多重圖案化製程結合了光微影製程和自對準製程，以創建出例如，比使用單一、直接光微影製程所得的節距更小的圖案。例如，在一實施例中，在基底上形成犧牲層，並使用光微影製程對其進行圖案化。使用自對準製程在圖案化的犧牲層旁邊形成間隔物。之後去除犧牲層，然後可以使用剩餘的間隔物作為遮罩以圖案化鰭片。
在基底50上和相鄰的鰭片52之間形成淺溝槽隔離區56。在形成淺溝槽隔離區56的範例，在中間結構(intermediate structure)上形成絕緣材料。絕緣材料可為如氧化矽的氧化物、氮化物、其他類似材料、或其組合，且可藉由高密度電漿化學氣相沉積(high-density plasma chemical vapor deposition,HDP-CVD)、流動式化學氣相沉積(flowable chemical vapor deposition,FCVD)(例如在遠端電漿系統中的化學氣相沉積(chemical vapor deposition,CVD)基材料的沉積，以及後固化使其轉換為另一材料，如氧化物)、其他類似方法、或其組合形成。可使用以任何可接受的製程形成的其他絕緣材料。在所繪示的 實施例中，絕緣材料為藉由流動式化學氣相沉積製程形成的氧化矽。一旦形成了絕緣材料，可進行退火製程。在一實施例中，形成絕緣材料使得多餘的絕緣材料覆蓋鰭片52。一些實施例可利用多重膜層。舉例來說，在一些實施例中，可先沿著基底50和鰭片52的表面形成襯層(未繪示)。之後，在襯層上形成填充材料(如上所述)。對絕緣材料施加移除製程以移除在鰭片52上的多餘的絕緣材料。在一些實施例中，可利用平坦化製程(如化學機械研磨(chemical mechanical polish,CMP))、回蝕(etch-back)製程、其組合、或其他類似方法。平坦化製程露出鰭片52，使得在完成平坦化製程之後，鰭片52和絕緣材料的頂面齊平。然後，凹蝕絕緣材料，而絕緣材料的剩餘部分形成淺溝槽隔離區56。凹蝕絕緣材料，使得在區域50N和區域50P中的鰭片52的上部由相鄰的淺溝槽隔離區56之間凸出。在凹蝕之後，鰭片52的露出部分在淺溝槽隔離區56的上表面之上延伸高度H1。高度H1可大於約40nm，如在約50nm至80nm的範圍。鰭片52的露出部分包括將成為所得的鰭式場效電晶體的通道區。
再者，淺溝槽隔離區56的頂面可具有平坦表面(如所示)、凸面、凹面(如碟型凹陷(dishing))、或其組合。淺溝槽隔離區56的頂面可藉由合適的蝕刻形成平坦的、凸出的、及/或凹陷的。可使用可接受的蝕刻製程凹蝕淺溝槽隔離區56，如對於絕緣材料的材料具有選擇性的製程(例如在比蝕刻鰭片52的材料更高的速率下蝕刻絕緣材料的材料)。舉例來說，可使用例如稀釋氫氟酸(dilute hydrofluoric(dHF)acid)以合適的蝕刻製程移除化學氧化物。
上述的製程僅僅為如何形成鰭片52的一個範例。在一些實施例中，可藉由磊晶成長製程形成鰭片52。舉例來說，可在基底50的頂面上形成介電層，而可蝕刻溝槽穿過介電層以露出下方的基底50。可在溝槽中磊晶成長同 質磊晶(homoepitaxial)結構，而可凹蝕介電層使得同質磊晶結構由介電層凸出以形成鰭片52。額外地，在一些實施例中，可針對鰭片52使用異質磊晶(heteroepitaxial)結構。舉例來說，在將淺溝槽隔離區56的絕緣材料與鰭片52平坦化之後，可凹蝕鰭片52，且可在凹蝕後的鰭片52上磊晶成長不同於鰭片52的材料。在這樣的實施例中，鰭片52包括凹蝕的材料和設置在凹蝕的材料上的磊晶成長材料。在進一步的實施例中，可在基底50的頂面上形成介電層，而可蝕刻溝槽穿過介電層。接著，可使用不同於基底50的材料在溝槽中磊晶成長異質磊晶結構，而可凹蝕介電層使得異質磊晶結構由介電層凸出以形成鰭片52。在磊晶成長同質磊晶結構和異質磊晶結構的實施例中，可在成長期間原位(in situ)摻雜磊晶成長的材料，其可免除先前和後續的佈植，儘管可一起使用原位和佈植摻雜。
再者，在區域50N(例如N型金屬氧化物半導體區)成長不同於在區域50P(例如P型金屬氧化物半導體區)中的材料可具有優勢。在各種實施例中，可由矽鍺(例如SixGe1-x，其中x可在0至1的範圍)、碳化矽、純或實質上純的鍺、III-V族化合物半導體、II-VI族化合物半導體、或其他類似材料形成鰭片52的上部。舉例來說，針對形成III-V族化合物半導體可用的材料包括砷化銦(InAs)、砷化鋁(AlAs)、砷化鎵(GaAs)、磷化銦(InP)、氮化鎵(GaN)、砷化銦鎵(InGaAs)、砷化銦鋁(InAlAs)、銻化鎵(GaSb)、銻化鋁(AlSb)、磷化鋁(AlP)、磷化鎵(GaP)、或其他類似材料，但並不以此為限。
再者，可在鰭片52及/或基底50中形成合適的井(未繪示)。在一些實施例中，可在區域50N中形成P型井，且可在區域50P中形成N型井。在一些實施例中，可在區域50N和區域50P兩者中形成P型井或N型井。
在具有不同類型井的實施例中，可使用光阻或其他遮罩(未繪示)達到針對區域50N和區域50P的不同的佈植步驟。舉例來說，可在區域50N中的鰭片52和淺溝槽隔離區56上形成光阻。圖案化光阻以露出基底50的區域50P，如P型金屬氧化物半導體區。可藉由使用旋轉塗佈(spin-on coating)技術形成光阻，且可使用可接受的光微影技術圖案化光阻。一旦圖案化了光阻，在區域50P中進行N型雜質佈植，而光阻可充當遮罩以實質上地避免N型雜質佈植於區域50N中，如N型金屬氧化物半導體區。N型雜質可為磷、砷、銻、或其他類似材料，在其區域中佈植至等於或小於1018cm-3的濃度，如介於約1017cm-3至1018cm-3之間。在佈植步驟之後，藉由如可接受的灰化製程移除光阻。
接續區域50P的佈植，在區域50P中的鰭片52和淺溝槽隔離區56上形成光阻。圖案化光阻以露出基底50的區域50N，如N型金屬氧化物半導體區。可藉由使用旋轉塗佈技術形成光阻，且可使用可接受的光微影技術圖案化光阻。一旦圖案化了光阻，可在區域50N中進行P型雜質佈植，而光阻可充當遮罩以實質上地避免P型雜質佈植於區域50P中，如P型金屬氧化物半導體區。P型雜質可為硼、氟化硼、銦、或其他類似材料，在其區域中佈植至等於或小於1018cm-3的濃度，如介於約1017cm-3和1018cm-3之間。在佈植步驟之後，可藉由如可接受的灰化製程移除光阻。
在區域50N和區域50P的佈植之後，可進行退火以活化佈植的P型及/或N型雜質。在一些實施例中，可在成長期間原位摻雜磊晶鰭片的成長材料，其可免除佈植製程，儘管可一起使用原位和佈植摻雜。
在第3圖中，在鰭片52上形成虛置閘極介電質60，且在虛置閘極介電質60上形成虛置閘極62。虛置閘極介電質60和虛置閘極62可一起被稱為「虛 置閘極堆疊」，其每個虛置閘極堆疊包括一個虛置閘極介電質60和一個虛置閘極62。虛置閘極堆疊沿著鰭片52的側壁和頂面延伸。儘管僅繪示一個虛置閘極堆疊，應理解的是，可同時地形成多重虛置閘極堆疊，而每個鰭片52可具有多重虛置閘極堆疊形成於其上。
在形成虛置閘極介電質60和虛置閘極62的範例，可在鰭片52上形成虛置介電層。虛置介電層可為例如氧化矽、氮化矽、其組合、或其他類似材料，且可根據可接受的技術沉積或熱成長。在虛置介電層上形成虛置閘極層，而在虛置閘極層上形成遮罩層。可在虛置介電層上沉積虛置閘極層，然後藉由如化學機械研磨平坦化。可在虛置閘極層上沉積遮罩層。虛置閘極層可為導電或非導電材料，且可選自包括不定形的矽、多晶矽(polycrystalline-silicon,polysilicon)、多晶矽鍺(poly-crystalline silicon germanium,poly-SiGe)、金屬氮化物、金屬矽化物、金屬氧化物、和金屬的群組。可藉由物理氣相沉積(physical vapor deposition,PVD)、化學氣相沉積、濺鍍沉積、或其他本技術已知用來沉積導電材料的其他技術來沉積虛置閘極層。可以其他材料形成虛置閘極層，其材料相較於隔離區的蝕刻具有高蝕刻選擇比。遮罩層可包括例如氮化矽、氧氮化矽、或其他類似材料。在此範例中，形成單一虛置閘極層和單一遮罩層橫越區域50N和區域50P。應注意的是，僅為了例示性目的，繪示虛置介電層僅覆蓋鰭片52。在一些實施例中，可沉積虛置介電層，使得虛置介電層覆蓋淺溝槽隔離區56，延伸於虛置閘極層和淺溝槽隔離區56之間。使用可接受的光微影和蝕刻技術圖案化遮罩層以形成遮罩64。然後，可藉由可接受的蝕刻技術將遮罩64的圖案轉移至虛置閘極層以形成虛置閘極62。可將遮罩64的圖案進一步轉移至虛置介電層以形成虛置閘極介電質60。虛置閘極62覆蓋鰭片52的個別通道區 58。可使用遮罩64的圖案將鄰近的虛置閘極62彼此物理分隔開。虛置閘極62也可具有長度方向(lengthwise direction)，其與鰭片52的長度方向大抵垂直。
在第4A和4B圖中，在鰭片52中形成輕摻雜源極/汲極(lightly doped source/drain,LDD)區70。可藉由例如佈植形成輕摻雜源極/汲極區70。在具有不同元件類型的實施例中，類似於上述的佈植，可在區域50N上形成如光阻的遮罩，而露出區域50P，且可在區域50P中的露出鰭片52中佈植合適類型(例如P型)的雜質。接著，可移除遮罩。後續地，可在區域50P上形成如光阻的遮罩，而露出區域50N，且可在區域50N的露出鰭片52中佈植合適類型(例如N型)的雜質。接著，可移除遮罩。N型雜質可為先前所述的任何N型雜質，而P型雜質可為先前所述的任何P型雜質。輕摻雜源極/汲極區70可具有約1015cm-3至1019cm-3的雜質濃度。可使用退火以修復佈植損傷，並活化佈植的雜質。
形成複數個閘極間隔物層72。接著，在閘極間隔物層72上形成另一間隔物層74。以介電材料形成間隔物層74和每個閘極間隔物層72，其材料如氮化矽、碳氮化矽、氧碳氮化矽、氧碳化矽、矽、金屬氧化物、其他類似材料、或其組合，且可藉由順應性沉積製程形成，如化學氣相沉積、電漿輔助化學氣相沉積(plasma-enhanced chemical vapor deposition,PECVD)、原子層沉積(atomic layer deposition,ALD)、或其他類似方法。如進一步於下所述，一些閘極間隔物層72與虛置閘極介電質60和間隔物層74具有高蝕刻選擇比。
第4C圖是第4A圖的區域4C的細節示意圖，繪示出閘極間隔物層72的更多細節，並與第4A和4B圖同時描述。閘極間隔物層72包括第一保護層72A、第一主層72B、第二主層72C、以及第二保護層72D。在一些實施例中，第一保護層72A、第一主層72B、第二主層72C、以及第二保護層72D的每一個為具 有不同成分的矽、氧、碳、以及氮的氧碳氮化矽層。換言之，每個閘極間隔物層72為包括相同四個元素的不同成分的介電層。形成具有不同成分的氧碳氮化矽層的閘極間隔物層72允許閘極間隔物層72在後續蝕刻製程期間避免損傷，且也允許一些閘極間隔物層72具有低介電常數值(k-value)。可形成閘極間隔物層72在約10Å至100Å範圍的總厚度。
在鰭片52和虛置閘極62的側壁和頂面上沉積第一保護層72A。在一些實施例中，以氧碳氮化矽形成第一保護層72A，具有約20原子百分比(atomic percent,at.%)至40原子百分比的矽、約20原子百分比至50原子百分比的氧、小於約20原子百分比的碳、以及約10原子百分比至30原子百分比的氮。可使用介電材料前驅物(precursor)沉積第一保護層72A，其前驅物包括矽源前驅物(例如六氯矽乙烷(hexachlorodisilane,HCD(Si2Cl6)))、氧源前驅物(例如氧氣(dioxygen,O2))、碳源前驅物(例如丙烯(propylene,C3H6))、以及氮源前驅物(例如氨(ammonia,NH3))。在使用化學氣相沉積的實施例中，可藉由控制在化學氣相沉積期間來源前驅物的流速以控制第一保護層72A的成分。舉例來說，可在約每分鐘100標準立方公分至每分鐘1000標準立方公分範圍的速率下配送矽源前驅物，可在約每分鐘500標準立方公分至每分鐘8000標準立方公分範圍的速率下配送氧源前驅物，可在約每分鐘100標準立方公分至每分鐘3000標準立方公分範圍的速率下配送碳源前驅物，且可在約每分鐘1000標準立方公分至每分鐘5000標準立方公分範圍的速率下配送氮源前驅物。可在約550℃至650℃範圍的溫度下沉積第一保護層72A。在沉積之後，第一保護層72A具有約2.3g/cm3至2.6g/cm3範圍的密度、約1.65至1.80範圍的折射率(refractive index,RI)、以及約4.5至6.0範圍的介電常數值。第一保護層72A具有很小的厚度，如在約1Å至20Å 範圍的厚度。
在第一保護層72A上沉積第一主層72B。在一些實施例中，以氧碳氮化矽形成第一主層72B，具有約20原子百分比至40原子百分比的矽、約20原子百分比至50原子百分比的氧、小於約20原子百分比的碳、以及約10原子百分比至30原子百分比的氮。可使用介電材料前驅物沉積第一主層72B，其前驅物包括矽源前驅物(例如六氯矽乙烷)、氧源前驅物(例如氧氣)、碳源前驅物(例如丙烯)、以及氮源前驅物(例如氨)。在使用化學氣相沉積的實施例中，可藉由控制在化學氣相沉積期間來源前驅物的流速以控制第一主層72B的成分。舉例來說，可在約每分鐘100標準立方公分至每分鐘1000標準立方公分範圍的速率下配送矽源前驅物，可在約每分鐘500標準立方公分至每分鐘8000標準立方公分範圍的速率下配送氧源前驅物，可在約每分鐘100標準立方公分至每分鐘3000標準立方公分範圍的速率下配送碳源前驅物，且可在約每分鐘1000標準立方公分至每分鐘5000標準立方公分範圍的速率下配送氮源前驅物。可在約550℃至650℃範圍的溫度下沉積第一主層72B。在沉積之後，第一主層72B具有約2.3g/cm3至2.6g/cm3範圍的密度、約1.65至1.80範圍的折射率、以及約4.5至6.0範圍的介電常數值。第一主層72B具有很大的厚度，如在約10Å至50Å範圍的厚度。
在第一主層72B上沉積第二主層72C。在一些實施例中，以氧碳氮化矽形成第二主層72C，具有約20原子百分比至40原子百分比的矽、約20原子百分比至70原子百分比的氧、小於約20原子百分比的碳、以及小於約20原子百分比的氮。可使用介電材料前驅物沉積第二主層72C，其前驅物包括矽源前驅物(例如六氯矽乙烷)、氧源前驅物(例如氧氣)、以及碳氮源前驅物(例如三乙胺(triethylamine,N(C2H5)3))。在使用化學氣相沉積的實施例中，可藉由控制在 化學氣相沉積期間來源前驅物的流速以控制第二主層72C的成分。舉例來說，可在約每分鐘100標準立方公分至每分鐘1000標準立方公分範圍的速率下配送矽源前驅物，可在約每分鐘500標準立方公分至每分鐘8000標準立方公分範圍的速率下配送氧源前驅物，且可在約每分鐘500標準立方公分至每分鐘3000標準立方公分範圍的速率下配送碳氮源前驅物。可在約550℃至650℃範圍的溫度下沉積第二主層72C。在一些實施例中，在沉積第二主層72C之後，進行退火。可在約600℃至750℃範圍的溫度下、約30分鐘至180分鐘範圍的時間、以及例如含氧的環境下進行退火製程。在沉積之後，第二主層72C具有約2.0g/cm3至2.4g/cm3範圍的密度、約1.55至1.60範圍的折射率、以及約4至5範圍的介電常數值。第二主層72C具有很大的厚度，如在約10Å至50Å範圍的厚度。
在第二主層72C上沉積第二保護層72D。在一些實施例中，以氧碳氮化矽形成第二保護層72D，具有約20原子百分比至40原子百分比的矽、約20原子百分比至40原子百分比的氧、約20原子百分比至40原子百分比的碳、以及小於約20原子百分比的氮。可使用介電材料前驅物沉積第二保護層72D，其前驅物包括矽源前驅物(例如六氯矽乙烷)、氧源前驅物(例如氧氣)、以及碳氮源前驅物(例如三乙胺)。在使用化學氣相沉積的實施例中，可藉由控制在化學氣相沉積期間來源前驅物的流速以控制第二保護層72D的成分。舉例來說，可在約每分鐘100標準立方公分至每分鐘1000標準立方公分範圍的速率下配送矽源前驅物，可在約每分鐘500標準立方公分至每分鐘8000標準立方公分範圍的速率下配送氧源前驅物，且可在約每分鐘500標準立方公分至每分鐘3000標準立方公分範圍的速率下配送碳氮源前驅物。可在約550℃至650℃範圍的溫度下沉積第二保護層72D。在一些實施例中，在沉積第二保護層72D之後，進行退火。可 在約600℃至750℃範圍的溫度下、約30分鐘至180分鐘範圍的時間、以及例如含氧的環境下進行退火製程。在一些實施例中，針對第二保護層72D和第二主層72C兩者進行單一退火製程。在沉積之後，第二保護層72D具有約2.0g/cm3至2.4g/cm3範圍的密度、約1.65至1.75範圍的折射率、以及約4.5至6.0範圍的介電常數值。第二保護層72D具有很小的厚度，如在約10Å至50Å範圍的厚度。
閘極間隔物層72具有不同的成分。特別是，每個閘極間隔物層72具有不同濃度的矽、不同濃度的氧、不同濃度的碳、以及不同濃度的氮。第一保護層72A和第二保護層72D可具有比第一主層72B和第二主層72C更大濃度(例如原子百分比)的碳和氮。舉例來說，第一保護層72A和第二保護層72D的每一個可具有比第一主層72B和第二主層72C的每一個大約1.5至30倍的碳濃度。同樣地，第一保護層72A和第二保護層72D的每一個可具有比第一主層72B和第二主層72C的每一個大約1.1至4倍的氮濃度。形成第一保護層72A和第二保護層72D以富含碳和氮允許第一保護層72A和第二保護層72D對於後續的蝕刻製程具有選擇性。在一些實施例中，第二保護層72D具有比第一保護層72A、第一主層72B、以及第二主層72C更大濃度(例如原子百分比)的碳。如下所述，形成第二保護層72D具有額外的碳允許第二保護層72D與間隔物層74相對於蝕刻製程具有很高的蝕刻選擇比，其蝕刻製程將在源極/汲極凹蝕製程中被用來圖案化間隔物層74(參照第5A和5B圖)。第二保護層72D在製程期間蝕刻損失的量可因而減少。在一些實施例中，第一保護層72A具有比第一主層72B、第二主層72C、以及第二保護層72D更大濃度(例如原子百分比)的氮。如下所述，形成第一保護層72A具有額外的氮允許第一保護層72A與虛置閘極介電質60相對於蝕刻製程具有很高的蝕刻選擇比，其蝕刻製程將在替代閘極製程中被用來移除虛置閘 極介電質60(參照第10A和10B圖)。第一保護層72A在製程期間蝕刻損失的量可因而減少。在一些實施例中，第二主層72C具有比第一保護層72A、第一主層72B、以及第二保護層72D更大濃度(例如原子百分比)的氧。舉例來說，第二主層72C可具有比第一保護層72A、第一主層72B、以及第二保護層72D的每一個大約1.2倍至3.0倍的氧濃度。如下所述，形成第二主層72C具有大量的氧允許形成具有非常低的介電常數值的閘極間隔物層。舉例來說，第二主層72C可具有比第一保護層72A、第一主層72B、以及第二保護層72D的每一個小約10%至40%的相對介電係數。降低閘極間隔物層72的蝕刻損失和介電常數值有助於降低所得的閘極間隔物78(參照第5A和5B圖)的整體相對介電係數，因而減少所得的鰭式場效電晶體的寄生電容。減少所得的鰭式場效電晶體的寄生電容可針對一些應用(如環振盪器(ring oscillator)或靜態隨機存取記憶體(static random-access memory,SRAM)單元)特別地具有優勢。可藉由控制閘極間隔物層72的沉積參數形成具有不同成分的閘極間隔物層72。
在一些實施例中，以相同的來源前驅物形成第一保護層72A和第一主層72B，且藉由在不同組的流速下配送來源前驅物形成第一保護層72A和第一主層72B。可按照沉積膜層的所欲成分的比例選擇每個來源前驅物的流速。特別是，氧源前驅物在沉積第一保護層72A時，與沉積第一主層72B相比，可在更低的速率下配送；碳源前驅物在沉積第一保護層72A時，與沉積第一主層72B相比，可在更高的速率下配送；以及氮源前驅物在沉積第一保護層72A時，與沉積第一主層72B相比，可在更高的速率下配送。舉例來說，當沉積第一主層72B時，可在比沉積第一保護層72A大約5%至70%的速率下配送氧源前驅物、可在比沉積第一保護層72A小約5%至70%的速率下配送碳源前驅物、以及可在比沉積第一保 護層72A小約5%至70%的速率下配送氮源前驅物。在一些實施例中，可在同一個沉積腔體中沉積第一保護層72A和第一主層72B，而不中斷沉積第一保護層72A和沉積第一主層72B之間的真空。當在同一個腔體中以相同來源前驅物形成第一保護層72A和第一主層72B時，第一保護層72A和第一主層72B之間的邊界可能不會有突然的轉換，而是由第一保護層72A的材料漸變(gradient)改變至第一主層72B的材料。
在一些實施例中，以相同的來源前驅物形成第二主層72C和第二保護層72D，且藉由在不同組的流速下配送來源前驅物形成第二主層72C和第二保護層72D。可按照沉積膜層的所欲成分的比例選擇每個來源前驅物的流速。特別是，氧源前驅物在沉積第二主層72C時，與沉積第二保護層72D相比，可在更高的速率下配送；以及碳氮源前驅物在沉積第二主層72C時，與沉積第二保護層72D相比，可在更低的速率下配送。舉例來說，當沉積第二保護層72D時，可在比沉積第二主層72C小約20%至90%的速率下配送氧源前驅物、以及可在比沉積第二主層72C大約20%至90%的速率下配送碳氮源前驅物。在一些實施例中，可在同一個沉積腔體中沉積第二主層72C和第二保護層72D，而不中斷沉積第二主層72C和沉積第二保護層72D之間的真空。
在形成之後，一些或全部的閘極間隔物層72可具有不同的厚度。在一些實施例中，第一主層72B和第二主層72C的每一個比第一保護層72A和第二保護層72D的每一個厚約1.5倍至6.0倍。
閘極間隔物層72的不同成分允許閘極間隔物層72具有不同的材料特性。舉例來說，第二保護層72D的折射率可大於第一保護層72A的折射率，其可大於第一主層72B的折射率，其可大於第二主層72C的折射率。同樣地，第 一保護層72A的密度可大於第一主層72B的密度，其可大於第二主層72C的密度，其可大於第二保護層72D的密度。最後，第二主層72C的介電常數值小於第二保護層72D的介電常數值，其可小於第一主層72B的介電常數值，其可小於第一保護層72A的介電常數值。這樣的材料特性針對一些類型的閘極間隔物78(參照第5A和5B圖)可具有優勢。舉例來說，儘管第一保護層72A和第二保護層72D具有其他有利的特性，它們也可具有比第二主層72C更大的相對介電係數。減少第二主層72C的相對介電係數有助於抵銷因第一保護層72A和第二保護層72D所增加的相對介電係數。
也可使用其他方法以形成閘極間隔物層72。舉例來說，可藉由原子層沉積使用上述前驅物形成一些或全部的閘極間隔物層72。在這樣的實施例中，可藉由調整閘極間隔物層72的原子層沉積循環的數量或每個原子層沉積製程循環的比例控制閘極間隔物層72的成分。
在第二保護層72D上沉積間隔物層74。在一些實施例中，以氮化矽形成間隔物層74。間隔物層74具有很大的厚度，如在約1nm至10nm範圍的厚度。間隔物層74可能(或可能不會)具有比閘極間隔物層72的每一個更大的厚度。
在第5A和5B圖中，圖案化源極/汲極凹槽76。第5C圖是第5A圖的區域5C的細節示意圖，繪示出閘極間隔物78的更多細節，並與第5A和5B圖同時描述。圖案化源極/汲極凹槽76穿過間隔物層74、穿過閘極間隔物層72的每一個、並到達鰭片52內。源極/汲極凹槽76延伸穿過輕摻雜源極/汲極區70，且也可穿過鰭片52。源極/汲極凹槽76可具有在約20nm至80nm範圍的深度。可藉由合適的蝕刻製程形成源極/汲極凹槽76。舉例來說，蝕刻製程可包括濕蝕刻和乾蝕刻，因 而包括等向性(isotropic)和異向性組件。在一些實施例中，可對於間隔物層74的材料進行具有選擇性的異向性濕蝕刻以首先在間隔物層74中形成開口。舉例來說，當以氮化矽形成間隔物層74時，可以磷酸溶液(H3PO4：H2O)進行濕蝕刻。磷酸溶液的溫度可在約50℃至200℃的範圍。如上所提及，第二保護層72D具有包括額外碳的成分。與第二保護層72D富含碳的材料相比，濕蝕刻在更高的速率下移除間隔物層74的材料。舉例來說，相對於濕蝕刻，間隔物層74的蝕刻率比第二保護層72D的蝕刻率大約1.1倍至2.0倍。換言之，第二保護層72D作為在濕蝕刻期間的蝕刻停止層。可接著進行等向性乾蝕刻以延伸開口穿過閘極間隔物層72的每一個，並在鰭片52中形成源極/汲極凹槽76。舉例來說，可以蝕刻氣體溶液進行乾蝕刻，其蝕刻氣體包括四氟甲烷(tetrafluoromethane,CF4)和氫氣(hydrogen,H2)的混合物，而產生電漿。乾蝕刻可損傷間隔物層74，其保護下方的閘極間隔物層72。蝕刻製程形成閘極間隔物78，其包括剩餘部分的閘極間隔物層72，且也形成第二間隔物80，其包括剩餘部分的受損的間隔物層74。
在第6A和6B圖中，在源極/汲極凹槽76中形成磊晶源極/汲極區90以在個別的通道區58中施加應力，從而改善性能。在源極/汲極凹槽76中形成磊晶源極/汲極區90，使得每個虛置閘極62係設置在個別相鄰對的磊晶源極/汲極區90之間。在一些實施例中，使用閘極間隔物78和第二間隔物80以將磊晶源極/汲極區90與虛置閘極62分開至合適的側向距離，使得磊晶源極/汲極區90不會與後續形成的鰭式場效電晶體的閘極產生短路。
可藉由遮蔽區域50P(例如P型金屬氧化物半導體區)在區域50N(例如N型金屬氧化物半導體區)中形成磊晶源極/汲極區90，並在區域50N中磊晶成長磊晶源極/汲極區90。磊晶源極/汲極區90可包括任何可接受的材料，如適 用於N型鰭式場效電晶體。舉例來說，若鰭片52為矽，在區域50N中的磊晶源極/汲極區90可包括在通道區58中施加拉伸應變(tensile strain)的材料，如矽、碳化矽、磷摻雜碳化矽、磷化矽、或其他類似材料。在區域50N中的磊晶源極/汲極區90可具有由個別鰭片52的表面升起的表面，並可具有刻面(facet)。
可藉由遮蔽區域50N(例如N型金屬氧化物半導體區)在區域50P(例如P型金屬氧化物半導體區)中形成磊晶源極/汲極區90，並在區域50P中磊晶成長磊晶源極/汲極區90。磊晶源極/汲極區90可包括任何可接受的材料，如適用於P型鰭式場效電晶體。舉例來說，若鰭片52為矽，在區域50P中的磊晶源極/汲極區90可包括在通道區58施加壓縮應變(compressive strain)的材料，如矽鍺、硼摻雜矽鍺、鍺、鍺錫、或其他類似材料。在區域50P中的磊晶源極/汲極區90也可具有由個別鰭片52的表面升起的表面，並可具有刻面。
可以摻質佈植磊晶源極/汲極區90及/或鰭片52以形成源極/汲極區(類似於前述用來形成輕摻雜源極/汲極區的製程)，接著進行退火。源極/汲極區可具有約1019cm-3和1021cm-3之間的雜質濃度。源極/汲極區的N型及/或P型雜質可為前述的任何雜質。在一些實施例中，可在成長期間原位摻雜磊晶源極/汲極區90。
使用磊晶製程在區域50N和區域50P中形成磊晶源極/汲極區90的結果是，磊晶源極/汲極區90的上表面具有刻面，其向外側向擴張超過鰭片52的側壁。在一些實施例中，這些刻面造成相同鰭式場效電晶體的鄰近磊晶源極/汲極區90合併，如第6B圖所示。在其他實施例中，在完成磊晶製程之後，鄰近的磊晶源極/汲極區90維持分隔開，如第6C圖所示。在第6B和6C圖中所示的實施例中，形成閘極間隔物78和第二間隔物80覆蓋鰭片52的側壁延伸於淺溝槽隔離區 56之上的部分，從而阻擋磊晶成長。在一些其他實施例中，可調整用來形成源極/汲極凹槽76的蝕刻以移除間隔物材料以允許磊晶成長區延伸至淺溝槽隔離區56的表面。
可修改操作的順序。在一些實施例中，可在區域50N和區域50P的每一個分開圖案化源極/汲極凹槽76。舉例來說，可在區域50N中形成源極/汲極凹槽76和磊晶源極/汲極區90，而遮蔽區域50P，且可在區域50P中形成源極/汲極凹槽76和磊晶源極/汲極區90，而遮蔽區域50N。在一些實施例中，在區域50N和區域50P中形成單一間隔物層74，且在區域50N和區域50P的每一個中圖案化單一間隔物層74。在一些實施例中，在每個區域50N或區域50P中分開地形成並圖案化間隔物層74，而遮蔽對應的另一區域50N或區域50P。
在第7A和7B圖中，可選地移除第二間隔物80。第7C圖是第7A圖的區域7C的細節示意圖，繪示出閘極間隔物78的更多細節，並與第7A和7B圖同時描述。移除製程可藉由合適的蝕刻製程。在一些實施例中，以磷酸溶液進行異向性濕蝕刻以移除第二間隔物80。如上所提及，對於具有磷酸的濕蝕刻，第二保護層72D與間隔物層74具有高蝕刻選擇比，因而在濕蝕刻期間保護第一保護層72A、第一主層72B、以及第二主層72C。在移除之後，可在磊晶源極/汲極區90和閘極間隔物78的側壁之間形成凹槽92。在一些實施例中，濕蝕刻僅移除一些部分的第二間隔物80，如設置在虛置閘極62和磊晶源極/汲極區90之間的部分，而第二間隔物80的殘留部分可保留在磊晶源極/汲極區90之下。換言之，在濕蝕刻之後，閘極間隔物78的第一部分(例如在鰭片52頂面的部分)不具有第二間隔物80，而閘極間隔物78的第二部分(例如在鰭片52側壁上和淺溝槽隔離區56頂面上的部分)被第二間隔物80覆蓋。
在第8A和8B圖中，在中間結構上沉積第一層間介電層96。可以介電材料形成第一層間介電層96，且可藉由任何合適的方法沉積，如化學氣相沉積、電漿輔助化學氣相沉積、或流動式化學氣相沉積。介電材料可包括磷矽酸玻璃(phospho-silicate glass,PSG)、硼矽酸玻璃(boro-silicate glass,BSG)、硼摻雜磷矽酸玻璃(boron-doped phosphor-silicate glass,BPSG)、無摻雜矽酸玻璃(undoped silicate glass,USG)、或其他類似材料。可使用藉由任何可接受的製程所形成的其他絕緣材料。
在一些實施例中，在第一層間介電層96與磊晶源極/汲極區90、遮罩64、以及閘極間隔物78之間設置接觸蝕刻停止層(contact etch stop layer,CESL)94。接觸蝕刻停止層94可包括介電材料，如氮化矽、氧化矽、氧氮化矽、或其他類似材料，且可藉由沉積製程形成，如化學氣相沉積、電漿輔助化學氣相沉積、原子層沉積、或其他類似方法。接觸蝕刻停止層94具有與第一層間介電層96和閘極間隔物78的材料不同的蝕刻率。在一些實施例中，接觸蝕刻停止層94包括與閘極間隔物78的每個膜層不同的介電材料，且可具有比閘極間隔物78的至少一些膜層(例如第二主層72C)更高的相對介電係數。舉例來說，可由氮化矽形成接觸蝕刻停止層94。接觸蝕刻停止層94物理接觸閘極間隔物78的側壁，和第二間隔物80的任何殘留部分的側壁。當形成凹槽92時，也可在凹槽92中形成接觸蝕刻停止層94。應注意的是，第二間隔物80的殘留部分設置在接觸蝕刻停止層94的側壁和閘極間隔物78的側壁之間。第二間隔物80的殘留部分可因而被稱為源極/汲極側壁間隔物。
在第9A和9B圖中，可進行如化學機械研磨的平坦化製程以使第一層間介電層96的頂面與虛置閘極62或遮罩64的頂面齊平。平坦化製程也可移除 在虛置閘極62上的遮罩64、以及閘極間隔物78沿著遮罩64側壁的部分。在平坦化製程之後，虛置閘極62、閘極間隔物78、以及第一層間介電層96的頂面齊平。相應地，透過第一層間介電層96露出虛置閘極62的頂面。在一些實施例中，遮罩64可保留，在這樣的情形下，平坦化製程將第一層間介電層96的頂面和遮罩64的頂面齊平。
在第10A和10B圖中，在一或多個蝕刻步驟中移除虛置閘極62和遮罩64(如果有)。第10C圖是第10A圖的區域10C的細節示意圖，繪示出閘極間隔物78的更多細節，並與第10A和10B圖同時描述。移除製程形成替代閘極凹槽100。也可移除虛置閘極介電質60在替代閘極凹槽100中的部分。在一些實施例中，僅移除虛置閘極62，而虛置閘極介電質60保留並藉由替代閘極凹槽100露出。在一些實施例中，在晶粒的第一區(例如核心邏輯區)中由替代閘極凹槽100移除虛置閘極介電質60，在晶粒的第二區(例如輸入/輸出區)的替代閘極凹槽100中保留虛置閘極介電質60。在一些實施例中，藉由異向性乾蝕刻製程移除虛置閘極62。舉例來說，蝕刻製程可包括使用反應氣體的乾蝕刻製程，其反應氣體選擇性地蝕刻虛置閘極62，而不蝕刻第一層間介電層96或閘極間隔物78。每個替代閘極凹槽100露出及/或位於個別鰭片52的通道區58上。每個通道區58係設置在相鄰對的磊晶源極/汲極區90之間。在移除製程期間，當蝕刻虛置閘極62時，可使用虛置閘極介電質60作為蝕刻停止層。然後，在移除虛置閘極62之後，可可選地移除虛置閘極介電質60。在一些實施例中，藉由異向性濕蝕刻製程移除虛置閘極介電質60。舉例來說，可以稀釋氫氟酸溶液(HF：H2O)進行濕蝕刻。稀釋氫氟酸溶液的溫度可在約20℃至100℃的範圍。如上所提及，第一保護層72A具有包括額外氮的成分。濕蝕刻在比第一保護層72A的富含氮材料更高的速率下 移除虛置閘極介電質60的材料。舉例來說，相對於濕蝕刻，虛置閘極介電質60的蝕刻率比第一保護層72A的蝕刻率大約1.1倍至2.0倍。換言之，第一保護層72A作為在濕蝕刻期間的保護層。
在第11A和11B圖中，在替代閘極凹槽100中形成金屬閘極102。金屬閘極102包括閘極介電質104和閘極電極106。在替代閘極凹槽100中順應性地沉積閘極介電質104，如在鰭片52的頂面和側壁上，以及在閘極間隔物78的側壁上。也可在第一層間介電層96的頂面上形成閘極介電質104。根據一些實施例，閘極介電質104包括氧化矽、氮化矽、或其多膜層。在一些實施例中，閘極介電質104包括高介電常數(high-k)介電材料，而在這些實施例中，閘極介電質104可具有大於約7.0的介電常數值，且可包括金屬氧化物或鉿、鋁、鋯、鑭、鎂、鋇、鈦、鉛、或其組合的矽酸。閘極介電質104的形成方法可包括分子束沉積(molecular-beam deposition,MBD)、原子層沉積、電漿輔助化學氣相沉積、或其他類似方法。在部分虛置閘極介電質60保留在替代閘極凹槽100中的實施例中，閘極介電質104包括虛置閘極介電質60的材料(例如氧化矽(SiO2))。
分別在閘極介電質104上設置閘極電極106，其填入替代閘極凹槽100的剩餘部分。閘極電極106可包括含金屬材料，如氮化鈦、氧化鈦、氮化鉭、碳化鉭、鈷、釕、鋁、鎢、其組合、或其多膜層。舉例來說，儘管繪示單一膜層的閘極電極106，每個閘極電極106可包括任何數量的襯層、任何數量的功函數調整層、以及填充材料。在填充閘極電極106之後，可進行如化學機械研磨的平坦化製程以移除閘極介電質104和閘極電極106的材料的多餘部分，其多餘部分位在第一層間介電層96的頂面上。閘極電極106的材料和閘極介電質104的剩餘部分因而形成金屬閘極102。金屬閘極102也可被稱作所得的鰭式場效電晶體 的「閘極堆疊」或「替代閘極堆疊」。金屬閘極102可沿著鰭片52的通道區58的側壁延伸。
在區域50N和區域50P中形成閘極介電質104可同時地發生，使得在每個區域中的閘極介電質104係以相同材料形成，且閘極電極106的形成可同時地發生，使得在每個區域中的閘極電極106係由相同材料形成。在一些實施例中，在每個區域中的閘極介電質104可藉由相異的製程形成，使得閘極介電質104可為不同的材料，及/或在每個區域中的閘極電極106可藉由相異的製程形成，使得閘極電極106可為不同的材料。當使用相異製程時，可使用各種遮蔽步驟以遮蔽和露出合適的區域。
在第12A和12B圖中，形成接觸開口110穿過第一層間介電層96和接觸蝕刻停止層94，露出磊晶源極/汲極區90。可使用可接受的光微影和蝕刻技術形成接觸開口110。接著，在接觸開口110中，在磊晶源極/汲極區90被接觸開口110露出的部分上形成矽化物112。可藉由在接觸開口110中沉積金屬，並進行退火以形成矽化物112。金屬可為例如鈦或鈷，其可分別形成矽化鈦(TiSi2)或矽化鈷(CoSi2)的矽化物112。矽化物112可具有約2nm至10nm範圍的厚度。
在第13A和13B圖中，在接觸開口110(參照第12A和12B圖)中形成下源極/汲極接觸件114。在接觸開口110中和矽化物112上形成襯層(如擴散阻障層、黏著層、或其他類似材料)和導電材料。襯層可包括鈦、氮化鈦、鉭、氮化鉭、或其他類似材料。導電材料可為銅、銅合金、銀、金、鎢、鈷、鋁、鎳、或其他類似材料。可進行如化學機械研磨的平坦化製程由第一層間介電層96表面移除多餘材料。剩餘的襯層和導電材料形成在接觸開口110中的下源極/汲極接觸件114。下源極/汲極接觸件114物理和電性耦合至矽化物112。下源極/ 汲極接觸件114可具有在約5nm至15nm範圍的高度。
在第14A和14B圖中，在第一層間介電層96和下源極/汲極接觸件114上沉積第二層間介電層120。在一些實施例中，第二層間介電層120為藉由流動式化學氣相沉積方法形成的流動式膜層。在一些實施例中，以介電材料形成第二層間介電層120，介電材料如磷矽酸玻璃、硼矽酸玻璃、硼摻雜磷矽酸玻璃、無摻雜矽酸玻璃、或其他類似材料，且可藉由任何合適的方法沉積，如化學氣相沉積和電漿輔助化學氣相沉積。根據一些實施例，在形成第二層間介電層120之前，可凹蝕金屬閘極102，使得在金屬閘極102正上方和閘極間隔物78的兩側部分之間形成凹槽。在凹槽中填入閘極遮罩122，其包括一或多個膜層的介電材料，如氮化矽、氧氮化矽、或其他類似材料，接著進行平坦化製程以移除介電材料延伸於第一層間介電層96上的多餘部分。
在第15A和15B圖中，接著形成上源極/汲極接觸件124和閘極接觸件126穿過第二層間介電層120。形成上源極/汲極接觸件124和閘極接觸件126的開口穿過第二層間介電層120。可使用可接受的光微影和蝕刻技術形成開口。在開口中形成襯層(如擴散阻障層、黏著層、或其他類似材料)和導電材料。襯層可包括鈦、氮化鈦、鉭、氮化鉭、或其他類似材料。導電材料可為銅、銅合金、銀、金、鎢、鈷、鋁、鎳、或其他類似材料。可進行如化學機械研磨的平坦化製程由第二層間介電層120表面移除多餘材料。剩餘的襯層和導電材料形成在開口中的上源極/汲極接觸件124和閘極接觸件126。上源極/汲極接觸件124物理和電性耦合至下源極/汲極接觸件114，而閘極接觸件126物理和電性耦合至金屬閘極102。閘極接觸件126可穿過閘極遮罩122(如果有)。可在不同的製程中或在相同的製程中形成上源極/汲極接觸件124和閘極接觸件126。可在不同的剖面 中形成上源極/汲極接觸件124和閘極接觸件126的每一個，其可避免接觸件的短路。
實施例可達到一些優勢。形成具有不同成分的矽、氧、碳、以及氮的閘極間隔物層72相對於蝕刻製程允許閘極間隔物層72具有高蝕刻選擇比，其蝕刻製程係用以形成源極/汲極凹槽76(參照第5A和5B圖)和替代閘極凹槽100(參照第10A和10B圖)。特別的是，第一保護層72A和第二保護層72D保護第一主層72B和第二主層72C不被蝕刻，因而減少閘極間隔物層72的蝕刻損失。閘極間隔物層72的損失可因而減少，因而減少閘極間隔物78的相對介電係數。所得的鰭式場效電晶體的寄生電容可因而減少，針對一些應用(如環振盪器或靜態隨機存取記憶體單元)特別地具有優勢。
第16圖繪示N型鰭式場效電晶體元件和P型鰭式場效電晶體元件的測試資料的散佈圖(scatter plot)。第16圖繪示沒有實施例中的閘極間隔物的鰭式場效電晶體的測試資料202N和202P，且也繪示具有實施例中的閘極間隔物的鰭式場效電晶體的測試資料204N和204P。如所示，實施例的閘極間隔物允許減少閘極-通道電容(gate-to-channel capacitance,Cgc)和閘極-汲極/源極電容(gate-to-drain/source capacitance,Cgd)。實施例可允許寄生電容減少達到5%。
在一實施例中，一種半導體結構，包括：半導體基底；由半導體基底延伸的鰭片；於鰭片上的閘極堆疊；在鄰近閘極堆疊的鰭片中的磊晶源極/汲極區；以及設置於磊晶源極/汲極區和閘極堆疊之間的閘極間隔物，閘極間隔物包括複數個氧碳氮化矽層，氧碳氮化矽層的每一個具有不同濃度的矽、不同濃度的氧、不同濃度的碳、以及不同濃度的氮。
在半導體結構的一些實施例中，複數個氧碳氮化矽層包括：接觸 閘極堆疊的第一介電層；接觸第一介電層的第二介電層，第二介電層比第一介電層厚1.5倍至6倍；接觸第二介電層的第三介電層，第三介電層比第一介電層厚1.5倍至6倍；以及接觸第三介電層的第四介電層，第三介電層比第四介電層厚1.5倍至6倍，第二介電層比第四介電層厚1.5倍至6倍。在半導體結構的一些實施例中，第一介電層具有比第二介電層和第三介電層大1.1倍至4倍的氮濃度。在半導體結構的一些實施例中，第三介電層具有比第一介電層、第二介電層、以及第四介電層大1.2倍至3倍的氧濃度。在半導體結構的一些實施例中，第四介電層具有比第二介電層和第三介電層大1.5倍至30倍的碳濃度。在半導體結構的一些實施例中，第三介電層具有比第一介電層、第二介電層、以及第四介電層小10%至40%的相對介電係數。在一些實施例中，半導體結構更包括：圍繞鰭片的隔離區，閘極間隔物具有第一部分和第二部分，第一部分設置在鰭片的頂面上，第二部分設置在鰭片的側壁上和隔離區的頂面上；以及於閘極間隔物的第二部分上的側壁間隔物，閘極間隔物的第一部分不具有側壁間隔物。在一些實施例中，半導體結構更包括：於磊晶源極/汲極區上的接觸蝕刻停止層，接觸蝕刻停止層接觸閘極間隔物的第一部分的側壁，側壁間隔物設置於接觸蝕刻停止層和閘極間隔物的第二部分之間。
在一實施例中，一種半導體結構，包括：半導體基底，包括通道區；於通道區上的閘極堆疊；鄰近通道區的磊晶源極/汲極區；以及設置於磊晶源極/汲極區和閘極堆疊之間的閘極間隔物，閘極間隔物包括：於半導體基底上的第一保護層；設置於第一保護層上的第一主層；設置於第一主層上的第二主層；以及設置於第二主層上的第二保護層，其中第二主層具有比第一保護層、第一主層、以及第二保護層的每一個更小的相對介電係數，以及其中第一保護 層，相對於蝕刻製程，具有比第一主層、第二主層、以及第二保護層的每一個更小的蝕刻速率。
在半導體結構的一些實施例中，第一主層和第二主層的每一個具有比第一保護層和第二保護層的每一個大1.5倍至6倍的厚度。在半導體結構的一些實施例中，第一保護層、第一主層、第二主層、以及第二保護層的每一個包括不同成分的氧碳氮化矽，且更包括：設置於該磊晶源極/汲極區上，且沿著該閘極間隔物的側壁的接觸蝕刻停止層，接觸蝕刻停止層包括氮化矽。
在一實施例中，一種半導體結構的形成方法，包括：形成第一閘極堆疊於鰭片上；配送第一前驅物以沉積第一氧碳氮化矽層和第二氧碳氮化矽層，第一氧碳氮化矽層在第一閘極堆疊和鰭片的側壁和頂面上，第二氧碳氮化矽層在第一氧碳氮化矽層上，當沉積第一氧碳氮化矽層時，第一前驅物係在第一組流速下配送，當沉積第二氧碳氮化矽層時，第一前驅物係在第二組流速下配送，第一組流速不同於第二組流速；以及配送第二前驅物，以沉積第三氧碳氮化矽層和第四氧碳氮化矽層，第三氧碳氮化矽層在第二氧碳氮化矽層上，第四氧碳氮化矽層在第三氧碳氮化矽層上，當沉積第三氧碳氮化矽層時，第二前驅物係在第三組流速下配送，當沉積第四氧碳氮化矽層時，第二前驅物係在第四組流速下配送，第三組流速不同於第四組流速。
在半導體結構的形成方法的一些實施例中，第一前驅物包括矽源前驅物、氧源前驅物、碳源前驅物、以及氮源前驅物，且第二前驅物包括矽源前驅物、氧源前驅物、以及碳氮源前驅物。在半導體結構的形成方法的一些實施例中，當沉積第一氧碳氮化矽層時，氧源前驅物係在第一速率下配送，當沉積第二氧碳氮化矽層時，氧源前驅物係在第二速率下配送，第二速率比第一速 率大5%至70%，其中當沉積第一氧碳氮化矽層時，碳源前驅物係在第三速率下配送，當沉積第二氧碳氮化矽層時，碳源前驅物係在第四速率下配送，第四速率比第三速率小5%至70%，且其中當沉積第一氧碳氮化矽層時，氮源前驅物係在第五速率下配送，當沉積第二氧碳氮化矽層時，氮源前驅物係在第六速率下配送，第六速率比第五速率小5%至70%。在半導體結構的形成方法的一些實施例中，當沉積第三氧碳氮化矽層時，氧源前驅物係在第一速率下配送，當沉積第四氧碳氮化矽層時，氧源前驅物係在第二速率下配送，第二速率比第一速率小20%至90%，且其中當沉積第三氧碳氮化矽層時，碳氮源前驅物係在第三速率下配送，當沉積第四氧碳氮化矽層時，碳氮源前驅物係在第四速率下配送，第四速率比第三速率大20%至90%。在半導體結構的形成方法的一些實施例中，矽源前驅物為六氯矽乙烷，氧源前驅物為氧氣，碳源前驅物為丙烯，氮源前驅物為氨，以及碳氮源前驅物為三乙胺。在一些實施例中，半導體結構的形成方法更包括：在含氧環境中退火第三氧碳氮化矽層和第四氧碳氮化矽層，退火係在600℃至750℃範圍的溫度下、以及在30分鐘至180分鐘範圍的時間下進行。在半導體結構的形成方法的一些實施例中，第一氧碳氮化矽層和第四氧碳氮化矽層的每一個具有比第二氧碳氮化矽層和第三氧碳氮化矽層的每一個更小的厚度。在一些實施例中，半導體結構的形成方法更包括：沉積犧牲層於第四氧碳氮化矽層上；以第一蝕刻製程蝕刻第一凹槽於犧牲層中、第一氧碳氮化矽層中、第二氧碳氮化矽層中、第三氧碳氮化矽層中、第四氧碳氮化矽層中、以及鰭片中，相對於第一蝕刻製程，犧牲層的蝕刻速率大於第四氧碳氮化矽層的蝕刻速率；成長磊晶源極/汲極區於第一凹槽中；以及在成長磊晶源極/汲極區之後，移除犧牲層。在一些實施例中，半導體結構的形成方法更包括：以第二蝕刻製程移除 第一閘極堆疊以形成第二凹槽，相對於第二蝕刻製程，第一閘極堆疊的蝕刻速率大於第一氧碳氮化矽層的蝕刻速率；以及形成第二閘極堆疊於第二凹槽中。
以上概述數個實施例之部件，以便在所屬技術領域中具有通常知識者可以更加理解本揭露的觀點。在所屬技術領域中具有通常知識者應理解，他們能輕易地以本揭露實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在所屬技術領域中具有通常知識者也應理解，此類等效的結構並無悖離本揭露的精神與範圍，且他們能在不違背本揭露之精神和範圍下，做各式各樣的改變、取代和替換。
50:基底
50N:區域
50P:區域
52:鰭片
58:通道區
70:輕摻雜源極/汲極區
78:閘極間隔物
90:源極/汲極區
94:接觸蝕刻停止層
96:第一層間介電層
102:金屬閘極
104:閘極介電質
106:閘極電極

Claims (15)

  1. 一種半導體結構，包括：一半導體基底；一鰭片，由該半導體基底延伸；一閘極堆疊，於該鰭片上；一磊晶源極/汲極區，在鄰近該閘極堆疊的該鰭片中；以及一閘極間隔物，設置於該磊晶源極/汲極區和該閘極堆疊之間，該閘極間隔物包括複數個氧碳氮化矽(silicon oxycarbonitride)層，該些氧碳氮化矽層的每一個具有不同濃度的矽、不同濃度的氧、不同濃度的碳、以及不同濃度的氮，其中該些氧碳氮化矽層包括一第一介電層接觸該閘極堆疊、一第二介電層接觸該第一介電層、以及一第三介電層接觸該第二介電層，該第一介電層具有比該第二介電層和該第三介電層大1.1倍至4倍的氮濃度。
  2. 如請求項1之半導體結構，其中該些氧碳氮化矽層更包括一第四介電層，其中：該第二介電層比該第一介電層厚1.5倍至6倍；該第三介電層比該第一介電層厚1.5倍至6倍；以及該第四介電層接觸該第三介電層，該第三介電層比該第四介電層厚1.5倍至6倍，該第二介電層比該第四介電層厚1.5倍至6倍。
  3. 如請求項2之半導體結構，其中該第三介電層具有比該第一介電層、該第二介電層、以及該第四介電層大1.2倍至3倍的氧濃度。
  4. 如請求項2之半導體結構，其中該第四介電層具有比該第二介電層和該第三介電層大1.5倍至30倍的碳濃度，其中該第三介電層具有比該第一介 電層、該第二介電層、以及該第四介電層小10%至40%的相對介電係數(relative permittivity)。
  5. 如請求項1之半導體結構，更包括：一隔離區，圍繞該鰭片，該閘極間隔物具有一第一部分和一第二部分，該第一部分設置在該鰭片的頂面上，該第二部分設置在該鰭片的側壁上和該隔離區的頂面上；以及一側壁間隔物，於該閘極間隔物的該第二部分上，該閘極間隔物的該第一部分不具有該側壁間隔物。
  6. 如請求項5之半導體結構，更包括：一接觸蝕刻停止層(contact etch stop layer,CESL)，於該磊晶源極/汲極區上，該接觸蝕刻停止層接觸該閘極間隔物的該第一部分的側壁，該側壁間隔物設置於該接觸蝕刻停止層和該閘極間隔物的該第二部分之間。
  7. 一種半導體結構，包括：一半導體基底，包括一通道區；一閘極堆疊，於該通道區上；一磊晶源極/汲極區，鄰近該通道區；以及一閘極間隔物，設置於該磊晶源極/汲極區和該閘極堆疊之間，該閘極間隔物包括：一第一保護層，於該半導體基底上；一第一主層，設置於該第一保護層上；一第二主層，設置於該第一主層上；以及一第二保護層，設置於該第二主層上， 其中該第二主層具有比該第一保護層、該第一主層、以及該第二保護層的每一個更小的相對介電係數，以及其中該第一保護層，相對於一蝕刻製程，具有比該第一主層、該第二主層、以及該第二保護層的每一個更小的蝕刻速率。
  8. 一種半導體結構的形成方法，包括：形成一第一閘極堆疊於一鰭片上；配送多個第一前驅物(precursor)以沉積一第一氧碳氮化矽層和一第二氧碳氮化矽層，該第一氧碳氮化矽層在該第一閘極堆疊和該鰭片的側壁和頂面上，該第二氧碳氮化矽層在該第一氧碳氮化矽層上，當沉積該第一氧碳氮化矽層時，該些第一前驅物係在一第一組流速下配送，當沉積該第二氧碳氮化矽層時，該些第一前驅物係在一第二組流速下配送，該第一組流速不同於該第二組流速；以及配送多個第二前驅物，以沉積一第三氧碳氮化矽層和一第四氧碳氮化矽層，該第三氧碳氮化矽層在該第二氧碳氮化矽層上，該第四氧碳氮化矽層在該第三氧碳氮化矽層上，當沉積該第三氧碳氮化矽層時，該些第二前驅物係在一第三組流速下配送，當沉積該第四氧碳氮化矽層時，該些第二前驅物係在一第四組流速下配送，該第三組流速不同於該第四組流速。
  9. 如請求項8之半導體結構的形成方法，其中該些第一前驅物包括一矽源前驅物、一氧源前驅物、一碳源前驅物、以及一氮源前驅物，且其中該些第二前驅物包括該矽源前驅物、該氧源前驅物、以及一碳氮源前驅物。
  10. 如請求項9之半導體結構的形成方法，其中當沉積該第一氧碳氮化矽層時，該氧源前驅物係在一第一速率下配送，當沉積該第二氧碳氮化矽 層時，該氧源前驅物係在一第二速率下配送，該第二速率比該第一速率大5%至70%，其中當沉積該第一氧碳氮化矽層時，該碳源前驅物係在一第三速率下配送，當沉積該第二氧碳氮化矽層時，該碳源前驅物係在一第四速率下配送，該第四速率比該第三速率小5%至70%，且其中當沉積該第一氧碳氮化矽層時，該氮源前驅物係在一第五速率下配送，當沉積該第二氧碳氮化矽層時，該氮源前驅物係在一第六速率下配送，該第六速率比該第五速率小5%至70%。
  11. 如請求項9之半導體結構的形成方法，其中當沉積該第三氧碳氮化矽層時，該氧源前驅物係在一第一速率下配送，當沉積該第四氧碳氮化矽層時，該氧源前驅物係在一第二速率下配送，該第二速率比該第一速率小20%至90%，且其中當沉積該第三氧碳氮化矽層時，該碳氮源前驅物係在一第三速率下配送，當沉積該第四氧碳氮化矽層時，該碳氮源前驅物係在一第四速率下配送，該第四速率比該第三速率大20%至90%。
  12. 如請求項9之半導體結構的形成方法，其中該矽源前驅物為六氯矽乙烷(hexachlorodisilane)，該氧源前驅物為氧氣(dioxygen)，該碳源前驅物為丙烯(propylene)，該氮源前驅物為氨(ammonia)，以及該碳氮源前驅物為三乙胺(triethylamine)。
  13. 如請求項8之半導體結構的形成方法，更包括：在一含氧環境中退火(anneal)該第三氧碳氮化矽層和該第四氧碳氮化矽層，退火係在600℃至750℃範圍的溫度下、以及在30分鐘至180分鐘範圍的時間下進行。
  14. 如請求項8之半導體結構的形成方法，更包括：沉積一犧牲層於該第四氧碳氮化矽層上； 以一第一蝕刻製程蝕刻一第一凹槽於該犧牲層、該第一氧碳氮化矽層、該第二氧碳氮化矽層、該第三氧碳氮化矽層、該第四氧碳氮化矽層、以及該鰭片中，相對於該第一蝕刻製程，該犧牲層的蝕刻速率大於該第四氧碳氮化矽層的蝕刻速率；成長一磊晶源極/汲極區於該第一凹槽中；以及在成長該磊晶源極/汲極區之後，移除該犧牲層。
  15. 如請求項14之半導體結構的形成方法，更包括：以一第二蝕刻製程移除該第一閘極堆疊以形成一第二凹槽，相對於該第二蝕刻製程，該第一閘極堆疊的蝕刻速率大於該第一氧碳氮化矽層的蝕刻速率；以及形成一第二閘極堆疊於該第二凹槽中。
TW110111827A 2020-04-01 2021-03-31 半導體結構及其形成方法 TWI769768B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/837,554 2020-04-01
US16/837,554 US11217679B2 (en) 2020-04-01 2020-04-01 Semiconductor device and method

Publications (2)

Publication Number Publication Date
TW202139356A TW202139356A (zh) 2021-10-16
TWI769768B true TWI769768B (zh) 2022-07-01

Family

ID=76508092

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110111827A TWI769768B (zh) 2020-04-01 2021-03-31 半導體結構及其形成方法

Country Status (5)

Country Link
US (3) US11217679B2 (zh)
KR (1) KR102571374B1 (zh)
CN (1) CN113053889B (zh)
DE (1) DE102020109491A1 (zh)
TW (1) TWI769768B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11502200B2 (en) * 2020-06-19 2022-11-15 Globalfoundries U.S. Inc. Transistor device having sidewall spacers contacting lower surfaces of an epitaxial semiconductor material
US11581259B2 (en) 2020-06-25 2023-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid conductive structures
US12160987B2 (en) * 2021-04-15 2024-12-03 Changxin Memory Technologies, Inc. Method for fabricating memory and memory
US11908944B2 (en) * 2021-09-16 2024-02-20 International Business Machines Corporation Contact formation for vertical field effect transistors
US12396192B2 (en) 2021-10-20 2025-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Leakage reduction for multi-gate devices
US12419097B2 (en) * 2021-10-20 2025-09-16 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device structure and method for forming the same
TWI894466B (zh) 2022-05-12 2025-08-21 聯華電子股份有限公司 半導體結構及其製造方法
US20240047560A1 (en) * 2022-08-03 2024-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
TWI892038B (zh) * 2022-08-23 2025-08-01 聯華電子股份有限公司 半導體裝置及其形成方法
US20240413244A1 (en) * 2023-06-09 2024-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric features for parasitic capacitance reduction

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860054A (zh) * 2017-11-30 2019-06-07 台湾积体电路制造股份有限公司 一种半导体结构及其形成方法
US20200035804A1 (en) * 2018-07-27 2020-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
US20200091345A1 (en) * 2018-09-19 2020-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (finfet) device structure with air gap and method for forming the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8912602B2 (en) * 2009-04-14 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
KR20160059861A (ko) * 2014-11-19 2016-05-27 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US10164050B2 (en) * 2014-12-24 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure with gate stack
US9941376B2 (en) * 2015-04-30 2018-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate scheme for device and methods of forming
KR102396111B1 (ko) 2015-06-18 2022-05-10 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102412614B1 (ko) 2015-10-22 2022-06-23 삼성전자주식회사 물질막, 이를 포함하는 반도체 소자, 및 이들의 제조 방법
US9647116B1 (en) 2015-10-28 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating self-aligned contact in a semiconductor device
US9419101B1 (en) 2015-11-04 2016-08-16 Globalfoundries Inc. Multi-layer spacer used in finFET
US10079291B2 (en) 2016-05-04 2018-09-18 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-type field effect transistor structure and manufacturing method thereof
US10170555B1 (en) 2017-06-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Intermetallic doping film with diffusion in source/drain
US10483378B2 (en) 2017-08-31 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial features confined by dielectric fins and spacers
KR102438374B1 (ko) 2017-09-22 2022-08-30 삼성전자주식회사 반도체 장치
US10748760B2 (en) 2017-11-30 2020-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Varying temperature anneal for film and structures formed thereby
US10692773B2 (en) * 2018-06-29 2020-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Forming nitrogen-containing low-K gate spacer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860054A (zh) * 2017-11-30 2019-06-07 台湾积体电路制造股份有限公司 一种半导体结构及其形成方法
US20200035804A1 (en) * 2018-07-27 2020-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
US20200091345A1 (en) * 2018-09-19 2020-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (finfet) device structure with air gap and method for forming the same

Also Published As

Publication number Publication date
US12142668B2 (en) 2024-11-12
US20220123126A1 (en) 2022-04-21
US11217679B2 (en) 2022-01-04
KR102571374B1 (ko) 2023-08-25
US20210313441A1 (en) 2021-10-07
DE102020109491A1 (de) 2021-10-07
CN113053889B (zh) 2025-01-28
KR20210123207A (ko) 2021-10-13
TW202139356A (zh) 2021-10-16
CN113053889A (zh) 2021-06-29
US20240395902A1 (en) 2024-11-28

Similar Documents

Publication Publication Date Title
TWI769768B (zh) 半導體結構及其形成方法
US10510861B1 (en) Gaseous spacer and methods of forming same
TWI882052B (zh) 半導體裝置及其製造方法
US20210257260A1 (en) Semiconductor Device and Method
US12009429B2 (en) Semiconductor device and method
TW202129840A (zh) 半導體裝置及其形成方法
US20240021619A1 (en) Finfet device and method
US20240387028A1 (en) Semiconductor device and method
TW202109623A (zh) 形成半導體裝置的方法
TW202322399A (zh) 半導體裝置及其製造方法
US11652155B2 (en) Air spacer and method of forming same
CN110875392B (zh) FinFET器件及其形成方法
TW202213534A (zh) 半導體結構及其形成方法
US20250349542A1 (en) Semiconductor device and method of manufacture
US20240421004A1 (en) Methods of forming semiconductor device and dielectric fin
TW202310013A (zh) 形成半導體裝置的方法
TW202230606A (zh) 半導體裝置
US12002719B2 (en) Gapfill structure and manufacturing methods thereof
TW202320228A (zh) 半導體裝置及其製造方法
TW202145351A (zh) 半導體元件的製造方法