[go: up one dir, main page]

TWI892038B - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法

Info

Publication number
TWI892038B
TWI892038B TW111131624A TW111131624A TWI892038B TW I892038 B TWI892038 B TW I892038B TW 111131624 A TW111131624 A TW 111131624A TW 111131624 A TW111131624 A TW 111131624A TW I892038 B TWI892038 B TW I892038B
Authority
TW
Taiwan
Prior art keywords
layer
forming
epitaxial layer
semiconductor device
substrate
Prior art date
Application number
TW111131624A
Other languages
English (en)
Other versions
TW202410162A (zh
Inventor
紀奕瑋
許得彰
王堯展
吳孟筠
黃俊仁
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW111131624A priority Critical patent/TWI892038B/zh
Priority to CN202211101471.2A priority patent/CN117673149A/zh
Priority to US17/950,120 priority patent/US20240071818A1/en
Publication of TW202410162A publication Critical patent/TW202410162A/zh
Application granted granted Critical
Publication of TWI892038B publication Critical patent/TWI892038B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H10W20/074—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H10P14/3408—
    • H10P14/3411—
    • H10P14/6349—
    • H10P70/00—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

半導體裝置及其形成方法，包括基底、第一磊晶層、第一保護層以及接觸孔蝕刻停止層。基底包括P型電晶體區，第一磊晶層設置在基底上並位在P型電晶體區內。第一保護層設置在第一磊晶層上，覆蓋第一磊晶層的表面。接觸孔蝕刻停止層設置在第一保護層與基底上，其中，第一保護層的一部份自接觸孔蝕刻停止層暴露出。

Description

半導體裝置及其形成方法
本發明係關於一種半導體裝置及其形成方法，特別是關於一種具有磊晶層的半導體裝置及其形成方法。
隨著積體電路的發展，耗電量少且適合高積集度的金屬氧化物半導體(metal-oxide-semiconductor,MOS)電晶體已被廣泛地應用於半導體製程中。MOS電晶體一般包括閘極(gate)以及位在兩側的兩摻雜區，係分別作為源極(source)與汲極(drain)。在一些情況下，為了能進一步增加MOS電晶體的載子遷移率，還可選擇對閘極通道區施加壓縮應力或是伸張應力。舉例來說，若需要施加的是壓縮應力，習知技術常利用選擇性磊晶成長(selective epitaxial growth,SEG)技術於基底內形成晶格排列與該基底相同之磊晶結構，例如矽化鍺(silicon germanium,SiGe)磊晶結構。利用矽化鍺磊晶結構之晶格常數(lattice constant)大於該基底晶格之特點，對P型金氧半導體電晶體的該閘極通道區產生應力，增加載子遷移率(carrier mobility)，並藉以增加金氧半導體電晶體的速度。反之，若是N型半導體電晶體則可選擇於該基底內形成矽化碳(silicon carbide,SiC)磊晶結構，對該閘極通道區產生伸張應力。
前述方法雖然可以有效提升通道區的載子遷移率，卻導致整體製程的複雜度以及製程控制的難度，尤其是在半導體裝置尺寸持續縮小的趨勢下。舉例來說，習知技術往往是以遮罩在該基底定義一凹槽區，再於該凹槽區中形成磊晶結構。然而，當半導體裝置日益微型化，無法精準控制該凹槽區形成的位置，容易衍生損傷輕摻雜汲極區(LDD)而導致短通道效應(short channel effect)等負面影響，造成漏電流增加，因而損及元件的品質及效能。因此，現行技術還待進一步改良，以獲得更具有可靠度的裝置。
本發明係提供一種半導體裝置及其形成方法，額外在磊晶層上設置包括氧化物材質的保護層，以改善漏電流問題，以獲得更具有可靠度的半導體裝置。
本發明之目的在於提供一種半導體裝置，包括一基底、一第一磊晶層、一第一保護層、以及一接觸孔蝕刻停止層。該基底包括一P型電晶體區，該第一磊晶層設置在該基底上並位在該P型電晶體區內。該第一保護層設置在該第一磊晶層上，覆蓋該第一磊晶層的表面。該接觸孔蝕刻停止層設置在該第一保護層與該基底上，其中，該第一保護層的一部份自該接觸孔蝕刻停止層暴露出。
本發明之目的在於提供一種半導體裝置的形成方法，包括以下步驟。首先，提供一基底，該基底包括一P型電晶體區。接著，在該 基底上形成一第一磊晶層，位在該P型電晶體區內，並且在該第一磊晶層上形成一第一保護層，覆蓋該第一磊晶層的表面。然後，在該第一保護層與該基底上形成一接觸孔蝕刻停止層，其中，該第一保護層的一部份自該接觸孔蝕刻停止層暴露出。
100:基底
100A:P型電晶體區
100B:N型電晶體區
101:鰭狀結構
103:平面
110:淺溝渠隔離
120:閘極結構
121:閘極介電層
123:閘極層
125:蓋層
130:磊晶層
135:磷殘留物
140:遮罩層
150:磊晶層
155:氧化物層
155a:殘留氧化物層
160:遮罩層
170:源極/汲極
175、375:保護層
177、377:部分保護層
180:遮罩層
190:源極/汲極
195、395:保護層
197、397:部分保護層
210、310:應力緩衝層
220、320:接觸孔蝕刻停止層
300、400:半導體裝置
390:氧化物層
I1、I2:摻雜製程
O1:第一氧化處理製程
O2:第二氧化處理製程
P1、P2:清洗製程
T1、T2、T3、T4:厚度
第1圖至第10圖繪示本發明第一實施例中半導體裝置的形成方式的示意圖，其中：第1圖為半導體裝置在形成磊晶層後的立體示意圖；第2圖為第1圖中沿著切線A-A’、B-B’的剖面示意圖；第3圖為半導體裝置在部分移除鰭狀結構後的剖面示意圖；第4圖為半導體裝置在形成另一磊晶層後的剖面示意圖；第5圖為半導體裝置在進行氧化處理後的剖面示意圖；第6圖為半導體裝置在進行源極/汲極摻雜製程後的剖面示意圖；第7圖為半導體裝置在進行另一源極/汲極摻雜製程後的剖面示意圖；第8圖為半導體裝置在進行清洗製程後的剖面示意圖；第9圖為半導體裝置在進行另一氧化處理後的剖面示意圖；以及第10圖為半導體裝置在形成接觸孔停止蝕刻層後的剖面示意圖。
第11圖至第12圖繪示本發明第二實施例中半導體裝置的形成方式示意圖，其中：第11圖為半導體裝置在進行清洗製程後的剖面示意圖；以及第12圖為半導體裝置在形成接觸孔停止蝕刻層後的剖面示意圖。
為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之數個較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。並且，在不脫離本發明的精神下，下文所描述的不同實施例中的技術特徵彼此間可以被置換、重組、混合，以構成其他的實施例。
請參考第1圖至第10圖所示，所繪示者為本發明第一實施例中半導體裝置300的形成方法的示意圖，其中，第1圖為半導體裝置300在初始階段的立體示意圖，而第2圖至第10圖則為半導體裝置300在不同製程階段的剖面示意圖。首先，如第1圖及第2圖所示，提供一基底100，例如是矽基底(silicon substrate)、磊晶矽(epitaxial silicon substrate)、矽化鍺半導體基底(silicon germanium substrate)、碳化矽半導體基底(silicon carbide substrate)或矽覆絕緣(silicon on insulation,SOI)基底等，基底100還可依據實際裝置需求而進一步包括導電型式相同或不同的電晶體區，例如包括一P型電晶體(PMOS)區100A及一N型電晶體(NMOS)區100B，以在後續製程中分別預定製作不同用途的金氧半導體電晶體，但不以此為限。
在本實施例中，基底100內還可進一步形成多個鰭狀結構101及淺溝渠隔離110，然後，再在基底100上形成至少一閘極結構120。在一實施例中，鰭狀結構101及淺溝渠隔離110的形成方法包括但不限於以下步驟。首先，在基底100上形成一圖案化遮罩(未繪示)，再經過 一蝕刻製程，將該圖案化遮罩的圖案轉移至基底100中，形成複數個溝渠(未繪示)，同時形成突出於基底100的一平面103的鰭狀結構101。後續，在移除該圖案化遮罩後，在該些溝渠中填入絕緣層(未繪示)，並在部分移除該絕緣層後暴露出部分的鰭狀結構101，同時形成淺溝渠隔離110。需注意的是，在其他實施例中，若後續預定製作的電晶體為平面電晶體(planar transistor)，也可省略該鰭狀結構的製作，直接在一平面基底上形成該閘極結構。
細部來說，本實施例是形成兩個並排設置的閘極結構120，分別跨設在P型電晶體區100A與N型電晶體區100B內的鰭狀結構101上，閘極結構120至少包括由下而上依序堆疊的一閘極介電層121、一閘極層123與一蓋層125。在一實施例中，閘極介電層121例如包括二氧化矽(SiO2)等介電材質，閘極層123例如包括多晶矽或非晶矽材料等半導體材質，而蓋層125例如包括氮化矽、碳化矽(SiC)、碳氮化矽(SiCN)或上述材料的組合等，但不以此為限。本實施例中，閘極結構120的形成方式例如包括但不限於以下步驟。首先，在基底100上全面形成一介電材料層(未繪示)、一閘極材料層(未繪示)與一帽蓋材料層(未繪示)等堆疊材料層，並圖案化該些堆疊材料層，形成閘極結構120，後續，還可進一步在閘極結構120的側壁上形成一側壁子(未繪示)。本領域者應可輕易了解，本發明的閘極結構120還可在後續製程中，採用「後閘極(gate-last)製程」並搭配「後高介電常數介電層(high-k last)製程」形成一金屬閘極(未繪示)，但不以此為限，在另一實施例中，亦可選擇直接在該基底上形成一金屬閘極結構(未繪示)，該金屬閘極結構至少包含一功函數金屬層(work function layer) 及一金屬閘極。
再如第1圖及第2圖所示，在N型電晶體區100B內形成磊晶層130，例如具有類似五邊形的截面形狀，但也可以是其他截面形狀，如圓弧、六邊形(hexagon，又稱sigma Σ)或八邊形(octagon)等截面形狀，但不以此為限。在本實施例中，磊晶層130的形成方式例如包括但不限於以下步驟。首先，在形成蓋住P型電晶體區100A的一遮罩層(未繪示)後，進行一蝕刻步驟，部分移除閘極結構120兩側的鰭狀結構101，例如是各鰭狀結構101突出於淺溝渠隔離110的部分，再進行選擇性磊晶成長(selective epitaxial growth,SEG)製程，在各鰭狀結構101的該部分上形成磊晶層130，突出於淺溝渠隔離110的表面。較佳地，形成在相鄰的鰭狀結構101上的磊晶層130可部分融合(merge)為一體，如圖2所示，但不以此為限。然後，移除該遮罩層。需注意的是，磊晶層130可根據電晶體的類型而具有不同的材質，例如包括碳化矽(SiC)、碳磷化矽(SiCP)或磷化矽(SiP)等，並且，該選擇性磊晶製程還可選用單層或多層的方式來形成，且其異質原子(如碳原子或磷原子)也可選用漸層的方式改變，但較佳是使磊晶層130的表面具有濃度較淡或者無碳原子或磷原子，但不以此為限。
如第3圖至第4圖所示，接著在P型電晶體區100A內形成磊晶層150，其可同樣具有類似五邊形的截面形狀，但也可以是其他截面形狀，如圓弧、六邊形或八邊形等。首先，如第3圖所示，在N型電晶體區100B內形成一遮罩層140(例如包括氮化矽等材質)，全面性且共型地蓋住磊晶層130與淺溝渠隔離110，然後，進行一蝕刻製程，例如是 一乾蝕刻製程，以部分移除閘極結構120兩側的鰭狀結構101，例如是鰭狀結構101突出於淺溝渠隔離110的部分。然後，如第4圖所示，進行選擇性磊晶成長製程，在鰭狀結構101的該部分上形成磊晶層150，突出於淺溝渠隔離110的表面，較佳地，形成在相鄰的鰭狀結構101上的磊晶層150可部分融合為一體，但不以此為限。需注意的是，磊晶層150同樣可根據電晶體的類型而具有不同的材質，例如包括矽化鍺(SiGe)、矽化鍺硼(SiGeB)或矽化鍺錫(SiGeSn)等，同樣地，該選擇性磊晶製程也可選用單層或多層的方式來形成，使其異質原子(如鍺原子)具有漸層的方式，較佳使磊晶層150的表面具有濃度較淡或者無鍺原子，但不以此為限。此外，另需注意的是，在進行該選擇性磊晶製程時，之前形成磊晶層130所遺留的磷殘留物(phosphorus residue)135可能附著於磊晶層150上，特別是附著於相鄰的磊晶層150之間的間隙，如第4圖所示。
如第5圖所示，在形成磊晶層150後，透過遮罩層140進行一第一氧化處理製程O1，例如是一熱氧化製程，以在磊晶層150的表面上形成一氧化物層155，而後，完全移除遮罩層140。其中，氧化物層155例如包括矽(Si)、鍺(Ge)、硼(B)或錫(Sn)的氧化材質，但不以此為限。需注意的是，在形成氧化物層155時，原先附著在磊晶層150上的磷殘留物135可被包覆於內，使得氧化物層155內還包括磷殘留物135，由此，可避免附著在磊晶層150上的磷殘留物135產生N型通道(N-type junction)，而衍生電晶體漏電等問題。
如第6圖至第8圖所示，進行源極/汲極摻雜區的離子佈值製 程，以分別在磊晶層130及磊晶層150的至少一部分形成源極/汲極。細部來說，先如第6圖所示，在P型電晶體區100A內形成一遮罩層160，蓋住磊晶層150，對磊晶層130進行一摻雜製程I1，以在磊晶層130的一部分或全部注入N型摻質，形成如第7圖所示的源極/汲極170。然後，完全移除遮罩層160。再如第7圖所示，在N型電晶體區100B內形成一遮罩層180，蓋住磊晶層130(即源極/汲極170)，並對磊晶層150進行另一摻雜製程I2，透過氧化物層155作為離子佈值的一緩衝層，在磊晶層150的一部分或全部注入P型摻質，形成如第8圖所示的源極/汲極190。然後，完全移除遮罩層180。在一實施例中，該N型摻質及/或該P型摻質可選擇以漸層的方式形成，或者，在另一實施例中，源極/汲極170及/或源極/汲極190的形成還可選擇性地於形成磊晶層130及/或磊晶層150時同步(in-situ)進行，例如在形成矽化碳磊晶層、矽化碳磷磊晶層或矽化磷磊晶層時，伴隨著注入該N型摻質，或者，在形成矽化鍺磊晶層、矽化鍺硼磊晶層或矽化鍺錫磊晶層時，可以伴隨著注入該P型摻質，如此，可省略該些離子佈值製程，但不以此為限。
再如第8圖所示，在移除遮罩層180後，進行一清洗製程P1，例如是利用一稀釋氟化氫(diluete HF,DHF)清除遮罩層160及/或遮罩層180移除後的殘留物。需注意的是，清洗製程P1還可一併移除磊晶層150上的氧化物層155，例如是完全移除磊晶層150上的氧化物層155，並一併帶走包覆在氧化物層155內的磷殘留物135，如第8圖所示，以暴露出磊晶層150(即源極/汲極190)。
如第9圖所示，在清洗製程P1進行後，進行第二氧化處理製 程O2，例如是一熱氧化製程，以同時在磊晶層130(即源極/汲極170)及磊晶層150(即源極/汲極190)的所有表面上形成一氧化物層，其內不包括任何磷殘留物，可分別做為磊晶層130(即源極/汲極170)的一保護層175及磊晶層150(即源極/汲極190)的一保護層195。需注意的是，保護層175及保護層195例如是均勻地形成在磊晶層130(即源極/汲極170)及磊晶層150(即源極/汲極190)的所有表面，並且，部分保護層177與部分保護層197可位在相鄰的磊晶層130及/或磊晶層150之間。在一實施例中，保護層175及保護層195例如皆包括一氧化物材質，其中，保護層175例如包括矽、碳(C)或磷(P)的氧化材質，而保護層195則例如包括矽、鍺、硼或錫的氧化材質，但不以此為限。此外，保護層175及保護層195分別具有均一的厚度T1與厚度T2，較佳地，磊晶層130(即源極/汲極170)的厚度T1可大體上等同於磊晶層150(即源極/汲極190)的厚度T2。
後續，如第10圖所示，在基底100上全面地形成一接觸孔蝕刻停止層(contact etch stop layer,CESL)220，以同時覆蓋閘極結構120(第10圖未繪出)、保護層175、保護層195、磊晶層130(即源極/汲極170)及磊晶層150(即源極/汲極190)上，接觸孔蝕刻停止層220例如包括氮化矽或其他合適的材質，以對閘極結構120或是後續形成的該金屬結構施加所需的壓縮應力或是伸張應力。需注意的是，由於相鄰的磊晶層130及/或磊晶層150部分融合為一體，形成在該些部分上方的部分保護層177與部分保護層197則無法被接觸孔蝕刻停止層220覆蓋，而自接觸孔蝕刻停止層220暴露出。
此外，另需注意的是，在一實施例中，還可選擇在形成接觸孔蝕刻停止層220之前，額外進行一沉積製程，以在基底100上全面地形成一應力緩衝層210，例如包括氧化矽等氧化物材質，較佳地，應力緩衝層210可包括相同於保護層195的材質，如二氧化矽等，但不以此為限。應力緩衝層210同樣覆蓋在閘極結構120(第10圖未繪出)、保護層175、保護層195、磊晶層130(即源極/汲極170)及磊晶層150(即源極/汲極190)上，並使得相互融合的部分磊晶層130及/或磊晶層150上方所覆蓋的部分保護層177與部分保護層197自應力緩衝層210暴露出。如此，接觸孔蝕刻停止層220則會完全覆蓋在應力緩衝層210，如第10圖所示。
由此，即完成本發明第一實施例中的半導體裝置300的製作。根據本實施例的形成方法，是在進行清洗製程P1之前額外在磊晶層150上形成氧化物層155，藉此將附著在磊晶層150上的磷殘留物135包覆於氧化物層155內，以避免附著在磊晶層150上的磷殘留物135產生N型通道，而衍生電晶體漏電等問題。而後，則進行清洗製程P1完全移除氧化物層155及其內包覆的磷殘留物135，並於進行清洗製程P1之後再額外在磊晶層130(即源極/汲極170)與磊晶層150(即源極/汲極190)上另形成保護層175、195，以維護磊晶層130(即源極/汲極170)與磊晶層150(即源極/汲極190)的結構完整性。由此，本實施例的半導體裝置300得以改善電晶體因鰭狀結構101間的間距過大、磷殘留物135附著、及/或磊晶結構的尺寸過大或過小所衍生的電流滲漏問題，進而有效地提升其裝置效能。
本領域者應可輕易瞭解，為能滿足實際產品需求的前提下，本發明的半導體裝置及其形成方法亦可能有其它態樣，而不限於前述實施例所述。下文將進一步針對本發明半導體裝置及其形成方法的其他實施例或變化型進行說明。且為簡化說明，以下說明主要針對各實施例不同之處進行詳述，而不再對相同之處作重複贅述。此外，本發明之各實施例中相同之元件系以相同之標號進行標示，以利於各實施例間互相對照。
請參照第11圖至第12圖所示，其繪示本發明第二實施例中半導體裝置400的製作方法的示意圖。本實施例的形成方法大體上與前述實施例的形成方法相同，如圖1至圖7所示，相同之處於此不再贅述。本實施例與前述實施例主要差異在於，本實施例的清洗製程P2僅部分移除氧化物層155。
細部來說，如第11圖所示，在移除如第7圖所示的遮罩層180後，進行清洗製程P2，例如是利用一稀釋氟化氫清除如第6圖所示的遮罩層160及/或如第7圖所示的遮罩層180移除後的殘留物。由此，可利用清洗製程P2部分移除磊晶層150上的氧化物層155，並完全去除包覆在氧化物層155內的磷殘留物135。在此操作下，在清洗製程P2進行後，磊晶層150(即源極/汲極190)仍然被殘留氧化物層155a整體性地覆蓋其表面，殘留氧化物層155a相對於氧化物層155則具有相對較小的厚度T3，如第11圖所示。
後續，如第12圖所示，在清洗製程P2進行後，進行第二氧化 處理製程(如前述實施例中的第9圖所示)例如是一熱氧化製程，同時在磊晶層130(即源極/汲極170)及殘留氧化物層155a的所有表面上形成一氧化物層，再在基底100上全面地形成一應力緩衝層310與一接觸孔蝕刻停止層320。需注意的是，在本實施例中，形成在磊晶層130(即源極/汲極170)上的該氧化物層即可做為磊晶層130(即源極/汲極170)的一保護層375，其僅具有單一膜層並具有大體上均一的厚度T1。另一方面，依序堆疊在磊晶層150(即源極/汲極190)上的殘留氧化物層155a與氧化物層390則一併作為磊晶層150(即源極/汲極190)的一保護層395。保護層395具有複合膜層，其中，殘留氧化物層155a與氧化物層390分別具有大體上均一的厚度T3與T2、氧化物層390的厚度T2大於殘留氧化物層155a的厚度T3，使得保護層395的整體厚度T4可明顯大於保護層375的厚度T1，並且，部份的保護層377與部份的保護層397同樣可自接觸孔蝕刻停止層320暴露出，如第12圖所示。在本實施例中，保護層375例如包括矽、碳或磷的氧化材質，而保護層395(包括殘留氧化物層155a與氧化物層390)則例如包括矽、鍺、硼或錫的氧化材質，但不以此為限。較佳地，應力緩衝層210可包括相同於保護層390(包括殘留氧化物層155a與氧化物層390)或保護層375的材質，如二氧化矽等，但不以此為限。
由此，即完成本發明第二實施例中的半導體裝置400的製作。根據本實施例的形成方法，是利用清洗製程P2部分移除額外形成在磊晶層150上的氧化物層155，再於進行清洗製程P2之後進行第二氧化處理製程以形成另一氧化物層。由此，磊晶層130(即源極/汲極170)上的保護層375僅包括一單層結構，係由該第二氧化處理製程所形成的 該氧化物層組成；而磊晶層150(即源極/汲極190)上的保護層395則包括一雙層結構，該雙層結構由依序堆疊在磊晶層150(即源極/汲極190)上的殘留氧化物層155a與該第二氧化處理製程所形成的氧化物層390共同組成，同樣能有效地維護磊晶層130(即源極/汲極170)與磊晶層150(即源極/汲極190)的結構完整性。由此，本實施例的半導體裝置400同樣得以改善電晶體因鰭狀結構101間的間距過大、磷殘留物135附著、及/或磊晶結構的尺寸過大或過小所衍生的電流滲漏，進而有效地提升其裝置效能。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:基底100A:P型電晶體區100B:N型電晶體區101:鰭狀結構103:平面110:淺溝渠隔離130:磊晶層150:磊晶層170:源極/汲極175:保護層177:部分保護層190:源極/汲極195:保護層197:部分保護層210:應力緩衝層220:接觸孔蝕刻停止層300:半導體裝置

Claims (17)

  1. 一種半導體裝置，包括：一基底，包括一P型電晶體區；一第一磊晶層，設置在該基底上並位在該P型電晶體區內：一第一保護層，設置在該第一磊晶層上，覆蓋該第一磊晶層的表面，其中，該第一保護層包括一雙層結構，該雙層結構包括依序堆疊在該第一磊晶層上的第一氧化物層以及第二氧化物層；以及一接觸孔蝕刻停止層，設置在該第一保護層與該基底上，其中，該第一保護層的一部份自該接觸孔蝕刻停止層暴露出。
  2. 如申請專利範圍第1項所述的半導體裝置，其中，該第二氧化物層的厚度大於該第一氧化物層。
  3. 如申請專利範圍第1項所述的半導體裝置，其中，還包括一應力緩衝層，設置在該第一保護層與該接觸孔蝕刻停止層之間，該應力緩衝層與該第一保護層包括相同材質。
  4. 如申請專利範圍第1項所述的半導體裝置，還包括：一第二磊晶層，設置在該基底上並位在一N型電基體區內；以及一第二保護層，設置在該第二磊晶層上，覆蓋該第二磊晶層的表面。
  5. 如申請專利範圍第4項所述的半導體裝置，其中，該第一保護層與該第二保護層包括相同的厚度。
  6. 如申請專利範圍第4項所述的半導體裝置，其中，該第一保護層包括一雙層結構，該第二保護層包括一單層結構。
  7. 如申請專利範圍第4項所述的半導體裝置，還包括：複數個鰭狀結構，設置在該基底內並部分突出於該基底的一表面，其中，該第一磊晶層與該第二磊晶層分別設置在該些鰭狀結構上。
  8. 如申請專利範圍第4項所述的半導體裝置，其中，該第二磊晶層包括矽化碳、矽化碳磷或矽化磷，該第一磊晶層包括矽化鍺、矽化鍺硼或矽化鍺錫。
  9. 一種半導體裝置的形成方法，包括：提供一基底，該基底包括一P型電晶體區；在該基底上形成一第一磊晶層，位在該P型電晶體區內：在該第一磊晶層上形成一第一保護層，覆蓋該第一磊晶層的表面，其中，該第一保護層包括一雙層結構，該雙層結構包括依序堆疊在該第一磊晶層上的第一氧化物層以及第二氧化物層；以及在該第一保護層與該基底上形成一接觸孔蝕刻停止層，其中，該第一保護層的一部份自該接觸孔蝕刻停止層暴露出。
  10. 如申請專利範圍第9項所述的半導體裝置的形成方法，其中，形成該第一保護層還包括：在形成該第一磊晶層後，進行一第一氧化處理製程，以在該第一磊晶層上形成該第一氧化物層；在該第一磊晶層上進行一摻雜製程；進行一清洗製程，以部分移除該第一氧化物層；以及在該清洗製程後，進行一第二氧化處理製程，以在該第一磊晶層上形成該第二氧化物層。
  11. 如申請專利範圍第10項所述的半導體裝置的形成方法，其中，該第一氧化物層包括磷殘留物，該第二氧化物層不包括磷殘留物，並且，在該清洗製程之後去除該第一氧化物層內的該磷殘留物。
  12. 如申請專利範圍第10項所述的半導體裝置的形成方法，還包括：在該基底上形成一第二磊晶層，位在該基底的一N型電晶體區內；以及在該第二磊晶層上形成一第二保護層，覆蓋該第二磊晶層的表面。
  13. 如申請專利範圍第12項所述的半導體裝置的形成方法，還包括：在該清洗製程後，進行該第二氧化處理製程，以在該第二磊晶層上形成該第二氧化物層，該第二保護層包括該第二氧化物層。
  14. 如申請專利範圍第12項所述的半導體裝置的形成方法，還包括：在該基底內形成多個鰭狀結構，該些鰭狀結構部分突出於該基底的一表面，其中，該第一磊晶層與該第二磊晶層分別形成在該些鰭狀結構上。
  15. 如申請專利範圍第10項所述的半導體裝置的形成方法，其中，該第一氧化處理與該第二氧化處理包括熱氧化處理製程。
  16. 如申請專利範圍第15項所述的半導體裝置的形成方法，其中，該接觸孔蝕刻停止層的形成還包括：在形成該第一保護層後，進行一沉積製程，以在該第一保護層與該基底上形成一應力緩衝層；以及在該應力緩衝層上形成該接觸孔蝕刻停止層。
  17. 如申請專利範圍第16項所述的半導體裝置的形成方法，其中，該應力緩衝層與該第一保護層包括相同材質。
TW111131624A 2022-08-23 2022-08-23 半導體裝置及其形成方法 TWI892038B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111131624A TWI892038B (zh) 2022-08-23 2022-08-23 半導體裝置及其形成方法
CN202211101471.2A CN117673149A (zh) 2022-08-23 2022-09-09 半导体装置及其形成方法
US17/950,120 US20240071818A1 (en) 2022-08-23 2022-09-22 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111131624A TWI892038B (zh) 2022-08-23 2022-08-23 半導體裝置及其形成方法

Publications (2)

Publication Number Publication Date
TW202410162A TW202410162A (zh) 2024-03-01
TWI892038B true TWI892038B (zh) 2025-08-01

Family

ID=89997715

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111131624A TWI892038B (zh) 2022-08-23 2022-08-23 半導體裝置及其形成方法

Country Status (3)

Country Link
US (1) US20240071818A1 (zh)
CN (1) CN117673149A (zh)
TW (1) TWI892038B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190058050A1 (en) * 2017-08-21 2019-02-21 United Microelectronics Corp. Semiconductor device and method for fabricating the same
US20200203344A1 (en) * 2018-12-19 2020-06-25 United Microelectronics Corp. Semiconductor device and method of manufacturing the same
US20220190160A1 (en) * 2020-12-15 2022-06-16 United Microelectronics Corp. Semiconductor device and method for fabricating the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11217679B2 (en) * 2020-04-01 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190058050A1 (en) * 2017-08-21 2019-02-21 United Microelectronics Corp. Semiconductor device and method for fabricating the same
US20200203344A1 (en) * 2018-12-19 2020-06-25 United Microelectronics Corp. Semiconductor device and method of manufacturing the same
US20220190160A1 (en) * 2020-12-15 2022-06-16 United Microelectronics Corp. Semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
TW202410162A (zh) 2024-03-01
CN117673149A (zh) 2024-03-08
US20240071818A1 (en) 2024-02-29

Similar Documents

Publication Publication Date Title
US20220173245A1 (en) Method for Fabricating a Strained Structure and Structure Formed
US12027607B2 (en) Methods for GAA I/O formation by selective epi regrowth
KR101388329B1 (ko) ＦｉｎＦＥＴ 소자를 제조하는 방법
US9450097B2 (en) Methods for doping Fin field-effect transistors and Fin field-effect transistor
CN102244098B (zh) 半导体装置及其制造方法
TWI542007B (zh) 元件與其形成方法
TWI711076B (zh) 鰭片型場效應電晶體及用於製造其的方法
JP5544367B2 (ja) トランジスタにおいて進歩したシリサイド形成と組み合わされる凹型のドレイン及びソース区域
CN104576735A (zh) 具有掩埋绝缘层的FinFET及其形成方法
CN103928515A (zh) 半导体器件及其制造方法
CN104517901B (zh) Cmos晶体管的形成方法
TWI697985B (zh) 半導體裝置及其製造方法
TW201909282A (zh) 半導體裝置及其製程
KR102432866B1 (ko) 반도체 소자 및 그 제조 방법
TW202109623A (zh) 形成半導體裝置的方法
JP2011054740A (ja) 半導体装置及びその製造方法
TWI744333B (zh) 半導體裝置及其製程
CN102881634B (zh) 半导体器件结构及其制作方法
TWI892038B (zh) 半導體裝置及其形成方法
CN110718548A (zh) 半导体器件
CN103165455B (zh) 制作鳍形场效应晶体管的方法
US10679905B2 (en) Semiconductor structures and fabrication methods thereof
CN101246852A (zh) 双栅极半导体的制造方法
CN109841524B (zh) 半导体结构及其形成方法
CN114242589A (zh) 半导体结构的形成方法