[go: up one dir, main page]

TWI769053B - 積體晶片及其形成方法 - Google Patents

積體晶片及其形成方法 Download PDF

Info

Publication number
TWI769053B
TWI769053B TW110130177A TW110130177A TWI769053B TW I769053 B TWI769053 B TW I769053B TW 110130177 A TW110130177 A TW 110130177A TW 110130177 A TW110130177 A TW 110130177A TW I769053 B TWI769053 B TW I769053B
Authority
TW
Taiwan
Prior art keywords
capacitor
layers
dielectric stack
dielectric
integrated wafer
Prior art date
Application number
TW110130177A
Other languages
English (en)
Other versions
TW202236577A (zh
Inventor
亞歷山大 卡爾尼斯基
劉銘棋
李汝諒
李昇展
陳昇照
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TWI769053B publication Critical patent/TWI769053B/zh
Publication of TW202236577A publication Critical patent/TW202236577A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/042—Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/714—Electrodes having non-planar surfaces, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
    • H10W20/01—
    • H10W20/496—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

在一些實施例中，本公開涉及一種積體晶片及其形成方 法。所述積體晶片包括設置在基底上方的介電堆疊。所述介電堆疊具有交錯在第二多個層之間的第一多個層。所述介電堆疊具有一個或多個表面，所述一個或多個表面界定在對應於所述第二多個層的不同垂直高度處凹入所述介電堆疊一側中的多個凹口。電容器結構襯於所述介電堆疊的所述一個或多個表面上。所述電容器結構包括由電容器介電質分開的導電電極。

Description

積體晶片及其形成方法
本發明是有關於一種積體晶片及其形成方法。
積體晶片形成在包括數百萬或數十億電晶體器件的半導體晶粒上。電晶體器件被配置成充當開關和/或產生功率增益，以使得能夠達成積體晶片的邏輯功能(例如，形成被配置成執行邏輯功能的處理器)。積體晶片更包括被動器件，例如電容器、電阻器、電感器、變容器等。被動器件廣泛用於控制積體晶片特性，例如增益(grain)、時間常數(time constant)等。
本發明實施例提供一種積體晶片，其包括介電堆疊以及電容器結構。介電堆疊設置在基底上方並且包括交錯在第二多個層之間的第一多個層，其中所述介電堆疊具有一個或多個表面，所述一個或多個表面界定多個凹口，所述多個凹口在對應於所述第二多個層的不同垂直高度處凹入所述介電堆疊的一側中。電容 器結構襯於所述介電堆疊的所述一個或多個表面上，其中所述電容器結構包括由電容器介電質分開的導電電極。
本發明實施例提供一種積體晶片，其包括介電堆疊與電容器結構。介電堆疊設置在基底上方並且包括交錯在第二多個第二材料層之間的第一多個第一材料層，其中所述介電堆疊包括界定電容器開口的一個或多個表面。電容器結構襯於所述介電堆疊的界定所述電容器開口的所述一個或多個表面上，其中所述電容器結構具有從所述電容器結構的側壁向外延伸到由所述第二多個層界定的最大延伸處的多個突起。其中所述電容器結構具有內表面，所述內表面界定將所述內表面分開的空腔。
本發明實施例提供一種形成積體晶片的方法，其包括：在基底上方形成介電堆疊，所述介電堆疊被形成為具有第一多個第一材料層，所述第一多個第一材料層交錯在第二多個第二材料層之間；執行乾法蝕刻製程以界定延伸穿過所述介電堆疊的預備開口；對所述介電堆疊的界定所述預備開口的側壁執行濕法蝕刻製程，其中所述濕法蝕刻製程以不同於蝕刻所述第二材料的速率在側向上蝕刻所述第一材料，以形成具有帶鋸齒狀輪廓的側邊的電容器開口；以及形成電容器結構，以襯於所述介電堆疊的界定所述電容器開口的表面上。
100、200、300、316、400、500、518、528、700:積體晶片
102:基底
102a:第一側
102b:第二側
104:下部層間介電(ILD)結構
104a:第一下部ILD層
104b:第二下部ILD層
106、106a、106b:下部內連線
108:介電堆疊
109、804、816、826:電容器開口
110:第一多個層
112:第二多個層
114、114c、114d:凹口
114a:第一凹口/凹口
114b:第二凹口/凹口
116:頂蓋結構
118:電容器結構
118a、118b:電容器
120、402:突起
122、510、530:第一寬度
124、512、532:第二寬度
126:第一電極
128:電容器介電質
130:第二電極
132:空腔
202:蝕刻停止層
204、206:厚度
208:第一介電層
210:第二介電層
212:止擋件
214:第一介電材料
216:第二介電材料
218:內連通孔
220:內連線
222:第二蝕刻停止層
302:下部內連線
304:上部層間介電(ILD)結構
306:第一上部ILD層
308:上部蝕刻停止層
310:第二上部ILD層
312:第一上部內連線
314:附加的上部內連線/附加上部內連線
318:第二上部內連線
404:第一多個寬度
406:第二多個寬度
502:側壁/垂直延伸的側壁
502L:最低側壁
504、506:高度
508a:深度/第一深度
508b:深度/第二深度
514、A-A’、B-B’:線
516a、516b:非零距離
520:最大寬度
522:最小分隔距離
524:寬度
526:分隔距離
534、θ:銳角
536:鈍角
600:圖像感測電路
601:像素區
602:圖像感測元件
603、607:電晶體閘極結構
604:傳輸電晶體
606:重置電晶體
608:源極跟隨器電晶體
609:讀出區
610:負載電晶體
612a、612b:選擇電晶體
614a、614b:電晶體
616a、616b:讀取電晶體
618:圖像感測器積體晶片
620:浮動擴散阱
622:介電平坦化結構
624:柵格結構
626:濾色器
628:微透鏡
702:第二電容器介電質
704:第三電極
800、812、822:俯視圖
802、814、824、900、1000、1100、1200、1300、1400、1500、1600、1700、1800、1900、2000:剖視圖
805:第一方向
806:第二方向
808、818:第一距離
810、820:第二距離
828:柱
1102:介層窗孔
1104:內連溝槽
1106:第一蝕刻劑
1108:第一罩幕
1402:預備開口
1404:乾法蝕刻劑
1406:罩幕
1502:濕法蝕刻劑
1601:電容器層
1602:第一電極層
1604:電容器介電層
1606:第二電極層
1902:上部內連開口
1904:附加蝕刻劑
1906:附加罩幕
2100:方法
2102、2104、2106、2108、2110、2112、2114、2116、2118:動作
VRTPIX:重置電壓
結合附圖閱讀以下詳細說明，會最好地理解本公開的各 個方面。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1示出具有金屬-絕緣體-金屬(metal-insulator-metal，MIM)電容器結構的積體晶片的一些實施例的剖視圖，所述MIM電容器結構設置在具有可變寬度的電容器開口內，所述電容器開口在電容器開口的高度上在較小寬度與較大寬度之間變化。
圖2示出積體晶片的一些附加實施例的剖視圖，所述積體晶片在具有可變寬度的電容器開口內具有MIM電容器結構。
圖3A到圖3B示出積體晶片的一些附加實施例的剖視圖，所述積體晶片在具有可變寬度的電容器開口內具有MIM電容器結構。
圖4示出積體晶片的一些附加實施例的剖視圖，所述積體晶片在具有可變寬度的電容器開口內具有MIM電容器結構。
圖5A到圖5C示出積體晶片的一些附加實施例的剖視圖，所述積體晶片在具有可變寬度的電容器開口內具有MIM電容器結構。
圖6A到圖6B示出圖像感測器積體晶片的一些實施例，所述圖像感測器積體晶片在具有可變寬度的電容器開口內具有MIM電容器結構。
圖7示出積體晶片的一些附加實施例的剖視圖，所述積體晶片在具有可變寬度的電容器開口內具有MIM電容器結構。
圖8A到圖8C示出在具有不同形狀的電容器開口內具有MIM電容器結構的積體晶片的一些實施例。
圖9到圖20示出一種形成積體晶片的方法的一些實施例的剖視圖，所述積體晶片在具有可變寬度的電容器開口內具有MIM電容器結構。
圖21示出一種形成積體晶片的方法的一些實施例的流程圖，所述積體晶片在具有可變寬度的電容器開口內具有MIM電容器結構。
以下公開內容提供用於實施所提供主題的不同特徵的許多不同實施例或實例。以下闡述元件及排列的具體實例以簡化本公開。當然，該些僅為實例且不旨在進行限制。舉例來說，以下說明中將第一特徵形成在第二特徵“上方”或第二特徵“上”可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且還可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得第一特徵與第二特徵可不直接接觸的實施例。另外，本公開可能在各種實例中重複使用參考編號和/或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例和/或配置之間的關係。
此外，為易於說明，本文中可能使用例如“位於...之下(beneath)”、“位於...下方(below)”、“下部的(lower)”、“位於...上方(above)”、“上部的(upper)”及類似用語等空間相對 性用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外還囊括器件在使用或操作中的不同定向。裝置可具有其他定向(旋轉90度或處於其他定向)，且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
金屬-絕緣體-金屬(MIM)電容器是一種被動器件，其通常佈置在積體晶片的後段製程(back-end-of-the line，BEOL)內連堆疊內。MIM電容器可通過以下方式製作而成：對層間介電(inter-level dielectric，ILD)層執行等向性蝕刻製程以在ILD層內形成溝槽。在溝槽內沉積第一電極層，在第一電極層上方沉積電容器介電層，且隨後在電容器介電層上方沉積第二電極層。執行一個或多個圖案化製程，以從ILD層上方移除第一電極層、電容器介電層及第二電極層的一些部分，並界定具有設置在第一電極與第二電極之間的電容器介電質的MIM電容器結構。
MIM電容器廣泛應用於許多積體電路中。舉例來說，可使用MIM電容器作為去耦電容器(decoupling capacitor)，以降低積體晶片中的高頻雜訊。MIM電容器也可用在圖像感測電路中，以減少可能在像素區上的重置操作期間出現的熱雜訊(thermal noise)(例如，“kTC”雜訊)。由於MIM電容器的電容與第一電極及第二電極兩者的面積成正比，因此MIM電容器可消耗積體晶片的相對較大的佔用面積(footprint)(例如，表面積)，以實現積體晶片應用中所使用的電容。舉例來說，MIM電容器可具有大約10平方微米左右的佔用面積。此外，當積體晶片的最小特徵尺寸(例如，閘極尺寸、金屬內連線尺寸等)繼續減小時，MIM電容器無 法在不減小其電容的情況下類似地縮放其尺寸。因此，隨著積體晶片的最小特徵尺寸的減小，MIM電容器正在消耗更大比例的基底面積來實現相同的電容，且因此變得越來越昂貴。
本公開涉及一種積體晶片，所述積體晶片包括具有可變寬度的金屬-絕緣體-金屬(MIM)電容器結構，所述MIM電容器結構在所述電容器結構的高度上在較小寬度與較大寬度之間變化。在一些實施例中，積體晶片包括設置在基底上方的介電堆疊。介電堆疊包括交錯在第二多個層之間的第一多個層。所述介電堆疊具有一個或多個表面，所述一個或多個表面界定在對應於所述第二多個層的不同垂直高度處凹入介電堆疊的側壁中的多個凹口(indentation)。包括由電容器介電質分開的導電電極的一種電容器結構襯於(line)介電堆疊的一個或多個表面上。襯於介電堆疊的一個或多個表面上使得電容器結構具有可變的寬度。電容器結構的可變寬度賦予導電電極相對大的表面積(例如，比具有直側壁的溝槽內的電容器結構的表面積更大的表面積)。由於電容器的電容與導電電極的表面積成正比，因此相對大的表面積賦予電容器結構更大的電容，而不增加電容器結構的總佔用面積。
圖1示出積體晶片100的一些實施例的剖視圖，所述積體晶片100具有設置在具有可變寬度的電容器開口內的金屬-絕緣體-金屬(MIM)電容器結構。
積體晶片100包括位於基底102上方的下部層間介電(ILD)結構104。在一些實施例中，多個下部內連線106設置在下部ILD結構104內。介電堆疊108設置在下部ILD結構104上方。介電堆疊108包括交錯在第二多個層112之間的第一多個層 110。所述第一多個層110包含第一介電材料，所述第一介電材料被配置成當用蝕刻劑對其進行蝕刻時具有第一蝕刻速率。所述第二多個層112包含第二介電材料，所述第二介電材料被配置成當用蝕刻劑對其進行蝕刻時具有不同於第一蝕刻速率的第二蝕刻速率。在一些實施例中，頂蓋結構116可設置在介電堆疊108的上表面上。頂蓋結構116包含不同於介電堆疊108的第一介電材料及第二介電材料的一種或多種介電材料。
介電堆疊108及頂蓋結構116包括一個或多個表面，所述一個或多個表面形成從頂蓋結構116的上表面延伸到介電堆疊108內的電容器開口109。電容器開口109包括多個在垂直方向上彼此分離的凹口114，以使得電容器開口109在電容器開口109的高度上在較小寬度與較大寬度之間變化。所述多個凹口114為介電堆疊108的界定電容器開口109的側面的相對邊緣提供鋸齒狀輪廓。在一些實施例中，第一介電材料與第二介電材料之間的不同蝕刻速率提供所述第一多個層110與所述第二多個層112之間的蝕刻選擇性。蝕刻選擇性可導致所述多個凹口114具有由所述第二多個層112界定的最外部點(例如，最大凹口和/或延伸處)。在此類實施例中，所述第一多個層110界定所述多個凹口114的上表面及下表面，並且電容器開口109的最大寬度在所述第二多個層112中的一者的側壁之間。
電容器結構118襯於介電堆疊108的界定電容器開口109的一個或多個表面上。電容器結構118包括通過電容器介電質128與第二電極130分開的第一電極126。由於電容器結構118襯於介電堆疊108的界定電容器開口109的一個或多個表面上，因 此電容器結構118更包括具有鋸齒狀輪廓的外部邊緣。電容器結構118的鋸齒狀輪廓使得電容器結構118在電容器結構118的高度上在多個第一寬度122與不同於所述多個第一寬度122的多個第二寬度124之間變化。在一些實施例中，電容器結構118具有直接位於所述第一多個層110的第一層之間的第一寬度、以及直接位於所述第二多個層112的第二層之間的不同的第二寬度。電容器結構118更包括具有鋸齒狀輪廓的內部邊緣。電容器結構118的內部邊緣界定將電容器結構118的內部邊緣彼此分開的空腔132。內部邊緣的鋸齒狀輪廓還使得空腔132具有直接位於所述第一多個層110的第一層的側壁之間的第三寬度、以及在所述第二多個層112的第二層的側壁之間延伸的不同的第四寬度。
電容器結構118的可變寬度賦予第一電極126及第二電極130兩者相對大的表面積(例如，比具有直側壁的電容器結構的表面積更大的表面積)。由於電容器結構118的電容與第一電極126及第二電極130的表面積成正比，因此第一電極126及第二電極130的相對大的表面積允許電容器結構118在基底102的相對小的佔用面積上具有相對大的電容。舉例來說，所公開的電容器結構的電容可大於具有相同高度但具有直側壁的電容器結構的電容的兩倍(例如，大於2.5倍)。相對大的電容使得電容器結構118能夠改善積體晶片100的性能(例如，通過降低雜訊)。
圖2示出積體晶片200一些附加實施例的剖視圖，所述積體晶片200在具有可變寬度的電容器開口內具有MIM電容器結構。
積體晶片200包括設置在基底102上方的下部ILD結構 104內的多個下部內連線106a到106b。在一些實施例中，下部ILD結構104可包括多個堆疊的層間介電(ILD)層。在一些實施例中，所述多個堆疊的ILD層可包含二氧化矽、氮化矽、摻雜碳二氧化矽、氮氧化矽、硼矽酸鹽玻璃(borosilicate glass，BSG)、磷矽酸鹽玻璃(phosphorus silicate glass，PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass，BPSG)、氟矽酸鹽玻璃(fluorosilicate glass，FSG)、未摻雜矽酸鹽玻璃(undoped silicate glass，USG)、多孔介電材料或類似物中的一者或多者。在一些實施例中，一個或多個下部內連線106a到106b可包括中段製程(middle-of-line，MOL)內連線、導電接觸件、內連線、內連通孔或類似物中的一者或多者。在一些實施例中，一個或多個下部內連線106a到106b可包含銅、鎢、釕、鋁和/或類似物中的一者或多者。
蝕刻停止層202設置在下部ILD結構104上方。蝕刻停止層202將下部ILD結構104與上覆在下部ILD結構104上的介電堆疊108分開。在一些實施例中，蝕刻停止層202可包含氮化物(例如，氮化矽)、碳化物(例如，碳化矽)或類似物。介電堆疊108包括交錯在第二多個層112之間的第一多個層110。所述第一多個層110包含第一材料，且所述第二多個層112包含具有與第一材料不同的蝕刻選擇性的第二材料。在一些實施例中，所述第一多個層110可包含氧化物、未摻雜矽酸鹽玻璃(USG)、磷矽酸鹽玻璃(PSG)或類似物。在一些實施例中，所述第二多個層112可包含氮化物(例如，氮化矽、氮氧化矽等)、碳化物(例如，碳化矽)、硼矽酸鹽玻璃(BSG)、硼磷矽酸鹽玻璃(BPSG)或類似物。舉例來說，在一些實施例中，介電堆疊108可包括不同矽 酸鹽玻璃的交錯層(例如，PSG層與BSG層交錯)。在一些實施例中，第一多個層110可具有在近似5nm與近似1微米之間、近似20nm與近似200nm之間、近似10nm與近似40nm之間或類似的範圍內的厚度204。在一些實施例中，第二多個層112可具有在近似5nm與近似1微米之間、近似20nm與近似200nm之間、近似125nm與近似250nm之間或類似的範圍內的厚度206。在一些實施例中，第一多個層110的厚度可小於第二多個層112的厚度。
頂蓋結構116設置在介電堆疊108上。頂蓋結構116包含一種或多種介電材料。在一些實施例中，頂蓋結構116可包括第一介電層208及設置在第一介電層208上的第二介電層210。第一介電層208是與第二介電層210不同的材料。在一些實施例中，第一介電層208可包含氮化物(例如，氮化矽、氮氧化矽或類似物)，且第二介電層210可包含氧化物(例如，二氧化矽或類似物)。
電容器開口109延伸穿過介電堆疊108及頂蓋結構116。電容器開口109由介電堆疊108和/或頂蓋結構116的一個或多個內表面界定。電容器結構118沿著介電堆疊108和/或頂蓋結構116的界定電容器開口109的內表面設置。電容器結構118包括通過電容器介電質128與第二電極130分開的第一電極126。電容器結構118具有面向介電堆疊108的外表面。在一些實施例中，所述外表面中的一者或多者以銳角θ成角度，所述銳角θ是通過電容器結構118並相對於沿著所述第一多個層110的下表面或上表面延伸的線測量的。電容器結構118具有界定空腔132的內表面，所述空腔132在空腔132的高度上在不同寬度之間變化。在 一些實施例中，所述內表面中的一者或多者以銳角成角度，所述銳角是通過空腔132並相對於沿著所述第一多個層110的下表面或上表面延伸的線測量的。
在一些實施例中，第一電極126及第二電極130可分別包含鋁、銅、鉭、鈦、氮化鉭、氮化鈦、鎢和/或類似物。在一些實施例中，第一電極126包含與第二電極130相同的金屬，而在其他實施例中，第一電極126與第二電極130可包含不同的金屬。第一電極126及第二電極130分別具有在近似10埃(Å)與近似200Å之間、近似50Å與近似1000Å之間或其他類似值的範圍內的厚度。在一些實施例中，電容器介電質128可包含高介電常數介電材料。在一些實施例中，電容器介電質128可包含氧化鋁(Al2O3)、氧化鉿(HfO2)、二氧化矽(SiO2)、碳化矽(SiC)、一氮化矽(SiN)、氮化矽(Si3N4)、氮化鉭(Ta2O5)、氮氧化鉭(TaON)、氧化鈦(TiO2)、氧化鋯(ZrO2)或類似物中的一者或多者。電容器介電質128可具有在近似5埃(Å)與近似500Å之間、近似10Å與近似1000Å之間或其他類似值的範圍內的厚度。
電容器結構118從電容器開口109內延伸到位於頂蓋結構116的上表面上方的最上表面。電容器結構118包括沿著空腔132的頂部佈置並且被空腔132分開的側壁。止擋件(stopper)212佈置在電容器結構118的最上表面及側壁上方。止擋件212覆蓋側壁之間的空腔132的頂部，以便封閉(例如，密封)空腔132。在一些實施例中，止擋件212可包含一種或多種介電材料。在一些實施例中，止擋件212可包含第一介電材料214及上覆的第二介電材料216。在一些實施例中，第一介電材料可包含碳化物(例 如，碳化矽、碳氧化矽或類似物)。在一些實施例中，第二介電材料可包含氮化物(例如，氮化矽、氮氧化矽或類似物)。在一些實施例中，止擋件212可包含金屬。
在一些實施例中，內連通孔218及內連線220佈置在介電堆疊108內與電容器結構118在側向上分離的位置處。內連線220接觸內連通孔218的頂部。內連通孔218和/或內連線220分別垂直延伸穿過第一多個層110中的至少兩者和/或第二多個層112中的兩者。在一些實施例中，第二蝕刻停止層222佈置在介電堆疊108內。在一些實施例中，第二蝕刻停止層222可佈置在第二多個層112的相鄰層之間。舉例來說，第二蝕刻停止層222可從接觸所述第二多個層112中的第一層的底表面連續延伸到接觸所述第二多個層112中的第二層的上表面。在一些此類實施例中，內連線220的底部垂直地位於第二蝕刻停止層222的頂部與所述第二多個層112中的第一層的底部之間。
圖3A示出積體晶片300的一些附加實施例的剖視圖，所述積體晶片300在具有可變寬度的電容器開口內具有MIM電容器結構。
積體晶片300包括設置在基底102上方的下部ILD結構104內的下部內連線302。電容器結構118設置在下部ILD結構104上方的介電堆疊108內。電容器結構118包括通過電容器介電質128與第二電極130分開的第一電極126。
在一些實施例中，蝕刻停止層202佈置在下部ILD結構104與介電堆疊108之間。在一些實施例中，電容器結構118延伸穿過蝕刻停止層202到達安置在下部內連線302上的底表面，使 得第一電極126電耦合到下部內連線302。在此類實施例中，蝕刻停止層202沿著電容器結構118的側壁佈置。
頂蓋結構116設置在介電堆疊108上。在電容器結構118及頂蓋結構116上方佈置有上部層間介電(ILD)結構304。在一些實施例中，上部ILD結構304包括通過上部蝕刻停止層308與第二上部ILD層310分開的第一上部ILD層306。在一些此類實施例中，第一上部ILD層306和/或第二上部ILD層310可包含氧化物(例如，PSG、USG、BSG、BPSG或類似物)。在一些實施例中，上部蝕刻停止層308可包含氮化物(例如，氮化矽、氮氧化矽或類似物)、碳化物(例如，碳化矽、碳氧化矽或類似物)或類似物。
在一些實施例中，第一上部內連線312延伸穿過上部ILD結構304以接觸第二電極130。在一些附加實施例中，附加的上部內連線314延伸穿過上部ILD結構304，以接觸設置在介電堆疊108內的內連線220。在各種實施例中，第一上部內連線312和/或附加的上部內連線314可包括內連線和/或內連通孔。在一些實施例中，附加的上部內連線314可在第一上部內連線312的底部下方垂直延伸，使得附加的上部內連線314具有位於第一上部內連線312的最底部表面下方的最底部表面。
圖3B示出積體晶片316的一些附加實施例的剖視圖，所述積體晶片316在具有可變寬度的電容器開口內具有MIM電容器結構。
積體晶片316包括將介電堆疊108與基底102上方的下部ILD結構104分開的蝕刻停止層202。電容器結構118設置在 介電堆疊108內。電容器結構118包括通過電容器介電質128與第二電極130分開的第一電極126。在一些實施例中，電容器結構118具有安置在蝕刻停止層202的上表面上的最底部表面。頂蓋結構116位於介電堆疊108上方，並且上部ILD結構304佈置在頂蓋結構116上方。
第一上部內連線312延伸穿過上部ILD結構304以接觸電容器結構118的第一電極126，且第二上部內連線318延伸穿過上部ILD結構304以接觸電容器結構118的第二電極130，使得第一電極126及第二電極130兩者均從上覆內連線接觸。在一些實施例中，附加的上部內連線314可延伸穿過上部ILD結構304，以接觸介電堆疊108內的內連線220。在一些實施例中，第一上部內連線312、第二上部內連線318及附加的上部內連線314可包括通孔。在一些實施例中，附加的上部內連線314可在第一上部內連線312的底部及第二上部內連線318的底部下方垂直延伸。
圖4示出積體晶片400的一些附加實施例的剖視圖，所述積體晶片400在具有可變寬度的電容器開口內具有MIM電容器結構。
積體晶片400包括設置在基底102上方的介電堆疊108中的電容器開口109內的電容器結構118。介電堆疊108包括交錯在第二多個層112之間的第一多個層110。內連通孔218及內連線220也佈置在介電堆疊108內在側向偏離電容器結構118的位置處。
在一些實施例中，電容器結構118具有帶鋸齒狀輪廓的相對側，所述鋸齒狀輪廓沿著電容器結構118的相對側界定多個 突起120。鋸齒狀輪廓賦予電容器結構118在電容器結構118的高度上變化的寬度。在一些實施例中，內連通孔218和/或內連線220也具有帶鋸齒狀輪廓的相對側，所述鋸齒狀輪廓沿著內連通孔218和/或內連線220的相對側界定附加的多個突起402。鋸齒狀輪廓使得內連通孔218和/或內連線220分別在內連通孔218和/或內連線220的高度上在第一多個寬度404與更大的第二多個寬度406之間變化。在一些實施例中，電容器結構118的所述多個突起120向外延伸到比所述附加的多個突起402更大的距離，使得與內連通孔218和/或內連線220相比，電容器結構118的寬度在更大的寬度範圍內變化。
圖5A示出積體晶片500的一些附加實施例的剖視圖，所述積體晶片500在具有可變寬度的電容器開口內具有MIM電容器結構。
積體晶片500包括設置在基底102上方的介電堆疊108。電容器結構118設置在介電堆疊108中的電容器開口109內。電容器開口109由介電堆疊108內的多個凹口114a到114d界定。所述多個凹口114a到114d設置在基底102上方不同的垂直高度處，並且被介電堆疊108的垂直延伸的側壁502分開。在一些實施例中，如在圖4的剖視圖中所觀察，所述多個凹口114a到114d各自具有錐形高度(tapered height)。隨著距電容器開口109的中心的側向距離增加和/或隨著距垂直延伸的側壁502的側向距離增加，錐形高度減小。在一些實施例中，當沿著剖視圖觀察時，所述多個凹口114a到114d具有圓形輪廓，從而賦予所述多個凹口114a到114d彎曲的三角形輪廓。
在一些實施例中，介電堆疊108的垂直延伸的側壁502可具有在近似75nm與近似100nm之間、近似80nm與近似95nm之間或其他類似值的範圍內的高度504。在一些實施例中，所述多個凹口114a到114d可分別具有在近似25nm與近似100nm之間、近似40nm與近似90nm之間或其他類似值的範圍內的高度506。
在一些實施例中，所述多個凹口114a到114d具有深度508a到508b，所述深度508a到508b隨著距基底102的垂直距離增加而增加。舉例來說，在一些實施例中，第一凹口114a可從相鄰側壁延伸到第一深度508a，並且上覆的第二凹口114b可從相鄰側壁延伸到第二深度508b，第二深度508b比第一深度508a更大。所述多個凹口114a到114d的不同深度508a到508b賦予電容器結構118隨著在基底102上的高度增加而增加的寬度。舉例來說，第一凹口114a的第一深度508a賦予電容器結構118第一寬度510，且第二凹口114b的第二深度508b賦予電容器結構118大於第一寬度510的第二寬度512。
在一些實施例中，頂蓋結構116佈置在介電堆疊108上方。頂蓋結構116具有界定電容器開口109的頂部的內側壁。在一些實施例中，所述內側壁實質上沿著線514與介電堆疊108的界定電容器開口109的最底部側壁502L對齊。在此類實施例中，電容器開口109的上覆側壁與線514隔開非零距離516a到516b。在一些實施例中，非零距離516a-516b隨著在基底102上的高度增加而增加(例如，非零距離516a可小於非零距離516b)。
圖5B示出積體晶片518的一些附加實施例的剖視圖， 所述積體晶片518在具有可變寬度的電容器開口內具有MIM電容器結構。
積體晶片518包括位於基底102上方的介電堆疊108內的多個電容器開口109。所述多個電容器開口109分別由多個凹口114界定，當沿著剖視圖觀察時，所述多個凹口114具有圓形輪廓，從而賦予所述多個凹口114中的各凹口彎曲的三角形輪廓。電容器結構118設置在介電堆疊108中的所述多個電容器開口109內。
所述多個電容器開口109通過介電堆疊108彼此分開。在一些實施例中，所述多個電容器開口109可分別具有在所述多個電容器開口109的電容器開口的最外邊緣之間延伸的最大寬度520。從所述電容器開口到所述多個電容器開口109中的相鄰一者的最小分隔距離522對電容器開口的最大寬度520的比率(例如，522：520的比率)可小於1，在近似0.4與近似0.8之間、近似0.5與小於1之間或者其他類似值的範圍內。在一些實施例中，從所述電容器開口到所述多個電容器開口109中的相鄰一者的最小分隔距離522對電容器開口的最大寬度520的比率(例如，522：520的比率)隨著在基底102上方的距離增加而減小。舉例來說，在一些實施例中，最小分隔距離522與最大寬度520之間的比率小於分隔距離526與寬度524之間的比率。在一些實施例中，最大寬度520和/或寬度524可在400nm與700nm之間。在一些實施例中，最小分隔距離522和/或分隔距離526在近似300nm與近似600nm之間。
圖5C示出積體晶片528的一些附加實施例的剖視圖，所述積體晶片528在具有可變寬度的電容器開口內具有MIM電容 器結構。
積體晶片528包括位於基底102上方的介電堆疊108內的多個電容器開口109。所述多個電容器開口109分別由多個凹口114界定，所述多個凹口114由在沿著剖視圖觀察時實質上平坦的表面界定，從而賦予所述多個凹口114中的各凹口多邊形形狀的凹口。電容器結構118設置在多個電容器開口109內。
在一些實施例中，介電堆疊108包括交錯在第二多個層112之間的第一多個層110。所述第一多個層110包含第一介電材料，且所述第二多個層112包含第二介電材料。在一些實施例中，當在剖視圖中觀察時，所述第一多個層110分別包括沿電容器開口的相對側設置的實質上矩形形狀的區段。在一些實施例中，當在剖視圖中觀察時，所述第二多個層112分別包括沿電容器開口的相對側設置的倒梯形形狀的區段。在一些實施例中，多個倒梯形形狀的區段的寬度可隨著距基底102的距離增加而減小。舉例來說，在一些實施例中，第一梯形形狀區段可具有第一寬度530，所述第一寬度530大於上覆的第二梯形形狀區段的第二寬度532。
在一些實施例中，所述多個凹口114可分別由設置在下伏層的實質上平坦的上表面與上覆層的實質上平坦的下表面之間的成角度的實質上平坦的側壁界定。在一些實施例中，實質上平坦的下表面可相對于成角度的實質上平坦的側壁以銳角534成角度(在通過電容器結構118測量時)，且實質上平坦的上表面可相對于成角度的實質上平坦的側壁以鈍角536成角度(在通過電容器結構118測量時)。
圖6A到圖6B示出圖像感測器積體晶片的一些實施例， 所述圖像感測器積體晶片在具有可變寬度的電容器開口內具有MIM電容器結構。
圖6A示出圖像感測電路600的示例性示意圖的一些實施例。
圖像感測電路600包括像素區601及讀出(readout)區609。像素區601包括耦合到圖像感測元件602(例如，光電二極體)的傳輸電晶體604。傳輸電晶體604進一步耦合到重置電晶體606及源極跟隨器電晶體608。源極跟隨器電晶體608耦合到讀出區609。讀出區609包括耦合到多個不同分支的負載電晶體(load transistor)610，所述多個不同分支耦合到匯流排(bus line)。所述多個分支分別包括通過電容器118a到118b及電晶體614a到614b耦合到讀取電晶體616a到616b的選擇電晶體612a到612b。
在操作期間，像素區601被配置成在像素開始整合電荷之前被重置。可通過啟動重置電晶體606來執行重置操作，以允許重置電壓VRTPIX到達圖像感測元件602。圖像感測元件602(例如，光電二極體)可能易受“kTC”雜訊的影響，所述“kTC”雜訊可能在重置選項期間被引入圖像感測元件602中。舉例來說，重置電晶體606的溝道中的熱雜訊(“kTC”雜訊)可在重置操作期間向圖像感測元件602提供可變量的電荷。“kTC”雜訊的大小與玻爾茲曼常數(k)、開爾文溫度(T)及電流路徑中的電容(C)有關。
電容器118a到118b被配置成減少圖像感測電路600內的“kTC”雜訊。電容器118a到118b的電容越大，匯流排上的輸出訊號中的“kTC”雜訊越低。舉例來說，具有10飛法(femto Farad,fF)電容量的電容器將導致具有比值為160fF的電容器大近似4 倍的值的雜訊。因此，所公開的電容器結構的相對大的電容能夠降低圖像感測電路600內的“kTC”雜訊。
圖6B示出包括所公開的電容器結構的圖像感測器積體晶片618的剖視圖。
圖像感測器積體晶片618包括沿著基底102的第一側102a設置的介電結構。介電結構包括設置在下部ILD結構104與上部ILD結構304之間的介電堆疊108。在一些實施例中，下部ILD結構104可包括第一下部ILD層104a及第二下部ILD層104b。介電堆疊108包括交錯在第二多個層112之間的第一多個層110。電容器結構118延伸穿過介電堆疊108。
圖像感測元件602設置在基底102內。在一些實施例中，圖像感測元件602可包括光電二極體，所述光電二極體包括具有第一摻雜類型(例如，n型摻雜)的第一區及鄰接的具有不同於第一摻雜類型的第二摻雜類型(例如，p型摻雜)的第二區。多個電晶體閘極結構603及607沿著基底102的第一側102a佈置。在一些實施例中，所述多個電晶體閘極結構603及607可對應於傳輸電晶體(例如，圖6A的604)、源極跟隨器電晶體(例如，圖6A的608)。所述多個電晶體閘極結構603及607具有沿著基底102的第一側102a設置的閘極介電層及佈置在所述閘極介電層上的閘極電極。在一些實施例中，側壁間隔件佈置在閘極電極的相對側上。
在一些實施例中，對應於傳輸電晶體的電晶體閘極結構603在側向上佈置在圖像感測元件602與浮動擴散阱620之間。電晶體閘極結構603被配置成控制電荷從圖像感測元件602(例如， 光電二極體)到浮動擴散阱620的傳輸。如果浮動擴散阱620內的電荷電平足夠高，則對應於源極跟隨器電晶體的電晶體閘極結構607被啟動，並且根據用於定址的行選擇電晶體(未示出)的操作選擇性地輸出電荷。重置電晶體(未示出)被配置成在曝光週期之間重置圖像感測元件602(例如，光電二極體)。
介電平坦化結構622可沿著基底102的第二側102b佈置。介電平坦化結構622具有背對基底102的實質上平坦的表面。在各種實施例中，介電平坦化結構622可包括一個或多個堆疊的介電層。舉例來說，在一些實施例中，介電平坦化結構622可包括包含第一材料的第一介電層及堆疊在第一介電層上並包含第二材料的第二介電層。在一些實施例中，第一材料和/或第二材料可包含例如氧化物(例如，SiO2)或氮化物。
柵格結構624設置在介電平坦化結構622上。在各種實施例中，柵格結構624可包含金屬(例如，鋁、鈷、銅、銀、金、鎢等)和/或介電材料(例如，SiO2、SiN等)。濾色器626佈置在柵格結構624中的開口內。濾色器626被配置成選擇性地透射特定波長的入射輻射。舉例來說，濾色器626可透射波長在第一範圍內的輻射(例如，對應於綠光)，而第二濾色器(未示出)可透射波長在不同於第一範圍的第二範圍內的輻射(例如，對應于紅光)等。微透鏡628佈置在濾色器626上方。微透鏡628與濾色器626在側向上對齊，並且被配置成將入射輻射(例如，光)朝向圖像感測元件602聚焦。
圖7示出具有MIM電容器結構的積體晶片700的一些附加實施例的剖視圖，所述MIM電容器結構在具有可變寬度的電 容器開口內具有多個MIM結構。
積體晶片700包括電容器結構118，所述電容器結構118設置在基底102上方的介電堆疊108內的電容器開口109內。電容器結構118包括通過電容器介電質128與第二電極130分開的第一電極126。電容器結構118的第二電極130通過第二電容器介電質702進一步與第三電極704分開。第一電極126、第二電極130、第三電極704、電容器介電質128及第二電容器介電質702分別具有界定突起的鋸齒狀表面。
在一些實施例中，第一電極126及第三電極704可耦合到電路內的同一節點。在其他實施例中，第一電極126及第三電極704可耦合到電路內的不同節點。儘管圖7的積體晶片700示出所公開的具有三個電極的電容器結構，但應理解，在其他實施例中，所公開的電容器結構可具有多於三個電極(例如，四個電極、五個電極等)。
此外，應理解，在各種實施例中，所公開的電容器結構可設置在具有各種形狀的電容器開口內。各種形狀允許所公開的電容器結構具有不同的電容和/或滿足不同的設計要求。圖8A到圖8C示出設置在具有不同形狀的電容器開口內的電容器結構的一些實施例。儘管圖8A到圖8C示出具有特定形狀的電容器結構，但應理解，所示形狀僅為實例，並且其他形狀也被認為落入本公開的範圍內。
圖8A示出積體晶片的一些實施例，所述積體晶片具有佈置在溝槽型電容器開口內的所公開的電容器結構。
如圖8A的俯視圖800(沿線B-B’截取)及剖視圖802 (沿線A-A’截取)所示，電容器結構118佈置在基底102上方的介電堆疊108內的電容器開口804內。電容器結構118圍繞空腔132。電容器開口804具有溝槽形狀，其在第一方向805上延伸第一距離808，並在第二方向806上延伸大於第一距離808的第二距離810。第一方向805實質上垂直於第二方向806，並且實質上平行於介電堆疊108的上表面。在一些實施例中，積體晶片可包括電容器結構118的陣列，所述電容器結構118的陣列排列成在第一方向805上延伸的多個行。
如圖8B的俯視圖812(沿線B-B’截取)及剖視圖814(沿線A-A’截取)所示，在其他實施例中，積體晶片可包括具有實質上正方形形狀的電容器開口816，所述電容器開口816在第一方向805上延伸第一距離818，且在第二方向806上延伸實質上等於第一距離818的第二距離820。在一些實施例中，積體晶片可包括電容器結構118的陣列，所述電容器結構118排列成在第一方向805延伸的行及在第二方向806上延伸的列。
如圖8C的俯視圖822(沿線B-B’截取)及剖視圖824(沿線A-A’截取)所示，在其他實施例中，積體晶片可包括電容器開口826，所述電容器開口826填充在包括第一多個層110及第二多個層112的一個或多個柱828內。在此類實施例中，電容器開口826由外部邊界界定，所述外部邊界在圍繞一個或多個柱828的封閉路徑中連續延伸。電容器結構118在一個或多個柱828的頂部上方並沿著一個或多個柱828之間的空間連續延伸。在一些實施例中，電容器結構118圍繞一個或多個柱828以閉環路徑連續延伸。
圖9到圖20示出一種形成積體晶片的方法的一些實施例的剖視圖，所述積體晶片在具有可變寬度的電容器開口內具有MIM電容器結構。儘管圖9到圖20是關於一種方法進行描述的，但應理解，在圖9到圖20中所公開的結構並非僅限於此種方法，而是可作為獨立於所述方法的結構而獨立存在。
如圖9的剖視圖900所示，在形成在基底102上方的下部ILD結構104內形成一個或多個下部內連線106。在各種實施例中，基底102可以是任何類型的半導體主體(例如，矽基底、鍺基底、III-V族半導體基底、矽鍺(SiGe)基底、SOI基底或類似物)，例如半導體晶圓和/或位於晶圓上的一個或多個晶粒、以及任何其他類型的半導體和/或與其相關聯的磊晶層。在一些實施例中，一個或多個下部內連線106可包括中段製程(MOL)內連線、導電接觸件、內連線和/或內連通孔。
在一些實施例中，可使用鑲嵌製程(例如，單鑲嵌製程或雙鑲嵌製程)分別形成一個或多個下部內連線106。在此類實施例中，一個或多個下部內連線106可分別通過在基底102上方形成下部層間介電(ILD)結構104、選擇性地蝕刻下部ILD結構104以在下部ILD結構104內界定介層窗孔和/或溝槽、在介層窗孔和/或溝槽內形成導電材料(例如，銅、鋁等)、並且執行平坦化製程(例如，化學機械平坦化(chemical mechanical planarization，CMP)製程)以從下部ILD結構104上方移除多餘的導電材料來形成。
如圖10的剖視圖1000所示，在下部ILD結構104上方形成蝕刻停止層202，並且在蝕刻停止層202上方形成介電堆疊108。在一些實施例中，蝕刻停止層202可包含氮化物(例如，氮 化矽)、碳化物(例如，碳化矽)或類似物。在一些實施例中，介電堆疊108可包括第一多個層110及交錯在所述第一多個層110之間的第二多個層112。所述第一多個層110是第一介電材料，且所述第二多個層112是不同於所述第一介電材料的第二介電材料。第一介電材料及第二介電材料相對於蝕刻劑具有不同的蝕刻選擇性。舉例來說，當暴露於蝕刻劑時，第一介電材料可具有第一蝕刻速率，且當暴露於蝕刻劑時，第二介電材料可具有第二蝕刻速率。在一些實施例中，所述第一多個層110可包含氧化物、未摻雜矽酸鹽玻璃(USG)、磷矽酸鹽玻璃或類似物。在一些實施例中，所述第二多個層112可包括氮化物(例如，氮化矽、氮氧化矽等)、碳化物(例如，碳化矽)、硼矽酸鹽玻璃(BSG)、硼磷矽酸鹽玻璃(BPSG)或類似物。在一些實施例中，所述第一多個層110和/或所述第二多個層112可被形成至在近似5nm與近似1微米之間、近似20nm與近似200nm之間等的範圍內的厚度。在一些實施例中，所述第一多個層110可被形成至第一厚度(例如，在近似10nm與近似40nm之間的範圍內)，且所述第二多個層112可被形成至大於第一厚度的第二厚度(例如，在近似125nm與250nm之間的範圍內)。在一些實施例中，第二蝕刻停止層222可形成在介電堆疊108內位於所述第一多個層110和/或所述第二多個層112中的兩者或更多者之間。在一些實施例中，所述第一多個層110、所述第二多個層112及第二蝕刻停止層222可通過多個沉積製程(例如，物理氣相沉積(physical vapor deposition，PVD)製程、化學氣相沉積(chemical vapor deposition，CVD)製程、電漿增強化學氣相沉積(plasma enhanced chemical vapor deposition，PE-CVD)製程、原子層沉積(atomic layer deposition，ALD)製程或類似製程)形成。
如圖11的剖視圖1100所示，在介電堆疊108內形成介層窗孔1102及內連溝槽1104。介層窗孔1102延伸穿過所述第一多個層110和/或所述第二多個層112中的二者或更多者。內連溝槽1104也延伸穿過所述第一多個層110和/或所述第二多個層112中的兩者或更多者。在一些實施例中，可通過根據一個或多個第一罩幕1108將介電堆疊108暴露於一種或多種第一蝕刻劑1106來形成介層窗孔1102及內連溝槽1104。在一些實施例中，所述一種或多種第一蝕刻劑1106可包括乾法蝕刻劑(例如，反應離子蝕刻(reactive ion etching，RIE)蝕刻劑、電漿蝕刻劑或類似物)。在一些實施例中，一種或多種第一蝕刻劑1106可具有蝕刻化學物質，所述蝕刻化學物質包括氟(F)、四氟甲烷(CF4)、臭氧(O2)或八氟環丁烷(C4F8)或類似物中的一者或多者。在一些實施例中，一個或多個第一罩幕1108可包含感光材料(例如，光阻)、硬罩幕或類似物。
如圖12的剖面圖1200所示，可在介層窗孔1102內形成內連通孔218，並在內連溝槽1104內形成內連線220。在一些實施例中，內連通孔218及內連線220可通過在介層窗孔1102及內連溝槽1104內形成導電材料來形成。導電材料被形成為填充介層窗孔1102及內連溝槽1104，並延伸至介電堆疊108上方。在一些實施例中，可使用沉積製程和/或鍍覆製程(例如，電鍍、無電鍍覆等)來形成導電材料，且之後進行平坦化製程(例如，化學機械拋光(CMP)製程)以從介電堆疊108上方移除多餘的導電 材料。在一些實施例中，導電材料可包含鎢、銅、鋁或類似物。
如圖13的剖視圖1300所示，在介電堆疊108上方形成頂蓋結構116。在一些實施例中，頂蓋結構116可包括第一介電層208及位於第一介電層208上方的第二介電層210。在一些實施例中，第一介電層208可包含第一介電材料，且第二介電層210可包含第二介電材料。在一些實施例中，第一介電層208可包含碳化物(例如，碳化矽)，且第二介電層210可包含氧化物(例如，氧化矽)。在一些實施例中，第一介電層208及第二介電層210可通過多種沉積製程(例如，PVD製程、CVD製程、PE-CVD製程、ALD製程或類似製程)形成。
如圖14的剖視圖1400所示，執行乾法蝕刻製程以界定延伸穿過介電堆疊108的預備開口1402。乾法蝕刻製程蝕刻頂蓋結構116及介電堆疊108。在一些實施例中，乾法蝕刻製程暴露出蝕刻停止層的上表面。在一些實施例中，可通過根據罩幕1406將頂蓋結構116及介電堆疊108暴露於乾法蝕刻劑1404來執行乾法蝕刻製程。乾法蝕刻劑1404具有高度非等向性，從而賦予預備開口1402陡峭的側壁及在預備開口1402的高度上實質上恒定的寬度。在一些實施例中，乾法蝕刻劑1404可包含氟系蝕刻化學物質。舉例來說，乾法蝕刻劑1404可具有包含四氟化碳(CF4)、三氟甲烷(CHF3)、八氟環丁烷(C4F8)或類似物的蝕刻化學物質。在其他實施例中，乾法蝕刻劑1404可包含蝕刻化學物質，所述蝕刻化學物質包含氯(Cl2)、HB4、氬(Ar)或類似物。
如圖15的剖視圖1500所示，對介電堆疊108的界定預備開口1402的側壁執行濕法蝕刻製程，以形成電容器開口109。 濕法蝕刻製程在側向上以與對所述第二多個層112不同的蝕刻速率來蝕刻所述第一多個層110，以將電容器開口109形成為具有帶鋸齒狀輪廓的相對側。在一些實施例中，濕法蝕刻製程可被配置成在所述第一多個層110與所述第二多個層112之間具有蝕刻選擇性，所述蝕刻選擇性大於近似100、大於近似70、大於近似5或其他類似的值。電容器開口109的鋸齒狀輪廓賦予電容器開口109在電容器開口109的高度上可變的寬度。在一些實施例中，當從俯視圖觀察時，電容器開口109可具有實質上矩形的形狀。在其他實施例中，當從俯視圖觀察時，電容器開口109可具有實質上圓形形狀、實質上正方形形狀或類似形狀。
在一些實施例中，可通過將介電堆疊108暴露於一種或多種濕法蝕刻劑1502來執行濕法蝕刻製程。在一些實施例中，一種或多種濕法蝕刻劑1502可包括被配置成蝕刻所述第一多個層110的第一濕法蝕刻劑及被配置成蝕刻所述第二多個層的第二濕法蝕刻劑。在一些實施例中，在化學下游蝕刻(chemical downstream etching，CDE)製程中，第一濕法蝕刻劑可包括氫氟酸(HF)(例如，基於液體的HF或基於蒸汽的HF)和/或緩衝氧化物蝕刻(buffered oxide etch，BOE)，且第二濕法蝕刻劑可包含磷酸(H3PO4)。在各種實施例中，包含HF和/或BOE的第一濕法蝕刻劑可蝕刻氧化物層並停在氮化物層(例如，氮化矽層、氮氧化矽層或類似物)上，可蝕刻氧化物層並停在碳化物層(例如，碳化矽層、碳氧化矽層或類似物)上，或者可蝕刻磷矽酸鹽玻璃(PSG)或未摻雜矽酸鹽玻璃(USG)並停在硼矽酸鹽玻璃(BSG)或硼磷矽酸鹽玻璃(BPSG)上。在各種實施例中，在CDE製程中包含 H3PO4的第二濕法蝕刻劑可蝕刻氮化物層、碳化物層、BSG層或BPSG層。
如圖16的剖視圖1600所示，在電容器開口109內形成電容器層1601。電容器層1601具有一個或多個彼此面對的內表面。所述一個或多個內表面界定將所述一個或多個內表面彼此分開的空腔132。電容器層1601可通過沿著介電堆疊108的界定電容器開口109的一個或多個表面形成第一電極層1602、通過在第一電極層1602上形成電容器介電層1604、以及通過在電容器介電層1604上形成第二電極層1606來形成。在一些實施例中，第一電極層1602、電容器介電層1604及第二電極層1606可通過多個原子層沉積製程、通過多個PVD製程或類似製程形成。
如圖17的剖視圖1700所示，將電容器層(圖16的1601)圖案化以在電容器開口109內界定電容器結構118。電容器結構包括通過電容器介電質128與第二電極130分開的第一電極126。在一些實施例中，在電容器結構118上形成止擋件212。止擋件212覆蓋由電容器結構118的側壁界定的孔，並延伸到電容器結構118的最上表面上方。在一些實施例中，止擋件212可包括第一介電材料214及上覆的第二介電材料216。舉例來說，在一些實施例中，第一介電材料214包含氧化物，且第二介電材料216包含氮化物(例如，氮化矽、氮氧化矽或類似物)。
在一些實施例中，執行一個或多個圖案化製程，以從頂蓋結構116上方移除止擋件212、第一電極層(圖16的1602)、電容器介電層(圖16的1604)及第二電極層(圖16的1606)的一些部分。在一些實施例中，所述一個或多個圖案化製程使得第 一電極126延伸超過電容器介電質128和/或第二電極130的外側壁。在一些實施例中，可通過使用微影製程在第一電極層(圖16的1602)、電容器介電層(圖16的1604)及第二電極層(圖16的1606)上方形成一個或多個罩幕層(例如，光敏材料、硬罩幕或類似物)並隨後根據所述一個或多個罩幕層將第一電極層、電容器介電層和/或第二電極層暴露於一種或多種蝕刻劑來執行所述一個或多個圖案化製程。
如圖18的剖視圖1800所示，在介電堆疊108及頂蓋結構116上方形成上部ILD結構304。上部ILD結構304可包含堆疊在介電堆疊108上方的一種或多種介電材料。在一些實施例中，上部ILD結構304可包括通過上部蝕刻停止層308與第二上部ILD層310分開的第一上部ILD層306。在一些實施例中，上部ILD結構304可通過一個或多個沉積製程(例如，PVD製程、CVD製程、PE-CVD製程、ALD製程或類似製程)形成。
如圖19的剖視圖1900所示，在上部ILD結構304中形成多個上部內連開口1902。所述多個上部內連開口1902延伸穿過上部ILD結構304和/或止擋件212，以暴露出第二電極130的上表面並暴露出內連線220。在一些實施例中，一個或多個上部內連開口1902可進一步延伸穿過上部ILD結構304和/或止擋件212，以暴露出第一電極126的上表面。在一些實施例中，所述多個上部內連開口1902可通過根據附加罩幕1906選擇性地將上部ILD結構304暴露於一種或多種附加蝕刻劑1904來形成。在一些實施例中，一種或多種附加蝕刻劑1904可包括具有蝕刻化學物質的電漿蝕刻劑，所述蝕刻化學物質包括氟(F)、四氟甲烷(CF4)、臭 氧(O2)或八氟環丁烷(C4F8)或類似物中的一者或多者。在一些實施例中，附加罩幕1906可包含光敏材料(例如，光阻)、硬罩幕或類似物。
如圖20的剖視圖2000所示，在所述多個上部內連開口1902內形成多個上部內連線。在一些實施例中，所述多個上部內連線可包括設置在第一電極126上的第一上部內連線312及設置在內連線220上的附加的上部內連線314。在一些實施例中，所述多個上部內連線還可包括設置在第二電極130上的第二上部內連線318。在一些實施例中，所述多個上部內連線可通過在一個或多個上部內連開口1902內形成導電材料來形成。在一些實施例中，導電材料可通過沉積製程和/或鍍覆製程(例如，電鍍、無電鍍覆等)形成。在各種實施例中，導電材料可包含銅、鋁或類似物。在上部內連開口1902內形成導電材料之後，可執行平坦化製程，以從上部ILD結構304上方移除多餘的導電材料，並界定所述多個上部內連線。
圖21示出一種形成積體晶片的方法2100的一些實施例的流程圖，所述積體晶片在具有可變寬度的電容器開口內具有MIM電容器結構。
儘管所公開的方法2100在本文中被示出並闡述為一系列動作或事件，但應理解，此種動作或事件的示出次序不應被解釋為具有限制性意義。舉例來說，一些動作可以不同的次序發生和/或與除本文中所示出和/或闡述的動作或事件以外的其他動作或事件同時發生。此外，可能並不需要所有所示出的動作來實施本文中所作說明的一個或多個方面或實施例。此外，本文中所繪 示的動作中的一者或多者可在一個或多個單獨的動作和/或階段中施行。
在動作2102處，在基底上方的下部層間介電(ILD)結構內形成下部內連線。圖9示出對應於動作2102的一些實施例的剖視圖900。
在動作2104處，在下部ILD結構上方形成介電堆疊，以使第一多個層交錯在第二多個層之間。圖10示出對應於動作2104的一些實施例的剖視圖1000。
在動作2106處，在介電堆疊內形成一個或多個內連線。圖11到圖12示出對應於動作2106的一些實施例的剖視圖1100到1200。
在動作2108處，在介電堆疊上方形成頂蓋結構。圖13示出對應於動作2108的一些實施例的剖視圖1300。
在動作2110處，執行乾法蝕刻製程以形成延伸穿過頂蓋結構及介電堆疊的預備開口。圖14示出對應於動作2110的一些實施例的剖視圖1400。
在動作2112處，對堆疊結構的界定預備開口的側壁執行濕法蝕刻製程，以界定在電容器開口的高度上具有可變寬度的電容器開口。圖15示出對應於動作2112的一些實施例的剖視圖1500。
在動作2114處，沿著介電堆疊的界定電容器開口的表面形成電容器結構。圖16示出對應於動作2114的一些實施例的剖視圖1600。
在動作2116處，在電容器結構的上表面及側壁上方形 成止擋件。圖17示出對應於動作2116的一些實施例的剖視圖1700。
在動作2118處，在形成在頂蓋結構及止擋件上方的上部ILD結構內形成多個上部內連線。圖18到圖20示出對應於動作2118的一些實施例的剖視圖1800到2000。
因此，在一些實施例中，本公開涉及一種積體晶片，所述積體晶片具有設置在具有可變寬度的電容器開口內的MIM電容器結構，所述電容器開口在電容器開口的高度上在較小寬度與較大寬度之間變化。
在一些實施例中，本公開涉及一種積體晶片。所述積體晶片包括：介電堆疊，設置在基底上方並且具有交錯在第二多個層之間的第一多個層，所述介電堆疊具有一個或多個表面，所述一個或多個表面界定在對應於所述第二多個層的不同垂直高度處凹入所述介電堆疊一側中的多個凹口；以及電容器結構，襯於所述介電堆疊的所述一個或多個表面上，所述電容器結構具有由電容器介電質分開的導電電極。
在上述積體晶片中，其中所述電容器結構具有由空腔分開的表面，所述空腔在所述第一多個層的第一層的側壁之間具有第一寬度，且在所述第二多個層的第二層的側壁之間具有第二寬度，所述第二寬度不同於所述第一寬度。
在上述積體晶片中，更包括：止擋件，在所述空腔上方連續延伸並越過所述電容器結構的側壁，沿著所述空腔的頂部佈置。
在上述積體晶片中，其中所述電容器結構的所述表面中 的一者或多者以銳角成角度，所述銳角是通過所述空腔並相對於沿著所述第一多個層中的第一層的底部延伸的線測量的。
在上述積體晶片中，其中在剖視圖中觀察時，所述多個凹口各自具有錐形高度，所述錐形高度隨著距所述空腔的中心的側向距離增加而減小。
在上述積體晶片中，其中所述多個凹口的深度隨著距所述基底的垂直距離增加而增加。
在上述積體晶片中，其中所述第一多個層及所述第二多個層包含不同的矽酸鹽玻璃。
在上述積體晶片中，更包括：內連通孔，延伸穿過所述第一多個層中的至少兩層；以及內連線，接觸所述內連通孔的頂部並延伸穿過所述第一多個層中的至少兩層。
在上述積體晶片中，其中所述第二多個層包括在側向上設置在所述電容器結構與附加電容器結構之間的第一梯形區段、以及設置在所述第一梯形區段上方並在側向上設置在所述電容器結構與所述附加電容器結構之間的第二梯形區段。
在其他實施例中，本公開涉及一種積體晶片。所述積體晶片包括：介電堆疊，設置在基底上方並且具有交錯在第二多個第二材料層之間的第一多個第一材料層，所述介電堆疊具有界定電容器開口的一個或多個表面；電容器結構，襯於所述介電堆疊的界定所述電容器開口的所述一個或多個表面上，所述電容器結構具有從所述電容器結構的側壁向外延伸到由所述第二多個層界定的最大延伸處的多個突起；且所述電容器結構具有內表面，所述內表面界定分開所述內表面的空腔。
在上述積體晶片中，其中所述電容器結構包括通過電容器介電質與第二電極分開的第一電極。
在上述積體晶片中，更包括：第一上部內連線，設置在所述第一電極的上表面上，所述上表面位於所述介電堆疊的頂部上方；以及第二上部內連線，設置在所述第二電極的上表面上，所述第二電極的所述上表面位於所述介電堆疊的所述頂部上方。
在上述積體晶片中，其中當沿著所述電容器結構的剖視圖觀察時，所述突起具有圓形輪廓。
在上述積體晶片中，更包括：下部層間介電結構，佈置在所述介電堆疊與所述基底之間；以及下部內連線，設置在所述電容器結構下方位於所述下部層間介電結構內。
在上述積體晶片中，更包括：蝕刻停止層，將所述下部層間介電結構與所述介電堆疊分開，其中所述電容器結構延伸穿過所述蝕刻停止層到達接觸所述下部內連線的底表面。
在上述積體晶片中，更包括：下部層間介電結構，佈置在所述介電堆疊與所述基底之間；以及蝕刻停止層，將所述下部層間介電結構與所述介電堆疊分開，其中所述電容器結構位於所述蝕刻停止層的上表面上方。
在上述積體晶片中，更包括：內連線，延伸穿過所述第一多個層中的至少兩層；第一內連通孔，接觸所述電容器結構；以及第二內連通孔，接觸所述內連線，其中所述第二內連通孔在所述內連線的底部下方垂直延伸。
在另一些其他實施例中，本公開涉及一種形成積體晶片的方法。所述方法包括在基底上方形成介電堆疊，所述介電堆疊 被形成為具有第一多個第一材料層，所述第一多個第一材料層交錯在第二多個第二材料層之間；執行乾法蝕刻製程以界定延伸穿過所述介電堆疊的預備開口；對所述介電堆疊的界定所述預備開口的側壁執行濕法蝕刻製程，所述濕法蝕刻製程以不同於所述第二材料的速率在側向上蝕刻所述第一材料，以形成具有帶鋸齒狀輪廓的側面的電容器開口；以及形成電容器結構以襯於所述介電堆疊的界定所述電容器開口的表面上。
在上述形成積體晶片的方法中，更包括：執行一個或多個附加的蝕刻製程以界定延伸穿過所述介電堆疊的介層窗孔及內連溝槽，所述一個或多個附加的蝕刻製程在執行所述乾法蝕刻製程以界定所述預備開口之前執行；以及在所述介層窗孔及所述內連溝槽內形成導電材料。
在上述形成積體晶片的方法中，其中所述介電堆疊更包括設置在所述第一多個層中的相鄰層之間的蝕刻停止層，所述蝕刻停止層包含與所述第一多個層中的所述相鄰層不同的材料。
以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本公開的各個方面。所屬領域中的技術人員應理解，他們可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，此類等效構造並不背離本公開的精神及範圍，而且他們可在不背離本公開的精神及範圍的條件下對其作出各種改變、代替及變更。
2100:方法
2102、2104、2106、2108、2110、2112、2114、2116、2118:動作

Claims (10)

  1. 一種積體晶片，包括：介電堆疊，設置在基底上方並且包括交錯在第二多個層之間的第一多個層，其中所述介電堆疊具有一個或多個表面，所述一個或多個表面界定多個凹口，所述多個凹口在對應於所述第二多個層的不同垂直高度處凹入所述介電堆疊的一側中，所述多個凹口的深度隨著距所述基底的垂直距離增加而增加；以及電容器結構，襯於所述介電堆疊的所述一個或多個表面上，其中所述電容器結構包括由電容器介電質分開的導電電極。
  2. 如請求項1所述的積體晶片，其中所述電容器結構具有由空腔分開的表面，所述空腔在所述第一多個層的第一層的側壁之間具有第一寬度，且在所述第二多個層的第二層的側壁之間具有第二寬度，所述第二寬度不同於所述第一寬度。
  3. 如請求項2所述的積體晶片，更包括：止擋件，在所述空腔上方連續延伸並越過所述電容器結構的側壁，沿著所述空腔的頂部佈置。
  4. 如請求項1所述的積體晶片，更包括：內連通孔，延伸穿過所述第一多個層中的至少兩層；以及內連線，接觸所述內連通孔的頂部並延伸穿過所述第一多個層中的至少兩層。
  5. 一種積體晶片，包括：介電堆疊，設置在基底上方並且包括交錯在第二多個第二材料層之間的第一多個第一材料層，其中所述介電堆疊包括界定電容 器開口的一個或多個表面，所述電容器開口的最大側向開口深度隨著距所述基底的垂直距離增加而增加；電容器結構，襯於所述介電堆疊的界定所述電容器開口的所述一個或多個表面上，其中所述電容器結構具有從所述電容器結構的側壁向外延伸到由所述第二多個層界定的最大延伸處的多個突起；且其中所述電容器結構具有內表面，所述內表面界定將所述內表面分開的空腔。
  6. 如請求項5所述的積體晶片，其中所述電容器結構包括通過電容器介電質與第二電極分開的第一電極。
  7. 如請求項5所述的積體晶片，更包括：下部層間介電結構，佈置在所述介電堆疊與所述基底之間；以及蝕刻停止層，將所述下部層間介電結構與所述介電堆疊分開，其中所述電容器結構位於所述蝕刻停止層的上表面上方。
  8. 如請求項5所述的積體晶片，更包括：內連線，延伸穿過所述第一多個層中的至少兩層；第一內連通孔，接觸所述電容器結構；以及第二內連通孔，接觸所述內連線，其中所述第二內連通孔在所述內連線的底部下方垂直延伸。
  9. 一種形成積體晶片的方法，包括：在基底上方形成介電堆疊，所述介電堆疊被形成為具有第一多個第一材料層，所述第一多個第一材料層交錯在第二多個第二材 料層之間；執行乾法蝕刻製程以界定延伸穿過所述介電堆疊的預備開口；對所述介電堆疊的界定所述預備開口的側壁執行濕法蝕刻製程，其中所述濕法蝕刻製程以不同於所述第二材料的速率在側向上蝕刻所述第一材料，以形成具有帶鋸齒狀輪廓的側邊的電容器開口，所述電容器開口的最大側向開口深度隨著距所述基底的垂直距離增加而增加；以及形成電容器結構，以襯於所述介電堆疊的界定所述電容器開口的表面上。
  10. 如請求項9所述的形成積體晶片的方法，更包括：執行一個或多個附加的蝕刻製程以界定延伸穿過所述介電堆疊的介層窗孔及內連溝槽，所述一個或多個附加的蝕刻製程在執行所述乾法蝕刻製程以界定所述預備開口之前執行；以及在所述介層窗孔及所述內連溝槽內形成導電材料。
TW110130177A 2021-03-05 2021-08-16 積體晶片及其形成方法 TWI769053B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163157045P 2021-03-05 2021-03-05
US63/157,045 2021-03-05
US17/361,723 2021-06-29
US17/361,723 US11735624B2 (en) 2021-03-05 2021-06-29 Multi-lateral recessed MIM structure

Publications (2)

Publication Number Publication Date
TWI769053B true TWI769053B (zh) 2022-06-21
TW202236577A TW202236577A (zh) 2022-09-16

Family

ID=82025996

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110130177A TWI769053B (zh) 2021-03-05 2021-08-16 積體晶片及其形成方法

Country Status (3)

Country Link
US (2) US11735624B2 (zh)
CN (1) CN114664786A (zh)
TW (1) TWI769053B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11895825B2 (en) * 2021-05-07 2024-02-06 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device including integrated capacitor and vertical channel transistor and methods of forming the same
CN121399710A (zh) * 2023-06-30 2026-01-23 艾德亚半导体接合科技有限公司 具有电容器的集成电路
US20250006780A1 (en) * 2023-06-30 2025-01-02 International Business Machines Corporation Extremely high density silicon capacitor
US20260026126A1 (en) * 2024-07-18 2026-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Image-sensor structure and method of making thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW381340B (en) * 1998-01-15 2000-02-01 Taiwan Semiconductor Mfg Capacitor structure of dynamic randon access memory and the manufacturing method thereof
US6027968A (en) * 1996-11-19 2000-02-22 International Business Machines Corporation Advanced damascene planar stack capacitor fabrication method
US20080145997A1 (en) * 2006-12-18 2008-06-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a metal-insulator-metal capacitor

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240871A (en) * 1991-09-06 1993-08-31 Micron Technology, Inc. Corrugated storage contact capacitor and method for forming a corrugated storage contact capacitor
US5976945A (en) 1997-11-20 1999-11-02 Vanguard International Semiconductor Corporation Method for fabricating a DRAM cell structure on an SOI wafer incorporating a two dimensional trench capacitor
US6204141B1 (en) 2000-09-13 2001-03-20 Taiwan Semiconductor Mfg. Co. Ltd. Method of manufacturing a deep trench capacitor
US6624018B1 (en) 2001-04-23 2003-09-23 Taiwan Semiconductor Manufacturing Company Method of fabricating a DRAM device featuring alternate fin type capacitor structures
US6982403B2 (en) 2002-03-27 2006-01-03 Omnivision Technologies, Inc. Method and apparatus kTC noise cancelling in a linear CMOS image sensor
US6737699B2 (en) * 2002-06-27 2004-05-18 Intel Corporation Enhanced on-chip decoupling capacitors and method of making same
US7247905B2 (en) 2004-03-30 2007-07-24 International Business Machines Corporation Offset vertical device
JP5011338B2 (ja) 2009-03-30 2012-08-29 日本特殊陶業株式会社 キャパシタ内蔵配線基板
US8354703B2 (en) * 2010-07-15 2013-01-15 International Business Machines Corporation Semiconductor capacitor
US8765598B2 (en) 2011-06-02 2014-07-01 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
TW201532247A (zh) * 2013-10-16 2015-08-16 康佛森智財管理公司 形成嵌入動態隨機存取記憶體電容器的成本效益佳的方法
US9508722B2 (en) * 2013-11-22 2016-11-29 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangment with capacitor
US9825040B2 (en) * 2013-12-31 2017-11-21 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement with capacitor and method of fabricating the same
KR101616091B1 (ko) 2015-04-20 2016-04-28 삼성전자주식회사 모놀리식 3차원 nand 스트링
US20170186837A1 (en) 2015-12-29 2017-06-29 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench capacitor with scallop profile
US10090318B2 (en) 2016-08-05 2018-10-02 Micron Technology, Inc. Vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure and method of forming a vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure
US10147783B2 (en) * 2017-03-20 2018-12-04 Globalfoundries Inc. On-chip capacitors with floating islands
US10593659B2 (en) * 2017-03-30 2020-03-17 International Business Machines Corporation Deep high capacity capacitor for bulk substrates
KR102241839B1 (ko) 2017-05-08 2021-04-20 마이크론 테크놀로지, 인크 메모리 어레이
US10461148B1 (en) * 2018-05-31 2019-10-29 International Business Machines Corporation Multilayer buried metal-insultor-metal capacitor structures
US10693019B2 (en) 2018-08-27 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Film scheme for a high density trench capacitor
US11538808B2 (en) * 2018-09-07 2022-12-27 Intel Corporation Structures and methods for memory cells
WO2020211093A1 (zh) * 2019-04-19 2020-10-22 深圳市汇顶科技股份有限公司 电容器及其制作方法
US11374000B2 (en) * 2020-03-10 2022-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Trench capacitor with lateral protrusion structure
WO2021196009A1 (zh) * 2020-03-31 2021-10-07 深圳市汇顶科技股份有限公司 电容器及其制作方法
US12080800B2 (en) * 2021-03-05 2024-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices with modified source/drain feature and methods thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6027968A (en) * 1996-11-19 2000-02-22 International Business Machines Corporation Advanced damascene planar stack capacitor fabrication method
TW381340B (en) * 1998-01-15 2000-02-01 Taiwan Semiconductor Mfg Capacitor structure of dynamic randon access memory and the manufacturing method thereof
US20080145997A1 (en) * 2006-12-18 2008-06-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a metal-insulator-metal capacitor

Also Published As

Publication number Publication date
CN114664786A (zh) 2022-06-24
US11735624B2 (en) 2023-08-22
US20220285480A1 (en) 2022-09-08
US20230343817A1 (en) 2023-10-26
TW202236577A (zh) 2022-09-16

Similar Documents

Publication Publication Date Title
TWI769053B (zh) 積體晶片及其形成方法
CN108962893B (zh) 动态随机存取存储器及其制造方法
TWI625862B (zh) 積體晶片及製造深溝槽電容的方法
TWI763365B (zh) 深溝槽電容器、半導體結構及其形成方法
US12154939B2 (en) High capacitance MIM device with self aligned spacer
US9276058B2 (en) Methods of manufacturing semiconductor devices
KR20120028509A (ko) 커패시터 형성 방법 및 이를 이용한 반도체 장치 제조 방법
KR102874190B1 (ko) 자기 정렬 스페이서를 갖는 고 커패시턴스 mim 디바이스
CN111354727A (zh) 制造半导体装置的方法
KR100534100B1 (ko) 콘택 플러그의 상부 측벽을 노출시켜 전하저장전극을형성하는 반도체 소자의 제조 방법들
US9825040B2 (en) Semiconductor arrangement with capacitor and method of fabricating the same
CN100454549C (zh) 半导体电容器结构及其制造方法
TW202339317A (zh) 包括電容器的積體電路及其形成方法
KR20100107608A (ko) 반도체 소자 및 그 제조 방법
TWI883640B (zh) 積體晶粒結構及其形成方法
KR20080108697A (ko) 커패시터의 형성 방법 및 반도체 소자의 제조방법
CN105529326B (zh) 存储元件及其制造方法
KR101609251B1 (ko) 반도체 미세 구조물의 제조 방법
JP2005019741A (ja) 半導体装置及びその製造方法
KR20070114952A (ko) 커패시터 형성 방법