[go: up one dir, main page]

TWI768690B - 無參考時脈之時脈資料回復裝置及其方法 - Google Patents

無參考時脈之時脈資料回復裝置及其方法 Download PDF

Info

Publication number
TWI768690B
TWI768690B TW110103607A TW110103607A TWI768690B TW I768690 B TWI768690 B TW I768690B TW 110103607 A TW110103607 A TW 110103607A TW 110103607 A TW110103607 A TW 110103607A TW I768690 B TWI768690 B TW I768690B
Authority
TW
Taiwan
Prior art keywords
signal
clock
data
frequency
circuit
Prior art date
Application number
TW110103607A
Other languages
English (en)
Other versions
TW202230989A (zh
Inventor
莊修銘
唐偉誠
高立龍
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW110103607A priority Critical patent/TWI768690B/zh
Priority to US17/331,991 priority patent/US11424746B1/en
Priority to CN202110776755.0A priority patent/CN114826539B/zh
Application granted granted Critical
Publication of TWI768690B publication Critical patent/TWI768690B/zh
Publication of TW202230989A publication Critical patent/TW202230989A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0004—Initialisation of the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

一種無參考時脈之時脈資料回復裝置，其包含一時脈資料回復電路、一振盪電路以及一處理器。時脈資料回復電路用以根據在第一時段為第一頻率的資料訊號同步出第一時脈訊號。振盪電路用以根據第一時脈訊號輸出振盪時脈訊號。振盪時脈訊號的頻率與第一時脈訊號的頻率實質相同。處理器對在第二時段的資料訊號進行過取樣，以產生模擬預備訊號。模擬預備訊號符合資料訊號在第二時段的第二頻率。時脈資料回復電路根據模擬預備訊號同步出第二時脈訊號。在同步出第二時脈訊號之前，時脈資料回復電路同步於振盪時脈訊號而維持輸出第一時脈訊號。

Description

無參考時脈之時脈資料回復裝置及其方法
本發明是有關於一種時脈資料回復技術，尤其是一種無參考時脈之時脈資料回復裝置及其方法。
在訊號傳輸介面中，傳送端根據其資料傳輸頻率來產生資料訊號並將此資料訊號傳送至接收端。而接收端為了正確地識別資料訊號之邏輯位準，接收端必須根據與傳送端之資料傳輸頻率同步之時脈訊號來讀取此資料訊號。因此，接收端往往會使用時脈資料回復電路(Clock and Data Recovery，CDR)來回復傳送端之資料傳輸頻率以及時脈。
在現今的傳輸介面大致可以分成兩大種類，第一種是同時具備資料訊號線及時脈訊號線（如USB3.0、HDMI等），第二種為只有資料訊號線而無時脈訊號線（如MIPI M-PHY、USB2.0等）。為了獲得準確的資料傳輸頻率，對應於第一種傳輸介面，接收端可設置有參考時脈之時脈資料回復電路（Reference CDR）來回復傳送端之資料傳輸頻率；對應於第二種傳輸介面，接收端可設置無參考時脈資料回復電路（Reference-less CDR）來回復傳送端之資料傳輸頻率。
一般而言，當使用無參考時脈資料回復電路時，係由傳送端需提供同步訊號（例如，只包含供時脈資料回復電路辨識資料傳輸頻率的同步點的一資料訊號），以使接收端的無參考時脈資料回復電路根據同步訊號來產生不同頻率的時脈訊號。當資料傳輸頻率發生改變時，此種傳統架構的方式會產生以下問題：(1)系統功耗升高；(2)系統負擔加重以及(3)時脈資料回復電路在一段時間中處於未同步狀態，即時脈資料回復電路在該段時間內無法輸出時脈訊號。
鑒於上述，本案提供一種無參考時脈之時脈資料回復裝置及其方法，在資料傳輸頻率變換時使時脈資料回復電路產生對應經變換資料傳輸頻率的時脈訊號，因而可降低系統功耗、減輕系統負擔、使時脈資料回復電路持續輸出時脈訊號以供接收端運作。
依據一些實施例，無參考時脈之時脈資料回復裝置包含一時脈資料回復電路、一振盪電路以及一處理器。時脈資料回復電路用以接收來自一資料發送端的一資料訊號。資料訊號的一傳輸頻率在一第一時段為一第一頻率，並且在一第二時段變換為一第二頻率。時脈資料回復電路根據在第一時段的資料訊號同步產生出一第一時脈訊號。振盪電路耦接時脈資料回復電路。振盪電路用以根據第一時脈訊號輸出一振盪時脈訊號。振盪時脈訊號的頻率與第一時脈訊號的頻率實質相同。處理器耦接時脈資料回復電路。處理器用以執行一重新同步程序，以對在第二時段的資料訊號進行過取樣，以產生符合第二頻率的一模擬預備訊號。時脈資料回復電路根據模擬預備訊號同步產生出一第二時脈訊號。在同步產生出第二時脈訊號之前，時脈資料回復電路同步於振盪時脈訊號而維持輸出第一時脈訊號。
依據一些實施例，無參考時脈之時脈資料回復方法適於一無參考時脈之時脈資料回復裝置。無參考時脈之時脈資料回復裝置包含一時脈資料回復電路、一振盪電路以及一處理器。無參考時脈之時脈資料回復方法包含：以時脈資料回復電路接收來自一資料發送端的一資料訊號，其中資料訊號的一傳輸頻率在一第一時段為一第一頻率，並且在一第二時段變換為一第二頻率；以時脈資料回復電路根據在第一時段的資料訊號同步產生出一第一時脈訊號；以振盪電路根據第一時脈訊號輸出一振盪時脈訊號，其中振盪時脈訊號的頻率與第一時脈訊號的頻率實質相同；以處理器執行一重新同步程序，而對在第二時段的資料訊號進行過取樣，以產生符合第二頻率的一模擬預備訊號；以時脈資料回復電路根據模擬預備訊號同步產生出一第二時脈訊號；以及在同步產生出第二時脈訊號之前，以時脈資料回復電路同步於振盪時脈訊號而維持輸出第一時脈訊號。
因此，依據一些實施例，時脈資料回復電路藉由振盪電路產生對應資料訊號變換頻率前的時脈訊號，以持續輸出時脈訊號使資料接收端可持續根據時脈訊號獲得資料訊號所載的傳輸資料。透過對變換頻率後的資料訊號進行過取樣（Oversampling）以獲得模擬預備訊號，使時脈資料回復電路根據模擬預備訊號同步出對應變換頻率後的資料訊號的時脈訊號，進而降低系統功耗及減輕系統負擔。
參照圖1，圖1繪示依據一些實施例之電子系統100之方塊示意圖。電子系統100適於一音訊傳輸系統及/或視訊傳輸系統。電子系統100包含一資料發送端110及多個資料接收端120。資料接收端120一般為複數個，但本發明不以此為限，在一些情形下，資料接收端120也可僅為一個。資料發送端110耦接該些資料接收端120。在一些實施例中，資料發送端110可為用於控制電子系統100運作的控制裝置，例如資料發送端110發出資料訊號以控制電子系統100的運作。資料發送端110例如但不限於桌上型電腦、筆記型電腦、行動裝置等。在一些實施例中，資料接收端120可被資料發送端110控制及接收並讀取資料發送端110所發出的訊號（例如，資料訊號）。資料訊號例如但不限於音源訊號或影視訊號。資料接收端120例如但不限於音響、喇叭、智慧音箱、耳機、電視等音訊或視訊輸出裝置。資料發送端110與資料接收端120之間透過只傳送資料訊號而不傳送參考時脈之傳輸介面耦接，例如：MIPI M-PHY的傳輸介面、USB2.0等，但不以此為限。資料接收端120設置有無參考時脈之時脈資料回復裝置1201（如圖2、圖8及圖9所示）。
參照圖2，圖2繪示依據一些實施例之無參考時脈之時脈資料回復裝置1201之方塊示意圖。無參考時脈之時脈資料回復裝置1201可包含一時脈資料回復電路121、一振盪電路123以及一處理器125。振盪電路123耦接時脈資料回復電路121，處理器125耦接時脈資料回復電路121。時脈資料回復電路121為無參考時脈資料回復電路。振盪電路123例如但不限於石英晶體振盪器（crystal oscillator）等晶體振盪器或非晶體振盪器（non-crystal oscillator）。處理器125例如但不限於中央處理器、微處理器、特定應用積體電路（ASIC，Application-specific Integrated Circuit）、或系統單晶片（SOC，System on a Chip）等運算電路。
參照圖3。圖3繪示依據一些實施例之無參考時脈之時脈資料回復之流程圖。所述無參考時脈之時脈資料回復方法適於由無參考時脈之時脈資料回復裝置1201執行。合併參照圖1，首先，啟動電子系統100（步驟S200）。例如開始提供電子系統100電力。當電子系統100被啟動後，資料發送端110發出預備訊號（例如，一種特定的訊號樣型，或稱training pattern）至資料接收端120（步驟S202）。資料接收端120接收到預備訊號後，根據預備訊號處理後續自資料發送端110接收到的資料訊號（步驟S204）（容後詳述）。
合併參照圖2。資料發送端110在持續發出預備訊號一段時間後（為了方便說明，以下稱資料發送端110持續發出預備訊號的時段為預備時段），發出資料訊號至資料接收端120（步驟S206）。當資料接收端120接收到資料訊號且在資料訊號的傳輸頻率尚未改變時（為了方便說明，以下稱資料訊號的傳輸頻率尚未改變的時段為第一時段，並稱資料訊號改變前的傳輸頻率為第一頻率），同步產生出對應的時脈訊號（為了方便說明，以下稱對應第一頻率的時脈訊號為第一時脈訊號）（步驟S208）。
在一些實施例中，資料接收端120的無參考時脈之時脈資料回復裝置1201當中的時脈資料回復電路121根據在第一時段的資料訊號同步產生第一時脈訊號。舉例來說，時脈資料回復電路121可針對第一時段的資料訊號進行頻率鎖定（容後詳述）及相位鎖定（容後詳述），而同步產生第一時脈訊號。此處所述的同步是指，使第一時脈訊號的頻率及相位相同於第一時段的資料訊號之頻率（即第一頻率）及相位。
當時脈資料回復電路121根據在第一時段的資料訊號同步產生出第一時脈訊號之後，振盪電路123可根據第一時脈訊號輸出與第一時脈訊號的頻率實質（substantially）相同的一振盪時脈訊號（步驟S210）。舉例來說，振盪電路123根據第一時脈訊號來調整施加於自身晶體的電極上的電場，以改變自身的串聯諧振點或並聯諧振點，而使所輸出之振盪時脈訊號的頻率實質相同於第一時脈訊號的頻率，並可暫存此第一時脈訊號。亦即，時脈資料回復電路121可將振盪電路123的振盪時脈訊號鎖定至第一時脈訊號的頻率。
參照圖4，圖4繪示依據一些實施例之資料訊號的封包10示意圖。資料訊號可具有複數個封包10，每個封包10可以具有多個位元，其中前述資料訊號的傳輸頻率為單位封包10的位元數量乘以封包速率。所述封包速率為單位時間內資料訊號所傳輸的封包10的數量。因為一些原因（例如傳輸資料量增加、降低能耗等），資料發送端110會改變資料訊號的傳輸頻率（例如改變封包速率、或是改變單位封包10的位元數量以變換傳輸頻率）。例如，由第一頻率變換為較高的另一頻率（為了方便說明，以下稱為第二頻率），或由第一頻率變換為較低的第二頻率。也就是說，資料訊號的傳輸頻率在第一時段為第一頻率，並且在之後的另一時段（為了方便說明，以下稱資料訊號的傳輸頻率改變後的時段為第二時段）由第一頻率變換為與第一頻率不同的第二頻率。
舉例來說，參照圖5及圖6，圖5繪示依據一些實施例之第一時段的資料訊號之封包10之示意圖，圖6繪示依據一些實施例之第二時段的資料訊號之封包10之示意圖。為了使圖式能清楚呈現，圖5及圖6分別僅繪示一個封包10。如圖中所示，在一些實施例中，資料訊號的每個封包10可包含兩個部分：同步標記12的部分及傳輸資料14的部分。在一些實施例中，每個封包10具有多個位元，其中部分位元為同步標記12，另一部分位元為傳輸資料14。例如，每個封包10具有32個位元，其中前3個位元為同步標記12，其餘位元為傳輸資料14，但不以此為限。同步標記12可為封包10中特定位置的一個或多個位元（在此以3個為例），指定的位元可為連續的位元，也可以是不連續的位元。在此，同步標記12雖以前3個位元為例，但本發明不以此為限，同步標記12亦可以是在封包10末端或封包10區間。
在一些實施例中，同步標記12為一脈衝訊號（如圖5、6所示的具有脈衝寬度tp的訊號）。同步標記12為用以供時脈資料回復電路121辨識的訊號（例如，時脈資料回復電路121可辨識同步標記12的上升緣或下降緣（如圖5、6所示的脈衝寬度tp的左緣及右緣）以判斷資料訊號的封包速率），使時脈資料回復電路121可根據同步標記12判斷資料訊號的封包速率，進而鎖定傳輸頻率及相位以同步產生出時脈訊號。（如第一時脈訊號或於後所述之第二時脈訊號）例如，頻率偵測器或相位偵測器（如後圖7的相位頻率偵測器1211）可偵測同步標記12的上升緣或下降緣以獲得封包速率，使時脈資料回復電路121依據封包速率、單位封包10的位元數量等判斷資料訊號的傳輸頻率及相位以同步產生出時脈訊號。在一些實施例中，傳輸資料14為用以供資料接收端120運用之資料，例如傳輸資料14可包含控制指令、音訊或視訊資料等。
在一些實施例中，資料發送端110可改變資料訊號之封包10的同步標記12之週期（於後稱為同步標記週期），以變換封包速率。例如，同步標記週期與封包速率之間成反比關係。所述同步標記週期為一個封包10的同步標記12之上升緣（下降緣）與下一個封包10的同步標記12之上升緣（下降緣）之間的時間差。資料發送端110可透過改變同步標記12的脈衝寬度tp以改變同步標記12之上升緣或下降緣的位置，進而改變同步標記週期。例如，如圖5及圖6所示，可見第一時段的資料訊號之同步標記週期較大於第二時段的資料訊號之同步標記週期，因而第一時段的封包速率較小於第二時段的封包速率，致使第一時段的資料訊號的第一頻率較小於第二時段的資料訊號的第二頻率。
復參照圖2及圖3。為了因應資料訊號由第一頻率轉變為第二頻率，處理器125執行一重新同步程序，以對在第二時段的資料訊號進行過取樣，以產生符合第二頻率的一模擬預備訊號（步驟S214）。續而，時脈資料回復電路121可根據模擬預備訊號同步產生出不同於第一時脈訊號之頻率的一時脈訊號（為了方便說明，以下稱為第二時脈訊號）（步驟S216）。具體來說，時脈資料回復電路121根據模擬預備訊號來對在第二時段的資料訊號進行頻率鎖定（容後詳述）及相位鎖定（容後詳述）而同步產生出第二時脈訊號。此處所述的同步是指，使第二時脈訊號的頻率及相位相同於第二時段的資料訊號之頻率（即第二頻率）及相位。因此，資料發送端110不用額外提供預備訊號來使時脈資料回復電路121同步出新的時脈訊號（即第二時脈訊號），時脈資料回復電路121可直接根據資料訊號同步產生出第二時脈訊號，進而降低系統功耗及減輕電子系統100負擔。
除此之外，在根據資料訊號同步產生第二時脈訊號之前，時脈資料回復電路121是同步於振盪時脈訊號，藉以維持輸出第一時脈訊號（步驟S212）。舉例來說，在時脈資料回復電路121產生第二時脈訊號之前，時脈資料回復電路121從振盪電路123（例如，藉由後圖9的多工器130的標記「3」路徑）獲取振盪時脈訊號（其頻率相位鎖定於第一頻率），而能維持輸出第一時脈訊號。因此，藉由振盪電路123所產生的符合第一頻率之振盪時脈訊號，可供時脈資料回復電路121在同步產生出第二時脈訊號之前仍可根據第一頻率處於正常操作模式。
以下說明時脈資料回復電路121如何進行頻率鎖定及相位鎖定。參照圖7，圖7繪示依據一些實施例之時脈資料回復電路121之方塊示意圖。在一些實施例中，時脈資料回復電路121可包含一相位頻率偵測器（Phase frequency detector，PFD）1211、一電荷幫浦1213、一低通濾波器1215及一壓控振盪電路1217。電荷幫浦1213耦接相位頻率偵測器1211，低通濾波器1215耦接電荷幫浦1213，壓控振盪電路1217耦接低通濾波器1215及相位頻率偵測器1211。電荷幫浦1213例如但不限於具有電容的直流對直流之轉換器。低通濾波器1215例如但不限於電阻與電容組合而成的濾波電路或電阻與電感組合而成的濾波電路。壓控振盪電路1217例如但不限於變容二極體與電感組合而成的諧振電路。
前述相位頻率偵測器1211用以對訊號（例如，預備訊號、第一時段或第二時段的資料訊號、振盪時脈訊號、或模擬預備訊號）的頻率及相位進行偵測，以獲得一偵測結果，並判斷偵測結果與壓控振盪電路1217所回授的訊號是否匹配，若匹配則時脈資料回復電路121輸出時脈訊號（例如輸出壓控振盪電路1217調整完後的回授訊號）；若不匹配時，則相位頻率偵測器1211輸出用以調整回授訊號的頻率及相位的訊號（例如頻率調整訊號及相位調整訊號），以調整回授訊號的頻率及相位，使其與偵測結果的頻率及相位匹配。舉例來說，若偵測結果的頻率或相位與回授訊號不匹配時，相位頻率偵測器1211輸出一頻率調整訊號或一相位調整訊號至電荷幫浦1213，電荷幫浦1213響應頻率調整訊號或相位調整訊號而對至少一電容進行充電或放電，以輸出一頻率調整電壓或相位調整電壓。例如，若偵測結果的頻率高於回授訊號或偵測結果的相位先於回授訊號，則電荷幫浦1213輸出用以提高回授訊號之頻率調整電壓或相位調整電壓；反之，則輸出用以降低回授訊號之頻率調整電壓或相位調整電壓。
低通濾波器1215根據頻率調整電壓或相位調整電壓而輸出頻率控制電壓或相位控制電壓。壓控振盪電路1217根據頻率控制電壓或相位控制電壓輸出回授訊號。例如，若頻率控制電壓或相位控制電壓的電壓值上升，則回授訊號的頻率可能會增加；反之，則回授訊號的頻率可能會降低。在一些實施例中，相位頻率偵測器1211會先偵測訊號的頻率，並在偵測結果中訊號的頻率與回授訊號的頻率一致時，才偵測訊號的相位，並調整回授訊號的相位以使其與偵測結果的相位一致，而使時脈資料回復電路121輸出時脈訊號（即前述之第一時脈訊號或第二時脈訊號）。在一些實施例中，相位頻率偵測器1211包含頻率偵測器（Frequency detector，FD）及相位偵測器（Phase detector，PD），以實現相位頻率偵測器1211的頻率偵測功能及相位偵測功能。在一些實施例中，相位頻率偵測器1211可鎖定的訊號的頻寬大於僅使用頻率偵測器來鎖定的訊號的頻寬。
參照圖8，圖8繪示依據一些實施例之無參考時脈之時脈資料回復裝置1201之方塊示意圖。在一些實施例中，無參考時脈之時脈資料回復裝置1201更包含一資料遮罩電路129。資料遮罩電路129耦接時脈資料回復電路121。資料遮罩電路129用以遮蔽封包10中的傳輸資料14。在一些實施例中，資料遮罩電路129為包含一及閘的電路。例如將欲遮蔽資料的訊號與一短脈衝訊號（例如，請參照圖5、6）以及閘結合，以獲得經遮蔽資料的訊號，但不以此為限。
在一些實施例中，在步驟S208中，資料接收端120的無參考時脈之時脈資料回復裝置1201的資料遮罩電路129用以遮蔽在第一時段的資料訊號的每個封包10的傳輸資料14，使得時脈資料回復電路121根據在第一時段的資料訊號的沒有被遮蔽的同步標記12進行同步而輸出第一時脈訊號。舉例來說，請一併參照圖5，資料遮罩電路129於第一時段的資料訊號的每個封包10的同步標記12的上升緣的前一段時間（例如第一時段的資料訊號的同步標記週期之一半的時間）至同步標記12的下降緣的後一段時間（例如第一時段的資料訊號的同步標記週期之一半的時間）產生短脈衝訊號，並將該短脈衝訊號與在第一時段的資料訊號的每個封包10以及閘結合，以遮蔽第一時段的資料訊號的每個封包10的傳輸資料14，並獲得每個封包10中沒有被遮蔽的同步標記12。例如，透過將資料訊號的傳輸資料14與短脈衝訊號中具有邏輯值為0的訊號以及閘結合，來遮蔽傳輸資料14，並透過將短脈衝訊號中具有邏輯值為1的訊號以及閘結合同步標記12，而獲得沒有被遮蔽的同步標記12（即，獲得同步標記12中具有邏輯值為1之訊號）。在一些實施例中，時脈資料回復電路121及資料遮罩電路129可以整合在同一電路中。
前述時脈資料回復電路121在第一時段根據資料訊號的每個封包10中的同步標記12進行同步而輸出第一時脈訊號。舉例來說，時脈資料回復電路121偵測在第一時段的資料訊號的每個封包10中的同步標記12之上升緣或下降緣，而獲得同步標記週期，進而獲得封包速率，並依據封包速率鎖定資料訊號的傳輸頻率及相位以同步產生出第一時脈訊號。
在一些實施例中，在步驟S204中，資料接收端120的無參考時脈之時脈資料回復裝置1201的時脈資料回復電路121根據由資料發送端110傳來的預備訊號同步出一遮罩時脈訊號，使得資料遮罩電路129根據遮罩時脈訊號遮蔽在第一時段的資料訊號的每個封包10的傳輸資料14。在一些實施例中，預備訊號為一序列訊號或具有一或多個脈衝的訊號。舉例來說，時脈資料回復電路121偵測預備訊號的該些脈衝的上升緣，以獲得預備訊號的傳輸頻率及相位，並進行頻率鎖定及相位鎖定，以同步出遮罩時脈訊號（於此，遮罩時脈訊號可為如前所述之資料遮罩電路129用以遮蔽封包10中的傳輸資料14所產生的短脈衝訊號）。在一些實施例中，預備訊號的傳輸頻率及相位符合在第一時段的資料訊號的第一頻率及相位。在一些實施例中，預備訊號中的該些脈衝的上升緣及下降緣的位置可以相同於在第一時段的資料訊號的每個封包10中同步標記12的上升緣及下降緣的位置。在一些實施例中，與前述之對第一時段的資料訊號之傳輸資料14進行遮蔽的實施例相似，資料遮罩電路129根據遮罩時脈訊號獲得在第一時段的資料訊號的每個封包10中同步標記12的上升緣及下降緣的位置，進而根據同步標記12的上升緣及下降緣的位置來遮蔽在第一時段的每個封包10的傳輸資料14。例如資料遮罩電路129將遮罩時脈訊號與在第一時段的資料訊號以及閘結合，以遮蔽封包10當中的傳輸資料14。
在一些實施例中，在步驟S216中，資料遮罩電路129根據模擬預備訊號遮蔽在第二時段的資料訊號的每個封包10的傳輸資料14，使得時脈資料回復電路121在第二時段根據資料訊號的沒有被遮蔽的同步標記12進行同步而輸出第二時脈訊號。在一些實施例中，模擬預備訊號可為一序列訊號或具有一或多個脈衝的訊號。舉例來說，請一併參照圖6，與前述之對第一時段的資料訊號之傳輸資料14進行遮蔽的實施例相似，資料遮罩電路129根據模擬預備訊號獲得在第二時段的資料訊號的每個封包10中同步標記12的上升緣及下降緣的位置，進而根據每個封包10中同步標記12的上升緣及下降緣的位置來遮蔽在第二時段的資料訊號的每個封包10的傳輸資料14。例如資料遮罩電路129將第二時段的資料訊號與模擬預備訊號以及閘結合，以遮蔽每個封包10的傳輸資料14。於此，模擬預備訊號可為如前所述之資料遮罩電路129用以遮蔽封包10中的傳輸資料14所產生的短脈衝訊號。
前述時脈資料回復電路121在第二時段根據資料訊號的每個封包10中的同步標記12進行同步而輸出第二時脈訊號。舉例來說，與前述之在第一時段根據同步標記12而輸出第一時脈訊號的實施例相似，時脈資料回復電路121偵測在第二時段的資料訊號的每個封包10中的同步標記12之上升緣或下降緣，而獲得同步標記週期，進而獲得封包速率，並依據封包速率鎖定資料訊號的傳輸頻率及相位以同步產生出第二時脈訊號。
參照圖9，圖9繪示依據一些實施例之無參考時脈之時脈資料回復裝置1201之方塊示意圖。在一些實施例中，無參考時脈之時脈資料回復裝置1201更包含一多工器130。多工器130包含多個輸入端及一輸出端。輸出端耦接時脈資料回復電路121，輸入端分別耦接資料發送端110（藉由標記「0」的路徑）、資料遮罩電路129（藉由標記「1」的路徑）、處理器125（藉由標記「2」的路徑）及振盪電路123（藉由標記「3」的路徑），以接收經遮蔽的資料訊號、振盪時脈訊號、模擬預備訊號及預備訊號，多工器130用以在不同的時點，選擇性地將接收之訊號輸出，而使輸出端發送經遮蔽的資料訊號、振盪時脈訊號、模擬預備訊號或是預備訊號至時脈資料回復電路121。例如在預備時段時，使多工器130的輸出端發出預備訊號（藉由標記「0」的路徑）；在第一時段或第二時段時，使多工器130的輸出端發送經遮蔽的資料訊號（藉由標記「1」的路徑）；在同步出第二時脈訊號之前，使多工器130的輸出端發送振盪時脈訊號（藉由標記「3」的路徑）；在處理器125產生模擬預備訊號時，使多工器130的輸出端發送模擬預備訊號（藉由標記「2」的路徑）。在一些實施例中，多工器130為多線對一線之多工器。在一些實施例中，多工器130可以由一或多個多工器電路組合而成。
在一些實施例中，資料遮罩電路129還耦接處理器125（圖未示），在此情形下，多工器130的輸入端可只分別耦接資料遮罩電路129及振盪電路123，以接收經遮蔽的資料訊號及振盪時脈訊號，並在不同的時點，選擇性地將接收之訊號輸出，而使輸出端發送經遮蔽的資料訊號或是振盪時脈訊號至時脈資料回復電路121。
在一些實施例中，在步驟S214中，在重新同步程序中，處理器125將第二時段的資料訊號從類比訊號轉換為數位訊號（例如處理器125經由類比數位轉換器將第二時段的資料訊號從類比訊號轉換為數位訊號），並利用高頻率的取樣訊號對第二時段的資料訊號進行過取樣（例如透過數位訊號處理器將第二時段的資料訊號擴大（例如複製並增加第二時段的資料訊號中所載的資料），並利用高頻率的取樣訊號以多數決方式（majority-vote）對經過數位訊號處理的第二時段的資料訊號進行取樣，以產生符合第二頻率的模擬預備訊號。之後，將多工器130的輸入來源切換至處理器125，使時脈資料回復電路121能針對第二時段的資料訊號進行初步的同步，等初步同步完成後，再將多工器130的輸入來源切換至資料遮罩電路129，使時脈資料回復電路121能完成針對第二時段的資料訊號的同步。
在一些實施例中，用於過取樣的取樣訊號之頻率大於被取樣的訊號的頻率，例如取樣訊號的頻率為資料訊號的傳輸頻率（如第一頻率或第二頻率）的數倍（如1.5倍、2倍、3倍等）。
在一些實施例中，第一時段的資料訊號的其中一個封包10的傳輸資料14包含一頻率變換通知。在一些實施例中，在步驟S214中，處理器125響應頻率變換通知而啟動重新同步程序。頻率變換通知可為關於資料訊號由第一頻率變換為第二頻率的變換資訊，例如變換時點或時段、再經過幾個封包10後進行變換等，但不以此為限。處理器125響應頻率變換通知而啟動重新同步程序，以對第二時段的資料訊號進行過取樣，並產生模擬預備時脈訊號。之後，將多工器130的輸入來源切換至處理器125，使時脈資料回復電路121針對第二時段的資料訊號進行初步的同步，等初步同步完成後，再將多工器130的輸入來源切換至資料遮罩電路129，使時脈資料回復電路121能完成針對第二時段的資料訊號的同步。在一些實施例中，傳輸資料14還包含用以控制資料接收端120的控制指令、用以供資料接收端120運用的資料（例如，音訊及/或視訊資料）。
在一些實施例中，第一時段的資料訊號的其中一個封包10的傳輸資料14包含關於第二頻率的一頻率資訊。在一些實施例中，在步驟S214中，處理器125根據頻率資訊決定過取樣的一取樣頻率。詳言之，處理器125根據頻率資訊獲得第二頻率的頻率值，並根據第二頻率的頻率值決定過取樣的取樣頻率。例如將第二頻率的頻率值乘以至少三倍以作為用於過取樣的取樣頻率。在一些實施例中，關於第二頻率的頻率資訊為關於第一頻率與第二頻率之間的倍率關係或是第二頻率之頻率值。在一些實施例中，關於第二頻率的頻率資訊可以是一代碼，不同的代碼指示對應不同的一頻率值。
參照圖8及圖9。在一些實施例中，無參考時脈之時脈資料回復裝置1201更包含一倍頻電路127。倍頻電路127耦接振盪電路123及處理器125。倍頻電路127用以升高訊號的頻率。在一些實施例中，倍頻電路127例如但不限於倍頻器。在一些實施例中，在步驟S214中，倍頻電路127用以接收振盪時脈訊號，並升高振盪時脈訊號的頻率以產生一高頻時脈訊號。於是，處理器125可根據高頻時脈訊號作為取樣頻率進行過取樣。此處的倍頻所指的是根據特定倍數升高訊號的頻率。例如，將振盪時脈訊號的頻率放大1.5倍、2倍、3倍等，以產生高頻時脈訊號，但不以此為限。
在一些實施例中，倍頻電路127根據經決定的取樣頻率而將振盪時脈訊號倍頻以產生高頻時脈訊號。舉例來說，倍頻電路127根據經決定的取樣頻率與振盪時脈訊號的頻率之間的倍率關係，來對振盪時脈訊號進行倍頻以產生高頻時脈訊號，而後處理器125根據高頻時脈訊號進行過取樣。在一些實施例中，倍頻電路127可理解為一種鎖相迴路（Phase-Locked Loop ，PLL）。
參照圖8及圖9。在一些實施例中，無參考時脈之時脈資料回復裝置1201更包含一決策電路128。決策電路128耦接時脈資料回復電路121。在一些實施例中，決策電路128還耦接資料發送端110。所述決策電路128例如但不限於中央處理器、微處理器、特定應用積體電路、或系統單晶片等運算電路。在一些實施例中，處理器125及決策電路128可以整合在一起。決策電路128用以根據時脈訊號（例如，包含第一時脈訊號以及第二時脈訊號）計算資料訊號的傳輸頻率，並根據計算得的傳輸頻率讀取來自資料發送端110的資料訊號的封包10中的傳輸資料14。例如，決策電路128將時脈訊號的頻率乘以資料訊號的封包10中的位元數量而計算得資料訊號的傳輸頻率。
具體來說，在時脈資料回復電路121同步出第一時脈訊號之後（步驟S208），決策電路128根據第一時脈訊號計算第一頻率以擷取在第一時段的資料訊號的封包10中的至少一傳輸資料14。在時脈資料回復電路121同步產生第二時脈訊號之後（步驟S216），決策電路128根據第二時脈訊號計算第二頻率以擷取在第二時段的資料訊號的封包10中的至少一傳輸資料14。舉例來說，在時脈資料回復電路121處於同步狀態（例如同步出第一時脈訊號或第二時脈訊號時），時脈資料回復電路121發出狀態為「同步鎖定」的狀態訊號，反之則發出狀態為「非同步鎖定」的狀態訊號，決策電路128根據狀態訊號判斷時脈資料回復電路121是否處於同步狀態。若決策電路128根據狀態訊號判斷時脈資料回復電路121處於「同步鎖定」時，且資料訊號在第一時段時，決策電路128依據基於第一時脈訊號所計算出的對應於第一頻率之頻率值，而對資料訊號進行取樣，以擷取出傳輸資料14，進而將擷取出的傳輸資料14發送給其他電路（例如其他處理單元（圖未示），一般為資料接收端120中的數位電路）以進行後續的資料處理；相似地，若時脈資料回復電路121處於「同步鎖定」且資料訊號在第二時段時，決策電路128依據基於第二時脈訊號所計算出的對應於第二頻率之頻率值，而對資料訊號進行取樣，以擷取出傳輸資料14，進而將擷取出的傳輸資料14發送給其他電路（例如其他處理單元（圖未示））以進行後續的資料處理。
參照圖10。圖10繪示依據一些實施例之無參考時脈之時脈資料回復方法之流程圖，其中步驟S200~S204可參照圖3之實施例。合併參照圖8及圖9，在一些實施例中，在步驟S204之後，決策電路128或處理器125判斷時脈資料回復電路121是否同步產生出遮罩時脈訊號（步驟S205）。若同步出遮罩時脈訊號，則使資料發送端110發送資料訊號（步驟S206）；若未同步出遮罩時脈訊號，則資料接收端120持續根據預備訊號處理資料訊號（步驟S204）。舉例來說，決策電路128或處理器125根據來自時脈資料回復電路121的狀態訊號判斷時脈資料回復電路121是否處於同步狀態，若根據狀態訊號判斷時脈資料回復電路121處於「同步鎖定」，且在預備時段時，決策電路128或處理器125發出一資料傳送請求至資料發送端110，以使資料發送端110響應資料傳送請求而發送資料訊號（步驟S206）；若根據狀態訊號判斷時脈資料回復電路121處於「非同步鎖定」，且在預備時段時，資料接收端120持續根據預備訊號處理資料訊號（步驟S204）。
在一些實施例中，在步驟S210之後，處理器125判斷是否啟動重新同步程序（步驟S211）。若處理器125決定啟動重新同步程序時，則使時脈資料回復電路121根據振盪時脈訊號以維持輸出第一時脈訊號（步驟S212），而後，處理器125執行重新同步程序（步驟S214）。待處理器125以過取樣的方式產生出模擬預備訊號之後，將多工器130的輸入來源切換至處理器125，使時脈資料回復電路121能針對第二時段的資料訊號進行初步的同步。等初步同步完成後，再將多工器130的輸入來源切換至資料遮罩電路129，使時脈資料回復電路121能完成針對第二時段的資料訊號的同步（步驟S216）。若處理器125決定尚不啟動重新同步程序時，則使時脈資料回復電路121持續同步出第一時脈訊號（步驟S208）及繼續後續步驟。
舉例來說，處理器125根據頻率變換通知判斷是否啟動重新同步程序。例如處理器125透過解析頻率變換通知得知資料訊號從第一頻率變換為第二頻率的時點、時段或再經過幾個封包10後進行變換等。處理器125在根據頻率變換通知確定資料訊號的第一頻率要改變為第二頻率時，即會啟動重新同步程序，並使時脈資料回復電路121根據振盪時脈訊號以維持輸出第一時脈訊號（步驟S212）。而後，處理器125執行重新同步程序（步驟S214），再以過取樣的方式產生出模擬預備訊號之後，使時脈資料回復電路121能完成針對第二時段的資料訊號的同步，即產生第二時脈訊號（步驟S216）。處理器125在未根據頻率變換通知確定資料訊號的第一頻率要改變為第二頻率時，處理器125不啟動重新同步程序，並使時脈資料回復電路121持續同步出第一時脈訊號（步驟S208）及繼續後續步驟。
在一些實施例中，在步驟S216之後，可藉由將第二時脈訊號作為新的第一時脈訊號來進行後續的步驟，例如在步驟S216之後，振盪電路123根據新的第一時脈訊號輸出振盪時脈訊號（步驟S210）及繼續後續步驟。
因此，依據一些實施例，藉由振盪電路產生對應資料訊號變換頻率前的時脈訊號，以供時脈資料回復電路持續輸出時脈訊號，使資料接收端可持續根據時脈訊號獲得資料訊號所載的傳輸資料。透過對變換頻率後的資料訊號進行過取樣以獲得模擬預備訊號，使時脈資料回復電路根據模擬預備訊號同步出對應變換頻率後的資料訊號的時脈訊號，進而降低系統功耗及減輕系統負擔。
100:電子系統 110:資料發送端 120:資料接收端 1201:無參考時脈之時脈資料回復裝置 121:時脈資料回復電路 1211:相位頻率偵測器 1213:電荷幫浦 1215:低通濾波器 1217:壓控振盪電路 123:振盪電路 125:處理器 127:倍頻電路 128:決策電路 129:資料遮罩電路 130:多工器 10:封包 12:同步標記 14:傳輸資料 tp:脈衝寬度 S200~S216:步驟
[圖1]繪示依據一些實施例之電子系統之方塊示意圖。 [圖2]繪示依據一些實施例之無參考時脈之時脈資料回復裝置之方塊示意圖。 [圖3]繪示依據一些實施例之無參考時脈之時脈資料回復之流程圖。 [圖4]繪示依據一些實施例之資料訊號的封包示意圖。 [圖5]繪示依據一些實施例之第一時段的資料訊號之封包之示意圖。 [圖6]繪示依據一些實施例之第二時段的資料訊號之封包之示意圖。 [圖7]繪示依據一些實施例之時脈資料回復電路之方塊示意圖。 [圖8]繪示依據一些實施例之無參考時脈之時脈資料回復裝置之方塊示意圖。 [圖9]繪示依據一些實施例之無參考時脈之時脈資料回復裝置之方塊示意圖。 [圖10]繪示依據一些實施例之無參考時脈之時脈資料回復方法之流程圖。
S200~S204,S206~S210,S212~S216:步驟

Claims (10)

  1. 一種無參考時脈之時脈資料回復裝置，包含： 一時脈資料回復電路，用以接收來自一資料發送端的一資料訊號，該資料訊號的一傳輸頻率在一第一時段為一第一頻率並且在一第二時段變換為一第二頻率，該時脈資料回復電路根據在該第一時段的該資料訊號同步產生出一第一時脈訊號； 一振盪電路，耦接該時脈資料回復電路，用以根據該第一時脈訊號輸出一振盪時脈訊號，其中該振盪時脈訊號的頻率與該第一時脈訊號的頻率實質相同；以及 一處理器，耦接該時脈資料回復電路，用以執行一重新同步程序以對在該第二時段的該資料訊號進行過取樣，以產生符合該第二頻率的一模擬預備訊號； 其中，該時脈資料回復電路根據該模擬預備訊號同步產生出一第二時脈訊號，以及在同步產生出該第二時脈訊號之前，該時脈資料回復電路同步於該振盪時脈訊號而維持輸出該第一時脈訊號。
  2. 如請求項1所述之無參考時脈之時脈資料回復裝置，其中該資料訊號當中的複數封包各自包含一同步標記及一傳輸資料，該無參考時脈之時脈資料回復裝置更包含： 一資料遮罩電路，耦接該時脈資料回復電路，用以在該第一時段遮蔽該資料訊號當中的該些封包所包含的該傳輸資料而不遮蔽該同步標記，使得該時脈資料回復電路在該第一時段根據該同步標記進行同步而輸出該第一時脈訊號。
  3. 如請求項2所述之無參考時脈之時脈資料回復裝置，其中在該第一時段之前的一預備時段，該時脈資料回復電路接收來自該資料發送端的一預備訊號並根據該預備訊號同步產生出一遮罩時脈訊號，使得該資料遮罩電路在該第一時段根據該遮罩時脈訊號遮蔽該資料訊號的該些封包當中的該傳輸資料，其中該預備訊號的一傳輸頻率符合該第一頻率。
  4. 如請求項3所述之無參考時脈之時脈資料回復裝置，更包含： 一多工器，包含複數輸入端及一輸出端，該輸出端耦接該時脈資料回復電路，該些輸入端分別耦接該資料遮罩電路、該振盪電路、該處理器及該資料發送端，以接收經遮蔽的該資料訊號、該振盪時脈訊號、該模擬預備訊號及該預備訊號，該多工器用以在不同的時點選擇性地使該輸出端發送經遮蔽的該資料訊號、該振盪時脈訊號、該模擬預備訊號或該預備訊號至該時脈資料回復電路。
  5. 如請求項2所述之無參考時脈之時脈資料回復裝置，其中該資料遮罩電路在該第二時段根據該模擬預備訊號遮蔽該資料訊號當中的該些封包所包含的該傳輸資料而不遮蔽該同步標記，使得該時脈資料回復電路在該第二時段根據該同步標記進行同步而輸出該第二時脈訊號。
  6. 如請求項5所述之無參考時脈之時脈資料回復裝置，更包含： 一多工器，包含複數輸入端及一輸出端，該輸出端耦接該時脈資料回復電路，該些輸入端分別耦接該資料遮罩電路及該振盪電路以接收經遮蔽的該資料訊號及該模擬預備訊號，該多工器用以在不同的時點選擇性使該輸出端發送經遮蔽的該資料訊號或是該模擬預備訊號至該時脈資料回復電路。
  7. 如請求項1所述之無參考時脈之時脈資料回復裝置，其中該第一時段的該資料訊號的一封包包含一頻率變換通知，該處理器響應該頻率變換通知而啟動該重新同步程序。
  8. 如請求項1所述之無參考時脈之時脈資料回復裝置，其中該第一時段的該資料訊號的一封包包含關於該第二頻率的一頻率資訊，該處理器根據該頻率資訊決定過取樣的一取樣頻率。
  9. 如請求項8所述之無參考時脈之時脈資料回復裝置，更包含一倍頻電路，耦接該振盪電路，用以接收該振盪時脈訊號，並根據經決定的該取樣頻率而將該振盪時脈訊號倍頻以產生一高頻時脈訊號，該處理器根據該高頻時脈訊號進行過取樣。
  10. 一種無參考時脈之時脈資料回復方法，適於一無參考時脈之時脈資料回復裝置，該無參考時脈之時脈資料回復裝置包含一時脈資料回復電路、一振盪電路以及一處理器，該無參考時脈之時脈資料回復方法包含： 以該時脈資料回復電路接收來自一資料發送端的一資料訊號，其中該資料訊號的一傳輸頻率在一第一時段為一第一頻率，並且在一第二時段變換為一第二頻率； 以該時脈資料回復電路根據在該第一時段的該資料訊號同步產生出一第一時脈訊號； 以該振盪電路根據該第一時脈訊號輸出一振盪時脈訊號，其中該振盪時脈訊號的頻率與該第一時脈訊號的頻率實質相同； 以該處理器執行一重新同步程序，而對在該第二時段的該資料訊號進行過取樣，以產生符合該第二頻率的一模擬預備訊號； 以該時脈資料回復電路根據該模擬預備訊號同步產生出一第二時脈訊號；以及 在同步產生出該第二時脈訊號之前，以該時脈資料回復電路同步於該振盪時脈訊號而維持輸出該第一時脈訊號。
TW110103607A 2021-01-29 2021-01-29 無參考時脈之時脈資料回復裝置及其方法 TWI768690B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110103607A TWI768690B (zh) 2021-01-29 2021-01-29 無參考時脈之時脈資料回復裝置及其方法
US17/331,991 US11424746B1 (en) 2021-01-29 2021-05-27 Reference-less clock and data recovery device and method
CN202110776755.0A CN114826539B (zh) 2021-01-29 2021-07-09 无参考时钟的时钟数据恢复装置及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110103607A TWI768690B (zh) 2021-01-29 2021-01-29 無參考時脈之時脈資料回復裝置及其方法

Publications (2)

Publication Number Publication Date
TWI768690B true TWI768690B (zh) 2022-06-21
TW202230989A TW202230989A (zh) 2022-08-01

Family

ID=82526465

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110103607A TWI768690B (zh) 2021-01-29 2021-01-29 無參考時脈之時脈資料回復裝置及其方法

Country Status (3)

Country Link
US (1) US11424746B1 (zh)
CN (1) CN114826539B (zh)
TW (1) TWI768690B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11088818B1 (en) 2020-07-01 2021-08-10 Novatek Microelectronics Corp. Receiver and transmitter for high speed data and low speed command signal transmissions
CN117805478A (zh) * 2022-09-26 2024-04-02 兆易创新科技集团股份有限公司 频率检测电路和电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8499186B2 (en) * 2009-12-04 2013-07-30 Via Technologies, Inc. Clock generator and USB module
EP2897319A1 (en) * 2014-01-17 2015-07-22 Broadcom Corporation Method and Apparatus for Reference-Less Repeater with Digital Control
US20160043862A1 (en) * 2014-08-08 2016-02-11 Realtek Semiconductor Corporation Multi-channel timing recovery device
TWI558150B (zh) * 2015-07-28 2016-11-11 群聯電子股份有限公司 眼寬偵測器、記憶體儲存裝置及資料訊號的眼寬偵測方法
US20180343011A1 (en) * 2017-05-22 2018-11-29 Kandou Labs, S.A. Multi-modal data-driven clock recovery circuit
US20200162080A1 (en) * 2018-11-21 2020-05-21 National Chiao Tung University System of referenceless clock and data recovery and frequency detector thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1239627B1 (en) * 2001-03-07 2009-02-25 Nippon Telegraph and Telephone Corporation Clock/Data recovery circuit
DE10262079A1 (de) * 2002-12-23 2004-11-18 Infineon Technologies Ag Verfahren und Vorrichtung zum Extrahieren einer einem Datenstrom zugrundeliegenden Taktfrequenz
WO2005101773A1 (ja) * 2004-04-16 2005-10-27 Thine Electronics, Inc. 送信回路、受信回路及びクロック抽出回路並びにデータ伝送方法及びデータ伝送システム
JP4572742B2 (ja) * 2005-05-26 2010-11-04 ソニー株式会社 周波数制御装置および情報再生装置
US8014481B1 (en) * 2006-11-13 2011-09-06 Marvell International Ltd. Upstream data recovery and data rate detection
JP4837778B2 (ja) * 2007-04-05 2011-12-14 パナソニック株式会社 再生信号処理装置及び映像表示装置
TWI495318B (zh) * 2012-08-30 2015-08-01 Realtek Semiconductor Corp 時脈與資料回復電路以及時脈與資料回復方法
US9292036B2 (en) * 2013-05-24 2016-03-22 Arm Limited Data processing apparatus and method for communicating between a master device and an asynchronous slave device via an interface
US9966994B2 (en) * 2015-04-13 2018-05-08 Fmax Technologies, Inc. Apparatus and methods for burst mode clock and data recovery for high speed serial communication links
US9374217B1 (en) * 2015-09-14 2016-06-21 Inphi Corporation SerDes with high-bandwith low-latency clock and data recovery
CN107171780B (zh) * 2017-05-26 2018-07-06 北京理工大学 时钟恢复相位模糊判定、补偿的装置及方法
CN110324036B (zh) * 2018-03-28 2023-04-14 联发科技股份有限公司 时钟及数据恢复电路
CN111510131B (zh) * 2020-07-01 2020-12-11 杭州城芯科技有限公司 一种无参考时钟的时钟数据恢复电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8499186B2 (en) * 2009-12-04 2013-07-30 Via Technologies, Inc. Clock generator and USB module
EP2897319A1 (en) * 2014-01-17 2015-07-22 Broadcom Corporation Method and Apparatus for Reference-Less Repeater with Digital Control
US20150207502A1 (en) * 2014-01-17 2015-07-23 Broadcom Corporation Method and Apparatus for Reference-Less Repeater with Digital Control
US20160043862A1 (en) * 2014-08-08 2016-02-11 Realtek Semiconductor Corporation Multi-channel timing recovery device
TWI558150B (zh) * 2015-07-28 2016-11-11 群聯電子股份有限公司 眼寬偵測器、記憶體儲存裝置及資料訊號的眼寬偵測方法
US20180343011A1 (en) * 2017-05-22 2018-11-29 Kandou Labs, S.A. Multi-modal data-driven clock recovery circuit
US20200162080A1 (en) * 2018-11-21 2020-05-21 National Chiao Tung University System of referenceless clock and data recovery and frequency detector thereof

Also Published As

Publication number Publication date
US20220247414A1 (en) 2022-08-04
CN114826539B (zh) 2024-04-19
US11424746B1 (en) 2022-08-23
CN114826539A (zh) 2022-07-29
TW202230989A (zh) 2022-08-01

Similar Documents

Publication Publication Date Title
US7366271B2 (en) Clock and data recovery device coping with variable data rates
US7532697B1 (en) Methods and apparatus for clock and data recovery using a single source
US8803573B2 (en) Serializer-deserializer clock and data recovery gain adjustment
CN102377426B (zh) 时钟数据恢复电路、接收装置和通信系统
WO2008032163A2 (en) System and method for pre-defined wake-up of high speed serial link
JP3630092B2 (ja) 位相周波数比較回路
TWI768690B (zh) 無參考時脈之時脈資料回復裝置及其方法
JP3623948B2 (ja) ノイズに強いバーストモード受信装置とそのクロック信号及びデータ復元方法
US7936793B2 (en) Methods and apparatus for synchronizing data transferred across a multi-pin asynchronous serial interface
US7082178B2 (en) Lock detector circuit for dejitter phase lock loop (PLL)
EP1478119A2 (en) Method of recovering clock signal using user clock code in TDM digital video signal and transmitting/receiving apparatus user for the method
JP7280587B2 (ja) 受信装置および送受信システム
KR100261287B1 (ko) 신호 천이 방식에 의한 위상 비교 검출기 및 검출방법
JP5000635B2 (ja) 多ピン非同期シリアル・インタフェース全体に転送されるデータをビット同期する方法および装置
EP1207623B1 (en) Gated clock recovery circuit
KR100398326B1 (ko) 엔알젯 형태의 데이터를 복원하기 위한 클럭/데이터 복원회로
JP2671012B2 (ja) タイミング抽出回路
JP3808424B2 (ja) Ｐｌｌ回路および位相同期方法
JP2850692B2 (ja) フレーム同期装置
JP2001292119A (ja) タイミング抽出回路
JPH0541669A (ja) Ｃｍｉ復号回路
JP2009010747A (ja) クロックデータ再生回路