TWI558150B - 眼寬偵測器、記憶體儲存裝置及資料訊號的眼寬偵測方法 - Google Patents

Description

眼寬偵測器、記憶體儲存裝置及資料訊號的眼寬偵測方法

本發明是有關於一種眼寬偵測技術，且特別是有關於一種眼寬偵測器、記憶體儲存裝置及資料訊號的眼寬偵測方法。

隨著資料傳輸速度的提升，對於可用於改善接收端之資料接收能力的接收器的性能需求也更加強烈。例如，可適應性等化器(adaptive equalizer)被普遍的應用於有線傳輸的接收器中。一般來說，可適應性等化器中會配置有一個等化器(equalizer)與一個眼寬偵測器(eye-width detector)。此眼寬偵測器會去偵測經過等化器處理的資料訊號的眼寬。所偵測到的眼寬可供可適應性等化器使用。例如，可適應性等化器可根據偵測到的眼寬來調整等化器參數。根據調整後的等化器參數，等化器可以逐漸地改善其輸出之資料訊號的訊號品質。例如，若等化器所輸出之資料訊號的眼寬較寬，則此資料訊號的取樣正確性越高。

一般的眼寬偵測器是透過使用大量的眼寬數據來對當前處理中的資料訊號進行匹配測試，直到找到一組與當前處理中的資料訊號匹配的眼寬數據為止。然而，這種利用大量數據來進行盲測以偵測眼寬的方式並不適合資料傳輸速度更快的接收器。

本發明提供一種眼寬偵測器、記憶體儲存裝置及資料訊號的眼寬偵測方法，可提升眼寬偵測的效率。

本發明的一範例實施例提供一種眼寬偵測器，其包括相位內插器、校準電路、眼寬偵測電路及多工器。所述相位內插器用以接收第一時脈訊號與相位控制訊號並且輸出第二時脈訊號。所述校準電路耦接至所述相位內插器。所述校準電路用以接收所述第一時脈訊號與所述第二時脈訊號並且輸出第一控制訊號。所述眼寬偵測電路耦接至所述相位內插器與所述校準電路。所述眼寬偵測電路用以接收資料訊號、所述第一時脈訊號及所述第二時脈訊號並且產生第一取樣值與第二取樣值。若所述第一取樣值與所述第二取樣值不符合第一條件，所述眼寬偵測電路更用以輸出第二控制訊號。若所述第一取樣值與所述第二取樣值符合所述第一條件，所述眼寬偵測電路更用以輸出所述資料訊號的眼寬資訊。所述多工器耦接至所述相位內插器、所述校準電路及所述眼寬偵測電路。所述多工器用以接收所述第一控制訊號與所述第二控制訊號並且受控於選擇訊號而輸出所述相位控制訊號。

在本發明的一範例實施例中，所述校準電路包括校準狀態機，其耦接至所述多工器。所述校準狀態機用以判斷所述第一時脈訊號的時脈頻率與所述第二時脈訊號的時脈頻率是否一致並且若所述第一時脈訊號的所述時脈頻率與所述第二時脈訊號的所述時脈頻率不一致，輸出所述第一控制訊號。

在本發明的一範例實施例中，所述校準電路更包括正反器電路與第一閂鎖電路。所述正反器電路耦接至所述相位內插器。所述正反器電路用以根據所述第一時脈訊號與所述第二時脈訊號執行取樣操作。所述第一閂鎖電路耦接於所述正反器電路與所述校準狀態機之間。所述第一閂鎖電路用以接收所述正反器電路的輸出並且輸出第一比較訊號。所述校準狀態機是根據所述第一比較訊號來判斷所述第一時脈訊號的所述時脈頻率與所述第二時脈訊號的所述時脈頻率是否一致。

在本發明的一範例實施例中，若所述第一時脈訊號的所述時脈頻率與所述第二時脈訊號的所述時脈頻率一致，所述校準狀態機更用以輸出對應於所述第二時脈訊號的第一相位參考值。

在本發明的一範例實施例中，所述眼寬偵測電路包括眼寬偵測狀態機，其耦接至所述校準電路。所述眼寬偵測狀態機用以從所述校準電路接收第一相位參考值並且輸出對應於所述第一相位參考值的第三控制訊號。所述第三控制訊號用以將所述第二時脈訊號延遲或提前1/4個時脈週期。所述多工器更用以接收所述第三控制訊號。

在本發明的一範例實施例中，對應於所述第三控制訊號被輸出，所述眼寬偵測狀態機更用以開始判斷所述第一取樣值與所述第二取樣值是否符合所述第一條件。

在本發明的一範例實施例中，若所述第一取樣值與所述第二取樣值符合所述第一條件，所述眼寬偵測狀態機更用以獲得所述第二時脈訊號的第二相位參考值。所述眼寬偵測電路更用以根據所述第一相位參考值與所述第二相位參考值輸出所述資料訊號的所述眼寬資訊。

在本發明的一範例實施例中，所述眼寬偵測狀態機是判斷所述第一取樣值與所述第二取樣值是否相等。若所述第一取樣值與所述第二取樣值不相等，所述眼寬偵測狀態機判定所述第一取樣值與所述第二取樣值不符合所述第一條件。若所述第一取樣值與所述第二取樣值相等，所述眼寬偵測狀態機判定所述第一取樣值與所述第二取樣值符合所述第一條件。

在本發明的一範例實施例中，所述眼寬偵測電路更包括異或電路與第二閂鎖電路。所述異或電路耦接至所述眼寬偵測狀態機。所述異或電路用以根據所述第一取樣值與所述第二取樣值執行異或操作。所述第二閂鎖電路耦接於所述異或電路與所述眼寬偵測狀態機之間。所述第二閂鎖電路用以接收所述異或電路的輸出並且輸出第二比較訊號。所述眼寬偵測狀態機是根據所述第二比較訊號來判斷所述第一取樣值與所述第二取樣值是否相等。

在本發明的一範例實施例中，所述眼寬偵測電路包括第一取樣電路與第二取樣電路。所述第一取樣電路用以利用所述第一時脈訊號來取樣所述資料訊號以輸出所述第一取樣值。所述第二取樣電路耦接至所述相位內插器。所述第二取樣電路用以利用所述第二時脈訊號來取樣所述資料訊號以輸出所述第二取樣值。

在本發明的一範例實施例中，所述第一時脈訊號為時脈與資料回復電路對應於所述資料訊號而產生的輸出時脈。

在本發明的一範例實施例中，所述第二控制訊號是用以減少第一時間點與第二時間點之間的時間差，其中所述第一時間點是對應於所述第一取樣值的取樣時間，其中所述第二時間點是對應於所述第二取樣值的取樣時間。

本發明的另一範例實施例提供一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組及記憶體控制電路單元。所述連接介面單元用以耦接至主機系統。所述記憶體控制電路單元耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組。所述連接介面單元包括眼寬偵測器。所述眼寬偵測器包括相位內插器、校準電路、眼寬偵測電路及多工器。所述相位內插器用以接收第一時脈訊號與相位控制訊號並且輸出第二時脈訊號。所述校準電路耦接至所述相位內插器。所述校準電路用以接收所述第一時脈訊號與所述第二時脈訊號並且輸出第一控制訊號。所述眼寬偵測電路耦接至所述相位內插器與所述校準電路。所述眼寬偵測電路用以接收資料訊號、所述第一時脈訊號及所述第二時脈訊號並且產生第一取樣值與第二取樣值。若所述第一取樣值與所述第二取樣值不符合第一條件，所述眼寬偵測電路更用以輸出第二控制訊號。若所述第一取樣值與所述第二取樣值符合所述第一條件，所述眼寬偵測電路更用以輸出所述資料訊號的眼寬資訊。所述多工器耦接至所述相位內插器、所述校準電路及所述眼寬偵測電路。所述多工器用以接收所述第一控制訊號與所述第二控制訊號並且受控於選擇訊號而輸出所述相位控制訊號。

在本發明的一範例實施例中，所述校準電路包括校準狀態機，其耦接至所述多工器。所述校準狀態機用以判斷所述第一時脈訊號的時脈頻率與所述第二時脈訊號的時脈頻率是否一致並且若所述第一時脈訊號的所述時脈頻率與所述第二時脈訊號的所述時脈頻率不一致，輸出所述第一控制訊號。

在本發明的一範例實施例中，所述校準電路包括正反器電路與第一閂鎖電路。所述正反器電路耦接至所述相位內插器。所述正反器電路用以根據所述第一時脈訊號與所述第二時脈訊號執行取樣操作。所述第一閂鎖電路耦接於所述正反器電路與所述校準狀態機之間。所述第一閂鎖電路用以接收所述正反器電路的輸出並且輸出第一比較訊號。所述校準狀態機是根據所述第一比較訊號來判斷所述第一時脈訊號的所述時脈頻率與所述第二時脈訊號的所述時脈頻率是否一致。

在本發明的一範例實施例中，若所述第一時脈訊號的所述時脈頻率與所述第二時脈訊號的所述時脈頻率一致，所述校準狀態機更用以輸出對應於所述第二時脈訊號的第一相位參考值。

在本發明的一範例實施例中，所述眼寬偵測電路包括眼寬偵測狀態機，其耦接至所述校準電路。所述眼寬偵測狀態機用以從所述校準電路接收第一相位參考值並且輸出對應於所述第一相位參考值的第三控制訊號。所述第三控制訊號用以將所述第二時脈訊號延遲或提前1/4個時脈週期。所述多工器更用以接收所述第三控制訊號。

在本發明的一範例實施例中，對應於所述第三控制訊號被輸出，所述眼寬偵測狀態機更用以開始判斷所述第一取樣值與所述第二取樣值是否符合所述第一條件。

在本發明的一範例實施例中，若所述第一取樣值與所述第二取樣值符合所述第一條件，所述眼寬偵測狀態機更用以獲得所述第二時脈訊號的第二相位參考值。所述眼寬偵測電路更用以根據所述第一相位參考值與所述第二相位參考值輸出所述資料訊號的所述眼寬資訊。

在本發明的一範例實施例中，所述眼寬偵測狀態機判斷所述第一取樣值與所述第二取樣值是否相等。若所述第一取樣值與所述第二取樣值不相等，所述眼寬偵測狀態機判定所述第一取樣值與所述第二取樣值不符合所述第一條件。若所述第一取樣值與所述第二取樣值相等，所述眼寬偵測狀態機判定所述第一取樣值與所述第二取樣值符合所述第一條件。

在本發明的一範例實施例中，所述眼寬偵測電路更包括異或電路與第二閂鎖電路。所述異或電路耦接至所述眼寬偵測狀態機。所述異或電路用以根據所述第一取樣值與所述第二取樣值執行異或操作。所述第二閂鎖電路耦接於所述異或電路與所述眼寬偵測狀態機之間。所述第二閂鎖電路用以接收所述異或電路的輸出並且輸出第二比較訊號。所述眼寬偵測狀態機是根據所述第二比較訊號來判斷所述第一取樣值與所述第二取樣值是否相等。

在本發明的一範例實施例中，所述眼寬偵測電路包括第一取樣電路與第二取樣電路。所述第一取樣電路用以利用所述第一時脈訊號來取樣所述資料訊號以輸出所述第一取樣值。所述第二取樣電路耦接至所述相位內插器。所述第二取樣電路用以利用所述第二時脈訊號來取樣所述資料訊號以輸出所述第二取樣值。

在本發明的一範例實施例中，所述連接介面單元更包括時脈與資料回復電路，其耦接至所述眼寬偵測器。所述時脈與資料回復電路用以接收所述資料訊號並且對應於所述資料訊號而產生輸出時脈。所述輸出時脈為所述第一時脈訊號。

在本發明的一範例實施例中，所述連接介面單元更包括演算法電路與等化器模組。所述演算法電路耦接至所述眼寬偵測器。所述演算法電路用以接收所述資料訊號的所述眼寬資訊並且輸出參數。所述等化器模組耦接至所述眼寬偵測器與所述演算法電路。所述等化器模組用以接收輸入訊號與所述參數並且根據所述參數對所述輸入訊號進行調變以輸出所述資料訊號。

本發明的另一範例實施例提供一種資料訊號的眼寬偵測方法，其包括：接收第一時脈訊號與相位控制訊號並且輸出第二時脈訊號；接收所述第一時脈訊號與所述第二時脈訊號並且輸出第一控制訊號；接收資料訊號、所述第一時脈訊號及所述第二時脈訊號並且產生第一取樣值與第二取樣值；若所述第一取樣值與所述第二取樣值不符合所述第一條件，輸出第二控制訊號；若所述第一取樣值與所述第二取樣值符合所述第一條件，輸出所述資料訊號的眼寬資訊；以及接收所述第一控制訊號與所述第二控制訊號並且受控於選擇訊號而輸出所述相位控制訊號。

在本發明的一範例實施例中，所述資料訊號的眼寬偵測方法更包括：判斷所述第一時脈訊號的時脈頻率與所述第二時脈訊號的時脈頻率是否一致，其中輸出所述第一控制訊號的步驟是當判定所述第一時脈訊號的所述時脈頻率與所述第二時脈訊號的所述時脈頻率不一致時執行。

在本發明的一範例實施例中，判斷所述第一時脈訊號的所述時脈頻率與所述第二時脈訊號的所述時脈頻率是否一致的步驟包括：根據所述第一時脈訊號與所述第二時脈訊號執行取樣操作；接收所述取樣操作的輸出並且輸出第一比較訊號；以及根據所述第一比較訊號來判斷所述第一時脈訊號的所述時脈頻率與所述第二時脈訊號的所述時脈頻率是否一致。

在本發明的一範例實施例中，所述資料訊號的眼寬偵測方法更包括：若所述第一時脈訊號的所述時脈頻率與所述第二時脈訊號的所述時脈頻率一致，輸出對應於所述第二時脈訊號的第一相位參考值。

在本發明的一範例實施例中，所述資料訊號的眼寬偵測方法更包括：接收第一相位參考值並且輸出對應於所述第一相位參考值的第三控制訊號，其中所述第三控制訊號用以將所述第二時脈訊號延遲或提前1/4個時脈週期，其中接收所述第一控制訊號與所述第二控制訊號的步驟更包括：接收所述第三控制訊號。

在本發明的一範例實施例中，所述資料訊號的眼寬偵測方法更包括：對應於所述第三控制訊號被輸出，開始判斷所述第一取樣值與所述第二取樣值是否符合所述第一條件。

在本發明的一範例實施例中，所述資料訊號的眼寬偵測方法更包括：若所述第一取樣值與所述第二取樣值符合所述第一條件，獲得所述第二時脈訊號的第二相位參考值，其中輸出所述資料訊號的所述眼寬資訊的步驟包括：根據所述第一相位參考值與所述第二相位參考值輸出所述資料訊號的所述眼寬資訊。

在本發明的一範例實施例中，判斷所述第一取樣值與所述第二取樣值是否符合所述第一條件的步驟包括：判斷所述第一取樣值與所述第二取樣值是否相等；若所述第一取樣值與所述第二取樣值不相等，判定所述第一取樣值與所述第二取樣值不符合所述第一條件；以及若所述第一取樣值與所述第二取樣值相等，判定所述第一取樣值與所述第二取樣值符合所述第一條件。

在本發明的一範例實施例中，判斷所述第一取樣值與所述第二取樣值是否相等的步驟包括：根據所述第一取樣值與所述第二取樣值執行異或操作；接收所述異或操作的輸出並且輸出第二比較訊號；以及根據所述第二比較訊號來判斷所述第一取樣值與所述第二取樣值是否相等。

在本發明的一範例實施例中，所述資料訊號的眼寬偵測方法更包括：利用所述第一時脈訊號來取樣所述資料訊號以輸出所述第一取樣值；以及利用所述第二時脈訊號來取樣所述資料訊號以輸出所述第二取樣值。

在本發明的一範例實施例中，所述第一時脈訊號為時脈與資料回復電路對應於所述資料訊號而產生的輸出時脈。

基於上述，相位內插器會接收第一時脈訊號與相位控制訊號並且輸出第二時脈訊號。校準電路會接收所述第一時脈訊號與所述第二時脈訊號並且輸出第一控制訊號。眼寬偵測電路會接收資料訊號、所述第一時脈訊號及所述第二時脈訊號並產生第一取樣值與第二取樣值。若第一取樣值與第二取樣值符合第一條件，眼寬偵測電路會輸出所述資料訊號的眼寬資訊。若第一取樣值與第二取樣值不符合第一條件，眼寬偵測電路會輸出第二控制訊號。另外，多工器會接收第一控制訊號與第二控制訊號並且受控於選擇訊號而輸出所述相位控制訊號。藉此，可提升眼寬偵測的效率。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

以下提出多個實施例來說明本發明，然而本發明不僅限於所例示的多個實施例。又實施例之間也允許有適當的結合。在本案說明書全文(包括申請專利範圍)中所使用的「耦接」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。此外，「訊號」一詞可指至少一電流、電壓、電荷、溫度、資料、或任何其他一或多個訊號。

圖1是根據本發明的一範例實施例所繪示的眼寬(eye width)偵測器的示意圖。

請參照圖1，眼寬偵測器10包括相位內插器(phase interpolator)101、校準電路102、眼寬偵測電路103及多工器104。

相位內插器101用以接收時脈訊號CLK_CDR與控制訊號CS_PI並且輸出時脈訊號CLK_PI。

校準電路102耦接至相位內插器101。校準電路102用以接收時脈訊號CLK_CDR與時脈訊號CLK_PI並且輸出控制訊號CS_1。控制訊號CS_1用以使時脈訊號CLK_PI的時脈頻率與時脈訊號CLK_CDR的時脈頻率趨於一致。

眼寬偵測電路103耦接至相位內插器101與校準電路102。眼寬偵測電路103用以接收資料訊號DATA、時脈訊號CLK_CDR及時脈訊號CLK_PI並且產生一取樣訊號對。此取樣訊號對包括第一取樣值與第二取樣值。眼寬偵測電路103會判斷所產生的第一取樣值與所產生的第二取樣值(即，所產生的取樣訊號對)是否符合某一條件(以下亦稱為第一條件)。若第一取樣值與第二取樣值不符合第一條件，眼寬偵測電路103會輸出控制訊號CS_2。若第一取樣值與第二取樣值符合第一條件，眼寬偵測電路103會輸出資料訊號DATA的眼寬資訊EW。

多工器104耦接至相位內插器101、校準電路102及眼寬偵測電路103。多工器104用以接收控制訊號CS_1與控制訊號CS_2的至少其中之一並且受控於選擇訊號SEL而輸出相位控制訊號CS_PI。例如，多工器104是受控於選擇訊號SEL而使控制訊號CS_1或控制訊號CS_2通過，從而產生相位控制訊號CS_PI。

在本範例實施例中，眼寬偵測器10是與時脈與資料回復電路11搭配使用，故時脈訊號CLK_CDR為時脈與資料回復電路11對應於資料訊號DATA而產生的輸出時脈。例如，時脈與資料回復電路11會接收資料訊號DATA並且根據資料訊號DATA執行一鎖相(phase lock)操作以輸出時脈訊號CLK_CDR。

在本範例實施例中，資料訊號DATA是經由一等化器(未繪示)處理過的資料訊號。例如，資料訊號DATA具有多個脈衝以傳遞一連串的位元資料。例如，每一個位元資料是指一個位元“0”或“1”。然而，在一範例實施例中，資料訊號DATA也可以是在任意的電子裝置內部傳遞的訊號或者來自某一主機系統的資料訊號。此外，在另一範例實施例中，眼寬偵測器10也可以不與時脈與資料回復電路11搭配使用。例如，時脈訊號CLK_CDR也可以是任意的電子裝置內部的系統時脈(或，參考時脈)或者資料訊號DATA的資料時脈等。

在本範例實施例中，資料訊號DATA的脈波可以視為是包括多個眼。資料訊號DATA的眼寬資訊EW可用以表示資料訊號DATA的脈波中的一或多個眼的寬度(即，資料訊號DATA的眼寬)。一般來說，若資料訊號DATA的眼寬越寬，表示此資料訊號DATA的訊號品質越好(例如，對於資料訊號DATA的取樣將較為容易且精準)；反之，若資料訊號DATA的眼寬越窄，表示此資料訊號DATA的訊號品質越差(例如，對於資料訊號DATA的取樣較難且容易產生誤差)。

圖2是根據本發明的一範例實施例所繪示的資料訊號之眼寬的示意圖。

請參照圖2，對應於當前接收到的資料訊號DATA中的一個眼，眼寬資訊EW可用以表示這個眼的寬度EW_D。根據量測出來的眼寬EW_D，其他與眼寬偵測器10搭配使用的電路(例如，等化器或取樣電路等)可得知資料訊號DATA的訊號品質。例如，根據眼寬EW_D，其他與眼寬偵測器10搭配使用的電路可以判斷目前資料訊號DATA的是否有利於取樣。若不利於取樣(例如，眼寬EW_D小於一預設值)，則可藉由調整等化器所使用的參數以嘗試加大資料訊號DATA的眼寬EW_D，直到量測出來的眼寬EW_D符合一篩選條件為止。此外，所量測出來的眼寬資訊EW也可以供其他類型的電路來使用，從而執行例如訊號品質分析等操作。

以下根據一範例實施例來更具體的描述圖1的眼寬偵測器10。請參照回圖1，多工器104預設是根據選擇訊號SEL來接收控制訊號CS_1並輸出相對應的相位控制訊號CS_PI。根據時脈訊號CLK_CDR與控制訊號CS_PI，相位內插器101會執行一相位內插操作以產生時脈訊號CLK_PI。

具體而言，反應於所接收到的時脈訊號CLK_CDR，控制訊號CS_PI會輸出時脈訊號CLK_PI。但是，時脈訊號CLK_PI的時脈頻率則是受控於控制訊號CS_PI。例如，控制訊號CS_PI會包含一相位級數之資訊。此相位級數會包含於相位內插器101可以使用的總相位級數中。例如，若相位內插器101可以使用的相位級數共有129級(例如，-64~64)，則控制訊號CS_PI可指示相位內插器101使用其中的任一級來輸出時脈訊號CLK_PI。每一級的相位級數會對應至一個延遲量。例如，使用32級的相位級數來產生的時脈訊號CLK_PI會落後於使用0級的相位級數來產生的時脈訊號CLK_PI約1/4個時脈週期；使用64級的相位級數來產生的時脈訊號CLK_PI會落後於使用0級的相位級數來產生的時脈訊號CLK_PI約1/2個時脈週期；使用-32級的相位級數來產生的時脈訊號CLK_PI會領先於使用0級的相位級數來產生的時脈訊號CLK_PI約1/4個時脈週期；使用-64級的相位級數來產生的時脈訊號CLK_PI會領先於使用0級的相位級數來產生的時脈訊號CLK_PI約1/2個時脈週期。此外，本發明並不限制總相位級數是多少。

校準電路102包括校準狀態機1021。在接收到時脈訊號CLK_CDR與時脈訊號CLK_PI之後，校準狀態機1021會判斷時脈訊號CLK_CDR的時脈頻率是否與時脈訊號CLK_PI的時脈頻率一致。例如，校準狀態機1021可判斷時脈訊號CLK_CDR的某一上升緣是否與時脈訊號CLK_PI的某一上升緣對齊；若這兩個上升緣沒有對齊，表示時脈訊號CLK_CDR的時脈頻率與時脈訊號CLK_PI的時脈頻率不一致，故校準狀態機1021會輸出控制訊號CS_1，以嘗試將時脈訊號CLK_CDR的時脈頻率與時脈訊號CLK_PI的時脈頻率調整為一致。例如，若時脈訊號CLK_PI落後於時脈訊號CLK_CDR，則控制訊號CS_1可能是用於減少時脈訊號CLK_PI的延遲量；若時脈訊號CLK_PI領先時脈訊號CLK_CDR，則控制訊號CS_1可能是用於增加時脈訊號CLK_PI的延遲量。根據對應於控制訊號CS_1的控制訊號CS_PI，相位內插器101輸出的時脈訊號CLK_PI的時脈頻率會逐漸地與時脈訊號CLK_CDR的時脈頻率趨於一致。

圖3是根據本發明的一範例實施例所繪示的調整時脈訊號之時脈頻率的示意圖。

請參照圖3，假設在一開始接收到時脈訊號CLK_CDR時，相位內插器101是使用0級的相位級數來產生時脈訊號CLK_PI並且此時，時脈訊號CLK_PI的上升緣302與時脈訊號CLK_CDR的上升緣301沒有對齊。藉由持續輸出控制訊號CS_1來調整時脈訊號CLK_PI的延遲量，時脈訊號CLK_PI的上升緣302會沿著箭頭303指示之方向逐漸地與時脈訊號CLK_CDR的上升緣301對齊，使得時脈訊號CLK_CDR的時脈頻率與時脈訊號CLK_PI的時脈頻率達到(或者，接近)一致。

若時脈訊號CLK_CDR的時脈頻率與時脈訊號CLK_PI的時脈頻率達到(或者，接近)一致，校準狀態機1021可停止輸出控制訊號CS_1。以下亦將時脈頻率與時脈訊號CLK_CDR的時脈頻率一致的時脈訊號CLK_PI稱為時脈訊號CLK_PI_LOCK。例如，在圖3中，若時脈訊號CLK_PI的上升緣302與時脈訊號CLK_CDR的上升緣301已經對齊，則可將這個時候的時脈訊號CLK_PI稱為時脈訊號CLK_PI_LOCK。

請參照回圖1，若獲得時脈訊號CLK_PI_LOCK，校準狀態機1021還會輸出對應於時脈訊號CLK_PI_LOCK的一個相位參考值PI_CAL(以下亦稱為第一相位參考值)。此第一相位參考值對應於用來產生時脈訊號CLK_PI_LOCK之相位級數。例如，此第一相位參考值可以是用來產生時脈訊號CLK_PI_LOCK的一個相位級數本身或者對應於此相位級數的一個參考值。或者，在一範例實施例中，第一相位參考值亦可以稱為是一個相位校準值。

眼寬偵測電路103包括眼寬偵測狀態機1031。眼寬偵測狀態機1031耦接至校準電路102。眼寬偵測狀態機1031會接收第一相位參考值。根據第一相位參考值，眼寬偵測狀態機1031可以得知相位內插器101是使用多少的相位級數來產生時脈訊號CLK_PI_LOCK。

在本範例實施例中，第一相位參考值是對應於眼寬偵測狀態機1031的一個觸發訊號。例如，在接收到第一相位參考值之前，眼寬偵測狀態機1031(或，眼寬偵測電路103)可能是處於一閒置狀態或一未啟動狀態。若接收到第一相位參考值，眼寬偵測狀態機1031(或，眼寬偵測電路103)會被啟動並且隨即輸出對應於第一相位參考值的控制訊號CS_3。同時，多工器104會受控於選擇訊號SEL而接收控制訊號CS_3並且輸出相對應的控制訊號CS_PI。然而，在另一範例實施例中，若未接收到第一相位參考值，眼寬偵測狀態機1031(或，眼寬偵測電路103)也可以是處於等待第一相位參考值的任意工作狀態。

在本範例實施例中，控制訊號CS_3是用以將時脈訊號CLK_PI_LOCK延遲或提前1/4個時脈週期。例如，假設原先相位內插器101是使用某一相位級數來輸出時脈訊號CLK_PI_LOCK；在接收到對應於控制訊號CS_3的控制訊號CS_PI之後，相位內插器101會改為使用另一相位級數來將時脈訊號CLK_PI_LOCK延遲或提前1/4個時脈週期。例如，假設相位內插器101可以使用的相位級數共N級，則控制訊號CS_3所指示使用的相位級數可能會比原先用來產生時脈訊號CLK_PI_LOCK的相位級數多(或少)N/4或(N/4)-1級。

圖4是根據本發明的一範例實施例所繪示的資料訊號與時脈訊號的示意圖。

請參照圖4，假設時脈訊號CLK_CDR的上升緣401已經被鎖定在資料訊號DATA的一個眼的中心(例如，適於對資料訊號DATA進行取樣)且時脈訊號CLK_PI已經與時脈訊號CLK_CDR對齊(即，獲得時脈訊號CLK_PI_LOCK)，則此時眼寬偵測狀態機1031會記錄對應於時脈訊號CLK_PI_LOCK的第一相位參考值並且據以輸出控制訊號CS_3。若控制訊號CS_3是指示將時脈訊號CLK_PI_LOCK加快1/4個時脈週期，則相位內插器101對應於控制訊號CS_3所產生的時脈訊號CLK_PI在圖4中是以時脈訊號CLK_PI_R來表示；若控制訊號CS_3是指示將時脈訊號CLK_PI_LOCK延遲1/4個時脈週期，則相位內插器101對應於控制訊號CS_3所產生的時脈訊號CLK_PI在圖4中是以時脈訊號CLK_PI_L來表示。

在圖4中，假設時脈訊號CLK_CDR(或，時脈訊號CLK_PI_LOCK)的一個脈波之寬度為D，則時脈訊號CLK_PI_R的上升緣402與時脈訊號CLK_PI的上升緣401之間的初始差距約為0.5D，並且時脈訊號CLK_PI_L的上升緣403與時脈訊號CLK_PI的上升緣401之間的初始差距也約為0.5D。

在本範例實施例中，時脈訊號CLK_PI_R是用以量測右半眼寬EW_R，並且時脈訊號CLK_PI_L是用以量測左半眼寬EW_L。在本範例實施例中，是假設要先量測右半眼寬EW_R，故控制訊號CS_3是用以產生時脈訊號CLK_PI_R。然而，在另一範例實施例中，若欲先量測左半眼寬EW_L，則控制訊號CS_3會是用以產生時脈訊號CLK_PI_L。

對應於控制訊號CS_3被輸出，眼寬偵測狀態機1031會產生相對應的取樣訊號對並且開始判斷此取樣訊號對中的第一取樣值與一個第二取樣值是否符合第一條件。其中，第一取樣值是利用時脈訊號CLK_CDR對資料訊號DATA進行取樣而獲得，並且第二取樣值是利用時脈訊號CLK_PI_R對資料訊號DATA進行取樣而獲得。若第一取樣值與第二取樣值不符合第一條件，眼寬偵測狀態機1031會輸出控制訊號CS_2。

例如，在本範例實施例中，假設第一取樣值是以時脈訊號CLK_CDR的上升緣401對資料訊號DATA取樣而得，並且第二取樣值是以時脈訊號CLK_PI_R的上升緣402對資料訊號DATA取樣而得，則控制訊號CS_2是用以指示減少對於時脈訊號CLK_PI_R的延遲量。或者，在另一範例實施例中，假設第一取樣值是以時脈訊號CLK_CDR的上升緣401對資料訊號DATA取樣而得，並且第二取樣值是以時脈訊號CLK_PI_L的上升緣403對資料訊號DATA取樣而得，則控制訊號CS_2是用以指示增加對於時脈訊號CLK_PI_R的延遲量。本發明並不限定每一次發出的控制訊號CS_2是用以增加或減少多少的延遲量。

在一範例實施例中，若將對應於第一取樣值的取樣時間稱為第一時間點並且將對應於第二取樣值的取樣時間稱為第二時間點，則控制訊號CS_2是用以減少第一時間點與第二時間點之間的時間差。以圖4為例，第一時間點可以是以時脈訊號CLK_CDR的上升緣401對資料訊號DATA取樣的時間點；第二時間點可以是以時脈訊號CLK_PI_R的上升緣402或時脈訊號CLK_PI_L的上升緣403對資料訊號DATA取樣的時間點；控制訊號CS_2是用以使第一時間點與第二時間點更加接近。

眼寬偵測狀態機1031會持續判斷重複獲得的第一取樣值與第二取樣值是否符合第一條件並且若判定第一取樣值與第二取樣值不符合第一條件，輸出控制訊號CS_2。受控於選擇訊號SEL，多工器104也會接收控制訊號CS_2並且輸出相對應的相位控制訊號CS_PI。例如，在本範例實施例中，根據接收到的相位控制訊號CS_PI，相位內插器101所輸出的時脈訊號CLK_PI_R的上升源402會沿著箭頭410所指示之方向移動(即，左移)。或者，在另一範例實施例中，根據接收到的相位控制訊號CS_PI，相位內插器101所輸出的時脈訊號CLK_PI_L的上升源403會沿著箭頭420所指示之方向移動(即，右移)。

若眼寬偵測狀態機1031判定所獲得的第一取樣值與第二取樣值符合第一條件，眼寬偵測狀態機1031可停止輸出控制訊號CS_2。同時，眼寬偵測狀態機1031會獲得對應於當前的時脈訊號CLK_PI_R的一個相位參考值(以下亦稱為第二相位參考值)。

例如，在本範例實施例中，在將時脈訊號CLK_PI_R移動至時脈訊號CLK_PI_R’的位置之後，利用時脈訊號CLK_CDR的上升緣401對資料訊號DATA取樣而獲得的第一取樣值與利用時脈訊號CLK_PI_R’的上升緣402對資料訊號DATA取樣而獲得的第二取樣值會符合第一條件。此時，眼寬偵測狀態機1031會獲得並且記錄對應於時脈訊號CLK_PI_R’的第二相位參考值。此第二相位參考值是對應於用來產生時脈訊號CLK_PI_R’之相位級數。例如，此第二相位參考值可以是用來產生時脈訊號CLK_PI_R’的一個相位級數本身或者對應於此相位級數的一個參考值。或者，在圖4的另一範例實施例中，在將時脈訊號CLK_PI_L移動至時脈訊號CLK_PI_L’的位置之後，利用時脈訊號CLK_CDR的上升緣401對資料訊號DATA取樣而獲得的第一取樣值與利用時脈訊號CLK_PI_L’的上升緣403對資料訊號DATA取樣而獲得的第二取樣值也會符合第一條件。此時，眼寬偵測狀態機1031所記錄的第二相位參考值是對應於時脈訊號CLK_PI_L’。

在本範例實施例中，根據第一相位參考值與第二相位參考值，眼寬偵測狀態機1031可以直接將第一相位參考值與第二相位參考值之間的差值設定為右半眼寬EW_R。或者，眼寬偵測狀態機1031也可以將第一相位參考值與第二相位參考值之間的差值乘上一個權重來獲得右半眼寬EW_R。例如，此權重可以是將第一參數除以第二參數而獲得。例如，第一參數為上述一個脈波的寬度D，並且第二參數為相位內插器101可以使用的所有相位級數的總數。在獲得右半眼寬EW_R之後，眼寬偵測狀態機1031可直接將右半眼寬EW_R乘以2來獲得眼寬EW_D。

或者，根據圖4的另一範例實施例，在獲得右半眼寬EW_R之後，也可以藉由產生時脈訊號CLK_PI_L並且將時脈訊號CLK_PI_L的上升緣403沿著箭頭420指示之方向逐漸移動至左半眼寬EW_L的範圍之內來找到左半眼寬EW_L，從而獲得眼寬EW_D(即，EW_D=EW_R＋EW_L)。藉由產生並調整時脈訊號CLK_PI_L為時脈訊號CLK_PI_L’來找到左半眼寬EW_L的操作類似於上述藉由產生並調整時脈訊號CLK_PI_R為時脈訊號CLK_PI_R’來找到右半眼寬EW_R的操作，在此便不贅述。

此外，在另一範例實施例中，亦可以先找到左半眼寬EW_L，爾後再將左半眼寬EW_L乘以2來獲得眼寬EW_D。或者，在另一範例實施例中，亦可以先找到左半眼寬EW_L，爾後再找到右半眼寬EW_R，從而獲得眼寬EW_D。在獲得眼寬EW_D之後，眼寬偵測狀態機1031可以輸出資料訊號DATA的眼寬資訊EW。

在一範例實施例中，眼寬偵測狀態機1031還可以執行眼高偵測以獲得資料訊號DATA的眼高。以圖2為例，資料訊號DATA中一個眼的橫向(或水平)寬度(例如，EW_D)可稱為眼寬，而資料訊號DATA中一個眼的眼高則是指一個眼的縱向(或垂直)寬度。例如，眼寬偵測狀態機1031可包括一眼高偵測電路(未繪示)以同步偵測資料訊號DATA的眼高並可輸出資料訊號DATA的眼高資訊。然而，在另一範例實施例中，眼寬偵測器10或眼寬偵測器10所屬的電子裝置不會偵測資料訊號DATA的眼高，以加快對於資料訊號DATA的輸出並且提高對於資料訊號DATA的處理效率。

圖5是根據本發明的另一範例實施例所繪示的眼寬偵測器的示意圖。

請參照圖5，眼寬偵測器50例如是與時脈與資料回復電路51搭配使用。時脈與資料回復電路51相同或相似於圖1的時脈與資料回復電路11。時脈與資料回復電路51會接收資料訊號DATA並且輸出時脈訊號CLK_CDR。

眼寬偵測器50包括相位內插器501、校準電路502、眼寬偵測電路503及多工器504。其中，相位內插器501與多工器504分別相同或相似於圖1的相位內插器101與多工器104。

校準電路502包括正反器(flip-flop)電路5021、閂鎖(latch)電路5022及校準狀態機5023。

正反器電路5021耦接至相位內插器501。正反器電路5021用以根據時脈訊號CLK_CDR與時脈訊號CLK_PI執行取樣操作。例如，若時脈訊號CLK_CDR與時脈訊號CLK_PI的其中之一為邏輯高且時脈訊號CLK_CDR與時脈訊號CLK_PI的其中之另一為邏輯低，正反器電路5021會輸出第一值(例如，0)。若時脈訊號CLK_CDR與時脈訊號CLK_PI皆為邏輯高或者時脈訊號CLK_CDR與時脈訊號CLK_PI皆為邏輯低時，正反器電路5021會輸出第二值(例如，1)。第一值與第二值不同。

閂鎖電路5022耦接於正反器電路5021與校準狀態機5023之間。閂鎖電路5022用以接收正反器電路5021的輸出並且據以輸出比較訊號C_1。

校準狀態機5023根據比較訊號C_1判斷時脈訊號CLK_CDR的時脈頻率與時脈訊號CLK_PI的時脈頻率是否一致。例如，若比較訊號C_1為第一值(例如，0)，校準狀態機5023會判定時脈訊號CLK_CDR的時脈頻率與時脈訊號CLK_PI的時脈頻率不一致。若判定時脈訊號CLK_CDR的時脈頻率與時脈訊號CLK_PI的時脈頻率不一致，校準狀態機5023會輸出控制訊號CS_1至多工器504並且利用重置訊號Reset_1來重置閂鎖電路5022。例如，若比較訊號C_1為第二值(例如，1)，校準狀態機5023會判定時脈訊號CLK_CDR的時脈頻率與時脈訊號CLK_PI的時脈頻率一致。若判定時脈訊號CLK_CDR的時脈頻率與時脈訊號CLK_PI的時脈頻率一致，校準狀態機5023會輸出對應於當前的時脈訊號CLK_PI的第一相位參考值至眼寬偵測電路503。同時，校準狀態機5023可停止輸出控制訊號CS_1。此外，校準狀態機5023相同或相似於圖1的校準狀態機1021，故相同或相似之部份在此便不贅述。

眼寬偵測電路503包括眼寬偵測狀態機5031、取樣電路5032、取樣電路5033、異或(Exclusive-OR, XOR)電路5034及閂鎖電路5035。

眼寬偵測狀態機5031用以接收第一相位參考值並且反應於第一相位參考值而被啟動。例如，眼寬偵測狀態機5031會根據第一相位參考值而輸出對應於第一相位參考值的控制訊號CS_3。

取樣電路5031耦接至時脈與資料回復電路51。取樣電路5031用以接收資料訊號DATA與時脈訊號CLK_CDR並利用時脈訊號CLK_CDR來對資料訊號DATA進行取樣以輸出取樣值S_1(即，上述第一取樣值)。

取樣電路5032耦接至相位內插器501。取樣電路5032用以接收資料訊號DATA與時脈訊號CLK_PI並且利用時脈訊號CLK_PI來對資料訊號DATA進行取樣以輸出取樣值S_2(即，上述第二取樣值)。

在本範例實施例中，取樣電路5031與取樣電路5032亦可以分別實施為至少一個感測放大(sense amplify)電路，並且取樣電路5031與取樣電路5032亦可以是分別利用所接收到的時脈訊號CLK_CDR與所接收到的時脈訊號CLK_PI來對資料訊號DATA進行感測放大。

異或電路5033耦接至取樣電路5031與取樣電路5032。異或電路5033用以根據取樣值S_1與取樣值S_2執行異或操作。例如，若取樣值S_1與取樣值S_2不相等，則異或電路5033會輸出第三值(例如，1)；若取樣值S_1與取樣值S_2相等，則異或電路5033會輸出第四值(例如，0)。

閂鎖電路5034耦接於異或電路5033與眼寬偵測狀態機5031之間。閂鎖電路5034用以接收異或電路5033的輸出並且輸出相對應的比較訊號C_2。

眼寬偵測狀態機5031會接收比較訊號C_2並且根據比較訊號C_2判斷取樣值S_1與取樣值S_2是否相等。例如，若取樣比較訊號SC為第三值(例如，1)，眼寬偵測狀態機5031會判斷取樣值S_1與取樣值S_2不相等；若取樣比較訊號SC為第四值(例如，0)，眼寬偵測狀態機5031會判斷取樣值S_1與取樣值S_2相等。

若眼寬偵測狀態機5031判定取樣值S_1與取樣值S_2不相等，眼寬偵測狀態機5031會輸出控制訊號CS_2並且利用重置訊號Reset_2來重置閂鎖電路5035。若眼寬偵測狀態機5031判定取樣值S_1與取樣值S_2相等，眼寬偵測狀態機5031會根據第一相位參考值與對應於當前的時脈訊號CLK_PI的第二相位參考值來輸出資料訊號DATA的眼寬資訊EW。然而，眼寬偵測狀態機5031相同或相似於圖1的眼寬偵測狀態機1031，故相同或相似之部份在此便不贅述。

值得一提的是，圖1與圖5皆只是繪示眼寬偵測器的概略電路配置與元件耦接關係，而不代表眼寬偵測器的概略電路配置與元件耦接關係必須如圖1與圖5中的任一者來進行配置。例如，在圖1與圖5的任一範例實施例中，更多的電路元件都可以被加入至對應的眼寬偵測器中，以達到更好的技術效果或產生額外的功能。或者，在圖1與圖5的任一範例實施例中，電路元件彼此的耦接關係也可以被改變。

圖6是根據本發明的一範例實施例所繪示的眼寬偵測方法的流程圖。以下將以圖1的眼寬偵測器10來搭配圖6的流程圖進行說明。然而，圖6的流程圖亦可以搭配其他的眼寬偵測器來使用。

請同時參照圖1與圖6，在步驟S601中，相位內插器101接收時脈訊號CLK_CDR(亦稱為第一時脈訊號)與控制訊號CS_PI(亦稱為相位控制訊號)並且輸出時脈訊號CLK_PI(亦稱為第二時脈訊號)。在步驟S602中，校準電路102接收時脈訊號CLK_CDR與時脈訊號CLK_PI並且輸出控制訊號CS_1(亦稱為第一控制訊號)。在步驟S603中，眼寬偵測電路103接收資料訊號DATA、時脈訊號CLK_CDR及時脈訊號CLK_PI並且產生第一取樣值與第二取樣值。在步驟S604中，眼寬偵測電路103判斷所述第一取樣值與所述第二取樣值是否符合第一條件。若所述第一取樣值與所述第二取樣值不符合所述第一條件，在步驟S605中，眼寬偵測電路103輸出控制訊號CS_2。若所述第一取樣值與所述第二取樣值符合所述第一條件，在步驟S606中，眼寬偵測電路103輸出資料訊號DATA的眼寬資訊EW。其中，控制訊號CS_PI可以是多工器104對應於控制訊號CS_1或控制訊號CS_2而輸出。

圖7是根據本發明的另一範例實施例所繪示的眼寬偵測方法的流程圖。以下同樣以圖1的眼寬偵測器10來搭配圖7的流程圖進行說明。然而，圖7的流程圖亦可以搭配其他的眼寬偵測器來使用。

請參照圖7，在步驟S701中，相位內插器101接收時脈訊號CLK_CDR與控制訊號CS_PI並且輸出時脈訊號CLK_PI。在步驟S702中，校準電路102接收時脈訊號CLK_CDR與時脈訊號CLK_PI。在步驟S703中，校準電路102判斷時脈訊號CLK_CDR的時脈頻率與時脈訊號CLK_PI的時脈頻率是否一致。若時脈訊號CLK_CDR的時脈頻率與時脈訊號CLK_PI的時脈頻率不一致，在步驟S704中，校準電路102輸出控制訊號CS_1。若時脈訊號CLK_CDR的時脈頻率與時脈訊號CLK_PI的時脈頻率一致，在步驟S705中，校準電路102輸出對應於時脈訊號CLK_PI的第一相位參考值。在步驟S706中，眼寬偵測電路103接收所述第一相位參考值並且輸出對應於所述第一相位參考值的控制訊號CS_3(亦稱為第三時脈訊號)，其中控制訊號CS_3用以將時脈訊號CLK_PI延遲或提前1/4個時脈週期。在步驟S707中，眼寬偵測電路103接收資料訊號DATA、時脈訊號CLK_CDR及時脈訊號CLK_PI並且產生第一取樣值與第二取樣值。在步驟S708中，眼寬偵測電路103判斷所述第一取樣值與所述第二取樣值是否符合第一條件。若所述第一取樣值與所述第二取樣值不符合第一條件，在步驟S709中，眼寬偵測電路103輸出控制訊號CS_2。若所述第一取樣值與所述第二取樣值符合第一條件，在步驟S710中，眼寬偵測電路103輸出所述資料訊號的眼寬資訊。

然而，圖6與圖7中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖6與圖7中各步驟可以實作為多個程式碼或是電路，本發明不加以限制。此外，圖6與圖7的方法可以搭配以上範例實施例使用，也可以單獨使用，本發明不加以限制。

在一範例實施例中，眼寬偵測器10或50是適於設置於記憶體儲存裝置中。一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。

圖8是根據本發明的一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。圖9是根據本發明的一範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。圖10是根據本發明的一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。

請參照圖8，主機系統81一般包括電腦82與輸入/輸出(input/output, I/O)裝置83。電腦82包括微處理器822、隨機存取記憶體(random access memory, RAM)824、系統匯流排826與資料傳輸介面828。輸入/輸出裝置83包括如圖9的滑鼠91、鍵盤92、顯示器93與印表機94。必須瞭解的是，圖9所示的裝置非限制輸入/輸出裝置83，輸入/輸出裝置83可更包括其他裝置。

在一範例實施例中，記憶體儲存裝置80是透過資料傳輸介面828與主機系統81的其他元件耦接。藉由微處理器822、隨機存取記憶體824與輸入/輸出裝置83的運作可將資料寫入至記憶體儲存裝置80或從記憶體儲存裝置80中讀取資料。例如，記憶體儲存裝置80可以是如圖9所示的隨身碟95、記憶卡96或固態硬碟(Solid State Drive, SSD)97等的可複寫式非揮發性記憶體儲存裝置。

一般而言，主機系統81為可實質地與記憶體儲存裝置80配合以儲存資料的任意系統。雖然在本範例實施例中，主機系統81是以電腦系統來作說明，然而，另一範例實施例中，主機系統81可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為數位相機(攝影機)1001時，可複寫式非揮發性記憶體儲存裝置則為其所使用的SD卡1002、MMC卡1003、記憶棒(memory stick)1004、CF卡1005或嵌入式儲存裝置1006(如圖10所示)。嵌入式儲存裝置1006包括嵌入式多媒體卡(Embedded MMC, eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接於主機系統的基板上。

圖11是繪示圖8所示的記憶體儲存裝置的概要方塊圖。

請參照圖11，記憶體儲存裝置80包括連接介面單元802、記憶體控制電路單元804與可複寫式非揮發性記憶體模組806。

在本範例實施例中，連接介面單元802是相容於序列先進附件(Serial Advanced Technology Attachment, SATA)標準。然而，必須瞭解的是，本發明不限於此，連接介面單元802亦可以是符合並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers, IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準、通用序列匯流排(Universal Serial Bus, USB)標準、安全數位(Secure Digital, SD)介面標準、超高速一代(Ultra High Speed-I, UHS-I)介面標準、超高速二代(Ultra High Speed-II, UHS-II)介面標準、記憶棒(Memory Stick, MS)介面標準、多媒體儲存卡(Multi Media Card, MMC)介面標準、崁入式多媒體儲存卡(Embedded Multimedia Card, eMMC)介面標準、通用快閃記憶體(Universal Flash Storage, UFS)介面標準、小型快閃(Compact Flash, CF)介面標準、整合式驅動電子介面(Integrated Device Electronics, IDE)標準或其他適合的標準。連接介面單元802可與記憶體控制電路單元804封裝在一個晶片中，或者連接介面單元802是佈設於一包含記憶體控制電路單元804之晶片外。

記憶體控制電路單元804用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統81的指令在可複寫式非揮發性記憶體模組806中進行資料的寫入、讀取與抹除等運作。

可複寫式非揮發性記憶體模組806是耦接至記憶體控制電路單元804並且用以儲存主機系統81所寫入之資料。可複寫式非揮發性記憶體模組806可以是單階記憶胞(Single Level Cell, SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元資料的快閃記憶體模組)、多階記憶胞(Multi Level Cell, MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元資料的快閃記憶體模組)、複數階記憶胞(Triple Level Cell，TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元資料的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。

在一範例實施例中，眼寬偵測器10或50是配置於連接介面單元802中，從而可偵測在連接介面單元802中傳遞的資料訊號DATA之眼寬並且據以輸出資料訊號DATA的眼寬資訊EW。例如，資料訊號DATA的眼寬資訊EW可供連接介面單元802中的其餘電子元件(例如，等化器及/或取樣電路等)或者記憶體控制電路單元804使用。若對於資料訊號DATA的眼寬資訊EW之偵測越精確及/或偵測速度越快，則連接介面單元802對於來自主機系統81之訊號的分析及/或取樣能力也可提升。此外，在一範例實施例中，時脈與資料回復電路11或51也可以是配置於連接介面單元802中。

圖12是根據本發明的一範例實施例所繪示的連接介面單元的概要方塊圖。

請參照圖12，連接介面單元802包括眼寬偵測器1210、時脈與資料回復電路1211、等化器模組1230及演算法電路1240。

眼寬偵測器1210用以接收資料訊號DATA與時脈訊號CLK_CDR並且輸出資料訊號DATA的眼寬資訊EW。時脈與資料回復電路1211耦接至眼寬偵測器1210。時脈與資料回復電路1211用以接收資料訊號DATA並且輸出時脈訊號CLK_CDR。眼寬偵測器1210與時脈與資料回復電路1211分別相同或相似於上述範例實施例中提及的眼寬偵測器與時脈與資料回復電路，故相同或相似之部分在此便不再贅述。此外，時脈訊號CLK_CDR還可以供連接介面單元802中的其他電子元件使用。例如，連接介面單元802中的取樣電路(未繪示)可以根據時脈訊號CLK_CDR來對資料訊號DATA進行取樣並且連接介面單元802可將經由取樣而獲得的取樣資料序列傳輸至記憶體控制電路單元804。

等化器模組1230耦接至眼寬偵測器1210與時脈與資料回復電路1211。等化器模組1230用以接收輸入訊號DATA_IN。在本範例實施例中，輸入訊號DATA_IN是來自主機系統81的資料訊號。輸入訊號DATA_IN是經過通道衰減的訊號。例如，通道衰減的多或少與通道(例如，有線/無線通道)的長度與雜訊強弱等因素有關。等化器模組1230會對輸入訊號DATA_IN的通道衰減進行補償。例如，等化器模組1230會調變輸入訊號DATA_IN以產生並輸出資料訊號DATA。例如，等化器模組1230會使用不同的參數來對輸入訊號DATA_IN執行調變以嘗試輸出訊號品質較好或脈波波形較有利於分析的資料訊號DATA。例如，等化器模組1230可包括連續時間線性等化器(Continuous-Time Linear Equalizer, CTLE)、無限脈衝響應電路(Infinite Impulse Response, IIR)及決策回授等化器(Decision Feedback Equalizer, DFE)的至少其中之一或者其他類型的等化器。

演算法電路1240耦接至眼寬偵測電路1210與等化器模組1230。演算法電路1240用以接收眼寬資訊EW並且輸出參數PARA至等化器模組1230。等化器模組1230會根據參數PARA來決定當前要使用的參數。例如，眼寬偵測電路1210會持續偵測資料訊號DATA的眼寬並且輸出相對應的眼寬資訊EW；演算法電路1240則會持續接收眼寬資訊EW並且藉由一演算法來產生不同的參數PARA；根據參數PARA，等化器模組101會持續對輸入訊號DATA_IN進行調變以產生具有不同眼寬的資料訊號DATA，直到演算法電路1240判定已獲得最佳參數與相對應的最佳眼寬為止。

綜上所述，在本發明的一範例實施例中，可先獲得時脈頻率與第一時脈訊號的時脈頻率一致的第二時脈訊號。在獲得時脈頻率與第一時脈訊號的時脈頻率一致的第二時脈訊號之後，再將此第二時脈訊號延遲或提前1/4個時脈週期並且利用第一時脈訊號與調整後的第二時脈訊號來對資料訊號分別進行取樣。然後，藉由逐漸將第二時脈訊號往第一時脈訊號靠近，可調整所獲得的取樣值，直到所獲得的取樣值符合某一條件為止。根據符合此條件的取樣值，即可獲得資料訊號中一個眼的眼寬並且輸出相對應的眼寬資訊。因此，相對於一般需要使用大量數據來測出資料訊號之眼寬，本發明可提升眼寬偵測的效率。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10、50‧‧‧眼寬偵測器
101、501‧‧‧相位內插器
102、502‧‧‧校準電路
103、503‧‧‧眼寬偵測電路
104、504‧‧‧多工器
CLK_CDR、CLK_PI、CLK_PI_LOCK、CLK_PI_R、CLK_PI_L、CLK_PI_R’、CLK_PI_L’‧‧‧時脈訊號
CS_1、CS_2、CS_3‧‧‧控制訊號
DATA‧‧‧資料訊號
EW‧‧‧眼寬資訊
SEL‧‧‧選擇訊號
CS_PI‧‧‧相位控制訊號
11‧‧‧時脈與資料回復電路
PI_CAL‧‧‧相位參考值
EW_D‧‧‧眼寬
1021、5023‧‧‧校準狀態機
301、302、401、402、403‧‧‧上升緣
303、410、420‧‧‧箭頭
1031、5031‧‧‧眼寬偵測狀態機
EW_R‧‧‧右半眼寬
EW_L‧‧‧左半眼寬
5021‧‧‧正反器電路
5022、5035‧‧‧閂鎖電路
C_1、C_2‧‧‧比較訊號
5032、5033‧‧‧取樣電路
5034‧‧‧異或電路
S601~S606、S701~S710‧‧‧步驟
80‧‧‧記憶體儲存裝置
81‧‧‧主機系統
82‧‧‧電腦
822‧‧‧微處理器
824‧‧‧隨機存取記憶體
826‧‧‧系統匯流排
828‧‧‧資料傳輸介面
83‧‧‧輸入/輸出裝置
91‧‧‧滑鼠
92‧‧‧鍵盤
93‧‧‧顯示器
94‧‧‧印表機
95‧‧‧隨身碟
96‧‧‧記憶卡
97‧‧‧固態硬碟
1001‧‧‧數位相機
1002‧‧‧SD卡
1003‧‧‧MMC卡
1004‧‧‧記憶棒
1005‧‧‧CF卡
1006‧‧‧嵌入式儲存裝置
802‧‧‧連接介面單元
804‧‧‧記憶體控制電路單元
806‧‧‧可複寫式非揮發性記憶體模組
1210‧‧‧眼寬偵測器
1211‧‧‧時脈與資料回復電路
1230‧‧‧等化器模組
1240‧‧‧演算法電路
DATA_IN‧‧‧輸入訊號
PARA‧‧‧參數

圖1是根據本發明的一範例實施例所繪示的眼寬偵測器的示意圖。 圖2是根據本發明的一範例實施例所繪示的資料訊號之眼寬的示意圖。 圖3是根據本發明的一範例實施例所繪示的調整時脈訊號之時脈頻率的示意圖。 圖4是根據本發明的一範例實施例所繪示的資料訊號與時脈訊號的示意圖。 圖5是根據本發明的另一範例實施例所繪示的眼寬偵測器的示意圖。 圖6是根據本發明的一範例實施例所繪示的眼寬偵測方法的流程圖。 圖7是根據本發明的另一範例實施例所繪示的眼寬偵測方法的流程圖。 圖8是根據本發明的一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。 圖9是根據本發明的一範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。 圖10是根據本發明的一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。 圖11是繪示圖8所示的記憶體儲存裝置的概要方塊圖。 圖12是根據本發明的一範例實施例所繪示的連接介面單元的概要方塊圖。

10‧‧‧眼寬偵測器

101‧‧‧相位內插器

102‧‧‧校準電路

103‧‧‧眼寬偵測電路

104‧‧‧多工器

CLK_CDR、CLK_PI‧‧‧時脈訊號

CS_1、CS_2、CS_3‧‧‧控制訊號

DATA‧‧‧資料訊號

EW‧‧‧眼寬資訊

SEL‧‧‧選擇訊號

CS_PI‧‧‧相位控制訊號

11‧‧‧時脈與資料回復電路

PI_CAL‧‧‧相位參考值

1021‧‧‧校準狀態機

1031‧‧‧眼寬偵測狀態機

Claims (35)

1. 一種眼寬偵測器，包括： 一相位內插器，用以接收一第一時脈訊號與一相位控制訊號並且輸出一第二時脈訊號； 一校準電路，耦接至該相位內插器， 其中該校準電路用以接收該第一時脈訊號與該第二時脈訊號並且輸出一第一控制訊號； 一眼寬偵測電路，耦接至該相位內插器與該校準電路， 其中該眼寬偵測電路用以接收一資料訊號、該第一時脈訊號及該第二時脈訊號並且產生一第一取樣值與一第二取樣值， 其中若該第一取樣值與該第二取樣值不符合一第一條件，該眼寬偵測電路更用以輸出一第二控制訊號， 其中若該第一取樣值與該第二取樣值符合該第一條件，該眼寬偵測電路更用以輸出該資料訊號的一眼寬資訊；以及 一多工器，耦接至該相位內插器、該校準電路及該眼寬偵測電路， 其中該多工器用以接收該第一控制訊號與該第二控制訊號並且受控於一選擇訊號而輸出該相位控制訊號。
2. 如申請專利範圍第1項所述的眼寬偵測器，其中該校準電路包括： 一校準狀態機，耦接至該多工器， 其中該校準狀態機用以判斷該第一時脈訊號的一時脈頻率與該第二時脈訊號的一時脈頻率是否一致並且若該第一時脈訊號的該時脈頻率與該第二時脈訊號的該時脈頻率不一致，輸出該第一控制訊號。
3. 如申請專利範圍第2項所述的眼寬偵測器，其中該校準電路更包括： 一正反器電路，耦接至該相位內插器， 其中該正反器電路用以根據該第一時脈訊號與該第二時脈訊號執行一取樣操作； 一第一閂鎖電路，耦接於該正反器電路與該校準狀態機之間， 其中該第一閂鎖電路用以接收該正反器電路的一輸出並且輸出一第一比較訊號， 其中該校準狀態機是根據該第一比較訊號來判斷該第一時脈訊號的該時脈頻率與該第二時脈訊號的該時脈頻率是否一致。
4. 如申請專利範圍第2項所述的眼寬偵測器，其中若該第一時脈訊號的該時脈頻率與該第二時脈訊號的該時脈頻率一致，該校準狀態機更用以輸出對應於該第二時脈訊號的一第一相位參考值。
5. 如申請專利範圍第1項所述的眼寬偵測器，其中該眼寬偵測電路包括： 一眼寬偵測狀態機，耦接至該校準電路， 其中該眼寬偵測狀態機用以從該校準電路接收一第一相位參考值並且輸出對應於該第一相位參考值的一第三控制訊號， 其中該第三控制訊號用以將該第二時脈訊號延遲或提前1/4個時脈週期， 其中該多工器更用以接收該第三控制訊號。
6. 如申請專利範圍第5項所述的眼寬偵測器，其中對應於該第三控制訊號被輸出，該眼寬偵測狀態機更用以開始判斷該第一取樣值與該第二取樣值是否符合該第一條件。
7. 如申請專利範圍第6項所述的眼寬偵測器，其中若該第一取樣值與該第二取樣值符合該第一條件，該眼寬偵測狀態機更用以獲得該第二時脈訊號的一第二相位參考值， 其中該眼寬偵測電路更用以根據該第一相位參考值與該第二相位參考值輸出該資料訊號的該眼寬資訊。
8. 如申請專利範圍第6項所述的眼寬偵測器，其中該眼寬偵測狀態機是判斷該第一取樣值與該第二取樣值是否相等， 其中若該第一取樣值與該第二取樣值不相等，該眼寬偵測狀態機判定該第一取樣值與該第二取樣值不符合該第一條件， 其中若該第一取樣值與該第二取樣值相等，該眼寬偵測狀態機判定該第一取樣值與該第二取樣值符合該第一條件。
9. 如申請專利範圍第8項所述的眼寬偵測器，其中該眼寬偵測電路更包括： 一異或電路，耦接至該眼寬偵測狀態機， 其中該異或電路用以根據該第一取樣值與該第二取樣值執行一異或操作；以及 一第二閂鎖電路，耦接於該異或電路與該眼寬偵測狀態機之間， 其中該第二閂鎖電路用以接收該異或電路的一輸出並且輸出一第二比較訊號， 其中該眼寬偵測狀態機是根據該第二比較訊號來判斷該第一取樣值與該第二取樣值是否相等。
10. 如申請專利範圍第1項所述的眼寬偵測器，其中該眼寬偵測電路包括： 一第一取樣電路，用以利用該第一時脈訊號來取樣該資料訊號以輸出該第一取樣值；以及 一第二取樣電路，耦接至該相位內插器， 其中該第二取樣電路用以利用該第二時脈訊號來取樣該資料訊號以輸出該第二取樣值。
11. 如申請專利範圍第1項所述的眼寬偵測器，其中該第一時脈訊號為一時脈與資料回復電路對應於該資料訊號而產生的一輸出時脈。
12. 如申請專利範圍第1項所述的眼寬偵測器，其中該第二控制訊號是用以減少一第一時間點與一第二時間點之間的一時間差， 其中該第一時間點是對應於該第一取樣值的一取樣時間， 其中該第二時間點是對應於該第二取樣值的一取樣時間。
13. 一種記憶體儲存裝置，包括： 一連接介面單元，用以耦接至一主機系統； 一可複寫式非揮發性記憶體模組；以及 一記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組， 其中該連接介面單元包括一眼寬偵測器， 其中該眼寬偵測器包括： 一相位內插器，用以接收一第一時脈訊號與一相位控制訊號並且輸出一第二時脈訊號； 一校準電路，耦接至該相位內插器， 其中該校準電路用以接收該第一時脈訊號與該第二時脈訊號並且輸出一第一控制訊號； 一眼寬偵測電路，耦接至該相位內插器與該校準電路， 其中該眼寬偵測電路用以接收一資料訊號、該第一時脈訊號及該第二時脈訊號並且產生一第一取樣值與一第二取樣值， 其中若該第一取樣值與該第二取樣值不符合該第一條件，該眼寬偵測電路更用以輸出一第二控制訊號， 其中若該第一取樣值與該第二取樣值符合該第一條件，該眼寬偵測電路更用以輸出該資料訊號的一眼寬資訊；以及 一多工器，耦接至該相位內插器、該校準電路及該眼寬偵測電路， 其中該多工器用以接收該第一控制訊號與該第二控制訊號並且受控於一選擇訊號而輸出該相位控制訊號。
14. 如申請專利範圍第13項所述的記憶體儲存裝置，其中該校準電路包括： 一校準狀態機，耦接至該多工器， 其中該校準狀態機用以判斷該第一時脈訊號的一時脈頻率與該第二時脈訊號的一時脈頻率是否一致並且若該第一時脈訊號的該時脈頻率與該第二時脈訊號的該時脈頻率不一致，輸出該第一控制訊號。
15. 如申請專利範圍第14項所述的記憶體儲存裝置，其中該校準電路更包括： 一正反器電路，耦接至該相位內插器， 其中該正反器電路用以根據該第一時脈訊號與該第二時脈訊號執行一取樣操作； 一第一閂鎖電路，耦接於該正反器電路與該校準狀態機之間， 其中該第一閂鎖電路用以接收該正反器電路的一輸出並且輸出一第一比較訊號， 其中該校準狀態機是根據該第一比較訊號來判斷該第一時脈訊號的該時脈頻率與該第二時脈訊號的該時脈頻率是否一致。
16. 如申請專利範圍第14項所述的記憶體儲存裝置，其中若該第一時脈訊號的該時脈頻率與該第二時脈訊號的該時脈頻率一致，該校準狀態機更用以輸出對應於該第二時脈訊號的一第一相位參考值。
17. 如申請專利範圍第13項所述的記憶體儲存裝置，其中該眼寬偵測電路包括： 一眼寬偵測狀態機，耦接至該校準電路， 其中該眼寬偵測狀態機用以從該校準電路接收一第一相位參考值並且輸出對應於該第一相位參考值的一第三控制訊號， 其中該第三控制訊號用以將該第二時脈訊號延遲或提前1/4個時脈週期， 其中該多工器更用以接收該第三控制訊號。
18. 如申請專利範圍第17項所述的記憶體儲存裝置，其中對應於該第三控制訊號被輸出，該眼寬偵測狀態機更用以開始判斷該第一取樣值與該第二取樣值是否符合該第一條件。
19. 如申請專利範圍第18項所述的記憶體儲存裝置，其中若該第一取樣值與該第二取樣值符合該第一條件，該眼寬偵測狀態機更用以獲得該第二時脈訊號的一第二相位參考值， 其中該眼寬偵測電路更用以根據該第一相位參考值與該第二相位參考值輸出該資料訊號的該眼寬資訊。
20. 如申請專利範圍第18項所述的記憶體儲存裝置，其中該眼寬偵測狀態機判斷該第一取樣值與該第二取樣值是否相等， 其中若該第一取樣值與該第二取樣值不相等，該眼寬偵測狀態機判定該第一取樣值與該第二取樣值不符合該第一條件， 其中若該第一取樣值與該第二取樣值相等，該眼寬偵測狀態機判定該第一取樣值與該第二取樣值符合該第一條件。
21. 如申請專利範圍第20項所述的記憶體儲存裝置，其中該眼寬偵測電路更包括： 一異或電路，耦接至該眼寬偵測狀態機， 其中該異或電路用以根據該第一取樣值與該第二取樣值執行一異或操作；以及 一第二閂鎖電路，耦接於該異或電路與該眼寬偵測狀態機之間， 其中該第二閂鎖電路用以接收該異或電路的一輸出並且輸出一第二比較訊號， 其中該眼寬偵測狀態機是根據該第二比較訊號來判斷該第一取樣值與該第二取樣值是否相等。
22. 如申請專利範圍第13項所述的記憶體儲存裝置，其中該眼寬偵測電路包括： 一第一取樣電路，用以利用該第一時脈訊號來取樣該資料訊號以輸出該第一取樣值；以及 一第二取樣電路，耦接至該相位內插器， 其中該第二取樣電路用以利用該第二時脈訊號來取樣該資料訊號以輸出該第二取樣值。
23. 如申請專利範圍第13項所述的記憶體儲存裝置，其中該連接介面單元更包括： 一時脈與資料回復電路，耦接至該眼寬偵測器， 其中該時脈與資料回復電路用以接收該資料訊號並且對應於該資料訊號而產生一輸出時脈， 其中該輸出時脈為該第一時脈訊號。
24. 如申請專利範圍第13項所述的記憶體儲存裝置，其中該連接介面單元更包括： 一演算法電路，耦接至該眼寬偵測器， 其中該演算法電路用以接收該資料訊號的該眼寬資訊並且輸出一參數；以及 一等化器模組，耦接至該眼寬偵測器與該演算法電路， 其中該等化器模組用以接收一輸入訊號與該參數並且根據該參數對該輸入訊號進行調變以輸出該資料訊號。
25. 一種資料訊號的眼寬偵測方法，包括： 接收一第一時脈訊號與一相位控制訊號並且輸出一第二時脈訊號； 接收該第一時脈訊號與該第二時脈訊號並且輸出一第一控制訊號； 接收一資料訊號、該第一時脈訊號及該第二時脈訊號並且產生一第一取樣值與一第二取樣值； 若該第一取樣值與該第二取樣值不符合該第一條件，輸出一第二控制訊號； 若該第一取樣值與該第二取樣值符合該第一條件，輸出該資料訊號的一眼寬資訊；以及 接收該第一控制訊號與該第二控制訊號並且受控於一選擇訊號而輸出該相位控制訊號。
26. 如申請專利範圍第25項所述的資料訊號的眼寬偵測方法，更包括： 判斷該第一時脈訊號的一時脈頻率與該第二時脈訊號的一時脈頻率是否一致， 其中輸出該第一控制訊號的步驟是當判定該第一時脈訊號的該時脈頻率與該第二時脈訊號的該時脈頻率不一致時執行。
27. 如申請專利範圍第26項所述的資料訊號的眼寬偵測方法，其中判斷該第一時脈訊號的該時脈頻率與該第二時脈訊號的該時脈頻率是否一致的步驟包括： 根據該第一時脈訊號與該第二時脈訊號執行一取樣操作； 接收該取樣操作的一輸出並且輸出一第一比較訊號；以及 根據該第一比較訊號來判斷該第一時脈訊號的該時脈頻率與該第二時脈訊號的該時脈頻率是否一致。
28. 如申請專利範圍第26項所述的資料訊號的眼寬偵測方法，更包括： 若該第一時脈訊號的該時脈頻率與該第二時脈訊號的該時脈頻率一致，輸出對應於該第二時脈訊號的一第一相位參考值。
29. 如申請專利範圍第25項所述的資料訊號的眼寬偵測方法，更包括： 接收一第一相位參考值並且輸出對應於該第一相位參考值的一第三控制訊號， 其中該第三控制訊號用以將該第二時脈訊號延遲或提前1/4個時脈週期， 其中接收該第一控制訊號與該第二控制訊號的步驟更包括： 接收該第三控制訊號。
30. 如申請專利範圍第29項所述的資料訊號的眼寬偵測方法，更包括： 對應於該第三控制訊號被輸出，開始判斷該第一取樣值與該第二取樣值是否符合該第一條件。
31. 如申請專利範圍第30項所述的資料訊號的眼寬偵測方法，更包括： 若該第一取樣值與該第二取樣值符合該第一條件，獲得該第二時脈訊號的一第二相位參考值， 其中輸出該資料訊號的該眼寬資訊的步驟包括： 根據該第一相位參考值與該第二相位參考值輸出該資料訊號的該眼寬資訊。
32. 如申請專利範圍第30項所述的資料訊號的眼寬偵測方法，其中判斷該第一取樣值與該第二取樣值是否符合該第一條件的步驟包括： 判斷該第一取樣值與該第二取樣值是否相等； 若該第一取樣值與該第二取樣值不相等，判定該第一取樣值與該第二取樣值不符合該第一條件；以及 若該第一取樣值與該第二取樣值相等，判定該第一取樣值與該第二取樣值符合該第一條件。
33. 如申請專利範圍第32項所述的資料訊號的眼寬偵測方法，其中判斷該第一取樣值與該第二取樣值是否相等的步驟包括： 根據該第一取樣值與該第二取樣值執行一異或操作； 接收該異或操作的一輸出並且輸出一第二比較訊號；以及 根據該第二比較訊號來判斷該第一取樣值與該第二取樣值是否相等。
34. 如申請專利範圍第25項所述的資料訊號的眼寬偵測方法，更包括： 利用該第一時脈訊號來取樣該資料訊號以輸出該第一取樣值；以及 利用該第二時脈訊號來取樣該資料訊號以輸出該第二取樣值。
35. 如申請專利範圍第25項所述的資料訊號的眼寬偵測方法，其中該第一時脈訊號為一時脈與資料回復電路對應於該資料訊號而產生的一輸出時脈。