[go: up one dir, main page]

TWI761215B - 運用於非揮發性記憶體的寫入電壓產生器 - Google Patents

運用於非揮發性記憶體的寫入電壓產生器 Download PDF

Info

Publication number
TWI761215B
TWI761215B TW110118645A TW110118645A TWI761215B TW I761215 B TWI761215 B TW I761215B TW 110118645 A TW110118645 A TW 110118645A TW 110118645 A TW110118645 A TW 110118645A TW I761215 B TWI761215 B TW I761215B
Authority
TW
Taiwan
Prior art keywords
voltage
terminal
write
node
circuit
Prior art date
Application number
TW110118645A
Other languages
English (en)
Other versions
TW202147324A (zh
Inventor
張家福
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Publication of TW202147324A publication Critical patent/TW202147324A/zh
Application granted granted Critical
Publication of TWI761215B publication Critical patent/TWI761215B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
    • H10D30/6892—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode having at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/10—Floating gate memory cells with a single polysilicon layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Logic Circuits (AREA)
  • Dc-Dc Converters (AREA)
  • Debugging And Monitoring (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Read Only Memory (AREA)

Abstract

一種寫入電壓產生器，連接於一磁阻式隨機存取記憶體。於一寫入動作時，該寫入電壓產生器提供一寫入電壓。而根據寫入電壓，該磁阻式隨機存取記憶體中一寫入路徑內一選定記憶胞之儲存狀態可對應地改變。該寫入電壓產生器包括：一溫度補償電路與一製程角落補償電路。該溫度補償電路根據一環境溫度產生一轉態電壓，且該環境溫度越高，該轉態電壓越低。再者，製程角落補償電路接收該轉態電壓並產生該寫入電壓。

Description

運用於非揮發性記憶體的寫入電壓產生器
本發明是有關於一種寫入電壓產生器，特別是一種運用於非揮發性記憶體的寫入電壓產生器。
眾所周知，非揮發記憶體(non-volatile memory)可在停止供電時仍持續地保存資料。非揮發性記憶體的種類很多。舉例來說，磁阻式隨機存取記憶體(magnetoresistive random access memory，簡稱MRAM記憶體)與電阻式隨機存取記憶體(resistive random-access memory，簡稱RRAM記憶體或者ReRAM記憶體)皆屬於可編程可抹除的非揮發性記憶體(programmable-erasable non-volatile memory)。
請參照第1圖，其所繪示為習知MRAM記憶胞示意圖。MRAM記憶胞110包括一開關電晶體Ms與一儲存元件(storage element)120，其中儲存元件120又被稱為磁穿隧接面(Magnetic Tunnel Junction，簡稱MTJ)。
MRAM記憶胞110具有三個端點A、B、S，其中端點S為控制端。開關電晶體Ms的第一汲/源端(drain/source terminal)連 接至節點C，開關電晶體Ms的第二汲/源端連接至端點B，開關電晶體Ms的閘極端(gate terminal)連接至端點S。其中，開關電晶體Ms為NMOS電晶體。
儲存元件120包括堆疊的(stacked)一自由層(free layer)126、一阻絕層(isolation layer)124與一固定層(pin layer)122。儲存元件120的固定層122連接至節點C，儲存元件120的自由層126連接至端點A。
基本上，當固定層122與自由層126的磁化方向相同時，儲存元件120具有較小的阻抗值(impedance)(例如2.0K歐姆)，可視為MRAM記憶胞110的第一儲存狀態，又稱為低阻抗狀態(low impedance state)。當固定層122與自由層126的磁化方向不同時，儲存元件120具有較大的阻抗值(例如4.0K歐姆)，可視為MRAM記憶胞110的第二儲存狀態，又稱為高阻抗狀態(high impedance state)。因此，於寫入動作(write operation)時，提供儲存元件120不同的寫入電壓(write voltage)時，即可控制MRAM記憶胞110為第一儲存狀態或者第二儲存狀態。
當然，在第1圖中的MRAM記憶胞110中，也可以將儲存元件120的固定層122連接至端點A，儲存元件120的自由層126連接至節點C。
請參照第2A圖與第2B圖，其所繪示為MRAM記憶胞進行寫入動作成為第一儲存狀態與第二儲存狀態的偏壓示意圖。基本上，於寫入動作時，利用寫入電壓產生器(write voltage generator)提 供不同的寫入電壓(write voltage)至MRAM記憶胞110即可選擇性地控制MRAM記憶胞110成為第一儲存狀態或者第二儲存狀態。
如第2A圖所示，提供第一寫入電壓Vw1至端點A，提供接地電壓Vss至端點B，提供開啟電壓(Von)至端點S用以開啟(turn on)開關電晶體Ms。其中，第一寫入電壓Vw1大於接地電壓Vss，接地電壓Vss為0V。
當開關電晶體Ms開啟後，儲存元件120兩端的電壓差(voltage difference)Vac到達第一轉態電壓(transition voltage)時，MRAM記憶胞110改變為第一儲存狀態，亦即低阻抗狀態。
如第2B圖所示，提供第二寫入電壓Vw2至端點B，提供接地電壓Vss至端點A，提供開啟電壓(Von)至端點S用以開啟(turn on)開關電晶體Ms。其中，第二寫入電壓Vw2大於接地電壓Vss，接地電壓Vss為0V。
當開關電晶體Ms開啟後，儲存元件120兩端的電壓差(voltage difference)Vca到達第二轉態電壓時，MRAM記憶胞110改變為第二儲存狀態，亦即高阻抗狀態。
請參照第2C圖，其所繪示為儲存元件在不同溫度下的轉態電壓(transition voltage)與阻抗(Rmtj)關係示意圖。在常溫下(例如25℃)，為了將MRAM記憶胞110變更為第一儲存狀態，儲存元件120的二端所接收的電壓差(voltage difference)Vac要大於0.5V時才能夠改變狀態。換句話說，由第二儲存狀態轉換為第一儲存狀態的第一轉態電壓為0.5V。
另外，為了將MRAM記憶胞110變更為第二儲存狀態，儲存元件120的二端所接收的電壓差Vac要小於-0.4V(亦即，Vca要大於0.4V)時才能夠改變狀態。換句話說，由第一儲存狀態轉換為第二儲存狀態的第二轉態電壓為-0.4V。
再者，溫度越低時，儲存元件120的轉態電壓之絕對值會越高。反之，溫度越高時，儲存元件120的轉態電壓之絕對值會越低。舉例來說，於-40℃時，第一轉態電壓會大於0.5V，第二轉態電壓會小於-0.4V。於85℃時，第一轉態電壓會小於0.5V，第二轉態電壓會大於-0.4V。
另外，由第2C圖可知，當儲存元件120的二端所接收的電壓差之絕對值大於崩潰電壓(breakdown voltage，Vbk)時，則儲存元件120會永久損壞，儲存元件120無法再變更儲存狀態。其中，崩潰電壓Vbk為0.54V。
由於MRAM記憶胞110中尚有開關電晶體Ms，且開關電晶體Ms可視為負載(load)。於寫入動作時，在開關電晶體Ms的二端會產生壓降(voltage drop)。因此，於寫入動作時，寫入電壓產生器(未繪示)供應的第一寫入電壓Vw1需要大於第一轉態電壓。同理，寫入電壓產生器(未繪示)供應的第二寫入電壓Vw2也要大於第二轉態電壓。以25℃為例，第一寫入電壓Vw1需要大於0.5V，第二寫入電壓Vw2需要大於0.4V。
另外，當多個記憶胞組合成記憶胞陣列(memory cell array)後，寫入路徑(write path)上會包括更多負載。請參照第3A圖， 其所繪示為MRAM記憶胞所組成之MRAM記憶體。MRAM記憶體包括一記憶胞陣列300、一位元線多工器(bit line multiplexer)310與一源極線多工器(source line multiplexer)320。其中，MRAM記憶體為一種非揮性記憶體。
記憶胞陣列300中包括m×n個MRAM記憶胞c11~cmn，每個記憶胞的結構相同於第1圖，此處不再贅述。
第一列n個記憶胞c11~c1n的控制端連接至字元線WL1，第一列n個記憶胞c11~c1n的第一端連接至對應的位元線BL1~BLn，第一列n個記憶胞c11~c1n的第二端連接至對應的源極線SL1~SLn。第二列n個記憶胞c21~c2n的控制端連接至字元線WL2，第二列n個記憶胞c21~c21n的第一端連接至對應的位元線BL1~BLn，第二列n個記憶胞c11~c1n的第二端連接至對應的源極線SL1~SLn，依此類推。第m列n個記憶胞cm1~cmn的控制端連接至字元線WLm，第m列n個記憶胞cm1~cmn的第一端連接至對應的位元線BL1~BLn，第m列n個記憶胞c11~c1n的第二端連接至對應的源極線SL1~SLn。
位元線多工器310包括n個選擇電晶體mb1~mbn。n個選擇電晶體mb1~mbn的第一汲/源端連接至第一電壓接收端T1，n個選擇電晶體mb1~mbn的第二汲/源端連接至對應的位元線BL1~BLn，n個選擇電晶體mb1~mbn的閘極端接收對應的位元線選擇信號(bit line selecting signal)sb1~sbn。
源極線多工器320包括n個選擇電晶體ms1~msn。n個選擇電晶體ms1~msn的第一汲/源端連接至對應的源極線SL1~SLn，n 個選擇電晶體ms1~msn的第二汲/源端連接至第二電壓接收端T2，n個選擇電晶體ms1~msn的閘極端接收對應的源極線選擇信號(source line selecting signal)ss1~ssn。
另外，位元線多工器310與源極線多工器320並不限定於第3A圖中的構造。也可以利用更多的電晶體設計更複雜的位元線多工器與源極線多工器運用於MRAM記憶體。
於寫入動作時，n條字元線WL1~WL1中僅有其中之一動作，其他則不動作。n個位元線選擇信號sb1~sbn中僅有其中之一動作，其他則不動作。n個源極線選擇信號ss1~ssn中僅有其中之一動作，其他則不動作。
因此，根據動作的字元線、位元線選擇信號與源極線選擇信號，即可在記憶胞陣列300中決定一選定記憶胞(selected memory cell)。舉例來說，動作字元線WL1、位元線選擇信號sb1與源極線選擇信號ss1時，記憶胞c11即為選定記憶胞。再者，提供特定電壓至二個電壓接收端T1、T2即可控制選定記憶胞為第一儲存狀態或者第二儲存狀態。
以下以記憶胞c11為選定記憶胞為例來進行說明。請參照第3B圖與第3C圖，其所繪示為對選定記憶胞進行寫入動作成為第一儲存狀態與第二儲存狀態的偏壓示意圖。
如第3B圖所示，提供第一寫入電壓Vw1至第一電壓接收端T1，提供接地電壓Vss至第二電壓接收端T2，提供開啟電壓(Von) 至字元線WL1以動作字元線WL1。其中，第一寫入電壓Vw1大於接地電壓Vss，接地電壓Vss為0V。
當位元線選擇信號sb1與源極線選擇信號ss1接收開啟電壓(Von)而動作時，第一電壓接收端T1與第二電壓接收端T2之間形成寫入路徑。其中，寫入路徑包括：位元線多工器310、位元線BL1、選定記憶胞c11、源極線SL1與源極線多工器320。當選定記憶胞c11中儲存元件120兩端的電壓差Vac到達第一轉態電壓時，選定記憶胞c11改變為第一儲存狀態，亦即低阻抗狀態。
如第3C圖所示，提供接地電壓Vss至第一電壓接收端T1，提供第二寫入電壓Vw2至第二電壓接收端T2，提供開啟電壓(Von)至字元線WL1以動作字元線WL1。其中，第二寫入電壓Vw2大於接地電壓Vss，接地電壓Vss為0V。
當位元線選擇信號sb1與源極線選擇信號ss1接收開啟電壓(Von)而動作時，第一電壓接收端T1與第二電壓接收端T2之間形成寫入路徑。其中，寫入路徑包括：位元線多工器310、位元線BL1、選定記憶胞c11、源極線SL1與源極線多工器320。當選定記憶胞c11中儲存元件120兩端的電壓差Vca到達第二轉態電壓時，選定記憶胞c11改變為第二儲存狀態，亦即高阻抗狀態。
由以上的說明可知，寫入路徑中除了儲存元件120之外，包括更多負載(load)，例如開關電晶體mb1、Ms1、ms1。因此，寫入電壓產生器(未繪示)供應的第一寫入電壓Vw1需要大於第一轉態電壓， 且寫入電壓產生器(未繪示)供應的第二寫入電壓Vw2也需要大於第二轉態電壓。
然而，由於第一轉態電壓與崩潰電壓Vbk非常接近。如果第一寫入電壓Vw1設定太高，可能造成儲存元件120的二端所接收的電壓大於崩潰電壓Vbk而損壞。反之，如果第一寫入電壓Vw1設定太低，可能造成儲存元件120無法成功轉換為第一儲存狀態。
同理，如果第二寫入電壓Vw2設定太高，可能造成儲存元件120的二端所接收的電壓大於崩潰電壓Vbk而損壞。反之，如果第二寫入電壓Vw2設定太低，可能造成儲存元件120無法成功轉換為第二儲存狀態。
另外，由於儲存元件120的二個轉態電壓會隨著環境溫度改變。再者，寫入路徑中的開關電晶體mb1、Ms1、ms1的電阻值會隨著製程角落(process corner)而變化。舉例來說，當開關電晶體屬於“慢製程角落(slow corner，S corner)”電晶體時，其內阻(internal resistance)較大。當開關電晶體被歸類於“快製程角落(fast corner，F corner)”電晶體時，其內阻較小。
由以上的說明可知，設計出能夠根據環境溫度變化以及製程角落不同而產生適當寫入電壓的寫入電壓產生器是非常的困難。
本發明係有關於一種寫入電壓產生器，耦接於一記憶胞陣列，該寫入電壓產生器於一寫入動作時提供一寫入電壓，用以改變 該記憶胞陣列中一寫入路徑內一選定記憶胞之儲存狀態，該寫入電壓產生器包括：一溫度補償電路，該溫度補償電路根據一環境溫度產生一轉態電壓，其中該環境溫度越高，該轉態電壓越低；以及，一製程角落補償電路，包括一電流鏡、一儲存元件等效電路與一寫入路徑等效電路，該電流鏡接收該轉態電壓，該儲存元件等效電路連接於該電流鏡的一第一端與一接地端之間，該電流鏡的一第二端連接至一第一節點，該寫入路徑等效電路連接於該第一節點與該接地端之間，且該寫入電壓由該第一節點輸出。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
110:MRAM記憶胞
120:儲存元件
122:固定層
124:阻絕層
126:自由層
300:記憶胞陣列
310:位元線多工器
320:源極線多工器
400:寫入電壓產生器
410,410a,410b,410c:溫度補償電路
420,420a,420b,420c,420d,420e:製程角落補償電路
430:MRAM記憶體
516,532,542,552,642:運算放大器
522:第一電壓產生器
524:第二電壓產生器
530:下限電壓限制電路
540:緩衝電路
550:上限電壓限制電路
560:CTAT電路
610a,610b,610c,610d,610e:電流鏡
620a,620b,620c,620d,620e:儲存元件等效電路
630a,630b,630c,630d,630e:寫入路徑等效電路
652:第一參考儲存元件
662:參考位元線多工器
664b,664c,664d,664e:參考記憶胞
665:第二參考儲存元件
666:參考源極線多工器
第1圖為習知MRAM記憶胞示意圖；第2A圖與第2B圖為MRAM記憶胞進行寫入動作成為第一儲存狀態與第二儲存狀態的偏壓示意圖；第2C圖為儲存元件在不同溫度下的轉態電壓與阻抗關係示意圖；第3A圖為MRAM記憶胞所組成之MRAM記憶體；第3B圖與第3C圖為對選定記憶胞進行寫入動作成為第一儲存狀態與第二儲存狀態的偏壓示意圖；第4圖為本發明運用於MRAM記憶體的寫入電壓產生器； 第5A圖與第5B圖為溫度補償電路的第一範例及其轉態電壓與溫度的關係圖；第5C圖與第5D圖為溫度補償電路的第二範例及其轉態電壓與溫度的關係圖；第5E圖與第5F圖為溫度補償電路的第三範例及其轉態電壓與溫度的關係圖；第6A圖為製程角落補償電路的第一範例；第6B圖為製程角落補償電路的第二範例，可提供第一寫入電壓；第6C圖為製程角落補償電路的第三範例，可提供第一寫入電壓；第6D圖為製程角落補償電路的第四範例，可提供第二寫入電壓；以及第6E圖為製程角落補償電路的第五範例，可提供第二寫入電壓。
請參照第4圖，其所繪示為本發明運用於MRAM記憶體的寫入電壓產生器。寫入電壓產生器400包括：一溫度補償電路(temperature compensation circuit)410與一製程角落補償電路(process corner compensation circuit)420。寫入電壓產生器400連接至MRAM記憶體430，寫入電壓產生器400可於寫入動作時提供寫入電壓Vw至MRAM 430。其中，MRAM記憶體430的結構類似於第3A圖。寫入電壓Vw可為第一寫入電壓(如第3B圖中的Vw1)，用以將MRAM記憶體430內的選定記憶胞由第二儲存狀態改變為第一儲存 狀態。或者，寫入電壓Vw可為第二寫入電壓(如第3C圖中的Vw2)，用以將MRAM記憶體430內的選定記憶胞由第一儲存狀態改變為第二儲存狀態。
根據本發明的實施例，溫度補償電路410根據環境溫度產生轉態電壓Vts，且環境溫度越高，溫度補償電路410產生的轉態電壓Vts越低。再者，製程角落補償電路420接收轉態電壓Vts，並產生寫入電壓Vw。以下詳細介紹溫度補償電路410與製程角落補償電路420的詳細結構。
由MRAM記憶胞的儲存元件特性可知，當環境溫度越高時，儲存元件的轉態電壓會下降。當環境溫度越低時，儲存元件的轉態電壓會上升。因此，溫度補償電路410所產生的轉態電壓需要符合上述特性。
舉例來說，溫度補償電路410可為負溫度係數電路(complementary to absolute temperature circuit，以下簡稱CTAT電路)，其可產生電壓Vctat作為轉態電壓Vts。而在其他的實施例中，溫度補償電路410可包括CTAT電路與輔助電路(auxiliary circuit)，使得溫度補償電路410產生轉態電壓Vts。
請參照第5A圖與第5B圖，其所繪示為溫度補償電路的第一範例及其轉態電壓與溫度的關係圖。其中，溫度補償電路410a由CTAT電路來實現。
溫度補償電路410a由PMOS電晶體M1~M3，PNP雙載子電晶體(BJT)Q1、Q2、四個電阻R1、R21、R22、R3與運算放大 器(Operation Amplifier)516所組成。其中，電阻R1的電阻值為r1，電阻R21與R22的電阻值為r2，電阻R3的電阻值為r3。再者，PMOS電晶體M1~M3組成電流鏡(current mirror)。在此範例中，PMOS電晶體M1~M3具有相同的長寬比(aspect ratio，W/L)。其中，PMOS電晶體M1~M3的閘極端相互連接，PMOS電晶體M1~M3的第一汲/源端連接至供應電壓Vdd，PMOS電晶體M1~M3的第二汲/源端可輸出相同大小的電流。
另外，運算放大器516的輸出端連接至PMOS電晶體M1~M3的閘極端，PMOS電晶體M1的第二汲/源端連接至運算放大器516的正輸入端，PMOS電晶體M2的第二汲/源端連接至運算放大器516的負輸入端，PMOS電晶體M3的第二汲/源端與接地端GND之間連接電阻R3，PMOS電晶體M3的第二汲/源端作為CTAT電路的輸出端可產生電壓Vctat，且電壓Vctat即為轉態電壓Vts(亦即，Vctat=Vts)。
再者，PNP雙載子電晶體Q1面積為PNP雙載子電晶體Q2面積的N倍。PNP雙載子電晶體Q1、Q2的基極(base)與集極(collector)連接至接地端GND，使得PNP雙載子電晶體Q1、Q2形成二極體式連接(diode connected)。再者，運算放大器516的負輸入端連接至PNP雙載子電晶體Q2的射極(emitter)，運算放大器516的負輸入端與接地端GND之間連接電阻R21。運算放大器516的正輸入端與PNP雙載子電晶體Q1的射極(emitter)之間連接電阻R1，運算放大器516的正輸入端與接地端GND之間連接電阻R22。
基本上，在運算放大器516具有無限大的增益下，運算放大器516的負輸入端電壓V-與正輸入端電壓V+會相等。因此，r1×I1+VEB1=VEB2。
由於Q1與Q2形成二極體式連接且Q1面積為Q2面積的N倍，所以，
Figure 110118645-A0305-02-0015-1
與
Figure 110118645-A0305-02-0015-2
，進而推導出VBE1=VTln(I1/N．Is)與VBE2=VTln(I1/Is)。其中，Is為Q2的飽和電流(saturation current)，VT為熱電壓(thermal voltage)。
因此，可獲得I1=VTln(N)/r1，I2=VEB2/r2，Vctat=Vts=(r3/r2)VEB2+ln(N)(r3/r1)VT。
由上述的電壓Vctat的表示式可知，電壓Vctat(亦即轉態電壓Vts)等於基射電壓產生器(base-emitter voltage generator)產生的基射電壓VBE2乘以第一常數(r3/r2)加上熱電壓產生器(thermal voltage generator)產生的熱電壓VT乘以一第二常數(ln(N)(r3/r1))。
如第5B圖所示，由於VEB2=I2×r2具有負溫度係數，且基射電壓VBE2具有負溫度係數(negative temperature coefficient)，因此第一常數(r3/r2)乘以VEB2的特性曲線I會隨著絕對溫度上升而下降。另外，第一常數(r3/r2)可以決定特性曲線I的斜率。同理，由於熱電壓VT具有正溫度係數(positive temperature coefficient)，因此第二常數(ln(N)(r3/r1))乘以熱電壓VT的特性曲線II會隨著絕對溫度上升而上升。另外，第二常數(ln(N)(r3/r1))可以決定特性曲線II的斜率。再者，適當地調整第一常數與第二常數後，即產生電壓Vctat的特性曲線III，並且電壓Vctat隨著環境溫度上升而下降。
基本上，本發明並不限定於第5A圖的CTAT電路來作為溫度補償電路410a。在此領域的技術人員也可以利用其他構造的CTAT電路來作為溫度補償電路。
請參照第5C圖與第5D圖，其所繪示為溫度補償電路的第二範例及其轉態電壓與溫度的關係圖。溫度補償電路410b由另一CTAT電路來實現。
溫度補償電路410b包括一第一電壓產生器522與一第二電壓產生器524。其中，第一電壓產生器522產生具有負溫度係數的第一電壓V1，第二電壓產生器524產生具有正溫度係數的第二電壓V2。再者，第一電壓V1乘上第一常數c1加上第二電壓V2乘上第二常數c2即為電壓Vctat。亦即，溫度補償電路410b的輸出端可產生電壓Vctat，且電壓Vctat=c1×V1+c2×V2。
以CTAT電路為例，第一電壓產生器522可視為基射電壓產生器，第一電壓V1可視為雙載子電晶體的基射電壓(例如VEB2)。第二電壓產生器524可視為熱電壓產生器，第二電壓V2可視為熱電壓VT。
如第5D圖所示，I為c1×V1的特性曲線，II為c2×V2的特性曲線，III為電壓Vctat的特性曲線。由於第一電壓V1具有負溫度係數，因此c1×V1的特性曲線I會隨著絕對溫度上升而下降。另外，第一常數c1可以決定特性曲線I的斜率。同理，由於第二電壓V2具有正溫度係數，因此c2×V2的特性曲線II會隨著絕對溫度上升而上升。另外，第二常數c2可以決定特性曲線II的斜率。換言之，適當地調整 第一常數c1與第二常數c2後，即產生電壓Vctat的特性曲線III，並且電壓Vctat隨著環境溫度上升而下降。
請參照第5E圖與第5F圖，其所繪示為溫度補償電路的第三範例及其轉態電壓與溫度的關係圖。溫度補償電路410c包括一CTAT電路560、一緩衝電路(buffering circuit)540、一下限電壓限制電路(lower voltage limiting circuit)530與一上限電壓限制電路(upper voltage limiting circuit)550。其中，CTAT電路560可為第5A圖或者第5C圖所示的CTAT電路，此處不再贅述。
CTAT電路560的電壓輸出端連接至緩衝電路540。緩衝電路540包括一運算放大器542，運算放大器542的正輸入端連接至CTAT電路542的電壓輸出端以接收電壓Vctat，運算放大器542的負輸入端連接至運算放大器542的輸出端，運算放大器542的輸出端連接至節點X。
下限電壓限制電路530包括一運算放大器532與一PMOS電晶體Mp1。下限電壓限制電路530的輸入端接收下限電壓VL，下限電壓限制電路530的輸出端連接至節點X。運算放大器532的負輸入端接收一下限電壓VL，運算放大器532的正輸入端連接至節點X。PMOS電晶體Mp1的第一汲/源端接收供應電壓Vdd，PMOS電晶體Mp1的閘極端連接至運算放大器532的輸出端，PMOS電晶體Mp1的第二汲/源端連接至節點X。
上限電壓限制電路550包括一運算放大器552與一NMOS電晶體Mn1。上限電壓限制電路550的輸入端接收上限電壓 VH，上限電壓限制電路550的輸出端連接至節點X。運算放大器552的負輸入端接收一上限電壓VH，運算放大器552的正輸入端連接至節點X。NMOS電晶體Mn1的第一汲/源端連接至接地端GND，NMOS電晶體Mn1的閘極端連接至運算放大器552的輸出端，NMOS電晶體Mn1的第二汲/源端連接至節點X。其中，上限電壓VH大於下限電壓VL。
由第5F圖可知，溫度補償電路410c所提供的轉態電壓Vts會被限制在上限電壓VH與下限電壓VL之間，且轉態電壓Vts隨著環境溫度上升而下降。根據本發明的實施例，上限電壓限制電路550中的上限電壓VH可以設定為低於儲存元件的崩潰電壓Vbk(例如0.53V)。因此，可以防止MRAM記憶胞內的儲存元件所接收的電壓超過崩潰電壓Vbk，以確保MRAM記憶胞內的儲存元件不會損毀。
在其他的實施例中，溫度補償電路410c也可以利用二個電壓限制電路530與550的其中之一即可。舉例來說，溫度補償電路410c中僅利用上限電壓限制電路550來限制轉態電壓Vts不會超過崩潰電壓Vbk。
請參照第6A圖，其所繪示為製程角落補償電路的第一範例。製程角落補償電路420a包括一電流鏡610a、儲存元件等效電路(equivalent circuit of storage element)620a與寫入路徑等效電路(equivalent circuit of write path)630a。
電流鏡610a接收溫度補償電路輸出的轉態電壓Vts或者電壓Vctat。電流鏡610a包括一第一端與一第二端。儲存元件等效電 路620a連接於第一端與接地端GND之間。再者，第二端連接於節點Y，且寫入路徑等效電路630a連接於節點Y與接地端GND之間。其中，寫入電壓Vw由節點Y輸出。
根據本發明的實施例，電流鏡610a接收轉態電壓Vts或者電壓Vctat，並將轉態電壓Vts或者電壓Vctat提供至第一端。因此，儲存元件等效電路620a根據轉態電壓Vts或者電壓Vctat來產生輸入電流Ix。
再者，根據輸入電流Ix，電流鏡610a的第二端產生鏡射電流Iy並流至寫入路徑等效電路630a。因此，鏡射電流Iy流經寫入路徑等效電路630a而產生寫入電壓Vw，並由節點Y輸出寫入電壓Vw。其中，輸入電流Ix等於鏡射電流Iy。
根據本發明的實施例，製程角落補償電路於寫入動作時可提供不同的寫入電壓至MRAM 430。舉例來說，製程角落補償電路提供第一寫入電壓Vw1來將選定記憶胞由第二儲存狀態改變為第一儲存狀態。或者，製程角落補償電路提供第二寫入電壓Vw2來將選定記憶胞由第一儲存狀態改變為第二儲存狀態。以下進一步說明之。
請參照第6B圖，其所繪示為製程角落補償電路的第二範例，其可提供第一寫入電壓。製程角落補償電路420b包括一電流鏡610b、儲存元件等效電路620b與寫入路徑等效電路630b。
電流鏡610b接收溫度補償電路輸出的轉態電壓Vts。電流鏡610b包括：一運算放大器642與PMOS電晶體Mp2~Mp5。其中，PMOS電晶體Mp2~Mp5具有相同的長寬比(W/L)。
運算放大器642的負輸入端接收轉態電壓Vts，運算放大器642的正輸入端連接至節點Z，其中節點Z為電流鏡610b的第一端。
PMOS電晶體Mp2、Mp3的第一汲/源端接收供應電壓Vdd，PMOS電晶體Mp2、Mp3的閘極端連接至運算放大器642的輸出端。PMOS電晶體Mp4、Mp5的閘極端接收一偏壓電壓(bias voltage，Vb)。PMOS電晶體Mp4的第一汲/源端連接至PMOS電晶體Mp2的第二汲/源端，PMOS電晶體Mp4的第二汲/源端連接至節點Z。PMOS電晶體Mp5的第一汲/源端連接至PMOS電晶體Mp3的第二汲/源端，PMOS電晶體Mp5的第二汲/源端連接至節點Y。其中，節點Y為電流鏡610b的第二端，且第一寫入電壓Vw1由節點Y輸出。
儲存元件等效電路620b包括一第一參考儲存元件652。第一參考儲存元件652的結構相同於第1圖中的儲存元件120，其結構不再贅述。再者，電流鏡610b將轉態電壓Vts提供至第一端。因此，第一儲存元件652根據轉態電壓Vts產生輸入電流Ix，而電流鏡610b的第二端可以根據輸入電流Ix來產生鏡射電流Iy。
寫入路徑等效電路630b包括：參考位元線多工器662、參考位元線BLref、參考記憶胞664b、參考源極線SLref與參考源極線多工器666。再者，參考記憶胞664b中包括第二參考儲存元件665、一參考選擇電晶體Mref與參考字元線WLref，且參考字元線WLref可接收開啟電壓(Von)。基本上，寫入路徑等效電路630b的結構相同於第3B圖之寫入路徑，其結構不再贅述。
再者，根據輸入電流Ix，電流鏡610b的第二端產生鏡射電流Iy並流至寫入路徑等效電路630b。因此，鏡射電流Iy流經寫入路徑等效電路630b而產生第一寫入電壓Vw1，並且第一寫入電壓Vw1由節點Y輸出。其中，輸入電流Ix等於鏡射電流Iy。
根據本發明的實施例，由於MRAM記憶體與寫入電壓產生器會同時製作。因此，MRAM記憶體以及寫入電壓產生器中的所有電晶體會有相同的製程角落。
也就是說，製程角落補償電路420b中的寫入路徑等效電路630b與記憶胞陣列中的寫入路徑有相同的電路結構與電阻值。因此，寫入電壓產生器400所輸出的第一寫入電壓Vw1可使得記憶胞陣列中寫入路徑的選定記憶胞順利地改變為第一儲存狀態。亦即，選定記憶胞中的儲存元件可以接收轉態電壓Vts而改變為第一儲存狀態。
舉例來說，當第一參考儲存元件652與第二參考儲存元件665皆為第二儲存狀態時，製程角落補償電路420b能夠提供第一寫入電壓Vw1。由於第一參考儲存元件652、第二參考儲存元件665以及選定記憶胞內的儲存元件有幾乎相等的電阻值，因此記憶胞陣列中的選定記憶胞可成功地由第二儲存狀態改變為第一儲存狀態。
請參照第6C圖，其所繪示為製程角落補償電路的第三範例，其可產生第一寫入電壓Vw1。製程角落補償電路420c包括一電流鏡610c、儲存元件等效電路620c與寫入路徑等效電路630c。其中，電流鏡610c的結構相同於第6B圖的電流鏡610b，此處不再贅述。
儲存元件等效電路620c包括：第一參考電阻R1ref，第一參考電阻R1ref為可變電阻。第一參考電阻R1ref可調整至第二儲存狀態的電阻值(例如4K歐姆)。相同地，電流鏡610c將轉態電壓Vts提供至第一端。因此，第一參考電阻R1ref產生輸入電流Ix，而電流鏡610b的第二端可以根據輸入電流Ix來產生鏡射電流Iy。
寫入路徑等效電路630c包括：參考位元線多工器662、位元線等效電阻RBL、參考記憶胞664c、源極線等效電阻RSL與參考源極線多工器666。再者，參考記憶胞664c中包括第二參考電阻R2ref、一參考選擇電晶體Mref與參考字元線WLref，且參考字元線WLref可接收開啟電壓(Von)。。
相較於第6B圖之寫入路徑等效電路630b，第6C圖之寫入路徑等效電路630c中以位元線等效電阻RBL與源極線等效電阻RSL來取代參考位元線BLref以及參考源極線SLref。並且，以第二參考電阻R2ref來取代第二參考儲存元件665。再者，第二參考電阻R2ref為可變電阻。第二參考電阻R2ref可調整至第二儲存狀態的電阻值(例如4K歐姆)。
相同地，根據輸入電流Ix，電流鏡610b的第二端產生鏡射電流Iy並流至寫入路徑等效電路630c。因此，鏡射電流Iy流經寫入路徑等效電路630c而產生第一寫入電壓Vw1，且第一寫入電壓Vw1由節點Y輸出。其中，輸入電流Ix等於鏡射電流Iy。
舉例來說，當第一參考電阻R1ref與第二參考電阻R2ref皆為4K歐姆(第二儲存狀態)時，製程角落補償電路420c能夠提供第 一寫入電壓Vw1。由於第一參考電阻R1ref與第二參考電阻R2ref以及選定記憶胞內的儲存元件有幾乎相等的電阻值，因此記憶胞陣列中的選定記憶胞可成功地由第二儲存狀態改變為第一儲存狀態。
請參照第6D圖，其所繪示為製程角落補償電路的第四範例，其可提供第二寫入電壓。製程角落補償電路420d包括一電流鏡610d、儲存元件等效電路620d與寫入路徑等效電路630d。其中，電流鏡610d與儲存元件等效電路620d的結構相同於第6B圖的電流鏡610b與儲存元件等效電路620b，此處不再贅述。
寫入路徑等效電路630d包括：參考位元線多工器662、參考位元線BLref、參考記憶胞664d、參考源極線SLref與參考源極線多工器666。再者，參考記憶胞664d中包括第二參考儲存元件665、一參考選擇電晶體Mref與參考字元線WLref，且參考字元線WLref可接收開啟電壓(Von)。
在寫入路徑等效電路630d中，參考源極線多工器666連接於節點Y與參考源極線SLref之間。參考位元線多工器662連接於接地端GND與參考位元線BLref之間。參考選擇電晶體Mref連接至參考位元線BLref、參考源極線SLref與參考字元線WLref。
相同地，根據輸入電流Ix，電流鏡610d的第二端產生鏡射電流Iy並流至寫入路徑等效電路630d。因此，鏡射電流Iy流經寫入路徑等效電路630d而產生第二寫入電壓Vw2，並且第二寫入電壓Vw2由節點Y輸出。其中，輸入電流Ix等於鏡射電流Iy。
根據本發明的實施例，製程角落補償電路420d中的寫入路徑等效電路630d與記憶胞陣列中的寫入路徑有相同的電路結構與電阻值。因此，寫入電壓產生器400所輸出的第二寫入電壓Vw2可使得記憶胞陣列中寫入路徑的選定記憶胞順利地改變為第二儲存狀態。亦即，選定記憶胞中的儲存元件可以接收轉態電壓Vts而改變為第二儲存狀態。
舉例來說，當第一參考儲存元件620d與第二參考儲存元件665皆為第一儲存狀態時，製程角落補償電路420d能夠提供第二寫入電壓Vw2。由於第一參考儲存元件620d、第二參考儲存元件665以及選定記憶胞內的儲存元件有幾乎相等的電阻值，因此記憶胞陣列中的選定記憶胞可成功地由第一儲存狀態改變為第二儲存狀態。
請參照第6E圖，其所繪示為製程角落補償電路的第五範例，其可產生第二寫入電壓Vw2。製程角落補償電路420e包括一電流鏡610e、儲存元件等效電路620e與寫入路徑等效電路630e。其中，電流鏡610e與儲存元件等效電路620e的結構相同於第6C圖的電流鏡610c與儲存元件等效電路620c，此處不再贅述。
寫入路徑等效電路630e包括：參考位元線多工器662、位元線等效電阻RBL、參考記憶胞664e、源極線等效電阻RSL與參考源極線多工器666。再者，參考記憶胞664e中包括第二參考電阻R2ref、一參考選擇電晶體Mref與參考字元線WLref，且參考字元線WLref可接收開啟電壓(Von)。。
相較於第6D圖之寫入路徑等效電路630d，第6E圖之寫入路徑等效電路630e中以位元線等效電阻RBL與源極線等效電阻RSL來取代參考位元線BLref以及參考源極線SLref。並且，以第二參考電阻R2ref來取代第二參考儲存元件665。再者，第二參考電阻R2ref為可變電阻。第二參考電阻R2ref可調整至第一儲存狀態的電阻值(例如2.0K歐姆)。
相同地，根據輸入電流Ix，電流鏡610e的第二端產生鏡射電流Iy並流至寫入路徑等效電路630e。因此，鏡射電流Iy流經寫入路徑等效電路630e而產生第二寫入電壓Vw2，且第二寫入電壓Vw2由節點Y輸出。其中，輸入電流Ix等於鏡射電流Iy。
舉例來說，當第一參考電阻R1ref與第二參考電阻R2ref皆為2K歐姆(第一儲存狀態)時，製程角落補償電路420e能夠提供第二寫入電壓Vw2。由於第一參考電阻R1ref與第二參考電阻R2ref以及選定記憶胞內的儲存元件有幾乎相等的電阻值，因此記憶胞陣列中的選定記憶胞可成功地由第一儲存狀態改變為第二儲存狀態。
再者，上述第6A圖至第6E圖的製程角落補償電路420a~420e中更可包括一穩壓器(voltage regulator)。穩壓器的輸入端連接於節點Y，接收寫入電壓Vw。穩壓器的輸出端可以產生相同的寫入電壓Vw。穩壓器的功能類似於緩衝電路用以提昇寫入電壓產生器的驅動能力(driving strength)。
根據本發明的實施例，由於MRAM記憶體與寫入電壓產生器是同時製造完成，因此所有的電晶體會屬於相同的製程角落。 在本發明中，電流鏡610a~610e的功能在於提供鏡射電流Iy，用以確保寫入路徑等效電路630a~630e中的第二儲存元件能夠接收到轉態電壓Vts，且寫入路徑等效電路630a~630e能夠產生正確的寫入電壓。再者，由於寫入路徑等效電路630a~630e的結構幾乎相同於MRAM記憶體中的寫入路徑。因此，當MRAM記憶體接收到寫入電壓產生器400輸出的寫入電壓時，寫入路徑中選定記憶胞的儲存元件即可接收到轉態電壓Vts而成功地改變儲存狀態。
當然，運用本發明所揭露的技術，在此領域的技術人員也可以製作二個寫入電壓產生器，並提供至MRAM記憶體。其中，第一個寫入電壓產生器產生第一寫入電壓，第二個寫入電壓產生器產生第二寫入電壓。
由以上的實施例可知，本發明的寫入電壓產生器是運用於MRAM記憶體。當然，本發明的技術也可以運用於其他種類的非揮發性記憶體。舉例來說，本發明的寫入電壓產生器是運用於RRAM記憶體或者ReRAM記憶體。
由以上的說明可知，本發明提出一種運用於非揮發性記憶體的寫入電壓產生器。寫入電壓產生器包括一溫度補償電路與一製程角落補償電路。溫度補償電路可根據環境溫度的變化產生一轉態電壓，製程角落補償電路可根據記憶胞陣列的製程角落來產生寫入電壓至寫入路徑。如此，於寫入動作時，將可以確保記憶胞陣列內寫入路徑中的選定記憶胞能夠改變儲存狀態。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
400:寫入電壓產生器
410:溫度補償電路
420:製程角落補償電路
430:MRAM記憶體

Claims (16)

  1. 一種寫入電壓產生器，耦接至一記憶胞陣列，該寫入電壓產生器於一寫入動作時提供一寫入電壓，該寫入電壓用以改變該記憶胞陣列中一寫入路徑內一選定記憶胞之儲存狀態，該寫入電壓產生器包括：一溫度補償電路，該溫度補償電路根據一環境溫度產生一轉態電壓，其中該環境溫度越高，該轉態電壓越低；以及一製程角落補償電路，包括一電流鏡、一儲存元件等效電路與一寫入路徑等效電路；其中，一供應電壓提供至該電流鏡且該電流鏡接收該轉態電壓，該儲存元件等效電路連接於該電流鏡的一第一端與一接地端之間，該電流鏡的一第二端連接至一第一節點，該寫入路徑等效電路連接於該第一節點與該接地端之間，且該寫入電壓由該第一節點輸出。
  2. 如請求項1所述之寫入電壓產生器，其中該溫度補償電路包括一負溫度係數電路。
  3. 如請求項2所述之寫入電壓產生器，其中該溫度補償電路更包括：一緩衝電路，該緩衝電路的一輸入端連接至該負溫度係數電路，該緩衝電路的一輸出端連接至一第二節點；以及一上限電壓限制電路，該上限電壓限制電路的一輸入端接收一上限電壓，該上限電壓限制電路的一輸出端連接至該第二節點； 其中，該轉態電壓由該第二節點輸出，且該轉態電壓被限制在不超過該上限電壓。
  4. 如請求項2所述之寫入電壓產生器，其中該溫度補償電路更包括：一緩衝電路，該緩衝電路的一輸入端連接至該負溫度係數電路，該緩衝電路的一輸出端連接至一第二節點；以及一下限電壓限制電路，該下限電壓限制電路的一輸入端接收一下限電壓，該下限電壓限制電路的一輸出端連接至該第二節點；其中，該轉態電壓由該第二節點輸出，且該轉態電壓被限制在不低於該下限電壓。
  5. 如請求項2所述之寫入電壓產生器，其中該溫度補償電路更包括：一緩衝電路，包括一第一運算放大器，該第一運算放大器的一正輸入端連接至該負溫度係數電路，該第一運算放大器的一負輸入端連接至一第二節點，該第一運算放大器的一輸出端連接至該第二節點；一下限電壓限制電路，包括一第一PMOS電晶體與一第二運算放大器，該第二運算放大器的一負輸入端接收一下限電壓，該第二運算放大器的一正輸入端連接至該第二節點，該第二運算放大器的一輸出端連接至該第一PMOS電晶體的一閘極端，該第一PMOS電晶體的一第一汲/源端接收一供應電壓，該第一PMOS電晶體的一第二汲/源端連接至該第二節點；以及 一上限電壓限制電路，包括一第一NMOS電晶體與一第三運算放大器，該第三運算放大器的一負輸入端接收一上限電壓，該第三運算放大器的一正輸入端連接至該第二節點，該第三運算放大器的一輸出端連接至該第一NMOS電晶體的一閘極端，該第一NMOS電晶體的一第一汲/源端連接至該接地端，該第一NMOS電晶體的一第二汲/源端連接至該第二節點；其中，該轉態電壓由該第二節點輸出，該轉態電壓被限制在該上限電壓與該下限電壓之間。
  6. 如請求項1所述之寫入電壓產生器，其中該電流鏡包括：一第一運算放大器，該第一運算放大器的一負輸入端接收該轉態電壓，該第一運算放大器的一正輸入端連接至一第二節點，該第二節點為電流鏡的該第一端；一第一PMOS電晶體，該第一PMOS電晶體的一第一汲/源端接收一供應電壓，該第一PMOS電晶體的一閘極端連接至該第一運算放大器的一輸出端；一第二PMOS電晶體，該第二PMOS電晶體的一第一汲/源端接收該供應電壓，該第二PMOS電晶體的一閘極端連接至該第一運算放大器的該輸出端；一第三PMOS電晶體，該第三PMOS電晶體的一第一汲/源端連接至該第一PMOS電晶體的一第二汲/源端，該第三PMOS電晶體的一閘極 端接收一偏壓電壓，該第三PMOS電晶體的一第二汲/源端連接至該第二節點；以及一第四PMOS電晶體，該第四PMOS電晶體的一第一汲/源端連接至該第二PMOS電晶體的一第二汲/源端，該第四PMOS電晶體的一閘極端接收該偏壓電壓，該第四PMOS電晶體的一第二汲/源端連接至該第一節點。
  7. 如請求項1所述之寫入電壓產生器，其中該儲存元件等效電路包括：一第一參考儲存元件連接於該第一端與該接地端之間。
  8. 如請求項7所述之寫入電壓產生器，其中該寫入路徑等效電路包括：一參考位元線多工器、一參考位元線、一參考記憶胞、一參考源極線與一參考源極線多工器，且該寫入路徑等效電路串接於該第二端與該接地端之間。
  9. 如請求項8所述之寫入電壓產生器，其中該參考記憶胞包括：串接的一第二參考儲存元件與一參考選擇電晶體，其中該第一參考儲存元件與該第二參考儲存元件有相同的儲存狀態。
  10. 如請求項9所述之寫入電壓產生器，其中該第一參考儲存元件的一第一電阻值幾乎相同於該第二參考儲存元件的一第二電阻值，且該第二電阻值幾乎相同於該選定記憶胞中一選定儲存元件的一第三電阻值。
  11. 如請求項1所述之寫入電壓產生器，其中該儲存元件等效電路包括：一第一參考電阻，且該第一參考電阻為可變電阻。
  12. 如請求項11所述之寫入電壓產生器，其中該寫入路徑等效電路包括：一參考位元線多工器、一位元線等效電阻、一參考記憶胞、一源極線等效電阻與一參考源極線多工器，且該寫入路徑等效電路串接於該第二端與該接地端之間。
  13. 如請求項12所述之寫入電壓產生器，其中該參考記憶胞包括：串接的一第二參考電阻與一參考選擇電晶體，且該第二參考電阻為可變電阻。
  14. 如請求項13所述之寫入電壓產生器，其中該第一參考電阻的一第一電阻值幾乎相同於該第二參考電阻的一第二電阻值，且該第二電阻值幾乎相同於該選定記憶記憶胞中一選定儲存元件的一第三電阻值。
  15. 如請求項1所述之寫入電壓產生器，其中該第一節點更連接至一穩壓器的一輸入端，且該穩壓器的一輸出端輸出該寫入電壓。
  16. 如請求項1所述之寫入電壓產生器，其中該記憶胞陣列為一磁阻式隨機存取記憶體的記憶胞陣列，或者一電阻式隨機存取記憶體的記憶胞陣列。
TW110118645A 2020-06-14 2021-05-24 運用於非揮發性記憶體的寫入電壓產生器 TWI761215B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063038895P 2020-06-14 2020-06-14
US63/038,895 2020-06-14
US17/204,977 2021-03-18
US17/204,977 US11309007B2 (en) 2020-06-14 2021-03-18 Write voltage generator for non-volatile memory

Publications (2)

Publication Number Publication Date
TW202147324A TW202147324A (zh) 2021-12-16
TWI761215B true TWI761215B (zh) 2022-04-11

Family

ID=78778172

Family Applications (5)

Application Number Title Priority Date Filing Date
TW109145735A TWI739695B (zh) 2020-06-14 2020-12-23 轉壓器
TW110101206A TWI751883B (zh) 2020-06-14 2021-01-13 電源箝制電路
TW110118645A TWI761215B (zh) 2020-06-14 2021-05-24 運用於非揮發性記憶體的寫入電壓產生器
TW110118846A TWI782541B (zh) 2020-06-14 2021-05-25 可編程的非揮發性記憶體之記憶胞陣列
TW110120256A TWI807335B (zh) 2020-06-14 2021-06-03 記憶體裝置及操作記憶體裝置之方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW109145735A TWI739695B (zh) 2020-06-14 2020-12-23 轉壓器
TW110101206A TWI751883B (zh) 2020-06-14 2021-01-13 電源箝制電路

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW110118846A TWI782541B (zh) 2020-06-14 2021-05-25 可編程的非揮發性記憶體之記憶胞陣列
TW110120256A TWI807335B (zh) 2020-06-14 2021-06-03 記憶體裝置及操作記憶體裝置之方法

Country Status (3)

Country Link
US (3) US11508425B2 (zh)
CN (3) CN113808638B (zh)
TW (5) TWI739695B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102907659B1 (ko) * 2021-07-16 2026-01-06 삼성전자주식회사 비휘발성 메모리 장치
US12512155B2 (en) * 2022-03-24 2025-12-30 Intel Corporation Technologies for current biasing for three-dimensional crosspoint memory cells
US12400716B2 (en) * 2022-11-14 2025-08-26 Ememory Technology Inc. Memory cell and array structure of non-volatile memory and associated control method
CN117476651B (zh) * 2022-12-30 2025-09-16 Tcl华星光电技术有限公司 阵列基板、显示面板及阵列基板的制备方法
TWI839100B (zh) * 2023-02-01 2024-04-11 億而得微電子股份有限公司 小面積高效率唯讀記憶體陣列及其操作方法
US12413230B2 (en) 2023-07-13 2025-09-09 Ememory Technology Inc. Level shifting circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4740917A (en) * 1984-11-30 1988-04-26 International Business Machines Corporation Memory using conventional cells to perform a ram or an associative memory function
US6992942B2 (en) * 2003-05-16 2006-01-31 Elpida Memory, Inc. Cell leakage monitoring circuit and monitoring method
TWI473433B (zh) * 2011-10-21 2015-02-11 Macronix Int Co Ltd 時鐘積體電路
US9728252B2 (en) * 2014-10-02 2017-08-08 Samsung Electronics Co., Ltd. Resistive memory device with temperature compensation, resistive memory system, and operating method thereof

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69518970T2 (de) * 1994-12-20 2001-03-01 Sharp K.K., Osaka Nichtflüchtiger Speicher und dessen Herstellungsverfahren
US5717635A (en) * 1996-08-27 1998-02-10 International Business Machines Corporation High density EEPROM for solid state file
US6002290A (en) * 1997-12-23 1999-12-14 Sarnoff Corporation Crisscross voltage level shifter
TW477065B (en) * 2001-01-30 2002-02-21 Ememory Technology Inc Manufacturing method of flash memory cell structure with dynamic-like write-in/erasing through channel and its operating method
US6590453B2 (en) * 2001-09-21 2003-07-08 Silicon Storage Technology, Inc. Folded cascode high voltage operational amplifier with class AB source follower output stage
CN1229869C (zh) * 2002-05-24 2005-11-30 力旺电子股份有限公司 一种单层多晶硅可电擦除可编程只读存储器
JP2004228879A (ja) * 2003-01-22 2004-08-12 Nec Micro Systems Ltd レベルシフト回路
US7057958B2 (en) * 2003-09-30 2006-06-06 Sandisk Corporation Method and system for temperature compensation for memory cells with temperature-dependent behavior
US7244652B2 (en) * 2004-09-06 2007-07-17 United Microelectronics Corp. Method of forming a split programming virtual ground SONOS memory
US7372316B2 (en) * 2004-11-25 2008-05-13 Stmicroelectronics Pvt. Ltd. Temperature compensated reference current generator
US7169668B2 (en) * 2005-01-09 2007-01-30 United Microelectronics Corp. Method of manufacturing a split-gate flash memory device
TWI265626B (en) * 2005-08-19 2006-11-01 Powerchip Semiconductor Corp Non-volatile memory and manufacturing method and operating method thereof
US20070164789A1 (en) * 2006-01-17 2007-07-19 Cypress Semiconductor Corp. High Speed Level Shift Circuit with Reduced Skew and Method for Level Shifting
KR20070095585A (ko) * 2006-03-22 2007-10-01 삼성전자주식회사 게이트 구동회로 및 이를 갖는 표시 장치
US7412617B2 (en) * 2006-04-06 2008-08-12 Mediatek Inc. Phase frequency detector with limited output pulse width and method thereof
CN101013725A (zh) * 2006-07-10 2007-08-08 友达光电股份有限公司 双栅极晶体管及应用此双栅极晶体管的像素结构
TW200818402A (en) * 2006-10-03 2008-04-16 Powerchip Semiconductor Corp Non-volatile memory, fabricating method and operating method thereof
ITRM20060652A1 (it) * 2006-12-06 2008-06-07 Micron Technology Inc Compensazione di temperatura di segnali di memoria impiegando segnali digitali
TWI334072B (en) * 2007-01-04 2010-12-01 Elite Semiconductor Esmt Level shifter
US7450424B2 (en) * 2007-01-31 2008-11-11 Skymedi Corporation Method for reading a memory array with a non-volatile memory structure
US7696804B2 (en) * 2007-03-31 2010-04-13 Sandisk 3D Llc Method for incorporating transistor snap-back protection in a level shifter circuit
US7585738B2 (en) * 2007-04-27 2009-09-08 Texas Instruments Incorporated Method of forming a fully silicided semiconductor device with independent gate and source/drain doping and related device
US8574980B2 (en) * 2007-04-27 2013-11-05 Texas Instruments Incorporated Method of forming fully silicided NMOS and PMOS semiconductor devices having independent polysilicon gate thicknesses, and related device
US20090040794A1 (en) * 2007-08-08 2009-02-12 Advanced Analogic Technologies, Inc. Time-Multiplexed Multi-Output DC/DC Converters and Voltage Regulators
US8362615B2 (en) * 2007-08-29 2013-01-29 Macronix International Co., Ltd. Memory and manufacturing method thereof
US7879706B2 (en) * 2007-10-31 2011-02-01 Macronix International Co., Ltd. Memory and manufacturing method thereof
JP5194954B2 (ja) * 2008-03-31 2013-05-08 富士通セミコンダクター株式会社 レベルコンバータ
CN101630532B (zh) * 2008-07-17 2012-07-11 上海华虹Nec电子有限公司 用于电可擦除可编程只读存储器的灵敏放大器及实现方法
US7710183B2 (en) * 2008-09-04 2010-05-04 Qualcomm Incorporated CMOS level shifter circuit design
JP5377131B2 (ja) * 2009-07-17 2013-12-25 株式会社東芝 半導体記憶装置
GB2486701B (en) * 2010-12-23 2013-01-09 Wolfson Microelectronics Plc Charge pump circuit
US9337192B2 (en) * 2011-09-24 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate stack having TaAlCN layer
US9338036B2 (en) * 2012-01-30 2016-05-10 Nvidia Corporation Data-driven charge-pump transmitter for differential signaling
KR101893179B1 (ko) * 2012-01-31 2018-08-30 에스케이하이닉스 주식회사 리시버 회로
US8940604B2 (en) * 2012-03-05 2015-01-27 Stmicroelectronics (Rousset) Sas Nonvolatile memory comprising mini wells at a floating potential
US8658495B2 (en) * 2012-03-08 2014-02-25 Ememory Technology Inc. Method of fabricating erasable programmable single-poly nonvolatile memory
US8941167B2 (en) 2012-03-08 2015-01-27 Ememory Technology Inc. Erasable programmable single-ploy nonvolatile memory
EP2639817A1 (en) * 2012-03-12 2013-09-18 eMemory Technology Inc. Method of fabricating a single-poly floating-gate memory device
US8735958B1 (en) * 2012-12-27 2014-05-27 Macronix International Co., Ltd. Multi-layer polysilicon suppression of implant species penetration
US9614105B2 (en) * 2013-04-22 2017-04-04 Cypress Semiconductor Corporation Charge-trap NOR with silicon-rich nitride as a charge trap layer
TWI524674B (zh) * 2013-08-07 2016-03-01 立錡科技股份有限公司 電壓準位轉換電路
US9111625B2 (en) 2013-08-09 2015-08-18 Samsung Electronics Co., Ltd. Adaptive dual voltage write driver with dummy resistive path tracking
US9236453B2 (en) * 2013-09-27 2016-01-12 Ememory Technology Inc. Nonvolatile memory structure and fabrication method thereof
US9230616B2 (en) * 2014-01-09 2016-01-05 Micron Technology, Inc. Memory devices, memory device operational methods, and memory device implementation methods
US9484922B2 (en) * 2014-04-10 2016-11-01 Freescale Semiconductor, Inc. Voltage level shifter module
US9209198B2 (en) * 2014-05-12 2015-12-08 Macronix International Co., Ltd. Memory cell and manufacturing method thereof
KR20160046259A (ko) * 2014-10-20 2016-04-28 에스케이하이닉스 주식회사 테스트 경로 보상 회로 및 테스트 경로 보상 시스템
US9704591B2 (en) * 2014-12-17 2017-07-11 Sandisk Technologies Llc Temperature independent reference current generation for calibration
TWI593052B (zh) * 2015-01-07 2017-07-21 力旺電子股份有限公司 半導體元件及其製造方法
SG10201503305PA (en) * 2015-04-27 2016-11-29 Globalfoundries Sg Pte Ltd Lateral high voltage transistor
US9748943B2 (en) * 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
TWI578325B (zh) * 2015-08-18 2017-04-11 力旺電子股份有限公司 反熔絲型一次編程的記憶胞及其相關的陣列結構
US9847133B2 (en) * 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
US9853039B1 (en) * 2016-12-13 2017-12-26 Cypress Semiconductor Corporation Split-gate flash cell formed on recessed substrate
TWM540437U (zh) * 2017-01-03 2017-04-21 奕力科技股份有限公司 位準移位器
US9882566B1 (en) * 2017-01-10 2018-01-30 Ememory Technology Inc. Driving circuit for non-volatile memory
CN110416214B (zh) * 2018-04-28 2021-07-20 无锡华润上华科技有限公司 Otp存储器件及其制作方法、电子装置
US10734398B2 (en) * 2018-08-29 2020-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Flash memory structure with enhanced floating gate
US10797064B2 (en) * 2018-09-19 2020-10-06 Ememory Technology Inc. Single-poly non-volatile memory cell and operating method thereof
US10692575B1 (en) * 2019-03-28 2020-06-23 2X Memory Technology Corp. Method for self-terminated writing with quasi-constant voltage across resistive-type memory element and circuit thereof
US11508719B2 (en) 2019-05-13 2022-11-22 Ememory Technology Inc. Electrostatic discharge circuit
US10930346B1 (en) * 2019-11-28 2021-02-23 Winbond Electronics Corp. Resistive memory with self-termination control function and self-termination control method
CN110855131B (zh) * 2019-12-09 2021-10-15 成都芯源系统有限公司 一种同步整流器件的驱动电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4740917A (en) * 1984-11-30 1988-04-26 International Business Machines Corporation Memory using conventional cells to perform a ram or an associative memory function
US6992942B2 (en) * 2003-05-16 2006-01-31 Elpida Memory, Inc. Cell leakage monitoring circuit and monitoring method
TWI473433B (zh) * 2011-10-21 2015-02-11 Macronix Int Co Ltd 時鐘積體電路
US9728252B2 (en) * 2014-10-02 2017-08-08 Samsung Electronics Co., Ltd. Resistive memory device with temperature compensation, resistive memory system, and operating method thereof

Also Published As

Publication number Publication date
US20210390996A1 (en) 2021-12-16
US11309007B2 (en) 2022-04-19
TWI782541B (zh) 2022-11-01
CN113870910B (zh) 2025-03-14
CN113809091A (zh) 2021-12-17
TW202147570A (zh) 2021-12-16
US20210391434A1 (en) 2021-12-16
TW202213727A (zh) 2022-04-01
CN113808638A (zh) 2021-12-17
TWI807335B (zh) 2023-07-01
TWI739695B (zh) 2021-09-11
US20210391010A1 (en) 2021-12-16
TW202147324A (zh) 2021-12-16
TW202147761A (zh) 2021-12-16
US11551738B2 (en) 2023-01-10
CN113809091B (zh) 2024-02-13
CN113870910A (zh) 2021-12-31
TWI751883B (zh) 2022-01-01
US11508425B2 (en) 2022-11-22
CN113808638B (zh) 2025-04-15
TW202147778A (zh) 2021-12-16

Similar Documents

Publication Publication Date Title
TWI761215B (zh) 運用於非揮發性記憶體的寫入電壓產生器
CN110910925B (zh) 用于减少泄漏电流的存储器装置
US6185143B1 (en) Magnetic random access memory (MRAM) device including differential sense amplifiers
US20010048608A1 (en) Magnetic random access memory circuit
US7907456B2 (en) Memory having circuitry controlling the voltage differential between the word line and array supply voltage
JP2004103174A (ja) 半導体記憶装置
US6982916B2 (en) Method and system for providing temperature dependent programming for magnetic memories
US12167613B2 (en) Circuit and method to enhance efficiency of memory
US7313034B2 (en) Low supply voltage temperature compensated reference voltage generator and method
US6982915B2 (en) SRAM with temperature-dependent voltage control in sleep mode
JP2533399B2 (ja) センスアンプ
CN116978419A (zh) 具温度补偿的感测放大器电路
JP2023554614A (ja) 向上した状態デュアルメモリセル
TWI751921B (zh) 記憶體裝置及操作其的方法
TW202238596A (zh) 記憶體裝置
US9653149B2 (en) Complementary bipolar SRAM
JP2013125568A (ja) 抵抗変化型メモリ読み出し回路
JPH06325577A (ja) 半導体記憶装置
JPS5919295A (ja) バイポ−ラ型ｐｒｏｍ