[go: up one dir, main page]

JP2019033180A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019033180A
JP2019033180A JP2017153337A JP2017153337A JP2019033180A JP 2019033180 A JP2019033180 A JP 2019033180A JP 2017153337 A JP2017153337 A JP 2017153337A JP 2017153337 A JP2017153337 A JP 2017153337A JP 2019033180 A JP2019033180 A JP 2019033180A
Authority
JP
Japan
Prior art keywords
electrode
layer
base
emitter
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017153337A
Other languages
English (en)
Inventor
佐々木　健次
Kenji Sasaki
健次 佐々木
大部　功
Isao Obe
功 大部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2017153337A priority Critical patent/JP2019033180A/ja
Priority to TW107122329A priority patent/TWI731250B/zh
Priority to CN201810743704.6A priority patent/CN109390331B/zh
Priority to US16/038,040 priority patent/US10840236B2/en
Publication of JP2019033180A publication Critical patent/JP2019033180A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137—Collector regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/231—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/281—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H10D84/619—Combinations of lateral BJTs and one or more of diodes, resistors or capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 

Landscapes

  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】バイポーラトランジスタと保護ダイオードとを含み、小型化に適した構造を有する半導体装置を提供する。【解決手段】基板の上にサブコレクタ層、サブコレクタ層よりキャリア濃度の低い半導体からなるコレクタ層、ベース層、エミッタ層を含むバイポーラトランジスタが配置されている。ショットキー電極が、コレクタ層の上面の一部の領域においてコレクタ層にショットキー接合されている。このショットキー電極を含む保護ダイオードが、ベース層及びエミッタ層の一方に接続されている。コレクタ層のうち、ベース層に接合された部分と、ショットキー電極に接合された部分とは、コレクタ層を経由して電気的に接続されている。【選択図】図４

Description

本発明は、半導体装置に関する。
バイポーラトランジスタを静電気放電（ＥＳＤ）による破壊から保護するために、コレクタとエミッタとの間、またはコレクタとベースとの間に保護ダイオードが接続される。
特許文献１に、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）と逆サージ吸収用のｐｎダイオードを集積した半導体装置が開示されている。この半導体装置においては、半導体基板にＨＢＴ領域とｐｎダイオード領域とが画定され、半導体基板の表面に形成された溝によって両者が分離される。
特許文献２に、過電圧印加に対する保護機能を有するバイポーラトランジスタが開示されている。この半導体装置においては、保護機能を有するダイオードとしてショットキーダイオードが用いられる。ｎ＋型のサブコレクタ層の上にｎ−型のコレクタ層、ｐ型のベース層、及びｎ型のエミッタ層を含むＨＢＴが配置される。ＨＢＴが配置された領域の外側のサブコレクタ層の上面に、ショットキー電極が配置される。
特許文献３に、バイポーラトランジスタに過大なサージ電流が流れ込むのを防止する半導体装置が開示されている。この半導体装置においては、半絶縁性の基板の上にｎ型のコレクタコンタクト（サブコレクタ）層が配置され、その上にコレクタ層、ベース層、及びエミッタ層を含むＨＢＴが配置される。ＨＢＴが配置された領域の外側のコレクタコンタクト層の上に、コレクタ層と金属配線とを接触させたショットキーダイオードが形成されている。ＨＢＴのコレクタ層とショットキーダイオードのコレクタ層との間のコレクタコンタクト層の上に、ＨＢＴのコレクタ電極が配置されている。
特許文献４に、インダクタに発生する逆起電力によるトランジスタの破壊を防止する半導体装置が開示されている。この半導体装置においては、ＨＢＴのコレクタと電源とを接続するＤＣ信号のみが通過する線路に並列にダイオードが接続される。ＨＢＴの構造の横にダイオードが配置されている。
特開平３−６４９２９号公報 特開２００５−１２３２２１号公報 特開２００１−１４４０９７号公報 特開２００６−３２４２６７号公報
バイポーラトランジスタと保護ダイオードとを含む半導体装置の小型化が望まれている。本発明の目的は、バイポーラトランジスタと保護ダイオードとを含み、小型化に適した構造を有する半導体装置を提供することである。
本発明の第１の観点による半導体装置は、
基板の上に配置された半導体からなるサブコレクタ層と、
前記サブコレクタ層の上に配置され、前記サブコレクタ層よりキャリア濃度の低い半導体からなるコレクタ層、前記コレクタ層の上に配置された半導体からなるベース層、前記ベース層の上に配置された半導体からなるエミッタ層を含むバイポーラトランジスタと、
前記コレクタ層の上面の一部の領域において前記コレクタ層にショットキー接合され、前記ベース層及び前記エミッタ層の一方に接続された第１のショットキー電極を含む第１の保護ダイオードと
を有し、
前記コレクタ層のうち、前記ベース層に接合された部分と、前記第１のショットキー電極に接合された部分とは、前記コレクタ層を経由して電気的に接続されている。
第１の保護ダイオードがバイポーラトランジスタのコレクタエミッタ間、及びコレクタベース間の一方に配置される。これにより、コレクタエミッタ間に印加される過電圧、及びコレクタベース間に印加される過電圧の一方から、バイポーラトランジスタを保護することができる。バイポーラトランジスタのコレクタ層が、第１の保護ダイオードの半導体層としても用いられるため、バイポーラトランジスタ用のコレクタ層とは別に第１の保護ダイオード用の半導体層を設ける構成と比べて、半導体装置の小型化を図ることができる。
本発明の第２の観点による半導体装置は、第１の観点による半導体装置の構成に加えて、
前記コレクタ層の少なくとも一部は、前記サブコレクタ層の上に配置されたメサ形状の第１のメサ部分を構成し、
前記ベース層は、前記第１のメサ部分の上に配置された第２のメサ部分の少なくとも上層部分を構成し、
前記第１のショットキー電極は前記第１のメサ部分の上面にショットキー接合されているという特徴を有する。
第１のメサ部分の外周線に囲まれた領域に、バイポーラトランジスタのコレクタ層、ベース層、及びエミッタ層が配置されるとともに、第１の保護ダイオードもこの領域内に配置される。このため、半導体装置の小型化を図ることができる。
本発明の第３の観点による半導体装置は、第１または第２の観点による半導体装置の構成に加えて、
さらに、前記コレクタ層に前記第１のショットキー電極がショットキー接合されている領域とは異なる領域において、前記コレクタ層にショットキー接合され、前記ベース層及び前記エミッタ層のうち前記第１のショットキー電極に接続されていない方の層に接続された第２のショットキー電極を含む第２の保護ダイオードを有する。
バイポーラトランジスタのコレクタエミッタ間、コレクタベース間の両方に保護ダイオードが接続されるため、コレクタエミッタ間に印加される過電圧、及びコレクタベース間に印加される過電圧の両方から、バイポーラトランジスタを保護することができる。
本発明の第４の観点による半導体装置は、第１乃至第３の観点による半導体装置の構成に加えて、
さらに、
前記サブコレクタ層にオーミックに接続されたコレクタ電極と、
前記ベース層にオーミックに接続されたベース電極と、
前記エミッタ層にオーミックに接続されたエミッタ電極と
を有し、
前記コレクタ電極は、平面視において１つの領域を挟むか囲む１つまたは複数の導体部分を含み、前記コレクタ電極によって挟まれるか囲まれたベースエミッタ配置領域に、前記第１の保護ダイオードの第１のショットキー接合領域、前記ベース電極、及び前記エミッタ電極が配置されている。
バイポーラトランジスタのベース電極及びエミッタ電極が配置されたベースエミッタ配置領域に、第１の保護ダイオードの第１のショットキー接合領域が配置されるため、バイポーラトランジスタが配置される領域の外に第１の保護ダイオード用の領域を確保する必要が無い。このため、半導体装置の小型化を図ることができる。
本発明の第５の観点による半導体装置は、第４の観点による半導体装置の構成に加えて、
前記第１のショットキー接合領域、前記エミッタ電極、及び前記ベース電極の各々が第１の方向に長い部分を含み、前記第１のショットキー接合領域、前記エミッタ電極、及び前記ベース電極の前記第１の方向に長い部分が前記第１の方向と直交する方向に並んで配置されているという特徴を有する。
バイポーラトランジスタと第１の保護ダイオードとを、狭い領域に閉じ込めて配置しやすくなる。
本発明の第６の観点による半導体装置は、第４の観点による半導体装置の構成に加えて、
前記エミッタ電極及び前記ベース電極の各々が第１の方向に長い部分を含み、前記エミッタ電極及び前記ベース電極の前記第１の方向に長い部分が前記第１の方向と直交する方向に並んで配置されており、前記第１のショットキー接合領域が、前記エミッタ電極及び前記ベース電極の少なくとも一方の電極に対して前記第１の方向に隔てられた位置に配置されているという特徴を有する。
第１の方向と直交する方向へのバイポーラトランジスタの寸法の増大を抑制することができる。
本発明の第７の観点による半導体装置は、第５または第６の観点による半導体装置の構成に加えて、
さらに、
前記エミッタ電極及び前記ベース電極の上に配置され、前記エミッタ電極及び前記ベース電極にそれぞれ対応してコンタクトホールが設けられている層間絶縁膜と、
前記層間絶縁膜の上に配置され、前記コンタクトホール内を経由して前記エミッタ電極及び前記ベース電極にそれぞれ接続されたエミッタ配線及びベース配線と
を有し、
前記コンタクトホールは、それぞれ前記エミッタ電極及び前記ベース電極の前記第１の方向に長い部分に沿って配置された部分を含んでいるという特徴を有する。
エミッタ電極及びベース電極の寄生抵抗を低減させることができる。
第１の保護ダイオードがバイポーラトランジスタのコレクタエミッタ間、及びコレクタベース間の一方に配置される。これにより、コレクタエミッタ間に印加される過電圧、及びコレクタベース間に印加される過電圧の一方から、バイポーラトランジスタを保護することができる。バイポーラトランジスタのコレクタ層が、第１の保護ダイオードの半導体層としても用いられるため、バイポーラトランジスタ用のコレクタ層とは別に第１の保護ダイオード用の半導体層を設ける構成と比べて、半導体装置の小型化を図ることができる。
図１Ａは、第１実施例による半導体装置を内蔵するパワーアンプモジュールのブロック図であり、図１Ｂは、出力段増幅回路の等価回路図である。 図２は、第１実施例による半導体装置が用いられている出力段増幅回路の平面図である。 図３は、第１実施例による半導体装置の平面図である。 図４Ａ及び図４Ｂは、それぞれ図３の一点鎖線４Ａ−４Ａ、及び一点鎖線４Ｂ−４Ｂにおける断面図である。 図５は、第２実施例による半導体装置の平面図である。 図６Ａ及び図６Ｂは、それぞれ図５の一点鎖線６Ａ−６Ａ、及び一点鎖線６Ｂ−６Ｂにおける断面図である。 図７は、第３実施例による半導体装置の平面図である。 図８Ａ及び図８Ｂは、それぞれ図７の一点鎖線８Ａ−８Ａ、及び一点鎖線８Ｂ−８Ｂにおける断面図である。 図９は、第４実施例による半導体装置を含むパワーアンプモジュールの出力段増幅回路の等価回路図である。 図１０は、第４実施例による半導体装置の平面図である。 図１１Ａ及び図１１Ｂは、それぞれ図１０の一点鎖線１１Ａ−１１Ａ、及び一点鎖線１１Ｂ−１１Ｂにおける断面図である。 図１２は、第５実施例による半導体装置の平面図である。 図１３Ａ及び図１３Ｂは、それぞれ図１２の一点鎖線１３Ａ−１３Ａ、及び一点鎖線１３Ｂ−１３Ｂにおける断面図である。 図１４は、第６実施例による半導体装置の平面図である。 図１５Ａ及び図１５Ｂは、それぞれ図１４の一点鎖線１５Ａ−１５Ａ、及び一点鎖線１５Ｂ−１５Ｂにおける断面図である。 図１６は、第７実施例による半導体装置の平面図である。 図１７Ａ及び図１７Ｂは、それぞれ図１６の一点鎖線１７Ａ−１７Ａ、及び一点鎖線１７Ｂ−１７Ｂにおける断面図である。 図１８は、第８実施例による半導体装置を含むパワーアンプモジュールの出力段増幅回路の等価回路図である。 図１９は、第８実施例による半導体装置の平面図である。 図２０Ａ及び図２０Ｂは、それぞれ図１９の一点鎖線２０Ａ−２０Ａ、及び一点鎖線２０Ｂ−２０Ｂにおける断面図である。 図２１は、第９実施例による半導体装置の平面図である。 図２２Ａ及び図２２Ｂは、それぞれ図２１の一点鎖線２２Ａ−２２Ａ、及び一点鎖線２２Ｂ−２２Ｂにおける断面図である。 図２３は、第１０実施例による半導体装置の平面図である。 図２４Ａ及び図２４Ｂは、それぞれ図２３の一点鎖線２４Ａ−２４Ａ、及び一点鎖線２４Ｂ−２４Ｂにおける断面図である。 図２５Ａは、第１１実施例による半導体装置の電極のレイアウトを示す図であり、図２５Ｂは図２５Ａの一点鎖線２５Ｂ−２５Ｂにおける断面図である。 図２６は、比較例による半導体装置の平面図である。 図２７は、比較例による半導体装置の断面図である。 図２８は、他の比較例による半導体装置の断面図である。 図２９は、さらに他の比較例による半導体装置の断面図である。
［第１実施例］
図１Ａから図４Ｂまでの図面を参照して、第１実施例による半導体装置について説明する。
図１Ａは、第１実施例による半導体装置を内蔵するパワーアンプモジュールのブロック図である。高周波入力端子ＲＦｉから入力された入力信号が整合回路３０を介して入力段増幅回路３１に入力される。入力段増幅回路３１で増幅された信号が、整合回路３２を介して出力段増幅回路３３に入力される。出力段増幅回路３３で増幅された出力信号が高周波出力端子ＲＦｏから出力される。
バイアス電圧端子Ｖｂａｔからバイアス回路３５、３６にバイアス用の電圧が印加される。バイアス制御端子Ｖｂ１から入力される信号に基づいて、バイアス回路３５が入力段増幅回路３１にバイス電流を供給する。バイアス制御端子Ｖｂ２から入力される信号に基づいて、バイアス回路３６が出力段増幅回路３３にバイアス電流を供給する。電源端子Ｖｃｃ１から入力段増幅回路３１に電源電圧が印加され、電源端子Ｖｃｃ２から出力段増幅回路３３に電源電圧が印加される。
図１Ｂは、出力段増幅回路３３（図１Ａ）の等価回路図である。高周波入力信号が入力キャパシタ４２を介してヘテロ接合バイポーラトランジスタ（ＨＢＴ）４１のベースに入力される。バラスト抵抗４３を介してＨＢＴ４１のベースにバイアス電流が供給される。ＨＢＴ４１のエミッタが接地されている。ＨＢＴ４１のコレクタが電源端子Ｖｃｃ２に接続されるとともに、高周波出力端子ＲＦｏに接続されている。ＨＢＴ４１のエミッタとコレクタとの間に、エミッタからコレクタに向かう向きを順方向とする向きで保護ダイオード４４が接続されている。保護ダイオード４４は、ＨＢＴ４１のエミッタに対してコレクタに負の電圧が印加されたときに導通し、ＨＢＴ４１を過電圧から保護する機能を有する。
ＨＢＴ４１、入力キャパシタ４２、バラスト抵抗４３及び保護ダイオード４４が１つの回路ユニット４５を構成している。複数の回路ユニット４５が並列に接続されることにより、出力段増幅回路３３が構成される。
入力段増幅回路３１（図１Ａ）の基本的な構成は、出力段増幅回路３３の構成と同一である。バイアス回路３５、３６にもＨＢＴが用いられる。バイアス回路３５、３６のＨＢＴにも、保護ダイオードを接続することができる。
図２は、出力段増幅回路３３（図１Ａ）の平面図である。例えば、１６個の回路ユニット４５が４行４列の行列状に配置されている。回路ユニット４５の各々の領域内に、ＨＢＴ４１、入力キャパシタ４２、バラスト抵抗４３、及び保護ダイオード４４（図１Ｂ）が配置されている。
ＨＢＴ４１は、コレクタ電極、エミッタ電極、及びベース電極を含む。これらの電極の上に２層の金属配線層が配置される。コレクタ電極は、１層目のコレクタ配線Ｃ１を介して２層目のコレクタ配線Ｃ２に接続されている。エミッタ電極は、１層目のエミッタ配線Ｅ１に接続されている。ベース電極は１層目のベース配線Ｂ１に接続されている。
１列目及び２列目の複数の回路ユニット４５のＨＢＴ４１のコレクタに接続された２層目のコレクタ配線Ｃ２は、１列目の回路ユニット４５と２列目の回路ユニット４５との間に配置された２層目の導体プレーンＡ２に連続する。同様に、３列目及び４列目の複数の回路ユニット４５のＨＢＴ４１のコレクタに接続された２層目のコレクタ配線Ｃ２は、３列目の回路ユニット４５と４列目の回路ユニット４５との間に配置された２層目の導体プレーンＡ２に連続する。
１列目及び２列目の複数の回路ユニット４５のＨＢＴ４１のエミッタに接続された１層目のエミッタ配線Ｅ１は、１列目の回路ユニット４５と２列目の回路ユニット４５との間に配置された１層目の導体プレーンＡ１に連続する。同様に、３列目及び４列目の複数の回路ユニット４５のＨＢＴ４１のエミッタに接続された１層目のエミッタ配線Ｅ１は、３列目の回路ユニット４５と４列目の回路ユニット４５との間に配置された１層目の導体プレーンＡ１に連続する。
２層目の２つの導体プレーンＡ２は、２層目の金属配線層で構成されるパッドＰ２に連続する。２層目の金属配線層の上に保護膜が配置されている。この保護膜に複数の開口４７が設けられている。開口４７内にパッドＰ２の上面が露出する。１層目の導体プレーンＡ１は、半導体基板に設けられたバイアホール４８内を経由して、半導体基板の裏面に設けられたグランドプレーンに接続されている。
高周波入力配線Ｉ２が２層目の金属配線層に配置され、バイアス配線Ｍ１が１層目の金属配線層に配置されている。高周波入力配線Ｉ２は、４本の櫛歯を持つ櫛形形状を有し、４本の櫛歯部分がそれぞれ回路ユニット４５の各列に沿うように配置されている。高周波入力配線Ｉ２がベース配線Ｂ１と交差し、この交差箇所が入力キャパシタ４２として動作する。ベース配線Ｂ１は、バラスト抵抗４３を介してバイアス配線Ｍ１に接続されている。
図３は、１つのＨＢＴ４１の平面図であり、図４Ａ及び図４Ｂは、それぞれ図３の一点鎖線４Ａ−４Ａ、及び一点鎖線４Ｂ−４Ｂにおける断面図である。図３、図４Ａ及び図４Ｂでは、１層目の金属配線層及びそれより下方の構造について示しており、２層目の金属配線層、例えばコレクタ配線Ｃ２（図２）は示されていない。以下、図３、図４Ａ、及び図４Ｂを参照しながら説明する。
半絶縁性のＧａＡｓからなる半導体基板５０の上面にｎ＋型のＧａＡｓからなるサブコレクタ層５１が形成されている。サブコレクタ層５１の一部がＨまたはＨｅの絶縁注入によって絶縁性にされている。この絶縁性の領域によって、サブコレクタ層５１が複数のｎ＋型の導電性の領域に区画されている。以下、ｎ＋型の導電性の領域を、単にサブコレクタ層５１という。図２に示した列方向に並ぶ４つのＨＢＴ４１が、絶縁性の領域で区画された１つのサブコレクタ層５１内に配置される。
サブコレクタ層５１の上に、コレクタ層５２、ベース層５３、エミッタ層５４、及びエミッタコンタクト層５５が順番にエピタキシャル成長されている。コレクタ層５２はサブコレクタ層５１よりキャリア濃度の低いｎ−型のＧａＡｓで形成される。ベース層５３は、ｐ型のＧａＡｓで形成される。エミッタ層５４はｎ型のＩｎＧａＰで形成される。エミッタコンタクト層５５は、ｎ型のＧａＡｓ層とｎ型のＩｎＧａＡｓ層との２層構造を有する。
コレクタ層５２とベース層５３との２層部分が、２段のメサ形状に加工されている。下段の第１のメサ部分６１は、コレクタ層５２の下層部分を含む。第１のメサ部分６１の上に形成された第２のメサ部分６２は、コレクタ層５２の上層部分及びベース層５３を含む。エミッタ層５４及びエミッタコンタクト層５５は、第２のメサ部分６２の一部の領域の上に形成されている。
サブコレクタ層５１の上にコレクタ電極６５が配置されている。コレクタ電極６５は、第１のメサ部分６１の両側にそれぞれ配置された２つの導体部分で構成される。コレクタ電極６５を構成する導体部分は、ＡｕＧｅ層、Ｎｉ層、及びＡｕ層の３層構造を有し、サブコレクタ層５１にオーミックに接続される。第２のメサ部分６２のベース層５３の上にベース電極６６が配置されている。ベース電極６６は、Ｔｉ層、Ｐｔ層、及びＡｕ層の３層構造を有し、ベース層５３にオーミックに接続される。エミッタコンタクト層５５の上にエミッタ電極６７が配置されている。エミッタ電極６７は、Ｍｏ層、Ｔｉ層、Ｐｔ層、及びＡｕ層の４層構造を有し、エミッタコンタクト層５５にオーミックに接続される。
コレクタ電極６５を構成する一対の導体部分、及びエミッタ電極６７の各々は、一方向（図３において縦方向に相当し、以下、ｘ方向（第１の方向）という。）に長い平面形状を有する。ベース電極６６は、Ｌ字形の平面形状を有し、Ｌ字の一方の直線部分（以下、主部６６Ａという。）がｘ方向と平行に配置され、他方の直線部分（以下、引出部６６Ｂという。）は、ｘ方向８１と直交する方向（以下、ｙ方向（第２の方向）という。）に延びる。
サブコレクタ層５１、コレクタ層５２、ベース層５３、エミッタ層５４、エミッタコンタクト層５５、コレクタ電極６５、ベース電極６６、及びエミッタ電極６７を窒化シリコンからなる層間絶縁膜７０が覆う。コレクタ電極６５を構成する一対の導体部分に対応して、層間絶縁膜７０にコンタクトホール７１が設けられている。ベース電極６６の引出部６６Ｂ及びエミッタ電極６７に対応して、層間絶縁膜７０にコンタクトホール７２、７３が設けられている。さらに、第１のメサ部分６１の上面のうち、第２のメサ部分６２が設けられていない領域の層間絶縁膜７０に、コンタクトホール７４が設けられている。
層間絶縁膜７０の上に、１層目の金属配線層として、コレクタ配線Ｃ１、ベース配線Ｂ１、エミッタ配線Ｅ１、及び第１のショットキー電極ＳＡ１が配置されている。これらの配線には、Ａｕを用いることができる。なお、これらの配線を、Ｔｉ層とＡｕ層との２層構造、Ｍｏ層とＡｕ層との２層構造にしてもよい。コレクタ配線Ｃ１はコンタクトホール７１内を経由してコレクタ電極６５に接続される。ベース配線Ｂ１は、コンタクトホール７２内を経由してベース電極６６に接続される。エミッタ配線Ｅ１は、コンタクトホール７３内を経由してエミッタ電極６７に接続される。
第１のショットキー電極ＳＡ１は、コンタクトホール７４内を経由してコレクタ層５２にショットキー接合される。第１のショットキー電極ＳＡ１とコレクタ層５２とによりショットキー接合型の保護ダイオード４４が形成される。図３において、保護ダイオード４４のショットキー接合領域にドットパターンが付されている。コレクタ層５２が保護ダイオード４４のカソード側の半導体領域として機能する。第１のショットキー電極ＳＡ１はエミッタ配線Ｅ１に連続している。第１のショットキー電極ＳＡ１及びエミッタ配線Ｅ１は、１層目の金属配線層内に配置された連続する膜で構成される。第１のショットキー電極ＳＡ１は、エミッタ配線Ｅ１の一部分ということもできる。
保護ダイオード４４は、エミッタ電極６７及びコレクタ電極６５の長手方向と平行な方向に長い平面形状を有する。
エミッタ電極６７、ベース電極６６の主部６６Ａ、及び保護ダイオード４４がｙ方向に並んで配置されている。平面視において、保護ダイオード４４、ベース電極６６、及びエミッタ電極６７が、コレクタ電極６５を構成する一対の導体部分によってｙ方向に挟まれた領域（以下、ベースエミッタ配置領域という。）に配置されている。また、ＨＢＴ４１のコレクタ層５２と保護ダイオード４４のカソードとなる半導体領域とが共通の第１のメサ部分６１内に含まれており、両者の間に絶縁性領域は設けられていない。
第１のショットキー電極ＳＡ１が、ベース電極６６の主部６６Ａの上方を通過してエミッタ配線Ｅ１に連続しているため、ベース電極６６の主部６６Ａの上に１層目のベース配線Ｂ１を配置することはできない。このため、ベース電極６６の引出部６６Ｂに対応する位置にコンタクトホール７２が設けられており、ベース配線Ｂ１はベース電極６６の引出部６６Ｂに接続されている。
次に、図４Ａ及び図４Ｂを参照しながら、第１実施例による半導体装置の製造方法について簡単に説明する。
まず、半絶縁性のＧａＡｓからなる半導体基板５０の上に、サブコレクタ層５１からエミッタコンタクト層５５までの各層を有機金属化学気相エピタキシ（ＭＯＶＰＥ）法により順次エピタキシャル成長させる。半導体基板５０の上面の面方位は、例えば（００１）であり、オフ角が±４°以下である。
一般的な半導体プロセスを用いて、ＨＢＴ４１及び保護ダイオード４４を形成する。第２のメサ部分６２を形成するためのエッチングは、ベース層５３とコレクタ層５２との界面より深い位置までエッチングされた時点で時間制御により停止させる。コレクタ層５２とベース層５３との間にＩｎＧａＰ等のエッチング停止層を配置し、エッチング停止層でエッチングを停止させてもよい。エッチング停止層でエッチングを停止させた後、エッチング停止層を選択的に除去する。この場合には、第１のメサ部分６１の上面が、コレクタ層５２とベース層５３との界面にほぼ一致する。
その後、層間絶縁膜７０及び１層目のコレクタ配線Ｃ１、ベース配線Ｂ１、エミッタ配線Ｅ１、及び第１のショットキー電極ＳＡ１を形成する。さらに、層間絶縁膜、２層目の金属配線層、及び保護膜を形成する。その後、保護膜の上に、ワックス等を用いてサファイア基板を貼り付ける。この状態で、半導体基板５０の裏面からバイアホール４８（図２）を形成する。バイアホール４８を形成した後、半導体基板５０の裏面にグランド膜を形成する。半導体基板５０からワックス及びサファイア基板を取り外した後、ダイシング等を行ってチップごとに分離する。
次に、図２６から図２９までの図面に示した比較例と比較しながら、第１実施例による半導体装置が持つ優れた効果について説明する。
図２６及び図２７は、それぞれ比較例による半導体装置の平面図及び断面図である。以下、第１実施例による半導体装置と異なる構成について説明し、共通の構成については説明を省略する。第１実施例では、ＨＢＴ４１のコレクタ電極６５を構成する一対の導体部分の間のベースエミッタ配置領域に保護ダイオード４４（図３、図４Ｂ）が配置されていた。言い換えると、保護ダイオード４４がＨＢＴ４１の内部に組み込まれていた。
これに対し、図２６及び図２７に示した比較例では、ＨＢＴ４１が配置された領域とは異なる領域に、保護ダイオード４４が配置されている。コレクタ層５２とベース層５３との界面のｐｎ接合により、保護ダイオード４４（図２７）が構成される。ＨＢＴ４１のコレクタ層５２とベース層５３とは、１段のメサ形状を有する。
保護ダイオード４４のベース層５３の上にアノード電極６８が形成されている。保護ダイオード４４のコレクタ層５２に接続されたサブコレクタ層５１の上に、カソード電極６９が形成されている。
エミッタ配線Ｅ１に連続する１層目の導体プレーンＡ１がダイオード用のメサ部分６３の上まで引き延ばされ、アノード電極６８に接続されている。さらに、１層目のコレクタ配線Ｃ１が保護ダイオード４４のカソード電極６９に接続されている。
ＨＢＴ４１が配置されたサブコレクタ層５１と、保護ダイオード４４が配置されたサブコレクタ層５１とは、絶縁注入によって形成された絶縁領域５６（図２７）によって電気的に相互に絶縁されている。
図２８に示すように、コレクタ電極６５及びカソード電極６９を配置する領域のみのコレクタ層５２をエッチングしてサブコレクタ層５１を露出させる構成とされる場合もある。この場合、絶縁領域５６は、コレクタ層５２とサブコレクタ層５１との２層に形成される。
図２９に示すように、ＨＢＴ４１が配置されたサブコレクタ層５１と、保護ダイオード４４が配置されたサブコレクタ層５１とを隔離する溝５７を形成する場合もある。
第１実施例では、ＨＢＴ４１及び保護ダイオード４４を共通の第１のメサ部分６１内に形成するため、ダイオード用のメサ部分６３（図２７）を配置する領域を確保する必要が無い。さらに、ＨＢＴ４１が配置されたサブコレクタ層５１と保護ダイオード４４が配置されたサブコレクタ層５１とを分離する絶縁領域５６（図２７、図２８）または溝５７（図２９）を配置する必要が無い。このため、半導体装置の小型化を図ることが可能である。
次に、第１実施例の変形例について説明する。第１実施例では、ＨＢＴ４１ごとに保護ダイオード４４を配置したが、１６個のＨＢＴ４１のうち一部のＨＢＴ４１に対してのみ保護ダイオード４４を配置してもよい。
第１実施例では、図４Ａ及び図４Ｂに示したように、ＨＢＴ４１及び保護ダイオード４４が配置される領域にコレクタ層５２を含む第１のメサ部分６１を形成した。その他の構成として、例えば図２８に示したように、コレクタ電極６５を形成すべき領域のコレクタ層５２を除去し、他の領域にコレクタ層５２を残してもよい。残されたコレクタ層５２のうち絶縁性にすべき領域には絶縁注入を行えばよい。
第１実施例では、ＨＢＴ４１のコレクタ層５２及びベース層５３にＧａＡｓを用い、エミッタ層５４にＩｎＧａＰを用いたが、他の半導体を用いてもよい。また、ＨＢＴ４１を通常のバイポーラトランジスタに置き換えてもよい。さらに、第１実施例では、ＨＢＴ４１をｎｐｎ型としたが、ｐｎｐ型としてもよい。さらに、半導体基板５０とサブコレクタ層５１との間に、ソース及びドレインのオーミックコンタクト層とチャネル層とを追加して、ＢｉＦＥＴを構成してもよい。
［第２実施例］
次に、図５、図６Ａ及び図６Ｂを参照して、第２実施例による半導体装置について説明する。以下、第１実施例による半導体装置と共通の構成については説明を省略する。
図５は、第２実施例による半導体装置の１つのＨＢＴ４１の平面図であり、図６Ａ及び図６Ｂは、それぞれ図５の一点鎖線６Ａ−６Ａ、及び一点鎖線６Ｂ−６Ｂにおける断面図である。
第１実施例と第２実施例とを比較すると、エミッタ電極６７、ベース電極６６、及び保護ダイオード４４のレイアウトが異なる。第１実施例では、図３に示したように、エミッタ電極６７、ベース電極６６の主部６６Ａ、及び保護ダイオード４４がｙ方向に並んでいる。さらに、エミッタ電極６７、ベース電極６６、及び保護ダイオード４４は、一対のコレクタ電極６５によって挟まれたベースエミッタ配置領域に配置されている。
第２実施例では、エミッタ電極６７がｙ方向に離れて配置された一対の導体部分で構成されている。導体部分の各々は、ｘ方向に長い平面形状を有する。エミッタ電極６７を構成する一対の導体部分の間に、ベース電極６６の主部６６Ａが配置されている。エミッタ電極６７を構成する一対の導体部分は、ベース電極６６を跨ぐように配置されたエミッタ配線Ｅ１（図６Ｂ）によって相互に接続されている。第１のショットキー電極ＳＡ１を含む保護ダイオード４４は、エミッタ電極６７の一方の導体部分（図５において右側の導体部分）に対して、ｘ方向に隔てられた位置に配置されている。ベース電極６６とベース配線Ｂ１（図６Ａ）との接続箇所と保護ダイオード４４とが、ｘ方向に並んでいる。第１のショットキー電極ＳＡ１がエミッタ配線Ｅ１に連続する。
第２実施例においても、第１実施例と同様に、ＨＢＴ４１に保護ダイオード４４が組み込まれているため、半導体装置を小型化する効果が得られる。また、第２実施例では、エミッタコンタクト層５５（図６Ｂ）とエミッタ電極６７（図６Ｂ）との接触面積（エミッタ面積）に対するベース電極６６の専有面積の比が小さくなる。第１実施例による半導体装置の全ての回路ユニット４５（図１Ｂ）の合計のエミッタ面積と、第２実施例による半導体装置の全ての回路ユニット４５の合計のエミッタ面積とを等しくした場合、ベースコレクタ接合の寄生容量は、第２実施例の方が小さくなる。このため、第２実施例による半導体装置の構成を採用することにより、半導体装置の性能の向上を図ることができる。
［第３実施例］
次に、図７、図８Ａ及び図８Ｂを参照して、第３実施例による半導体装置について説明する。以下、第２実施例による半導体装置と共通の構成については説明を省略する。
図７は、第３実施例による半導体装置の１つのＨＢＴ４１の平面図であり、図８Ａ及び図８Ｂは、それぞれ図７の一点鎖線８Ａ−８Ａ、及び一点鎖線８Ｂ−８Ｂにおける断面図である。
第２実施例では、ベース電極６６（図５）が、主部６６Ａと引出部６６Ｂとを含むＬ字形の平面形状を有し、引出部６６Ｂと保護ダイオード４４とがｙ方向に並んでいた。
これに対し、第３実施例では、ベース電極６６がＴ字形の平面形状を有する。具体的には、ｙ方向に長い直線状の引出部６６Ｂのほぼ中央から直角方向（ｘ方向）に主部６６Ａが延びる。主部６６Ａの両側にエミッタ電極６７を構成する一対の導体部分が配置されている。エミッタ電極６７及び主部６６Ａが配置された領域を基準として、引出部６６Ｂの反対側に保護ダイオード４４が配置されている。すなわち、ベース電極６６とベース配線Ｂ１との接続箇所（引出部６６Ｂ）、エミッタ電極６７、及び保護ダイオード４４が、ｘ方向にこの順番に配置されている。
エミッタ電極６７上のエミッタ配線Ｅ１は、第１のショットキー電極ＳＡ１（図８Ｂ）を介して１層目の導体プレーンＡ１（図２）に連続する。
第３実施例においても、第１実施例及び第２実施例と同様に、半導体装置の小型化を図ることができる。さらに、第３実施例では、ベース電極６６とベース配線Ｂ１との接続箇所と保護ダイオード４４とがｘ方向に並ばないため、ベース電極６６とベース配線Ｂ１との接続領域をｘ方向に長くすることができる。同様に、保護ダイオード４４のショットキー接合領域をｘ方向に長くすることができる。
［第４実施例］
次に、図９から図１１Ｂまでの図面を参照して、第４実施例による半導体装置について説明する。以下、第１実施例による半導体装置と共通の構成については説明を省略する。
図９は、第４実施例による半導体装置を含むパワーアンプモジュールの出力段増幅回路３３（図１Ａ）の等価回路図である。第１実施例では、ＨＢＴ４１のエミッタとコレクタとの間に保護ダイオード４４（図１Ｂ）が接続されていたが、第４実施例では、ＨＢＴ４１のベースとコレクタとの間に保護ダイオード４６が接続されている。保護ダイオード４６は、ＨＢＴ４１のベースに対してコレクタに負の電圧が印加されると導通し、ＨＢＴ４１を保護する機能を有する。
図１０は、第４実施例による半導体装置の１つのＨＢＴ４１の平面図であり、図１１Ａ及び図１１Ｂは、それぞれ図１０の一点鎖線１１Ａ−１１Ａ、及び一点鎖線１１Ｂ−１１Ｂにおける断面図である。第１のメサ部分６１のコレクタ層５２の上面に第２のショットキー電極ＳＢ１がショットキー接合されている。第２のショットキー電極ＳＢ１とコレクタ層５２とにより、ショットキー接合型の保護ダイオード４６が形成される。図１０において、ショットキー接合される領域にドットパターンを付している。
第２のショットキー電極ＳＢ１は、図１１Ａに示した断面においてベース配線Ｂ１に連続している。図１１Ｂに示した断面においては、ベース層５３の上にベース電極６６が配置されているが、その上にベース配線Ｂ１（図１１Ａ）は配置されていない。ベース電極６６は、引出部６６Ｂにおいてベース配線Ｂ１に接続されている。エミッタ電極６７、ベース電極６６の主部６６Ａ、及び保護ダイオード４６がｙ方向に並んでいる。エミッタ電極６７と保護ダイオード４６との間に、ベース電極６６の主部６６Ａが配置されている。
次に、第４実施例による半導体装置の持つ優れた効果について説明する。第４実施例においても、ＨＢＴ４１に保護ダイオード４６が組み込まれているため、半導体装置の小型化を図ることができる。
［第５実施例］
次に、図１２、図１３Ａ及び図１３Ｂを参照して、第５実施例による半導体装置について説明する。以下、第４実施例による半導体装置と共通の構成については説明を省略する。
図１２は、第５実施例による半導体装置の１つのＨＢＴ４１の平面図であり、図１３Ａ及び図１３Ｂは、それぞれ図１２の一点鎖線１３Ａ−１３Ａ、及び一点鎖線１３Ｂ−１３Ｂにおける断面図である。第４実施例では、Ｌ字状のベース電極６６が、引出部６６Ｂにおいてベース配線Ｂ１（図１０、図１１Ａ）に接続されていた。ベース電極６６の主部６６Ａ（図１１Ｂ）の上にはベース配線Ｂ１が配置されていなかった。
これに対し、第５実施例では、ベース電極６６の主部６６Ａ（図１３Ｂ）の上にもベース配線Ｂ１が配置されている。ベース電極６６とベース配線Ｂ１とを接続するためのコンタクトホール７２は、主部６６Ａ及び引出部６６Ｂに沿って配置され、ベース電極６６の形状に対応してＬ字形の平面形状を有する。これにより、ベース電極６６の引出部６６Ｂ（図１３Ａ）及び主部６６Ａ（図１３Ｂ）の両方が、その直上のベース配線Ｂ１に接続される。
なお、エミッタ電極６７とエミッタ配線Ｅ１とを接続するためのコンタクトホール７３も、ｘ方向に長いエミッタ電極６７に沿って配置されている。
第５実施例による半導体装置は、第４実施例による半導体装置が持つ優れた効果に加えて、ＨＢＴ４１のベース寄生抵抗が小さくなるという効果を有する。
［第６実施例］
次に、図１４、図１５Ａ及び図１５Ｂを参照して、第６実施例による半導体装置について説明する。以下、第４実施例（図１０）による半導体装置と共通の構成については説明を省略する。
図１４は、第６実施例による半導体装置の１つのＨＢＴ４１の平面図であり、図１５Ａ及び図１５Ｂは、それぞれ図１４の一点鎖線１５Ａ−１５Ａ、及び一点鎖線１５Ｂ−１５Ｂにおける断面図である。第４実施例（図１０）では、ベース電極６６の主部６６Ａの一方の側にエミッタ電極６７が配置され、他方の側に保護ダイオード４６が配置されていた。これに対し、第６実施例では、ベース電極６６の主部６６Ａ（図１４、図１５Ｂ）の両側にそれぞれエミッタ電極６７を構成する導体部分が配置されている。
保護ダイオード４６は、ベース電極６６の引出部６６Ｂをｙ方向に延長した延長線と、エミッタ電極６７の一方の導体部分をｘ方向に延長した延長線との交差する箇所に配置されている。
第６実施例による半導体装置においては、第４実施例による半導体装置と比較して、エミッタ面積に対するベース電極６６の専有面積の比が小さくなる。このため、第２実施例（図５）の場合と同様に、単位エミッタ面積あたりのベースコレクタ接合の寄生容量が小さくなる。従って、第６実施例による半導体装置の構成を採用することにより、性能の向上を図ることができる。
［第７実施例］
次に、図１６、図１７Ａ、及び図１７Ｂを参照して、第７実施例による半導体装置について説明する。以下、第６実施例（図１４）による半導体装置と共通の構成については説明を省略する。
図１６は、第７実施例による半導体装置の１つのＨＢＴ４１の平面図であり、図１７Ａ及び図１７Ｂは、それぞれ図１６の一点鎖線１７Ａ−１７Ａ、及び一点鎖線１７Ｂ−１７Ｂにおける断面図である。第６実施例（図１４）では、Ｌ字形のベース電極６６の引出部６６Ｂと保護ダイオード４６とがｙ方向に並んで配置されていた。
これに対し、第６実施例では、ベース電極６６がＴ字形の平面形状を有する。ｙ方向に長い直線状の引出部６６Ｂのほぼ中央から直角方向（ｘ方向）に主部６６Ａが延びている。引出部６６Ｂを基準として、主部６６Ａが延びる方向とは反対側に保護ダイオード４６が配置されている。主部６６Ａ（図１７Ｂ）の両側に、それぞれエミッタ電極６７を構成する導体部分が配置されている。ベース電極６６の引出部６６Ｂに接続されたベース配線Ｂ１は、保護ダイオード４６の第２のショットキー電極ＳＢ１を介して入力キャパシタ４２（図２）に接続される。
第７実施例では、第６実施例（図１４）と比べて、ベース電極６６とベース配線Ｂ１との接触面積を大きくすることができる。さらに、保護ダイオード４６のショットキー接合領域の面積を大きくすることができる。
［第８実施例］
次に、図１８から図２０Ｂまでの図面を参照して、第８実施例による半導体装置について説明する。以下、第１実施例による半導体装置と共通の構成については説明を省略する。
図１８は、第８実施例による半導体装置を含むパワーアンプモジュールの出力段増幅回路３３（図１Ａ）の等価回路図である。第１実施例では、ＨＢＴ４１のエミッタとコレクタとの間に保護ダイオード４４（図１Ｂ）が接続されていたが、第８実施例では、保護ダイオード４４の他に、ＨＢＴ４１のベースとコレクタとの間に他の保護ダイオード４６が接続されている。保護ダイオード４６は、ＨＢＴ４１のベースに対してコレクタに負の電圧が印加されると導通し、ＨＢＴ４１を保護する機能を有する。
図１９は、第８実施例による半導体装置の１つのＨＢＴ４１の平面図であり、図２０Ａ及び図２０Ｂは、それぞれ図１９の一点鎖線２０Ａ−２０Ａ、及び一点鎖線２０Ｂ−２０Ｂにおける断面図である。ベース電極６６の主部６６Ａを中心として、一方の側にエミッタ電極６７が配置され、他方の側に保護ダイオード４４と４６が配置されている。すなわち、一方の保護ダイオード４４は、第１実施例による半導体装置の保護ダイオード４４（図３）に対応する位置に配置され、他方の保護ダイオード４６は、第４実施例による半導体装置の保護ダイオード４６（図１０）に対応する位置に配置されている。
一方の保護ダイオード４４と他方の保護ダイオード４６とは、ｘ方向に並んで配置されている。ｘ方向に関して、保護ダイオード４６は引出部６６Ｂ側に配置され、保護ダイオード４４は主部６６Ａの先端側に配置されている。
保護ダイオード４６（図２０Ａ）の第２のショットキー電極ＳＢ１は、引出部６６Ｂに接続されたベース配線Ｂ１に連続する。保護ダイオード４４（図２０Ｂ）の第１のショットキー電極ＳＡ１は、エミッタ電極６７に接続されたエミッタ配線Ｅ１に連続する。
第８実施例においては、ＨＢＴ４１のエミッタ−コレクタ間の過電圧、及びベース−コレクタ間の過電圧に対してＨＢＴ４１を保護することができる。さらに、ＨＢＴ４１に、２つの保護ダイオード４４、４６が組み込まれているため、半導体装置を小型化することができる。
［第９実施例］
次に、図２１、図２２Ａ及び図２２Ｂを参照して、第９実施例による半導体装置について説明する。以下、第８実施例（図１８）による半導体装置と共通の構成については説明を省略する。
図２１は、第９実施例による半導体装置の１つのＨＢＴ４１の平面図であり、図２２Ａ及び図２２Ｂは、それぞれ図２１の一点鎖線２２Ａ−２２Ａ、及び一点鎖線２２Ｂ−２２Ｂにおける断面図である。第８実施例（図１９）では、ベース電極６６の主部６６Ａの片側にのみエミッタ電極６７が配置されていたが、第９実施例では、主部６６Ａの両側にそれぞれエミッタ電極６７を構成する導体部分が配置されている。
一方の保護ダイオード４４は、エミッタ電極６７及びベース電極６６に対してｘ方向に隔てられた位置に配置されている。すなわち、ベース電極６６、エミッタ電極６７、及び保護ダイオード４４の位置関係は、第３実施例による半導体装置（図７）におけるこれらの位置関係と同一である。図２２Ｂに示した断面構造は、第３実施例の図８Ｂに示した断面構造と同一である。
他方の保護ダイオード４６は、ベース電極６６の引出部６６Ｂをｙ方向に延長した延長線と、エミッタ電極６７の一方の導体部分をｘ方向に延長した延長線とが交差する箇所に配置されている。すなわち、ベース電極６６、エミッタ電極６７、及び保護ダイオード４６の位置関係は、第６実施例による半導体装置（図１４）におけるこれらの位置関係と同一である。図２２Ａに示した断面構造は、第６実施例の図１５Ａに示した断面構造と同一である。
第９実施例においては、第８実施例と比較して、エミッタ面積に対するベース電極６６の専有面積の比が小さくなる。このため、第２実施例（図５）の場合と同様に、単位エミッタ面積あたりのベースコレクタ接合の寄生容量が小さくなる。従って、第９実施例による半導体装置の構成を採用することにより、性能の向上を図ることができる。
［第１０実施例］
次に、図２３、図２４Ａ及び図２４Ｂを参照して、第１０実施例による半導体装置について説明する。以下、第９実施例（図２１）による半導体装置と共通の構成については説明を省略する。
図２３は、第１０実施例による半導体装置の１つのＨＢＴ４１の平面図であり、図２４Ａ及び図２４Ｂは、それぞれ図２３の一点鎖線２４Ａ−２４Ａ、及び一点鎖線２４Ｂ−２４Ｂにおける断面図である。第９実施例（図２１）では、Ｌ字形のベース電極６６の引出部６６Ｂと保護ダイオード４６とがｙ方向に並んで配置されていた。
これに対し、第１０実施例では、ベース電極６６がＴ字形である。すなわち、第９実施例（図２１）において保護ダイオード４６が配置されていた領域までベース電極６６の引出部６６Ｂが延びている。このため、保護ダイオード４６は、引出部６６Ｂを基準としてエミッタ電極６７とは反対側に配置されている。ベース電極６６、エミッタ電極６７、及び保護ダイオード４６の位置関係は、第７実施例による半導体装置（図１６）におけるこれらの位置関係と同一である。図２４Ａに示した断面構造は、第７実施例の図１７Ａに示した断面構造と同一である。
ベース電極６６、エミッタ電極６７、及び保護ダイオード４４の位置関係は、第９実施例による半導体装置（図２１）におけるこれらの位置関係と同一である。図２４Ｂに示した断面構造は、第９実施例の図２２Ｂに示した断面構造と同一である。
第１０実施例においては、第９実施例と比較して、ベース電極６６とベース配線Ｂ１との接触面積を広くすることができる。さらに、保護ダイオード４６のショットキー接合領域を広くすることができる。
［第１１実施例］
次に、図２５Ａ及び図２５Ｂを参照して第１１実施例による半導体装置について説明する。以下、第１実施例による半導体装置（図１Ａから図４Ｂ）と共通の構成については説明を省略する。
図２５Ａは、第１１実施例による半導体装置の平面図であり、図２５Ｂは図２５Ａの一点鎖線２５Ｂ−２５Ｂにおける断面図である。第１実施例による半導体装置においては、コレクタ電極６５がｙ方向に離れて配置された一対の導体部分で構成されており、一対の導体部分の間のベースエミッタ配置領域にベース電極６６、エミッタ電極６７、及び保護ダイオード４４が配置されていた。
これに対し、第１１実施例においては、サブコレクタ層５１の上に、一部が欠けた環状のコレクタ電極６５が配置されている。コレクタ電極６５で囲まれた領域に、第１のメサ部分６１が配置されている。第１のメサ部分６１の上面の一部に第２のメサ部分６２が設けられている。第２のメサ部分６２のほぼ中心にベース電極６６が配置されている。ベース電極６６を取り囲むように、環状のエミッタ層５４及びエミッタコンタクト層５５の２層が配置されている。エミッタコンタクト層５５の上に、一部が欠けた環状のエミッタ電極６７が配置されている。
コレクタ電極６５の上に１層目のコレクタ配線Ｃ１が配置されている。ベース電極６６に接続された１層目のベース配線Ｂ１が環状のコレクタ電極６５の半径方向に延び、コレクタ電極６５の外側まで引き出されている。ベース配線Ｂ１は、例えばコレクタ電極６５及びエミッタ電極６７の欠けた部分を通過する。なお、コレクタ電極６５及びエミッタ電極６７の平面形状を閉じた環状にしてもよい。ただし、リフトオフ法でこれらの電極を形成する場合には、プロセスの容易性を考慮して、一部が欠けた環状にすることが好ましい。
第１のメサ部分６１の外周線より内側に、１層目のエミッタ配線Ｅ１及び第１のショットキー電極ＳＡ１を含む金属膜が、ベース配線Ｂ１と重ならないように配置されている。第１のショットキー電極ＳＡ１は、第２のメサ部分６２より外側において、第１のメサ部分６１の上面のコレクタ層５２にショットキー接合されている。第１のショットキー電極ＳＡ１とコレクタ層５２とのショットキー接合領域に保護ダイオード４４が形成される。
第１１実施例においても、第１実施例と同様に、ＨＢＴ４１のコレクタ層５２が、保護ダイオード４４のカソードとなる半導体部分と共用され、両者の間に絶縁領域が設けられていない。このため、半導体装置の小型化を図ることができる。
第１実施例では、コレクタ電極６５（図３）が、間隔を隔てて平行に配置された直線状（帯状）の一対の導体部分で構成される。第１１実施例では、コレクタ電極６５が、一部が欠けた環状の平面形状または閉じた環状の平面形状を有する導体部分で構成される。この中間的な形態として、コレクタ電極６５の平面形状を、長方形または角丸の長方形の３つの辺に沿うＵ字形等にしてもよい。
例えば、ベース電極６６、エミッタ電極６７、保護ダイオード４４または４６が分布するベースエミッタ配置領域を、コレクタ電極６５が二方向から挟む構成、三方向から囲む構成、四方向から囲む構成としてもよい。コレクタ電極６５が二方向から挟む構成は、第１実施例から第１０実施例までの半導体装置に相当する。コレクタ電極６５が四方向から囲む構成は、第１１実施例の半導体装置に相当する。三方向から囲む構成は、コレクタ電極６５をＵ字形にする例に相当する。
上述の各実施例は例示であり、異なる実施例で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。複数の実施例の同様の構成による同様の作用効果については実施例ごとには逐次言及しない。さらに、本発明は上述の実施例に制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
３０ 整合回路
３１ 入力段増幅回路
３２ 整合回路
３３ 出力段増幅回路
３５、３６ バイアス回路
４１ ヘテロバイポーラトランジスタ（ＨＢＴ）
４２ 入力キャパシタ
４３ バラスト抵抗
４４ 保護ダイオード
４５ 回路ユニット
４６ 保護ダイオード
４７ 開口
４８ バイアホール
５０ 半導体基板
５１ サブコレクタ層
５２ コレクタ層
５３ ベース層
５４ エミッタ層
５５ エミッタコンタクト層
５６ 絶縁領域
５７ 溝
６１ 第１のメサ部分
６２ 第２のメサ部分
６３ ダイオード用のメサ部分
６５ コレクタ電極
６６ ベース電極
６６Ａ 主部
６６Ｂ 引出部
６７ エミッタ電極
６８ アノード電極
６９ カソード電極
７０ 層間絶縁膜
７１、７２、７３、７４ コンタクトホール
Ａ１ １層目の導体プレーン
Ａ２ ２層目の導体プレーン
Ｂ１ １層目のベース配線
Ｃ１ １層目のコレクタ配線
Ｃ２ ２層目のコレクタ配線
Ｅ１ １層目のエミッタ配線
Ｉ１ 高周波入力配線
Ｍ１ バイアス配線
Ｐ２ パッド
ＲＦｉ 高周波入力端子
ＲＦｏ 高周波出力端子
ＳＡ１、ＳＢ１ ショットキー電極
Ｖｂａｔ バイアス電圧端子
Ｖｂ１、Ｖｂ２ バイアス制御端子
Ｖｃｃ１、Ｖｃｃ２ 電源端子
バイアス電圧端子Ｖｂａｔからバイアス回路３５、３６にバイアス用の電圧が印加される。バイアス制御端子Ｖｂ１から入力される信号に基づいて、バイアス回路３５が入力段増幅回路３１にバイアス電流を供給する。バイアス制御端子Ｖｂ２から入力される信号に基づいて、バイアス回路３６が出力段増幅回路３３にバイアス電流を供給する。電源端子Ｖｃｃ１から入力段増幅回路３１に電源電圧が印加され、電源端子Ｖｃｃ２から出力段増幅回路３３に電源電圧が印加される。
コレクタ電極６５を構成する一対の導体部分、及びエミッタ電極６７の各々は、一方向（図３において縦方向に相当し、以下、ｘ方向（第１の方向）という。）に長い平面形状を有する。ベース電極６６は、Ｌ字形の平面形状を有し、Ｌ字の一方の直線部分（以下、主部６６Ａという。）がｘ方向と平行に配置され、他方の直線部分（以下、引出部６６Ｂという。）は、ｘ方向と直交する方向（以下、ｙ方向（第２の方向）という。）に延びる。
第２実施例では、エミッタ電極６７がｙ方向に離れて配置された一対の導体部分で構成されている。導体部分の各々は、ｘ方向に長い平面形状を有する。エミッタ電極６７を構成する一対の導体部分の間に、ベース電極６６の主部６６Ａが配置されている。エミッタ電極６７を構成する一対の導体部分は、ベース電極６６を跨ぐように配置されたエミッタ配線Ｅ１（図６Ｂ）によって相互に接続されている。第１のショットキー電極ＳＡ１を含む保護ダイオード４４は、エミッタ電極６７の一方の導体部分（図５において右側の導体部分）に対して、ｘ方向に隔てられた位置に配置されている。ベース電極６６とベース配線Ｂ１（図６Ａ）との接続箇所と保護ダイオード４４とが、ｙ方向に並んでいる。第１のショットキー電極ＳＡ１がエミッタ配線Ｅ１に連続する。
第３実施例においても、第１実施例及び第２実施例と同様に、半導体装置の小型化を図ることができる。さらに、第３実施例では、ベース電極６６とベース配線Ｂ１との接続箇所と保護ダイオード４４とがｙ方向に並ばないため、ベース電極６６とベース配線Ｂ１との接続領域をｙ方向に長くすることができる。同様に、保護ダイオード４４のショットキー接合領域をｙ方向に長くすることができる。
これに対し、第７実施例では、ベース電極６６がＴ字形の平面形状を有する。ｙ方向に長い直線状の引出部６６Ｂのほぼ中央から直角方向（ｘ方向）に主部６６Ａが延びている。引出部６６Ｂを基準として、主部６６Ａが延びる方向とは反対側に保護ダイオード４６が配置されている。主部６６Ａ（図１７Ｂ）の両側に、それぞれエミッタ電極６７を構成する導体部分が配置されている。ベース電極６６の引出部６６Ｂに接続されたベース配線Ｂ１は、保護ダイオード４６の第２のショットキー電極ＳＢ１を介して入力キャパシタ４２（図２）に接続される。

Claims (7)

  1. 基板の上に配置された半導体からなるサブコレクタ層と、
    前記サブコレクタ層の上に配置され、前記サブコレクタ層よりキャリア濃度の低い半導体からなるコレクタ層、前記コレクタ層の上に配置された半導体からなるベース層、前記ベース層の上に配置された半導体からなるエミッタ層を含むバイポーラトランジスタと、
    前記コレクタ層の上面の一部の領域において前記コレクタ層にショットキー接合され、前記ベース層及び前記エミッタ層の一方に接続された第１のショットキー電極を含む第１の保護ダイオードと
    を有し、
    前記コレクタ層のうち、前記ベース層に接合された部分と、前記第１のショットキー電極に接合された部分とは、前記コレクタ層を経由して電気的に接続されている半導体装置。
  2. 前記コレクタ層の少なくとも一部は、前記サブコレクタ層の上に配置されたメサ形状の第１のメサ部分を構成し、
    前記ベース層は、前記第１のメサ部分の上に配置された第２のメサ部分の少なくとも上層部分を構成し、
    前記第１のショットキー電極は前記第１のメサ部分の上面にショットキー接合されている請求項１に記載の半導体装置。
  3. さらに、前記コレクタ層に前記第１のショットキー電極がショットキー接合されている領域とは異なる領域において、前記コレクタ層にショットキー接合され、前記ベース層及び前記エミッタ層のうち前記第１のショットキー電極に接続されていない方の層に接続された第２のショットキー電極を含む第２の保護ダイオードを有する請求項１または２に記載の半導体装置。
  4. さらに、
    前記サブコレクタ層にオーミックに接続されたコレクタ電極と、
    前記ベース層にオーミックに接続されたベース電極と、
    前記エミッタ層にオーミックに接続されたエミッタ電極と
    を有し、
    前記コレクタ電極は、平面視において１つの領域を挟むか囲む１つまたは複数の導体部分を含み、前記コレクタ電極によって挟まれるか囲まれたベースエミッタ配置領域に、前記第１の保護ダイオードの第１のショットキー接合領域、前記ベース電極、及び前記エミッタ電極が配置されている請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 前記第１のショットキー接合領域、前記エミッタ電極、及び前記ベース電極の各々が第１の方向に長い部分を含み、前記第１のショットキー接合領域、前記エミッタ電極、及び前記ベース電極の前記第１の方向に長い部分が前記第１の方向と直交する方向に並んで配置されている請求項４に記載の半導体装置。
  6. 前記エミッタ電極及び前記ベース電極の各々が第１の方向に長い部分を含み、前記エミッタ電極及び前記ベース電極の前記第１の方向に長い部分が前記第１の方向と直交する方向に並んで配置されており、前記第１のショットキー接合領域が、前記エミッタ電極及び前記ベース電極の少なくとも一方の電極に対して前記第１の方向に隔てられた位置に配置されている請求項４に記載の半導体装置。
  7. さらに、
    前記エミッタ電極及び前記ベース電極の上に配置され、前記エミッタ電極及び前記ベース電極にそれぞれ対応してコンタクトホールが設けられている層間絶縁膜と、
    前記層間絶縁膜の上に配置され、前記コンタクトホール内を経由して前記エミッタ電極及び前記ベース電極にそれぞれ接続されたエミッタ配線及びベース配線と
    を有し、
    前記コンタクトホールは、それぞれ前記エミッタ電極及び前記ベース電極の前記第１の方向に長い部分に沿って配置された部分を含んでいる請求項５または６に記載の半導体装置。
JP2017153337A 2017-08-08 2017-08-08 半導体装置 Pending JP2019033180A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017153337A JP2019033180A (ja) 2017-08-08 2017-08-08 半導体装置
TW107122329A TWI731250B (zh) 2017-08-08 2018-06-28 半導體裝置
CN201810743704.6A CN109390331B (zh) 2017-08-08 2018-07-09 半导体装置
US16/038,040 US10840236B2 (en) 2017-08-08 2018-07-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017153337A JP2019033180A (ja) 2017-08-08 2017-08-08 半導体装置

Publications (1)

Publication Number Publication Date
JP2019033180A true JP2019033180A (ja) 2019-02-28

Family

ID=65274272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017153337A Pending JP2019033180A (ja) 2017-08-08 2017-08-08 半導体装置

Country Status (4)

Country Link
US (1) US10840236B2 (ja)
JP (1) JP2019033180A (ja)
CN (1) CN109390331B (ja)
TW (1) TWI731250B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019031036A1 (ja) * 2017-08-10 2019-02-14 株式会社村田製作所 Ｅｓｄ保護デバイス、および、信号伝送線路
JP2021048250A (ja) * 2019-09-18 2021-03-25 株式会社村田製作所 半導体装置
WO2022202370A1 (ja) * 2021-03-26 2022-09-29 株式会社村田製作所 半導体装置
CN118511276A (zh) * 2022-01-06 2024-08-16 Qorvo美国公司 紧凑型esd结构
US12507426B2 (en) * 2022-03-04 2025-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method
US12471381B2 (en) * 2022-09-09 2025-11-11 Infineon Technologies Ag Rectifier device with minimized lateral coupling

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0364929A (ja) 1989-08-03 1991-03-20 Honda Motor Co Ltd 半導体装置
US5225359A (en) * 1990-08-17 1993-07-06 National Semiconductor Corporation Method of fabricating Schottky barrier diodes and Schottky barrier diode-clamped transistors
EP0490236A3 (en) * 1990-12-13 1992-08-12 National Semiconductor Corporation Fabrication process for schottky barrier diodes on a substrate
US5614755A (en) * 1993-04-30 1997-03-25 Texas Instruments Incorporated High voltage Shottky diode
JP2001144097A (ja) 1999-11-11 2001-05-25 Nec Corp 半導体装置
JP2001230260A (ja) * 2000-02-14 2001-08-24 Nec Corp 半導体装置及び半導体装置の製造方法
US6406965B1 (en) * 2001-04-19 2002-06-18 Trw Inc. Method of fabricating HBT devices
JP2003243527A (ja) * 2002-02-15 2003-08-29 Hitachi Ltd 半導体装置の製造方法
US7038250B2 (en) * 2003-05-28 2006-05-02 Kabushiki Kaisha Toshiba Semiconductor device suited for a high frequency amplifier
JP2005123221A (ja) 2003-10-14 2005-05-12 Sumitomo Chemical Co Ltd バイポーラトランジスタ及びその製造方法
JP2006324267A (ja) 2005-05-17 2006-11-30 Matsushita Electric Ind Co Ltd 半導体装置
US7339209B2 (en) * 2005-09-07 2008-03-04 The Boeing Company Integrated semiconductor structure including a heterojunction bipolar transistor and a Schottky diode
US20130137199A1 (en) * 2011-11-16 2013-05-30 Skyworks Solutions, Inc. Systems and methods for monitoring heterojunction bipolar transistor processes

Also Published As

Publication number Publication date
US10840236B2 (en) 2020-11-17
US20190051645A1 (en) 2019-02-14
CN109390331A (zh) 2019-02-26
CN109390331B (zh) 2023-09-01
TWI731250B (zh) 2021-06-21
TW201911525A (zh) 2019-03-16

Similar Documents

Publication Publication Date Title
TWI731250B (zh) 半導體裝置
US7741700B2 (en) Transistor with heat dissipating means
US7622756B2 (en) Semiconductor device and radio communication device
US11557664B2 (en) Heterojunction bipolar transistor including ballast resistor and semiconductor device
US7045877B2 (en) Semiconductor protection device
JP2006147911A (ja) 半導体装置、半導体装置の製造方法、および電子装置
US7586720B1 (en) Electrostatic discharge protection device
JP2003060059A (ja) 保護回路および保護素子
US7071514B1 (en) Electrostatic discharge protection device
US11817356B2 (en) Semiconductor device
US11631758B2 (en) Semiconductor device
US6525388B1 (en) Compound semiconductor device having diode connected between emitter and collector of bipolar transistor
US12218084B2 (en) Overvoltage protection device with trench contact
US12205942B2 (en) Conductivity reducing features in an integrated circuit
US12262556B2 (en) Power amplifier
JP2005101402A (ja) 半導体装置およびその製造方法
JP3135277B2 (ja) 過電圧保護装置
JP5783241B2 (ja) 半導体装置
JP2002246587A (ja) 半導体装置及びその製造方法
JP5527313B2 (ja) 半導体装置およびそれを用いた無線通信機器
CN120511631A (zh) 静电放电防护电路、GaAs基半导体芯片及射频集成电路
JP2007035809A (ja) 半導体装置及びその製造方法
JPH01290251A (ja) 静電破壊防止装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180525