[go: up one dir, main page]

TW201929226A - 異質接面雙極性電晶體 - Google Patents

異質接面雙極性電晶體 Download PDF

Info

Publication number
TW201929226A
TW201929226A TW107131231A TW107131231A TW201929226A TW 201929226 A TW201929226 A TW 201929226A TW 107131231 A TW107131231 A TW 107131231A TW 107131231 A TW107131231 A TW 107131231A TW 201929226 A TW201929226 A TW 201929226A
Authority
TW
Taiwan
Prior art keywords
layer
collector
collector layer
doping concentration
base
Prior art date
Application number
TW107131231A
Other languages
English (en)
Other versions
TWI695504B (zh
Inventor
梅本康成
小屋茂樹
大部功
Original Assignee
日商村田製作所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商村田製作所股份有限公司 filed Critical 日商村田製作所股份有限公司
Publication of TW201929226A publication Critical patent/TW201929226A/zh
Application granted granted Critical
Publication of TWI695504B publication Critical patent/TWI695504B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137—Collector regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/852—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs being Group III-V materials comprising three or more elements, e.g. AlGaN or InAsSbP
    • H10D64/0116—
    • H10P50/646—
    • H10P50/691—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H10D62/136—Emitter regions of BJTs of heterojunction BJTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137—Collector regions of BJTs
    • H10D62/138—Pedestal collectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

本發明提供一種能夠抑制HBT的輸入輸出特性的線性度降低的HBT。在基板上積層有集極層、基極層以及射極層。集極層包含漸變型半導體層，該漸變型半導體層的電子親和力從接近基極層的側朝向遠離基極層的側增大。基極層的接近集極層的側的介面上的電子親和力與漸變型半導體層的接近基極層的側的介面上的電子親和力相等。

Description

異質接面雙極性電晶體
本發明係關於異質接面雙極性電晶體。
作為構成可攜式終端的功率放大器模組的電晶體，主要使用異質接面雙極性電晶體(HBT)。作為HBT所需的特性，可列舉在高頻區域下高效率、高增益、高輸出、高耐壓、低失真等諸多項目。特別是最近，要求在以高輸出工作的HBT中為低失真且高性能(高效率、高增益)。
在專利文獻1中，揭示了以實現高效率為目的的HBT。該HBT依次具備射極層、基極層、集極層以及子集極層。集極層包含相鄰的多個子區域。在各個子區域中，能帶隙為一定，或者是線性變化的。在子區域之間，集極中的載流子行進的能帶邊緣是連續的。在各子區域間的介面形成有二維或者偽二維的電荷層，以補償由子區域間的電子親和力和能帶隙的差異產生的偽電場。
集極層的一個子區域由電子親和力從基極層朝向子集極層逐漸增大的漸變型半導體形成。在該子區域(漸變型半導體層)和基極層之間，配置有由電子親和力從基極層朝向子集極層逐漸變小的由反向漸變型半導體構成的子區域(反向漸變型半導體層)。在漸變型半導體層與反向漸變型半導體層的介面，配置有二維電荷層(δ摻雜層)。此處，漸變型半導體層是指以電子親和力從基極層朝向子集極層逐漸增大的方式混晶半導體的構成元素的混晶比 發生變化的半導體層。反向漸變型半導體層是指以電子親和力從基極層朝向子集極層逐漸變小的方式混晶半導體的構成元素的混晶比發生變化的半導體層。
對於該HBT而言，集極層和基極層形成異質接面，屬於所謂的雙異質接面雙極性電晶體(DHBT)的範疇。在DHBT中，期待通過降低偏置電壓來提高功率放大器的效率。
在DHBT中，雖能夠期待通過降低偏置電壓來提高效率，但由於形成於反向漸變型半導體層和漸變型半導體層的介面的能障，在電子傳輸中會產生被稱作阻塞效應的障礙。有時會因為該阻塞效應，而不能有效發揮DHBT的提高效率的效果。在專利文獻1所揭示的DHBT中，在反向漸變型半導體層和漸變型半導體層的介面配置δ摻雜層來降低能障，藉此實現效率提高。
專利文獻1：日本特開2000-332023號公報
通過本申請的發明者們的研究，判明了在專利文獻1所揭示的DHBT的構造中，在高輸出時輸入輸出特性的線性度降低(失真增加)。在高輸出時輸入輸出特性的線性度降低的理由如下。
在專利文獻1所公開的HBT中，藉由配置δ摻雜層，在基極層附近的集極層存在高濃度的區域。該高濃度的區域成為使基極與集極間電容的電壓依賴性(Cbc-Vbc特性)的線性度降低的重要因素。Cbc-Vbc特性的線性度的降低導致作為表示功率放大器的失真的一個指標的鄰道洩漏功率比(ACLR)劣化。
本發明的目的在於提供一種能夠抑制HBT的輸入輸出特性的線性度降低的HBT。
本發明的第一觀點的異質接面雙極性電晶體，具有積層在基板上的集極層、基極層以及射極層，上述集極層包含漸變型半導體層，上述漸變型半導體層的電子親和力從接近上述基極層的側朝向遠離上述基極層的側增大，上述基極層的接近上述集極層的側的介面上的電子親和力與上述漸變型半導體層的接近上述基極層的側的介面上的電子親和力相等。
在基極層和集極層的介面，不會形成針對電子的能障。在集極層的漸變型半導體層內，亦不會形成針對電子的能障。因此，能夠抑制由阻塞效應引起的截止頻率的降低。進而，無需在接近基極層的側的集極層內配置δ摻雜層等高濃度層。因此，能夠抑制輸入輸出特性的線性度的降低。
本發明的第二觀點的異質接面雙極性電晶體在第一觀點的異質接面雙極性電晶體的結構的基礎上，具有如下特徵：上述基極層的電子親和力從接近上述射極層的側的介面朝向接近上述集極層的側的介面增大。
由於電子因在基極層內產生的有效電場而漂移，因此能夠進一步改善高頻性能、ACLR。
本發明的第三觀點的異質接面雙極性電晶體在第二觀點的異質接面雙極性電晶體的結構的基礎上，具有如下特徵：上述基極層由AlGaAs形成，上述基極層的AlAs混晶比從接近上述射極層的側的介面朝向接近上述集極層的側的介面降低。
若使AlAs混晶比如上所述變化，則上述基極層的電子親和力從接近射極層的側的介面朝向接近集極層的側的介面增大。
本發明的第四觀點的異質接面雙極性電晶體在第一至第三中任 意一個觀點的異質接面雙極性電晶體的結構的基礎上，具有如下特徵：上述集極層中接近上述基極層的側的一部分亦即第一部分的摻雜濃度低於遠離上述基極層的側的剩餘部分亦即第二部分的摻雜濃度。
隨著集極電壓的增加，耗盡層從基極-集極介面朝向集極層迅速擴大。若耗盡層到達第一部分和第二部分的介面，則相對於集極電壓的增加抑制耗盡層的擴大。由於在耗盡層的擴大被抑制的集極電壓區域，基極與射極間電容的集極電壓依賴性降低，因此能夠提高輸入輸出特性的線性度。
本發明的第五觀點的異質接面雙極性電晶體在第四觀點的異質接面雙極性電晶體的結構的基礎上，具有如下特徵：上述第一部分以選自由摻雜濃度為3×1015cm-3以下的n型半導體、摻雜濃度為1×1015cm-3以下的p型半導體以及由本質半導體構成的組中的至少一種半導體形成。
隨著集極電壓的增加，從基極-集極介面朝向集極層擴大的耗盡層更加迅速地到達第一部分和第二部分的介面。
本發明的第六觀點的異質接面雙極性電晶體在第四或者第五觀點的異質接面雙極性電晶體的結構的基礎上，具有如下特徵：上述第二部分中接近上述第一部分的側的一部分亦即第三部分的摻雜濃度低於遠離上述第一部分的側的剩餘部分亦即第四部分的摻雜濃度。
藉由第一部分和第三部分與第四部分相比被設為低濃度，因此能夠提高基極與集極間以及射極與集極間的耐壓。藉此，能夠實現使用異質接面雙極性電晶體的功率放大器的高輸出化。
本發明的第七觀點的異質接面雙極性電晶體在第六觀點的異質接面雙極性電晶體的結構的基礎上，具有如下特徵：進而具有子集極層，該子集極層配置在上述基板上，作為使電流流動到上 述集極層的路徑發揮功能且由n型半導體構成，上述集極層配置在上述子集極層上，上述第一部分以及上述第三部分的摻雜濃度為上述子集極層的摻雜濃度的1/10以下。
可得到提高基極與集極間以及射極與集極間的耐壓的充分的效果。
本發明的第八觀點的異質接面雙極性電晶體在第七觀點的異質接面雙極性電晶體的結構的基礎上，具有如下特徵：上述第四部分的摻雜濃度為上述子集極層的摻雜濃度的0.5倍以上且1.5倍以下。
能夠降低集極電阻。其結果，能夠實現使用異質接面雙極性電晶體的功率放大器的高輸出化以及效率的提高。
在基極層和集極層的介面上，不會形成針對電子的能障。在集極層的漸變型半導體層內，也不會形成針對電子的能障。因此，能夠抑制由阻塞效應引起的截止頻率的降低。進而，無需在接近基極層的側的集極層內配置δ摻雜層等高濃度層。因此，能夠抑制輸入輸出特性的線性度的降低。
20‧‧‧基板
21‧‧‧子集極層
22‧‧‧集極層
23‧‧‧基極層
24‧‧‧射極層
25‧‧‧射極覆蓋層
26‧‧‧射極接觸層
27‧‧‧中間層
28‧‧‧緩衝層
29‧‧‧間隔層
31‧‧‧集極電極
32‧‧‧基極電極
33‧‧‧射極電極
35‧‧‧保護膜
220‧‧‧下側集極層
221‧‧‧上側集極層
224‧‧‧第一集極層
225‧‧‧第二集極層
226‧‧‧第三集極層
227‧‧‧第四集極層
228‧‧‧第五集極層
260‧‧‧下側射極接觸層
261‧‧‧上側射極接觸層
圖1是第一實施例的HBT的剖面圖。
圖2是與專利文獻1中揭示的HBT的構造類似的比較例的HBT的剖面圖。
圖3A是表示截止頻率ft的集極電流依賴性(ft-Ic特性)的類比結果的圖表，圖3B是表示將射極電壓設為0V並將基極電壓以及集電極電壓設為1.3V時的HBT的導帶底端的電子的能量的類比結果的圖表。
圖4是第二實施例的HBT的剖面圖。
圖5是表示第二實施例的HBT的集極層的在厚度方向上的AlAs混晶比x以及摻雜濃度的分佈的圖表。
圖6是製造過程階段中的第二實施例的HBT的剖面圖。
圖7是製造過程階段中的第二實施例的HBT的剖面圖。
圖8是製造過程階段中的第二實施例的HBT的剖面圖。
圖9是表示第二實施例的變形例的HBT的集極層內的AlAs混晶比x的分佈以及摻雜濃度的分佈的圖表。
圖10是第三實施例的HBT的剖面圖。
圖11是第四實施例的HBT的剖面圖。
圖12是表示第四實施例的HBT的集極層的組成分佈以及摻雜濃度分佈的圖表。
圖13是第五實施例的HBT的剖面圖。
圖14是表示第五實施例的HBT的集極層的組成分佈以及摻雜濃度分佈的圖表。
〔第一實施例〕
參照附圖中的圖1~圖3B，對第一實施例的HBT進行說明。
圖1是第一實施例的HBT的剖面圖。在由半絕緣性的GaAs構成的基板20上，配置有由n型GaAs構成的子集極層21。在子集極層21的部分區域上，積層有集極層22以及基極層23。
集極層22包含配置於接近子集極層21的側的下側集極層220和配置於下側集極層220上的上側集極層221這兩層。下側集極層220由n型GaAs形 成。上側集極層221由n型AlxGa1-xAs形成。被設為上側集極層221的AlAs混晶比x從接近基極層23的側的介面朝向接近子集極層21的側的介面從0.1線性地變化到0的漸變型半導體層。在漸變型半導體層內，電子親和力從接近基極層23的側朝向遠離基極層23的側逐漸增大。
基極層23由p型AlxGa1-xAs形成。基極層23的AlAs混晶比x為0.1。基極層23的電子親和力與上側集極層221的基極側的介面上的電子親和力相等。此外，即使於電子親和力產生了常溫下的電子的能量亦即26meV左右的差的情況下，如上所述的電子親和力的關係實質上也屬於“電子親和力相等”的範疇。
在基極層23的部分區域上，積層有射極層24、射極覆蓋層25以及射極接觸層26。射極層24由n型InGaP形成。射極覆蓋層25由n型GaAs形成。射極接觸層26由n型InGaAs形成。
在子集極層21上配置有集極電極31，在基極層23上配置有基極電極32，在射極接觸層26上配置有射極33。集極電極31與子集極層21形成歐姆接觸。基極電極32與基極層23形成歐姆接觸。射極電極33經由射極接觸層26以及射極覆蓋層25與射極層24形成歐姆接觸。子集極層21作為使電流流動到集極層22的路徑發揮功能。
圖2是與專利文獻1中揭示的HBT的構造類似的比較例的HBT的剖面圖。以下，針對與圖1所示的第一實施例的HBT的不同點進行說明。
在本比較例中，基極層23由GaAs形成。為了避免在基極層23與集極層22的介面上導帶底端的電位的不連續，在上側集極層221與基極層23之間配置有反向漸變型半導體層221a。反向漸變型半導體層221a由n型AlxGa1-xAs形成。反向漸變型半導體層221a的AlAs混晶比x從接近基極層23的側的介面朝向接近子集極層21的側的介面從0線性地變化到0.1。在反向漸變型半導體層 221a和上側集極層221的介面未配置有δ摻雜層。不配置δ摻雜層是為了抑制基極與集極間電容Cbc的電壓依賴性的線性度降低。
通過模擬求出圖1所示的第一實施例的HBT和圖2所示的比較例的HBT的截止頻率ft的集極電流依賴性。
圖3A是表示截止頻率ft的集極電流依賴性(ft-Ic特性)的類比結果的圖表。橫軸用單位“mA”表示集極電流Ic，縱軸用單位“GHz”表示截止頻率ft。圖3A中的粗實線以及細實線分別表示第一實施例(圖1)以及比較例(圖2)的HBT的截止頻率ft。例如，集極電流Ic的使用範圍為80mA以下。
在比較例的情況下，在通常的集極電流Ic的使用範圍內，截止頻率ft隨著集極電流Ic的增加而上升並暫時顯示峰值(極大值)，其後降低。在比較例中，如上所述，藉由在反向漸變型半導體層221a和上側集極層221的介面上不配置δ摻雜層，抑制基極與集極間電容Cbc的電壓依賴性的線性度降低，實現ACLR的提高。然而，由於在高輸出工作時ft-Ic特性的平坦性受損，因此導致ACLR提高的效果減弱。
在第一實施例的HBT的情況下，在集極電流Ic為16mA以上80A以下的範圍內，ft-Ic特性是大致平坦的。因此，即使在高輸出工作時，ACLR提高的效果也不會減弱。
其次，參照圖3B，對比較例的HBT的ft-Ic特性的平坦性受損的理由進行說明。
圖3B是表示將射極電壓設為0V並將基極電壓以及集極電壓設為1.3V時的HBT的導帶底端的電子的能量的類比結果的圖表。橫軸用單位“μm”表示HBT的厚度方向的位置，縱軸用單位“eV”表示導帶底端的電子的能量。圖3B的圖中的粗實線以及細實線分別表示第一實施例的HBT(圖1)以及比較例的HBT(圖2)的導帶底端的電子的能量。
在比較例的情況下，在反向漸變型半導體層221a和上側集極層221的介面上形成有針對導帶底端的電子的能障。若提高基極電壓Vbe而使集極電流Ic增加，則針對移動的電子的能障從基極-集極介面朝向子集極層21(圖2)相對升高。其結果，阻塞效應顯著，反向漸變型半導體層221a內的電子的積蓄量增加。由於隨著集極電流Ic的增加，電子的積蓄量增加，因此隨著集極電流Ic的增加，截止頻率ft逐漸降低。
在第一實施例的情況下，集極層22不包含反向漸變型半導體層221a，作為漸變型半導體層的上側集極層221(圖1)與基極層23接觸。在基極-集極介面的兩側，基極層23的電子親和力和集極層22的電子親和力相等，不會形成針對電子的能障。進而，由於在集極層22內未包含反向漸變型半導體層221a，因此在集極層22內，亦不會形成針對電子的能障。因此，不會產生阻塞效應。藉此，避免了高電流區域中的截止頻率ft的降低，ft-Ic特性是大致平坦的。
其次，對第一實施例的HBT所具有的優異效果進行說明。在第一實施例的HBT中，在集極層22內，不存在反向漸變型半導體層和漸變型半導體層的介面。因此，無需配置用於使形成於反向漸變型半導體層和漸變型半導體層的介面的能障降低的δ摻雜層。由於在基極-集極介面的附近未配置δ摻雜層等高濃度層，因此能夠確保基極與集極間電容Cbc的電壓依賴性的線性度。其結果，能夠實現ACLR的提高。
進而，由於在第一實施例的HBT中不會產生阻塞效應，因此能夠確保ft-Ic特性的平坦性。其結果，能夠避免提高ACLR的效果減弱。
在第一實施例中，由於能夠實現ACLR的提高，並且能夠避免ACLR提高的效果減弱，因此能夠在高輸出工作時改善ACLR。在固定ACLR的情況下，能夠實現HBT的效率的提高。
〔第二實施例〕
其次，參照附圖中的圖4至圖8，對第二實施例的HBT進行說明。以下，對與第一實施例的HBT(圖1)共用的結構省略說明。
圖4是第二實施例的HBT的剖面圖。子集極層21由Si濃度為2×1018cm-3以上6×1018cm-3以下的n型GaAs形成，其厚度為0.3μm以上且1.0μm以下。
集極層22由從子集極層21朝向基極層23依次積層的第一集極層224、第二集極層225、第三集極層226以及第四集極層227這四層構成。對於從第一集極層224到第四集極層227的各層的厚度、材料、摻雜濃度，在下文中參照圖5進行說明。
基極層23例如由C濃度為2×1019cm-3以上且5×1019cm-3以下、AlAs混晶比x為0.05的p型AlxGa1-xAs形成。基極層23的厚度例如為50nm以上且150nm以下。
射極層24配置在基極層23的整個區域上。射極層24例如由Si濃度為2×1017cm-3以上且5×1017cm-3以下、InP混晶比x為0.5的n型InxGa1-xP形成。
在射極層24的部分區域上，例如，配置有由Si濃度為2×1018cm-3以上且4×1018cm-3以下的n型GaAs構成的射極覆蓋層25。射極覆蓋層25的厚度例如為50nm以上且150nm以下。
在射極覆蓋層25上，例如，配置有由Si濃度為1×1019cm-3以上且3×1019cm-3以下的n型InxGa1-xAs構成的射極接觸層26。射極接觸層26包含下側射極接觸層260和配置在下側射極接觸層260上的上側射極接觸層261這兩層。對於下側射極接觸層260而言，例如，InAs混晶比x從接近基極層23的側的介面朝向遠離基極層23的側的介面從0線性地變化到0.5。上側射極接觸層261的InAs的混晶比x例如為0.5。下側射極接觸層260以及上側射極接觸層261各自的厚度 例如為30nm以上且70nm以下。
射極層24的厚度以及摻雜濃度被設定為在俯視時未配置有射極覆蓋層25的區域的射極層24被耗盡。
集極電極31配置在子集極層21上。藉由將集極電極31和子集極層21的介面合金化，集極電極31與子集極層21形成歐姆接觸。集極電極31例如具有積層厚度為60nm的AuGe膜、厚度為10nm的Ni膜、厚度為200nm的Au膜、厚度為10nm的Mo膜以及厚度為1μm的Au膜而成的多層構造。
基極電極32配置在設置於射極層24的開口內的基極層23上。藉由將基極電極32和基極層23的介面合金化，基極電極32與基極層23形成歐姆接觸。基極電極32例如具有積層厚度為50nm的Ti膜、厚度為50nm的Pt膜、厚度為200nm的Au膜而成的多層構造。
射極電極33配置在射極接觸層26上，經由射極接觸層26以及射極覆蓋層25與射極層24形成歐姆接觸。射極電極33例如具有積層厚度為50nm的Ti膜、厚度為50nm的Pt膜、厚度為200nm的Au膜而成的多層構造。
保護膜35覆蓋從子集極層21到射極接觸層26的半導體層、集極電極31、基極電極32以及射極電極33。保護膜35例如由SiN形成。在保護膜35上，形成有金屬佈線。
圖5是表示集極層22的在厚度方向上的AlAs混晶比x以及摻雜濃度的分佈的圖表。第一集極層224、第二集極層225、第三集極層226以及第四集極層227的厚度例如分別為500nm、200nm、220nm以及400nm。
從第一集極層224到第三集極層226的各層由n型GaAs形成。第四集極層227由n型AlxGa1-xAs形成。第四集極層227是AlAs混晶比x從接近基極層23的側的介面朝向接近子集極層21的側的介面從0.05線性地變化到0的漸變型半導體層。
基極層23由p型AlxGa1-xAs形成，基極層23的AlAs混晶比x與第四集極層227的基極側介面上的AlAs的混晶比x相等。因此，在基極-集極介面上，基極層23的電子親和力與集極層22的基極側介面上的電子親和力一致。
第一集極層224、第二集極層225、第三集極層226以及第四集極層227的Si濃度例如分別為3×1018cm-3、5×1016cm-3、1.5×1016cm-3以及3×1015cm-3。如上所述，集極層22包含由最低濃度的第四集極層227構成的第一部分、和由濃度比該第一部分的濃度高的第一集極層224、第二集極層225、第三集極層226構成的第二部分。進而，第二部分包含由相對低濃度的第二集極層225以及第三集極層226構成的第三部分和由最高濃度的第一集極層224構成的第四部分。
其次，參照附圖中的圖6至圖8，對第二實施例的HBT的製造方法進行說明。圖6、圖7以及圖8是製造過程階段中的HBT的剖面圖。
如圖6所示，在由半絕緣性的GaAs構成的基板20上，使從子集極層21到射極接觸層26的各半導體層晶膜生長。該生長例如能夠使用有機金屬化學氣相沉積(MOCVD)法等。
如圖7所示，在射極接觸層26的部分區域上，形成射極電極33。射極電極33的形成例如能夠使用真空蒸鍍法以及剝離法。
在形成射極電極33之後，將既定圖案的光致抗蝕劑膜(未圖示)作為蝕刻掩模，蝕刻去除射極接觸層26以及射極覆蓋層25的不必要部分。該蝕刻亦可使用對由InGaP構成的射極層24選擇性地蝕刻由InGaAs構成的射極接觸層26以及由GaAs構成的射極覆蓋層25的蝕刻劑。在蝕刻後，去除作為蝕刻掩模利用的光致抗蝕劑膜。以到此之前的步驟，形成由射極覆蓋層25以及射極接觸層26構成的檯面結構。
如圖8所示，將既定圖案的光致抗蝕劑膜(未圖示)作為蝕刻掩 模，蝕刻去除射極層24、基極層23以及集極層22的不必要部分。藉此，形成由集極層22、基極層23以及射極層24構成的檯面結構。在檯面結構的周圍，子集極層21露出。該蝕刻的停止藉由時間控制來進行。在蝕刻後，去除作為蝕刻掩模利用的光致抗蝕劑膜。
將在應形成基極32的區域設置有開口的光致抗蝕劑膜(未圖示)作為蝕刻掩模，對射極層24進行蝕刻形成開口，並在開口內使基極層23露出。在該開口內的基極層23上形成基極電極32。在光致抗蝕劑膜上，亦堆積基極電極材料。基極電極32的形成能夠使用真空蒸鍍法。將光致抗蝕劑膜與堆積在其上的基極材料一起去除(剝離)。其後，藉由進行合金處理，使基極電極32與基極層23形成歐姆接觸。
如圖4所示，在子集極層21上形成集極電極31。集極電極31的形成能夠使用真空蒸鍍法以及剝離法。其後，藉由進行合金處理，使集極電極31與子集極層21形成歐姆接觸。在合金處理後，形成由SiN等構成的保護膜35。
其次，對第二實施例的HBT所具有的優異效果進行說明。
在第二實施例中，也與第一實施例相同，集極層22不包含反向漸變型半導體層，作為漸變型半導體層的第四集極層227的基極側介面上的電子親和力與基極層23的電子親和力相等。因此，在集極層22內，不會形成針對電子的能障。其結果，由於不會產生阻塞效應，因此ft-Ic特性是平坦的。進而，由於在基極層23的附近的集極層22未配置δ摻雜層等高濃度層，因此能夠確保基極與集極間電容Cbc的電壓依賴性的線性度。
由於上述兩個因素，在使用第二實施例的HBT的高頻功率放大器中，能夠改善高輸出工作時的ACLR、高頻特性。在將ACLR固定的情況下，能夠提高功率放大器的效率。
其次，對將集極層22的摻雜濃度設為圖5所示的分佈的效果進行 說明。在第二實施例中，第四集極層227的摻雜濃度為3×1015cm-3，與通常的摻雜濃度相比非常低。進而，與基極層23的摻雜濃度相比，低約四個數量級。因此，若增大集電極電壓Vce，則基極與集極電極間的耗盡層朝向集極層22內迅速擴大。在集極電極電壓Vce到達HBT的飽和工作區域內的集極飽和電壓的時刻，耗盡層幾乎到達第三集極層226與第四集極層227的介面。
進而，在第二實施例中，第三集極層226的摻雜濃度是第四集極層227的摻雜濃度的5倍。由於第三集極層226的摻雜濃度相比第四集極層227的摻雜濃度充分地較高，因此若耗盡層到達第三集極層226與第四集極層227的介面，則抑制更多的耗盡層的擴大。因此，即使在集極電壓Vce比集極飽和電壓高的區域(活性工作區域)的範圍內，集極電壓Vce上升，亦會抑制耗盡層的擴大。其結果，改善基極與集極間電容Cbc的電壓依賴性的線性度。
為了得到改善基極與集極間電容Cbc的電壓依賴性的線性度的充分效果，較佳為將第四集極層227的摻雜濃度設為3×1015cm-3以下。此外，也可以由摻雜濃度為1×1015cm-3以下的p型AlGaAs或者未摻雜的AlGaAs形成第四集極層227。如上所述，第四集極層227亦可由選自摻雜濃度為3×1015cm-3以下的n型半導體、摻雜濃度為1×1015cm-3以下的p型半導體以及由本質半導體構成的組中的至少一種半導體形成。進而，較佳為使第三集極層226以及第二集極層225的摻雜濃度為1×1016cm-3以上且7×1016cm-3以下。在該摻雜濃度的範圍內，較佳為使第二集極層225的摻雜濃度為第三集極層226的摻雜濃度以上。
進而，在第二實施例中，最低濃度的第四集極層227由漸變型半導體層構成。如上所述，在作為漸變型半導體層的第四集極層227包含於低濃度區域的結構的情況下，基極與集極間電容Cbc的電壓依賴性的線性度的改善效果更加顯著。
又，若低濃度區域存在於接近基極層23的側，則由於因克爾克 效應(Kirk effect)而低濃度區域內的電場減弱，因此有可能導致電子速度降低。電子速度的降低是截止頻率ft降低的重要因素。在第二實施例中，由於低濃度的第四集極層227為漸變型半導體層，因此在第四集極層227內產生有效電場。由於電子因該有效電場而漂移，因此能夠補償由克爾克效應引起的截止頻率ft的降低。如上所述，藉由使低濃度的第四集極層227為漸變型半導體層，增強功率放大器的高頻特性改善以及ACLR改善的效果。
又，在第二實施例中，第二集極層225、第三集極層226以及第四集極層227的摻雜濃度為第一集極層224的摻雜濃度以及子集極層21的摻雜濃度的1/10以下。藉此，能夠提高基極與集極間耐壓以及射極與集極間耐壓。為了提高耐壓，使第二集極層225的厚度在100nm以上且300nm以下的範圍內，並使摻雜濃度在3×1016cm-3以上且7×1016cm-3以下的範圍內即可。進而，使第三集極層226的厚度在100nm以上且300nm以下的範圍內，並使摻雜濃度在1×1016cm-3以上且4×1016cm-3以下的範圍內即可。進而，使第四集極層227的厚度在300nm以上且500nm以下的範圍內，並使摻雜濃度為3×1015cm-3以下即可。
第一集極層224與子集極層21一起構成使集極電流Ic沿面內方向流動的並聯電阻。為了使HBT的集極電阻降低，使第一集極層224的摻雜濃度為與子集極層21的摻雜濃度相同的程度，例如0.5倍以上且1.5倍以下即可。例如，使第一集極層224的摻雜濃度在1×1018cm-3以上且5×1018cm-3以下的範圍內即可。使第一集極層224的厚度為與子集極層21的厚度相同的程度即可。藉由使集極電阻降低，能夠實現功率放大器的高輸出化以及效率提高。
〔第二實施例的變形例〕
其次，對第二實施例的變形例進行說明。
在第二實施例中，雖由p型AlxGa1-xAs構成的基極層23(圖4)的AlAs混晶比x在厚度方向上為一定，但也可以在厚度方向上發生變化。該情況下，使電 子親和力從射極層24朝向集極層22逐漸增大即可。例如，使基極層23的AlAs混晶比x從射極層24朝向集極層22從0.07線性地變化到0.05即可。藉由使電子親和力具有如上所述的分佈，能夠使電子在基極層23內漂移。其結果，能夠實現截止頻率ft的提高。
又，在第二實施例中，雖使由AlGaAs構成的漸變型半導體層和由GaAs構成的組成均勻層的介面與摻雜濃度不連續變化的介面(第三集極層226和第四集極層227的介面)一致，但無需使兩者必須一致。
圖9是表示第二實施例的變形例的HBT的集極層22內的AlAs混晶比x的分佈以及摻雜濃度的分佈的圖表。如圖9的虛線DL1所示，亦可將漸變型半導體層(AlGaAs層)和GaAs層的介面(AlAs混晶比x為0的位置)配置在HBT的活性工作中被耗盡的低濃度區域(第四集極層227)內。該情況下，在HBT的活性工作中被耗盡的區域越過漸變型半導體層和GaAs層的介面而擴大到GaAs層。反之，如圖9的虛線DL2所示，亦可將漸變型半導體層和GaAs層的介面配置在第三集極層226內。該情況下，在HBT的活性工作中被耗盡的區域停留在漸變型半導體層內，在漸變型半導體層的一部分殘留未被耗盡的區域。
如在圖9中用虛線DL1或者DL2表示的變形例，藉由獨立地選擇漸變型半導體層的厚度而不將漸變型半導體層的厚度限制為第四集極層227的厚度，能夠使電子的漂移速度最大化。又，不僅是漸變型半導體層的厚度，亦使AlAs混晶比x最佳化，藉此能夠使電子的漂移速度最大化。
在圖9所示的虛線DL1、虛線DL2的任意結構中，在漸變型半導體層和GaAs層的介面，不會形成針對電子的能障。
雖在第二實施例中，作為發射極接觸層26的摻雜劑使用了Si，但為了實現更高濃度化，亦可使用Se以及Te的至少一方來作為n型摻雜劑。
雖在第二實施例中，分別由InGaP、AlGaAs以及AlGaAs形成了 射極層24、基極層23以及基極層23側的部分集極層22，但亦可由其他的化合物半導體形成。例如，作為射極層24、基極層23以及基極層23側的部分集極層22的化合物半導體的組合，亦可為InGaP、GaAs以及GaInAsN的組合、混晶比不同的AlGaAs、AlGaAs和AlGaAs的組合、AlGaAs、GaAs以及GaInAsN的組合、InGaP、InGaAs以及GaInAsN的組合、InGaP、GaAsSb以及AlGaAs的組合、InGaP、GaAsSb以及GaInAsN的組合、InGaP、AlGaAs以及GaInAsN的組合、或者InGaP、GaInAsN以及GaInAsN的組合。
亦可省略第二實施例的HBT的第一集極層224，由第二集極層225、第三集極層226以及第四集極層227這三層構成集極層22。根據該結構，亦能夠得到基極與集極間電容Cbc的電壓依賴性的線性度的改善效果以及抑制截止頻率ft降低的效果。
〔第三實施例〕
其次，參照圖10對第三實施例的HBT進行說明。以下，對與第二實施例的HBT(圖4等)共用的結構省略說明。
圖10是第三實施例的HBT的剖面圖。在第三實施例中，在集極層22和基極層23之間，配置有由作為III族元素不含Al的化合物半導體構成的中間層27。中間層27例如由Si濃度為3×1015cm-3的n型GaAs形成。中間層27的厚度例如為3nm以上且10nm以下的範圍內。
在第三實施例中，在使集極層22外延生長之後，使中間層27生長並且降低生長溫度。基極層23在比集極層22的生長溫度低的溫度下生長。藉由降低基極層23的生長溫度，能夠向基極層23高濃度地摻雜摻雜劑。藉由提高基極層23的摻雜濃度，能夠降低基極電阻。藉由基極電阻的降低，能夠提高功率放大器的增益。
其次，對第三實施例的HBT所具有的優異效果進行說明。
第四集極層227所包含的Al具有易被氧化的性質。在第三實施例中，由於在使第四集極層227生長之後，連續地使不包含Al的中間層27生長，因此在基板溫度降低之前不會維持第四集極層227的表面露出的狀態。因此，能夠抑制Al的氧化。藉此，能夠抑制集極層22和基極層23的介面的結晶品質的降低。
〔第四實施例〕
其次，參照圖11和圖12，對第四實施例的HBT進行說明。以下，對與第二實施例的HBT(圖4等)共用的結構省略說明。在第四實施例中，集極層22以及基極層23的結構與第二實施例中的該等結構不同。
圖11是第四實施例的HBT的剖面圖。在第四實施例中，基極層23由C濃度為2×1019cm-3以上且5×1019cm-3以下的p型GaAs形成。基極層23的厚度為50nm以上且150nm以下的範圍內。
在第四實施例中，集極層22具有從子集極層21朝向上方積層第一集極層224、第五集極層228、第二集極層225、第三集極層226以及第四集極層227而成的5層構造。
圖12是表示集極層22的組成分佈以及摻雜濃度分佈的圖表。第一集極層224、第五集極層228、第二集極層225、第三集極層226以及第四集極層227的厚度例如分別為500nm、50nm、200nm、200nm以及400nm。從第五集極層228到第四集極層227的各層由Ga1-xInxAs1-yNy形成，第一集極層224由GaAs形成。
第四集極層227的混晶比x從接近基極層23的側的介面朝向接近子集極層21的側的介面從0線性地變化到0.015，混晶比y從0線性地變化到0.005。第三集極層226的混晶比x從接近基極層23的側的介面朝向接近子集極層21的側的介面從0.015線性地變化到0.0225，混晶比y從0.005線性地變化到0.0075。第二集極層225的混晶比x從接近基極層23的側的介面朝向接近子集極 層21的側的介面從0.0225線性地變化到0.03，混晶比y從0.0075線性地變化到0.01。第五集極層228的混晶比x從接近基極層23的側的介面朝向接近集極層21的側的介面從0.03線性地變化到0，混晶比y從0.01線性地變化到0。如上所述，混晶比x以及混晶比y從第四集極層227到第二集極層225線性地變化。該等半導體層與由GaAs構成的基板20晶格匹配。
第四集極層227的摻雜濃度為3×1015cm-3。第三集極層226以及第二集極層225的摻雜濃度均為5×1016cm-3。第五集極層228以及第一集極層224的摻雜濃度均為3×1018cm-3。
在第四實施例中，第二集極層225、第三集極層226以及第四集極層227是漸變型半導體層。第五集極層228是反向漸變型半導體層。
在第四實施例中，亦能夠得到與第二實施例相同的效果。在第四實施例中，在第五集極層228和第一集極層224的介面，形成針對電子的能障。但是，由於第五集極層228以及第一集極層224均以高濃度摻雜，因此能夠大幅度降低針對電子的傳輸的阻塞效應。藉此，能夠抑制高輸出工作時的截止頻率ft的降低。
〔第五實施例〕
其次，參照圖13和圖14，對第五實施例的HBT進行說明。以下，對與第二實施例的HBT(圖4等)共用的結構省略說明。雖在第二實施例中，作為基板20使用了GaAs基板，但在第五實施例中，作為基板20使用半絕緣性的InP基板。在基板20上生長的半導體層與InP晶格匹配。
圖13是第五實施例的HBT的剖面圖。在基板20和子集極層21之間配置有由未摻雜的InP構成的厚度為10nm的緩衝層28。子集極層21由Si濃度為5×1018cm-3的n型In0.53Ga0.47As形成。子集極層21的厚度例如為500nm。
集極層22與第二實施例同樣地包含從第一集極層224到第四集極 層227的4層。對於構成集極層22的各層的組成、摻雜濃度以及厚度，在下文中參照圖14進行說明。
基極層23例如由p型摻雜劑的濃度為2×1019cm-3的p型In0.87Ga0.13As0.29P0.71形成。作為p型摻雜劑，使用C、Zn或者Be。基極層23的厚度例如為50nm。
在基極層23和射極層24之間，配置有由未摻雜的In0.87Ga0.13As0.29P0.71構成的間隔層29。間隔層29的厚度例如為5nm。
射極層24例如由Si濃度為3×1017cm-3的n型InP形成。射極層24的厚度例如為50nm。
在射極層24上配置有射極接觸層26。在第五實施例中，未配置射極覆蓋層25(圖4)。射極接觸層26例如由Si濃度為2×1019cm-3的n型In0.53Ga0.47As形成。射極接觸層26的厚度例如為100nm。
圖14是表示集極層22的組成分佈以及摻雜濃度分佈的圖表。第一集極層224、第二集極層225、第三集極層226以及第四集極層227的厚度例如分別為500nm、200nm、220nm以及400nm。
第一集極層224由n型In1-xGaxAs形成。GaAs混晶比x為0.47。第二集極層225、第三集極層226以及第四集極層227由n型In1-xGaxAsyP1-y形成。第二集極層225以及第三集極層226的混晶比x為0.28，混晶比y為0.61。第四集極層227的混晶比x從接近基極層23的側的介面朝向接近子集極層21的側的介面從0.13線性地變化到0.28，混晶比y從0.29線性地變化到0.61。第四集極層227是漸變型半導體層。
第一集極層224的Si濃度為3×1018cm-3。第二集極層225的Si濃度為5×1016cm-3。第三集極層226的Si濃度為1.5×1016cm-3。第四集極層227的Si濃度為3×1015cm-3。
在第五實施例中，由於集極層22內的電子親和力的分佈、摻雜濃度的分佈也與第二實施例的情況相同，因此得到與第二實施例的HBT相同的效果。為了降低集極電阻，使第一集極層224的摻雜濃度以及厚度為與子集極層21的摻雜濃度以及厚度相同的程度即可。例如，將第一集極層224的摻雜濃度設定在1×1018cm-3以上且5×1018cm-3以下的範圍內，並將厚度設定為200nm以上且900nm以下的範圍內即可。
為了得到與第二實施例相同的效果，將第二集極層225的厚度設定在100nm以上且300nm以下的範圍內，並將摻雜濃度設定在3×1016cm-3以上且7×1016cm-3以下的範圍內即可。進而，將第三集極層226的厚度設定在100nm以上且300nm以下的範圍內，並將摻雜濃度設定在1×1016cm-3以上且4×1016cm-3以下的範圍內即可。進而，將第四集極層227的厚度設定在300nm以上且500nm以下的範圍內，並將摻雜濃度設為3×1015cm-3以下即可。另外，亦可用p型摻雜劑濃度為1×1015cm-3以下的p型InGaAsP或者未摻雜的InGaAsP來形成第四集極層227。
在第五實施例的HBT中，由於使用電子飽和速度較大的InP系的半導體，因此與第二實施例的HBT相比，能夠實現高頻特性的提高。例如，能夠實現截止頻率ft的提高。
〔第五實施例的變形例〕
其次，對第五實施例的變形例的HBT進行說明。
雖在第五實施例中，使由InGaAsP構成的漸變型半導體層和由InGaAsP構成的組成均勻層的介面與摻雜濃度不連續變化的介面(第三集極層226和第四集極層227的介面)一致，但無需使兩者必須一致。如在圖14中虛線DL1所示，亦可將漸變型半導體層和組成均勻層的介面配置於第四集極層227的內部。或者，亦可如虛線DL2所示，將漸變型半導體層和組成均勻層的介面配置於第三 集極層226的內部。
上述的各實施例是例示性的，當然能夠對在不同的實施例中示出的結構進行部分替換或者組合。對於由複數個實施例的相同結構所起到的相同的作用效果，就不在每個實施例中依次提及。進而，本發明並不限制於上述的實施例。例如，對本發明所屬領域具有通常知識者而言，能夠進行各種變更、改進、組合等是顯而易見的。

Claims (11)

  1. 一種異質接面雙極性電晶體，其中，具有積層在基板上的集極層、基極層以及射極層，前述集極層包含漸變型半導體層，前述漸變型半導體層的電子親和力從接近前述基極層的側朝向遠離前述基極層的側增大，前述基極層的接近前述集極層的側的介面上的電子親和力與前述漸變型半導體層的接近前述基極層的側的介面上的電子親和力相等。
  2. 如請求項1所述的異質接面雙極性電晶體，其中，前述基極層的電子親和力從接近前述射極層的側的介面朝向接近前述集極層的側的介面增大。
  3. 如請求項2所述的異質接面雙極性電晶體，其中，前述基極層由AlGaAs形成，前述基極層的AlAs混晶比從接近前述射極層的側的介面朝向接近前述集極層的側的介面降低。
  4. 如請求項1~3中任一項所述的異質接面雙極性電晶體，其中，前述集極層中接近前述基極層的側的一部分亦即第一部分的摻雜濃度低於遠離前述基極層的側的剩餘部分亦即第二部分的摻雜濃度。
  5. 如請求項4所述的異質接面雙極性電晶體，其中，前述第一部分藉由選自由摻雜濃度為3×10 15cm -3以下的n型半導體、摻雜濃度為1×10 15cm -3以下的p型半導體以及由本質半導體構成的組中的至少一種半導體形成。
  6. 如請求項4所述的異質接面雙極性電晶體，其中，前述第二部分中接近前述第一部分的側的一部分亦即第三部分的摻雜濃度低於遠離前述第一部分的側的剩餘部分亦即第四部分的摻雜濃度。
  7. 如請求項5所述的異質接面雙極性電晶體，其中， 前述第二部分中接近前述第一部分的側的一部分亦即第三部分的摻雜濃度低於遠離前述第一部分的側的剩餘部分亦即第四部分的摻雜濃度。
  8. 如請求項6所述的異質接面雙極性電晶體，其中，進而具有子集極層，前述子集極層配置在前述基板上，作為使電流流動到前述集極層的路徑發揮功能且由n型半導體構成，前述集極層配置在前述子集極層上，前述第一部分以及前述第三部分的摻雜濃度為前述子集極層的摻雜濃度的1/10以下。
  9. 如請求項7所述的異質接面雙極性電晶體，其中，進而具有子集極層，前述子集極層配置在前述基板上，作為使電流流動到前述集極層的路徑發揮功能且由n型半導體構成，前述集極層配置在前述子集極層上，前述第一部分以及前述第三部分的摻雜濃度為前述子集極層的摻雜濃度的1/10以下。
  10. 如請求項8所述的異質接面雙極性電晶體，其中，前述第四部分的摻雜濃度為前述子集極層的摻雜濃度的0.5倍以上且1.5倍以下。
  11. 如請求項9所述的異質接面雙極性電晶體，其中，前述第四部分的摻雜濃度為前述子集極層的摻雜濃度的0.5倍以上且1.5倍以下。
TW107131231A 2017-10-13 2018-09-06 異質接面雙極性電晶體 TWI695504B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-199029 2017-10-13
JP2017199029A JP2019075424A (ja) 2017-10-13 2017-10-13 ヘテロ接合バイポーラトランジスタ
JPJP2017-199029 2017-10-13

Publications (2)

Publication Number Publication Date
TW201929226A true TW201929226A (zh) 2019-07-16
TWI695504B TWI695504B (zh) 2020-06-01

Family

ID=66096094

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107131231A TWI695504B (zh) 2017-10-13 2018-09-06 異質接面雙極性電晶體

Country Status (4)

Country Link
US (2) US10777669B2 (zh)
JP (1) JP2019075424A (zh)
CN (2) CN115188805A (zh)
TW (1) TWI695504B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI757801B (zh) * 2019-09-18 2022-03-11 日商村田製作所股份有限公司 半導體裝置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019075424A (ja) * 2017-10-13 2019-05-16 株式会社村田製作所 ヘテロ接合バイポーラトランジスタ
US11282923B2 (en) * 2019-12-09 2022-03-22 Qorvo Us, Inc. Bipolar transistor
JP2021132100A (ja) * 2020-02-19 2021-09-09 株式会社村田製作所 高周波電力増幅素子
DE102020004051B4 (de) 2020-07-06 2022-04-07 Azur Space Solar Power Gmbh Vertikaler hochsperrender III-V Bipolartransistor
US11489057B2 (en) * 2020-08-07 2022-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structures in semiconductor devices
WO2022262921A1 (en) * 2021-06-18 2022-12-22 Vestas Wind Systems A/S Leading edge protection shield

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0658916B2 (ja) 1987-08-31 1994-08-03 日本電気株式会社 ヘテロ接合バイポーラトランジスタ
US5631477A (en) * 1995-06-02 1997-05-20 Trw Inc. Quaternary collector InAlAs-InGaAlAs heterojunction bipolar transistor
EP1178537A3 (en) * 1998-02-20 2004-09-29 Matsushita Electric Industrial Co., Ltd. Bipolar transistor and semiconductor device
JP3411235B2 (ja) * 1999-05-20 2003-05-26 シャープ株式会社 ヘテロ接合バイポーラトランジスタ
SE516338C2 (sv) * 1999-05-31 2001-12-17 Ericsson Telefon Ab L M RF-effekttransistor med kollektor upp
JP2004214576A (ja) 2003-01-09 2004-07-29 Nippon Telegr & Teleph Corp <Ntt> ヘテロバイポーラトランジスタ
US7038250B2 (en) * 2003-05-28 2006-05-02 Kabushiki Kaisha Toshiba Semiconductor device suited for a high frequency amplifier
JP2005150531A (ja) * 2003-11-18 2005-06-09 Nec Compound Semiconductor Devices Ltd 半導体装置
US6992337B2 (en) * 2004-04-02 2006-01-31 Agilent Technologies, Inc. Gallium arsenide antimonide (GaAsSB)/indium phosphide (InP) heterojunction bipolar transistor (HBT) having reduced tunneling probability
US7687886B2 (en) * 2004-08-19 2010-03-30 Microlink Devices, Inc. High on-state breakdown heterojunction bipolar transistor
US7038256B1 (en) * 2004-12-03 2006-05-02 Northrop Grumman Corp. Low turn-on voltage, non-electron blocking double HBT structure
JP6751869B2 (ja) 2016-07-20 2020-09-09 Ｎｔｔエレクトロニクス株式会社 検波ダイオード
JP2019075424A (ja) * 2017-10-13 2019-05-16 株式会社村田製作所 ヘテロ接合バイポーラトランジスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI757801B (zh) * 2019-09-18 2022-03-11 日商村田製作所股份有限公司 半導體裝置

Also Published As

Publication number Publication date
US20200373417A1 (en) 2020-11-26
US11705509B2 (en) 2023-07-18
JP2019075424A (ja) 2019-05-16
US20190115457A1 (en) 2019-04-18
US10777669B2 (en) 2020-09-15
CN109671769B (zh) 2022-10-28
CN115188805A (zh) 2022-10-14
TWI695504B (zh) 2020-06-01
CN109671769A (zh) 2019-04-23

Similar Documents

Publication Publication Date Title
TWI695504B (zh) 異質接面雙極性電晶體
CN113421918B (zh) 异质结双极晶体管
TWI535005B (zh) Semiconductor device
US11508835B2 (en) Bipolar transistor and method for producing the same
JP2004071669A (ja) 半導体装置
JP4575378B2 (ja) ヘテロ接合バイポーラトランジスタ
US10818781B2 (en) Heterojunction bipolar transistor structure with a bandgap graded hole barrier layer
WO2025262743A1 (ja) ヘテロ接合バイポーラトランジスタ
JP2014183145A (ja) ヘテロ接合バイポーラトランジスタ
JPH02284431A (ja) ヘテロ接合バイポーラトランジスタ