[go: up one dir, main page]

TWI755115B - 具有非矩形浮動閘極之非揮發性記憶體位元單元及其形成方法 - Google Patents

具有非矩形浮動閘極之非揮發性記憶體位元單元及其形成方法 Download PDF

Info

Publication number
TWI755115B
TWI755115B TW109137095A TW109137095A TWI755115B TW I755115 B TWI755115 B TW I755115B TW 109137095 A TW109137095 A TW 109137095A TW 109137095 A TW109137095 A TW 109137095A TW I755115 B TWI755115 B TW I755115B
Authority
TW
Taiwan
Prior art keywords
gate electrode
region
source
gate
trench isolation
Prior art date
Application number
TW109137095A
Other languages
English (en)
Other versions
TW202135284A (zh
Inventor
藍翔 王
學深 陳
克文 郭
新樹 蔡
榮發 卓
Original Assignee
新加坡商格羅方德半導體私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商格羅方德半導體私人有限公司 filed Critical 新加坡商格羅方德半導體私人有限公司
Publication of TW202135284A publication Critical patent/TW202135284A/zh
Application granted granted Critical
Publication of TWI755115B publication Critical patent/TWI755115B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明揭示非揮發性記憶體位元單元的結構以及形成非揮發性記憶體位元單元的結構的方法。場效電晶體具有通道區以及位於該通道區上方的第一閘極電極。電容器包括第二閘極電極，該第二閘極電極與該第一閘極電極耦接，以定義浮動閘極。該第一閘極電極具有非矩形形狀。

Description

具有非矩形浮動閘極之非揮發性記憶體位元單元及其形成方法
本發明係關於積體電路及半導體裝置製造，尤其關於非揮發性記憶體位元單元的結構以及形成非揮發性記憶體位元單元的結構的方法。
非揮發性記憶體用於各種電子產品例如蜂巢式電話(cellular telephone)中。一次可編程(One-Time-Programmable；OTP)記憶體及多次可編程(Multiple-Time-Programmable；MTP)記憶體是常見的非揮發性記憶體類型。這些非揮發性記憶體類型之間的主要區別是：與僅可被編程一次的OTP記憶體相比，MTP記憶體能夠被重複編程及抹除。傳統的OTP記憶體及MTP記憶體的普遍缺點是它們的編程效率與裝置尺寸成比例，這可能導致較大的裝置尺寸，以提供令人滿意的編程效率。在製造期間，可能需要一個或多個額外的植入遮罩來最佳化單元接面，以提高編程效率，這會增加製造複雜性。
需要改進的非揮發性記憶體位元單元的結構以及形成非揮發性記憶體位元單元的結構的方法。
依據本發明的一個實施例，提供一種非揮發性記憶體位元單元的結構。該結構包括具有通道區以及位於該通道區上方的第一閘極電極的場效電晶體。該結構進一步包括具有第二閘極電極的電容器。該第二閘極電極與該第一閘極電極耦接，以定義浮動閘極，且該第一閘極電極具有非矩形形狀。
依據本發明的另一個實施例，提供一種形成非揮發性記憶體位元單元的結構的方法。該方法包括形成包括通道區以及位於該通道區上方的第一閘極電極的場效電晶體，以及形成包括第二閘極電極的電容器。該第二閘極電極與該第一閘極電極耦接，以定義浮動閘極，且該第一閘極電極具有非矩形形狀。
10:結構
12:場效電晶體
14:電容器
15:頂部表面
16:基板
18:淺溝槽隔離區
20:阱
22:阱
23:閘極電極
24:浮動閘極
25:閘極電極
26:閘極介電層
27:縱軸
28:源極/汲極區
29:通道區
30:源極/汲極區
31:摻雜區
32:側表面
33:端部表面
34:側表面
36:缺口
38:缺口
40:缺口
42:缺口
L1:閘極長度
L2:閘極長度
W:寬度
θ:角度
包含於並構成本說明書的一部分的附圖示例說明本發明的各種實施例，並與上面所作的有關本發明的概括說明以及下面所作的有關該些實施例的詳細說明一起用以解釋本發明的該些實施例。在該些附圖中，相同的元件符號表示不同視圖中類似的特徵。
圖1顯示依據本發明的實施例的非揮發性記憶體結構的頂視圖。
圖2顯示大體沿圖1中的線2-2所作的剖視圖。
圖2A顯示大體沿圖1中的線2A-2A所作的剖視圖。
圖3-9顯示依據本發明的替代實施例的非揮發性記憶體結構的頂視圖。
請參照圖1、圖2、圖2A並依據本發明的實施例，非揮發性記憶體位元單元的結構10包括利用基板16形成的場效電晶體12及電容器14。基板16可由單晶半導體材料例如單晶矽組成，且可為由單晶半導體材料(例如單晶矽)組成的塊體晶圓。在從基板16的頂部表面15向基板16中延伸淺深度的溝槽中形成淺溝槽隔離區18。淺溝槽隔離區18可由介電材料例如二氧化矽組成，其被沉積於在基板16中藉由微影及蝕刻圖案化的溝槽中並接著被平坦化。可用摻雜物例如p型摻雜物摻雜基板16的半導體材料，以在場效電晶體12下方形成阱20。可用摻雜物例如n型摻雜物摻雜基板16的半導體材料，以在電容器14下方形成阱22。具有相反導電類型的阱20、22可藉由例如分開的掩蔽離子植入形成。
場效電晶體12與電容器14共用浮動閘極24，該浮動閘極沿縱軸27延伸於基板16的頂部表面15及淺溝槽隔離區18上方並穿過它們。浮動閘極24可由重摻雜多晶矽(即，多晶矽)組成，該重摻雜多晶矽在基板16的頂部表面15及淺溝槽隔離區18上方以層的形式沉積並藉由微影及蝕刻製程被圖案化。浮動閘極24包括與場效電晶體12相關的閘極電極23以及與電容器14相關的閘極電極25。在一個實施例中，閘極電極23、25可具有不同的幾何形狀。浮動閘極24在其周緣被側壁間隔物圍繞，出於說明清晰的目的，未顯示該側壁間隔物。閘極電極23可包括自基板16 的頂部表面15及淺溝槽隔離區18延伸的側表面32、34，以及連接側表面32、34的端部表面33。
可在基板16的頂部表面15與浮動閘極24之間設置閘極介電層26。在一個實施例中，閘極介電層26可由二氧化矽組成。在一個替代實施例中，閘極介電層26可由具有大於或等於約四(4)的介電常數(即，電容率)的高k介電材料例如氧化鉿或氧化鉭組成。
場效電晶體12包括位於阱20中的源極/汲極區28及源極/汲極區30。本文中所使用的術語“源極/汲極區”是指可充當場效電晶體的源極或汲極的半導體材料區。在一個實施例中，源極/汲極區28可提供場效電晶體12的源極，且源極/汲極區30可提供場效電晶體12的源極。
源極/汲極區28、30鄰近閘極電極23的相對側表面32、34設置。源極/汲極區28、30可位於基板16的頂部表面15下方。源極/汲極區28、30經摻雜以具有與阱22相反的導電類型。在一個實施例中，可用提供n型導電性的n型摻雜物(例如，磷及/或砷)摻雜源極/汲極區28、30的半導體材料。在一個實施例中，源極/汲極區28、30可藉由通過閘極電極23自對準的離子植入製程形成。在橫向位於源極/汲極區28、30之間且在閘極電極23下方的基板16中設置通道區29。通道區29由在形成源極/汲極區28、30時被閘極電極23掩蔽的阱22的部分提供。
可用摻雜物例如n型摻雜物摻雜基板16的半導體材料，以在阱22中形成摻雜區31。與阱22具有相同導電類型的摻雜區31提供電容器14的板。摻雜區31可與源極/汲極區28、30一起藉由離子植入同時形成，且可藉由閘極電極25自對準。電容器14可為共用摻雜區31並與周 圍的場效電晶體如場效電晶體12成對的數個電容器的其中之一。
與場效電晶體12相關的閘極電極23以及與電容器14相關的閘極電極25可會合於淺溝槽隔離區18的其中之一上方的位置。至少部分由於它們的同時形成，閘極電極23、25可沿垂直方向具有相同或基本相同的厚度。
閘極電極23具有以包括側表面32、34及端部表面33的周緣為特徵的非矩形形狀。在一個實施例中，閘極電極23的側表面32可相對於縱軸27傾斜角度θ。側表面32的錐度可在圖案化浮動閘極24的閘極電極23時形成。閘極電極23相對於縱軸27不對稱，因為側表面32是側表面32、34中唯一一個傾斜的。在此方面，側表面32因其錐度而既不平行於側表面34，也不平行於縱軸27。閘極電極23的側表面32可完全延伸穿過通道區29，且可部分位於在與通道區29相鄰的相對側上的兩個淺溝槽隔離區18上方。
閘極電極23具有寬度W，其沿縱軸27隨著位置的變化而變化，且閘極電極23的最小寬度可位於端部表面33處並在溝槽隔離區18的其中之一上方。在一個實施例中，閘極電極23的寬度可小於或等於閘極電極25的寬度。與場效電晶體12相關的閘極電極23以在從閘極長度L1至小於閘極長度L1的閘極長度L2的範圍內的多個閘極長度為特徵。由於錐形側表面32，閘極電極23的尺寸縮小可增強與場效電晶體12相關的通道熱載流子效應並提高結構10的編程效率，同時實現更小的位元單元尺寸。側表面32的傾斜度或坡度(也就是，角度θ的值)可經調整以在操作期間最佳化通道區29中的熱載流子效應，從而最佳化編程效率。
接著執行中間製程(middle-of-line；MOL)及後端製程(back-end-of-line；BEOL)，包括形成矽化物、接觸、過孔，以及與場效電晶體12及電容器14耦接的互連結構的線路。
請參照圖3，其中，相同的元件符號表示圖1中類似的特徵，且依據本發明的替代實施例，閘極電極23的側表面32、34都可相對於縱軸27傾斜角度θ。閘極電極23可相對於縱軸27對稱，因為側表面32、34以相同的角度或基本相同的角度形成錐度。在此方面，側表面32、34因該錐度而既不彼此平行，也不平行於縱軸27。側表面32、34的錐度可在圖案化浮動閘極24的閘極電極23時形成。閘極電極23的側表面32、34可延伸穿過通道區29，且可部分位於與通道區29相鄰的兩個淺溝槽隔離區18上方。閘極電極23具有寬度W，其沿該縱軸隨著位置的變化而變化，且最小寬度位於端部表面33處並在溝槽隔離區18的其中之一上方。與場效電晶體12相關的閘極電極23以在從閘極長度L1至小於閘極長度L1的閘極長度L2變化的多個閘極長度為特徵。
請參照圖4，其中，相同的元件符號表示圖1中類似的特徵，且依據本發明的替代實施例，閘極電極23的側表面32可包括位於通道區29上方的切口形式的缺口36。缺口36延伸穿過閘極電極23的整個厚度並在側表面32中定義內部不規則性，從而中斷其平滑性。缺口36(可具有矩形形狀)不橫向延伸於任一相鄰的淺溝槽隔離區18上方，且完全位於通道區29上方。位於側表面32中的缺口36可在圖案化浮動閘極24的閘極電極23時形成。由於缺口36的位置，閘極電極23的最小寬度位於通道區29上方。由於閘極電極23中的缺口36，與場效電晶體12相關的閘極電 極23以多個閘極長度(亦即，閘極長度L1，以及小於閘極長度L1的閘極長度L2)為特徵。
請參照圖5，其中，相同的元件符號表示圖1中類似的特徵，且依據本發明的替代實施例，閘極電極23的側表面32可包括位於通道區29上方的切口形式的缺口38。缺口38延伸穿過閘極電極23的整個厚度，並在側表面32中定義內部不規則性，從而中斷其平滑性。缺口38(可具有非矩形形狀，例如V形)不延伸於任一相鄰的淺溝槽隔離區18上方，且完全位於通道區29上方。位於側表面32中的缺口38可在圖案化浮動閘極24的閘極電極23時形成。由於缺口38的位置，閘極電極23的最小寬度位於通道區29上方。由於閘極電極23中的缺口38，與場效電晶體12相關的閘極電極23以多個閘極長度(亦即，在從閘極長度L1至小於閘極長度L1的閘極長度L2的範圍內)為特徵。
請參照圖6，其中，相同的元件符號表示圖5中類似的特徵，且依據本發明的替代實施例，除位於側表面32中的缺口38以外，閘極電極23的側表面34可包括位於通道區29上方的切口形式的缺口40。缺口40(可具有非矩形形狀，例如V形)不延伸於任一相鄰的淺溝槽隔離區18上方，且完全位於通道區29上方。缺口38、40分別延伸穿過閘極電極23的整個厚度，缺口38在側表面32中定義內部不規則性，從而中斷其平滑性，且缺口40在側表面34中定義內部不規則性，從而中斷其平滑性。結合本實施例，在兩個側表面32、34都形成缺口。在一個替代實施例中，缺口38、40可具有與缺口36類似的矩形形狀(圖5)。位於側表面32中的缺口38以及位於側表面34中的缺口40可在圖案化浮動閘極24的閘極電極23時形 成。由於缺口38、40的位置，閘極電極23的最小寬度位於通道區29上方。由於閘極電極23中的缺口38、40，與場效電晶體12相關的閘極電極23以從閘極長度L1至小於閘極長度L1的閘極長度L2的閘極長度範圍為特徵。
請參照圖7，其中，相同的元件符號表示圖5中類似的特徵，且依據本發明的替代實施例，閘極電極23的側表面32可包括部分位於通道區29上方的切口形式的缺口42。缺口42延伸穿過閘極電極23的整個厚度，並在側表面32中定義內部不規則性，從而中斷其平滑性。缺口42(可具有非矩形形狀，例如V形)完全延伸穿過通道區29，並橫向地部分延伸，以位於與通道區29相鄰的兩個淺溝槽隔離區18上方。位於側表面32中的缺口42可在圖案化浮動閘極24的閘極電極23時設置。由於缺口42的位置，閘極電極23的最小寬度位於通道區29上方。由於閘極電極23中的缺口42，與場效電晶體12相關的閘極電極23以在從閘極長度L1至小於閘極長度L1的閘極長度L2的範圍內變化的多個閘極長度為特徵。
請參照圖8，其中，相同的元件符號表示圖6中類似的特徵，且依據本發明的替代實施例，除位於側表面32中的缺口42以外，閘極電極23的側表面34可包括部分位於通道區29上方的切口形式的缺口44。缺口42、44分別延伸穿過閘極電極23的整個厚度，缺口42在側表面32中定義內部不規則性，從而中斷其平滑性，且缺口44在側表面34中定義內部不規則性，從而中斷其平滑性。缺口44(可具有V形)完全延伸穿過通道區29，並橫向地部分延伸，以位於與通道區29相鄰的兩個淺溝槽隔離區18上方。結合本實施例，在兩個側表面32、34都形成缺口，且閘極電 極23相對於其縱軸27可具有對稱的形狀。位於側表面32中的缺口42以及位於側表面34中的缺口44可在圖案化浮動閘極24的閘極電極23時形成。由於缺口42、44的位置，閘極電極23的最小寬度位於通道區29上方。由於閘極電極23中的缺口42、44，與場效電晶體12相關的閘極電極23以在從閘極長度L1至小於閘極長度L1的閘極長度L2的範圍內變化的多個閘極長度為特徵。
請參照圖9，其中，相同的元件符號表示圖1中類似的特徵，且依據本發明的替代實施例，閘極電極23的側表面32可包括部分位於通道區29上方且部分位於淺溝槽隔離區18的其中之一上方的切口形式的缺口46。缺口46延伸穿過閘極電極23的整個厚度，並在側表面32中定義內部不規則性，從而中斷其平滑性。缺口46(可具有矩形形狀)從閘極電極23的端部表面33向內延伸於通道區29上方，並有效消除閘極電極23的一角。缺口46(延伸穿過通道區29的部分)可在圖案化浮動閘極24的閘極電極23時形成。由於閘極電極23中的缺口46，與場效電晶體12相關的閘極電極23以閘極長度L1以及小於閘極長度L1的閘極長度L2為特徵。
上述方法用於積體電路晶片的製造。製造者可以原始晶圓形式(例如，作為具有多個未封裝晶片的單個晶圓)、作為裸晶片，或者以封裝形式分配所得的積體電路晶片。可將該晶片與其它晶片、分立電路元件和/或其它信號處理裝置集成，作為中間產品或最終產品的部分。該最終產品可為包括積體電路晶片的任意產品，例如具有中央處理器的電腦產品或智慧型手機。
本文中引用的由近似語言例如“大約”、“大致”及“基本上”所修飾的術語不限於所指定的精確值。該近似語言可對應於用以測量該值的儀器的精度，且除非另外依賴於該儀器的精度，否則可表示所述值的+/-10%。
本文中引用術語例如“垂直”、“水平”等作為示例來建立參考框架，並非限制。本文中所使用的術語“水平”被定義為與半導體基板的傳統平面平行的平面，而不論其實際的三維空間取向。術語“垂直”及“正交”是指垂直於如剛剛所定義的水平面的方向。術語“橫向”是指在該水平平面內的方向。
與另一個特徵“連接”或“耦接”的特徵可與該另一個特徵直接連接或耦接，或者可存在一個或多個中間特徵。如果不存在中間特徵，則特徵可與另一個特徵“直接連接”或“直接耦接”。如存在至少一個中間特徵，則特徵可與另一個特徵“非直接連接”或“非直接耦接”。在另一個特徵“上”或與其“接觸”的特徵可直接在該另一個特徵上或與其直接接觸，或者可存在一個或多個中間特徵。如果不存在中間特徵，則特徵可直接在另一個特徵“上”或與其“直接接觸”。如存在至少一個中間特徵，則特徵可“不直接”在另一個特徵“上”或與其“不直接接觸”。
對本發明的各種實施例所作的說明是出於示例說明的目的，而非意圖詳盡無遺或限於所揭示的實施例。許多修改及變更對於本領域的普通技術人員將顯而易見，而不背離所述實施例的範圍及精神。本文中所使用的術語經選擇以最佳解釋實施例的原理、實際應用或在市場已知技術 上的技術改進，或者使本領域的普通技術人員能夠理解本文中所揭示的實施例。
10:結構
18:淺溝槽隔離區
23:閘極電極
24:浮動閘極
25:閘極電極
27:縱軸
32:側表面
33:端部表面
34:側表面
L1:閘極長度
L2:閘極長度
W:寬度
θ:角度

Claims (20)

  1. 一種非揮發性記憶體位元單元的結構，該結構包括：場效電晶體，包含第一源極/汲極區、第二源極/汲極區、通道區、以及位於該通道區上方的第一閘極電極，該通道區橫向位於該第一源極/汲極區與該第二源極/汲極區之間，該第一閘極電極包含第一側表面及第二側表面，該第一源極/汲極區鄰近該第一側表面，且該第二源極/汲極區鄰近該第二側表面；以及電容器，包含第二閘極電極，其中，該第二閘極電極與該第一閘極電極耦接，以定義浮動閘極，該第一閘極電極及該第二閘極電極沿縱軸設置，該第一側表面相對於該縱軸成角度，該第二側表面相對於該縱軸成角度，且該第一側表面及該第二側表面係實質成相同角度，使該第一閘極電極相對於該縱軸對稱。
  2. 如請求項1所述的結構，其中，該第一閘極電極具有第一閘極長度以及小於該第一閘極長度的第二閘極長度。
  3. 如請求項1所述的結構，其中，該第一閘極電極具有連接該第一側表面及該第二側表面之端部表面，該第一閘極電極具有沿該縱軸隨著位置的變化而變化的寬度，且該第一閘極電極的該寬度於該端部表面處具有最小值。
  4. 如請求項1所述的結構，進一步包括：淺溝槽隔離區相鄰於該通道區設置，其中，該第一閘極電極具有位於該淺溝槽隔離區上方的端部表面，該第一側表面於該淺溝槽隔離區上方部分延伸至該端部表面，且該第二側表 面於該淺溝槽隔離區上方部分延伸至該端部表面。
  5. 如請求項1所述的結構，其中，該第一閘極電極具有連接該第一側表面及該第二側表面之端部表面，且該第一側表面及該第二側表面朝向該端部表面逐漸變細。
  6. 如請求項1所述的結構，進一步包括：淺溝槽隔離區位於該場效電晶體與該電容器之間，其中，該浮動閘極於該淺溝槽隔離區上方延伸以將該第一閘極電極耦接至該第二閘極電極。
  7. 如請求項6所述的結構，其中，該第一側表面延伸穿過該通道區且部分位於該淺溝槽隔離區上方，以及該第二側表面延伸穿過該通道區且部分位於該淺溝槽隔離區上方。
  8. 一種非揮發性記憶體位元單元的結構，該結構包括：場效電晶體，包含第一源極/汲極區、第二源極/汲極區、通道區、以及位於該通道區上方的第一閘極電極，該通道區橫向位於該第一源極/汲極區與該第二源極/汲極區之間，該第一閘極電極包含第一側表面及第二側表面，該第一源極/汲極區鄰近該第一側表面，且該第二源極/汲極區鄰近該第二側表面；以及電容器，包含第二閘極電極，其中，該第二閘極電極與該第一閘極電極耦接，以定義浮動閘極，該第一閘極電極及該第二閘極電極沿縱軸設置，該第一閘極電極包含第一缺口及第二缺口，該第一缺口延伸至該第一側表面，該第二缺口延伸至該第二側表面，以及該第一閘極電極具有相對於該縱軸的對稱形狀。
  9. 如請求項8所述的結構，其中，該第一閘極電極具有第一閘極長度以及小於該第一閘極長度的第二閘極長度。
  10. 如請求項8所述的結構，進一步包括：淺溝槽隔離區相鄰於該通道區設置，其中，該第一閘極電極具有端部表面，該端部表面位於該淺溝槽隔離區上方，該第一缺口延伸穿過該通道區至該端部表面，且該第二缺口延伸穿過該通道區至該端部表面。
  11. 如請求項8所述的結構，進一步包括：淺溝槽隔離區，位於該場效電晶體與該電容器之間，其中，該浮動閘極延伸於該淺溝槽隔離區上方，以將該第一閘極電極與該第二閘極電極耦接。
  12. 如請求項11所述的結構，其中，該第一缺口延伸穿過該通道區且部分位於該淺溝槽隔離區上方，且該第二缺口延伸穿過該通道區且部分位於該淺溝槽隔離區上方。
  13. 如請求項8所述的結構，其中，該第一缺口及該第二缺口分別具有矩形形狀。
  14. 如請求項8所述的結構，其中，該第一缺口及該第二缺口分別具有V形。
  15. 如請求項8所述的結構，其中，該第一缺口及該第二缺口分別完全位於該通道區上方。
  16. 如請求項8所述的結構，進一步包括：淺溝槽隔離區，位於該場效電晶體與該電容器之間， 其中，該第一缺口延伸穿過該通道區並部分位於該淺溝槽隔離區上方，且該第二缺口延伸穿過該通道區並部分位於該淺溝槽隔離區上方。
  17. 一種形成非揮發性記憶體位元單元的結構的方法，該方法包括：形成包含第一源極/汲極區、第二源極/汲極區、通道區、以及位於該通道區上方的第一閘極電極的場效電晶體，該通道區橫向位於該第一源極/汲極區與該第二源極/汲極區之間，該第一閘極電極包含第一側表面及第二側表面，該第一源極/汲極區鄰近該第一側表面，且該第二源極/汲極區鄰近該第二側表面；以及形成包含第二閘極電極的電容器，其中，該第二閘極電極與該第一閘極電極耦接，以定義浮動閘極，該第一閘極電極及該第二閘極電極沿縱軸設置，該第一側表面相對於該縱軸成角度，該第二側表面相對於該縱軸成角度，且該第一側表面及該第二側表面係實質成相同角度，使該第一閘極電極相對於該縱軸對稱。
  18. 如請求項17所述的方法，進一步包括：形成位於該場效電晶體與該電容器之間的淺溝槽隔離區，其中，該浮動閘極延伸於該淺溝槽隔離區上方，以將該第一閘極電極與該第二閘極電極耦接。
  19. 如請求項17所述的方法，其中，該第一閘極電極具有第一閘極長度以及小於該第一閘極長度的第二閘極長度。
  20. 如請求項17所述的方法，其中，該第一閘極電極及該第二閘極電極同時形成。
TW109137095A 2019-11-26 2020-10-26 具有非矩形浮動閘極之非揮發性記憶體位元單元及其形成方法 TWI755115B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/695,725 2019-11-26
US16/695,725 US11158643B2 (en) 2019-11-26 2019-11-26 Non-volatile memory bit cells with non-rectangular floating gates

Publications (2)

Publication Number Publication Date
TW202135284A TW202135284A (zh) 2021-09-16
TWI755115B true TWI755115B (zh) 2022-02-11

Family

ID=75784346

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109137095A TWI755115B (zh) 2019-11-26 2020-10-26 具有非矩形浮動閘極之非揮發性記憶體位元單元及其形成方法

Country Status (4)

Country Link
US (1) US11158643B2 (zh)
CN (1) CN112951832A (zh)
DE (1) DE102020128150A1 (zh)
TW (1) TWI755115B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11610999B2 (en) * 2020-06-10 2023-03-21 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Floating-gate devices in high voltage applications

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7471570B2 (en) * 2005-09-19 2008-12-30 Texas Instruments Incorporated Embedded EEPROM array techniques for higher density
US7939861B2 (en) * 2007-02-02 2011-05-10 Synopsys, Inc. Non-volatile memory devices having floating-gates FETs with different source-gate and drain-gate border lengths
TW201810536A (zh) * 2016-07-06 2018-03-16 國立研究開發法人產業技術總合研究所 半導體記憶元件與其他元件以及該等元件之製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000060672A1 (en) * 1999-03-31 2000-10-12 Koninklijke Philips Electronics N.V. Semiconductor device comprising a non-volatile memory cell
CN1531097A (zh) * 2003-03-14 2004-09-22 �����ɷ� 内嵌单层多晶硅非易失性存储器的集成电路
US7099192B2 (en) 2004-06-07 2006-08-29 Yield Microelectronics Corp. Nonvolatile flash memory and method of operating the same
US8213239B2 (en) * 2005-08-17 2012-07-03 Novatrans Group Sa Non-volatile memory device
KR100745609B1 (ko) * 2005-09-02 2007-08-02 삼성전자주식회사 비휘발성 메모리 및 그 형성 방법
US8247861B2 (en) * 2007-07-18 2012-08-21 Infineon Technologies Ag Semiconductor device and method of making same
JP2009267185A (ja) * 2008-04-28 2009-11-12 Sharp Corp 不揮発性半導体記憶装置
JP2010073956A (ja) * 2008-09-19 2010-04-02 Toshiba Corp 不揮発性半導体記憶装置
KR101057746B1 (ko) * 2010-04-12 2011-08-19 매그나칩 반도체 유한회사 비휘발성 메모리 장치 및 그 제조방법
GB201111916D0 (en) * 2011-07-12 2011-08-24 Cambridge Silicon Radio Ltd Single poly non-volatile memory cells
US9312257B2 (en) * 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101978450B1 (ko) * 2012-12-21 2019-05-14 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조방법
US9761595B2 (en) * 2013-02-21 2017-09-12 Infineon Technologies Ag One-time programming device and a semiconductor device
US9406764B2 (en) * 2013-06-27 2016-08-02 Globalfoundries Singapore Pte. Ltd. Simple and cost-free MTP structure
US9608081B2 (en) * 2013-06-27 2017-03-28 Globalfoundries Singapore Pte. Ltd. Simple and cost-free MTP structure
US9252150B1 (en) * 2014-07-29 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. High endurance non-volatile memory cell
US9741726B2 (en) * 2014-12-05 2017-08-22 Semiconductor Components Industries, Llc Non-volatile memory cell and method of manufacture
US9911867B2 (en) * 2016-07-01 2018-03-06 Globalfoundries Singapore Pte. Ltd. Fin-based nonvolatile memory structures, integrated circuits with such structures, and methods for fabricating same
KR102422839B1 (ko) * 2018-02-23 2022-07-19 에스케이하이닉스 시스템아이씨 주식회사 수평 커플링 구조 및 단일층 게이트를 갖는 불휘발성 메모리 소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7471570B2 (en) * 2005-09-19 2008-12-30 Texas Instruments Incorporated Embedded EEPROM array techniques for higher density
US7939861B2 (en) * 2007-02-02 2011-05-10 Synopsys, Inc. Non-volatile memory devices having floating-gates FETs with different source-gate and drain-gate border lengths
TW201810536A (zh) * 2016-07-06 2018-03-16 國立研究開發法人產業技術總合研究所 半導體記憶元件與其他元件以及該等元件之製造方法

Also Published As

Publication number Publication date
US20210159234A1 (en) 2021-05-27
TW202135284A (zh) 2021-09-16
CN112951832A (zh) 2021-06-11
US11158643B2 (en) 2021-10-26
DE102020128150A1 (de) 2021-05-27

Similar Documents

Publication Publication Date Title
KR100351899B1 (ko) 저저항 게이트 트랜지스터 및 그의 제조 방법
US8865549B2 (en) Recessed channel insulated-gate field effect transistor with self-aligned gate and increased channel length
US7723768B2 (en) Asymmetric recessed gate MOSFET and method for manufacturing the same
US10290712B1 (en) LDMOS finFET structures with shallow trench isolation inside the fin
TWI749363B (zh) 在閘極與源極/汲極接觸之間具有絕緣層的ｆｉｎｆｅｔ
KR20020064986A (ko) 반도체 장치, 그 제조 방법, 및 정보 처리 장치
KR20150131450A (ko) 반도체 소자 및 그 제조방법
KR20240021296A (ko) 오목한 드레인 연장 영역을 갖는 전계 효과 트랜지스터 및 이의 제조 방법
US8614481B2 (en) Semiconductor device and method for fabricating the same
KR100564434B1 (ko) 리세스 게이트 및 그 제조 방법
CN105390543A (zh) 高电压金属氧化物半导体晶体管设备
TWI755115B (zh) 具有非矩形浮動閘極之非揮發性記憶體位元單元及其形成方法
US11152370B2 (en) Memory structure having transistors and capacitor and manufacturing method thereof
US20120001256A1 (en) Semiconductor device
CN114188393B (zh) 具有多厚度缓冲介电层的扩展漏极金属氧化物半导体设备
TWI694498B (zh) 具有ｔ形閘極電極的場效電晶體及其形成方法
TWI753398B (zh) 具有橫向蜿蜒閘極之場效應電晶體
US20140021537A1 (en) Semiconductor device and method for manufacturing the same
US8658491B2 (en) Manufacturing method of transistor structure having a recessed channel
US11563085B2 (en) Transistors with separately-formed source and drain
US7691699B2 (en) Transistor for semiconductor device and method of forming the same
US20040124491A1 (en) Semiconductor device having high impurity concentration region and low impurity concentration region in side surface of active region
TW202145572A (zh) 具有不對稱設置的源／汲區的電晶體
US11205701B1 (en) Transistors with sectioned extension regions
US12336220B2 (en) Extended-drain metal-oxide-semiconductor devices with a gap between the drain and body wells