TWI750351B

TWI750351B - 拍攝裝置

Info

Publication number: TWI750351B
Application number: TW107109076A
Authority: TW
Inventors: 佐藤好弘; 平瀨順司; 高見義則
Original assignee: 日商松下知識產權經營股份有限公司
Priority date: 2017-07-24
Filing date: 2018-03-16
Publication date: 2021-12-21
Also published as: JP2019024075A; CN109300924A; CN109300924B; TW201909383A

Abstract

[課題]提供可抑制暗電流之拍攝裝置。 [解決手段]一種拍攝裝置，具有半導體基板與複數個像素，前述半導體基板具有包含第1導電型之雜質之第1擴散領域、以及、包含第1導電型之雜質之第2擴散領域；前述複數個像素分別具有將光轉換成電荷之光電轉換部、以及、第1電晶體；前述第1電晶體是包含源極、汲極及閘極電極，將把前述電荷之至少一部分蓄積之前述第1擴散領域當作前述源極及前述汲極之其中一者而包含，將前述第2擴散領域當作前述源極及前述汲極之另一者而包含；在前述第1擴散領域之第1導電型之雜質的濃度是比在前述第2擴散領域之第1導電型之雜質的濃度小；從垂直於前述半導體基板之方向觀看時，前述第1擴散領域的面積是比前述第2擴散領域的面積小。

Description

拍攝裝置

本揭示是涉及拍攝裝置。

CCD(Charge Coupled Device)影像感測器及CMOS(Complementary Metal Oxide Semiconductor)影像感測器是廣泛地使用在數位相機等。該等影像感測器具有在半導體基板形成之光電二極體是已為人所熟知。

另一方面，有人提案如下構造：將具有光電轉換層之光電轉換部配置在半導體基板之上方(例如專利文獻1、2)。具有如此構造之拍攝裝置有時被稱作積層型之拍攝裝置。在積層型之拍攝裝置，藉由光電轉換而產生之電荷是蓄積在電荷蓄積領域(被稱作「FD：floating diffusion」)。與在電荷蓄積領域蓄積之電荷量對應之訊號是透過在半導體基板形成之CCD電路或CMOS電路而被讀取。先行技術文獻專利文獻

專利文獻1：國際公開第2014/002330號專利文獻2：國際公開第2012/147302號

發明欲解決之課題在積層型之拍攝裝置，可能因為來自電荷蓄積領域或往電荷蓄積領域之漏電流(以下，有時會稱作「暗電流」)，而令獲得之圖像發生劣化。若可降低如此之漏電流，是有益。

用以解決課題之手段

與本揭示之一態樣相關之拍攝裝置是具有半導體基板與複數個像素，前述半導體基板具有包含第1導電型之雜質之第1擴散領域、以及、包含第1導電型之雜質之第2擴散領域；前述複數個像素分別具有將光轉換成電荷之光電轉換部、以及、第1電晶體；前述第1電晶體是包含源極、汲極及閘極電極，將把前述電荷之至少一部分蓄積之前述第1擴散領域當作前述源極及前述汲極之其中一者而包含，將前述第2擴散領域當作前述源極及前述汲極之另一者而包含；在前述第1擴散領域之第1導電型之雜質的濃度是比在前述第2擴散領域之第1導電型之雜質的濃度小；從垂直於前述半導體基板之方向觀看時，前述第1擴散領域的面積是比前述第2擴散領域的面積小。

總括或具體之態樣亦可以是以元件、裝置、模組、系統或方法而實現。另外，總括或具體之態樣亦可以是藉由元件、裝置、模組、系統及方法之任意之組合而實現。

揭示之實施形態之追加效果及優點是由說明書及圖面而明白。效果及/或優點是由說明書及圖面所揭示之各式各樣之實施形態或特徴而分別提供，並不需要為了獲得其中1者以上而全部採用。發明效果

根據本揭示，可提供可抑制暗電流之拍攝裝置。

較佳實施例之詳細說明本揭示之一態樣之概要是如下所示。

[項目1] 一種拍攝裝置，具有半導體基板與複數個像素，前述半導體基板具有包含第1導電型之雜質之第1擴散領域、以及、包含第1導電型之雜質之第2擴散領域；前述複數個像素分別具有將光轉換成電荷之光電轉換部、以及、第1電晶體；前述第1電晶體是包含源極、汲極及閘極電極，將把前述電荷之至少一部分蓄積之前述第1擴散領域當作前述源極及前述汲極之其中一者而包含，將前述第2擴散領域當作前述源極及前述汲極之另一者而包含；在前述第1擴散領域之第1導電型之雜質的濃度是比在前述第2擴散領域之第1導電型之雜質的濃度小；從垂直於前述半導體基板之方向觀看時，前述第1擴散領域的面積是比前述第2擴散領域的面積小。

如此，第1擴散領域所含有之第1導電型之雜質濃度是比像素內之其他之含有第1導電型之雜質之擴散領域的雜質濃度小。藉此，由於在第1擴散領域與半導體基板之接合部的接合濃度小，故在第1擴散領域之漏電流降低。

再者，可令在第1擴散領域與半導體基板之接合部形成之空乏層、尤其是在半導體基板之表面之空乏層的面積變小。由於半導體基板之表面近處是結晶缺陷變大，故若在此形成空乏層，則漏電流變大。所以，可藉由令在半導體基板之表面之空乏層的面積變小，而令漏電流降低。 [項目2] 如項目1之拍攝裝置，其中前述半導體基板更具有包含第1導電型之雜質之第3擴散領域；前述複數個像素分別具有將前述第3擴散領域當作源極及汲極之其中一者而包含之第2電晶體；在前述第1擴散領域之第1導電型之雜質的濃度是比在前述第3擴散領域之第1導電型之雜質的濃度小。 [項目3] 如項目1或2之拍攝裝置，其中前述複數個像素分別具有將前述第1擴散領域當作源極及汲極之其中一者而包含之第3電晶體。 [項目4] 如項目1之拍攝裝置，其中前述第1擴散領域的前述面積是從垂直於前述半導體基板之方向觀看時之前述第1擴散領域中之不與前述閘極電極重疊之部分的面積；前述第2擴散領域的前述面積是從垂直於前述半導體基板之方向觀看時之前述第2擴散領域中之不與前述閘極電極重疊之部分的面積。

[項目5] 如項目1至4之任一項之拍攝裝置，其中前述複數個像素分別具有與前述第1擴散領域之第1部分連接之第1插栓(plug)、以及、與前述第2擴散領域之第2部分連接之第2插栓；從垂直於前述半導體基板之方向觀看時，前述第1部分與前述閘極電極的距離是比前述第2部分與前述閘極電極的距離小。

藉此，由於從第1擴散領域之第1插栓至第1電晶體之閘極電極為止之距離短，故可降低第1擴散領域之電阻值之上昇。

[項目6] 如項目1至5之任一項之拍攝裝置，其中前述半導體基板具有第4擴散領域，該第4擴散領域包含與第1導電型不同之第2導電型之雜質；前述複數個像素分別具有前述第1電晶體以外之其他之電晶體，將前述第4擴散領域當作令前述第1電晶體與前述其他之電晶體分離之分離領域而包含；前述第4擴散領域是在前述半導體基板之表面不與前述第1擴散領域接觸。

如此，由於在最容易發生漏電流之半導體基板之表面，包含第1導電型之雜質之第1擴散領域、以及、包含與第1導電型不同之第2導電型之雜質之分離領域是不接觸，故可令在半導體基板表面之接合部之漏電流降低。

[項目7] 如項目1至6之任一項之拍攝裝置，其中前述半導體基板包含與第1導電型不同之第2導電型之雜質；前述第1擴散領域所包含之第1導電型之雜質的濃度是1×10¹⁶ atoms/cm³ 以上、5×10¹⁶ atoms/cm³ 以下；前述半導體基板中之與前述第1擴散領域鄰接之部分所包含之第2導電型之雜質的濃度是1×10¹⁶ atoms/cm³ 以上、5×10¹⁶ atoms/cm³ 以下。

如此，藉由令第1導電型及第2導電型之雜質的濃度小，可抑制在第1擴散領域與半導體基板之接合部之電場強度之上昇，可令漏電流降低。

[項目8] 如項目1至7之任一項之拍攝裝置，其中從垂直於前述半導體基板之方向觀看時，前述第1擴散領域是圓形。

藉此，由於在半導體基板之表面之第1擴散領域的面積小，故可令在半導體基板之表面之接合部形成之空乏層的面積小。藉此，可令漏電流降低。 [項目9] 一種拍攝裝置，具有半導體基板與複數個像素，前述半導體基板具有包含第1導電型之雜質之第1擴散領域、以及、包含第1導電型之雜質之第2擴散領域；前述複數個像素分別具有：光電轉換部，將光轉換成電荷；第1電晶體，包含源極、汲極及閘極電極，將把前述電荷之至少一部分蓄積之前述第1擴散領域當作前述源極及前述汲極之其中一者而包含，將前述第2擴散領域當作前述源極及前述汲極之另一者而包含；第1插栓，與前述第1擴散領域之第1部分連接；第2插栓，與前述第2擴散領域之第2部分連接；在前述第1擴散領域之第1導電型之雜質的濃度是比在前述第2擴散領域之第1導電型之雜質的濃度小；從垂直於前述半導體基板之方向觀看時，前述第1部分與前述閘極電極的距離是比前述第2部分與前述閘極電極的距離小。

以下，一面參考圖面一面詳細說明本揭示之實施形態。附帶一提，以下說明之實施形態皆是顯示總括或具體之例。以下之實施形態所顯示之數值、形狀、材料、構成要素、構成要素之配置及連接形態、步驟、步驟之順序等是一例，主旨並非限定本揭示。只要不產生矛盾，則在本說明書說明之各式各樣之態樣可以相互組合。另外，以下之實施形態之構成要素中之未記載在表示最上位概念之獨立請求項的構成要素是當作任意之構成要素來說明。在各圖，實質上具有相同功能之構成要素是以共通之參考符號來顯示，有時會將重複之說明予以省略或簡略化。

另外，圖面所顯示之各種要素只是用來理解本揭示之示意性表示，尺寸比及外觀等可能不同於實物。

附帶一提，本說明書是以拍攝裝置之受光側來當作「上方」，以受光側之相反側當作「下方」。各構件之「上面」、「下面」亦同樣，以與拍攝裝置之受光側對向之面當作「上面」，以與受光側之相反側對向之面當作「下面」。附帶一提，「上方」、「下方」、「上面」及「下面」等用語只是用來指定構件間之相互之配置，並非意圖限制使用拍攝裝置時之姿勢。

(實施形態) 　圖1是與本實施形態相關之拍攝裝置的構成圖。如圖1所示，與本實施形態相關之拍攝裝置100A具有在半導體基板60形成之複數個像素10A及周邊電路40。各像素10A具有配置在半導體基板60之上方之光電轉換部12。亦即，當作與本揭示相關之拍攝裝置之一例，而針對積層型之拍攝裝置100A進行說明。

在圖1顯示之例，像素10A是配置成m列n行之矩陣狀。在此，m、n是2以上之整數。像素10A是在半導體基板60例如2次元地排列，藉此，形成拍攝領域R1。如上述，各像素10A具有配置在半導體基板60之上方之光電轉換部12。因此，拍攝領域R1是規定成半導體基板60中之被光電轉換部12覆蓋之領域。附帶一提，雖然在圖1為了方便說明而將各像素10A之光電轉換部12顯示成空間上相互分離，但複數個像素10A之光電轉換部12可以是相互不隔著間隔而配置在半導體基板60上。

像素10A之數量及配置並非限定於圖示之例。舉例來說，拍攝裝置100A所包含之像素10A之數量亦可以是1個。雖然在該例，各像素10A之中心是位於正方格子之格子點上，但像素10A之配置亦可以不是如此。舉例來說，複數個像素10A亦可以是以各中心位於三角格子、六角格子等之格子點上的方式而配置。若令像素10A是1次元地排列，則拍攝裝置100A可當作線性感測器來使用。

在圖1所舉例顯示之構成，周邊電路40包含有垂直掃描電路(亦稱作「列掃描電路」。)46及水平訊號讀取電路(亦稱作「行掃描電路」。)48。垂直掃描電路46是與對應於複數個像素10A之各列而設之位址訊號線34具有連接。水平訊號讀取電路48是與對應於複數個像素10A之各行而設之垂直訊號線35具有連接。如圖1之示意顯示，該等電路是配置在拍攝領域R1之外側之周邊領域R2。周邊電路40亦可以更包含有訊號處理電路、輸出電路、控制電路、及、朝各像素10A供給預定之電壓之電源等。亦可以令周邊電路40之一部分是配置在與形成有像素10A之半導體基板60不同之其他之基板上。

圖2是顯示與實施形態相關之拍攝裝置100A之電路構成的圖。為了避免圖面變得複雜，圖2是將圖1所示之複數個像素10A中之排列成2行2列之4個像素10A予以顯示。

各像素10A之光電轉換部12是承受光之入射而令正及負之電荷(典型上是電洞-電子對)發生。各像素10A之光電轉換部12是與蓄積控制線39具有連接，當拍攝裝置100A運作時，蓄積控制線39被施加預定之電壓。藉由對蓄積控制線39施加預定之電壓，可將光電轉換所生成之正及負之電荷中之其中一者之電荷選擇性地蓄積於電荷蓄積領域。以下之例顯示的是將光電轉換所生成之正及負之電荷中之正電荷當作訊號電荷來利用的情況。

各像素10A包含有與光電轉換部12電性連接之訊號檢測電路14。在圖2所舉例顯示之構成，訊號檢測電路14是包含有增幅電晶體22(亦稱作「讀取電晶體」。)及重置電晶體26。在該例，訊號檢測電路14是更包含有位址電晶體(亦稱作「列選擇電晶體」。)24。如後之參考圖面之詳細說明，訊號檢測電路14之增幅電晶體22、重置電晶體26及位址電晶體24典型上是在支持光電轉換部12之半導體基板60形成之場效電晶體(FET：Field Effect Transistor)。以下，只要沒有特別提及，則說明的是使用N通道MOS(Metal Oxide Semiconductor)電晶體來作為電晶體之例。附帶一提，FET之2個擴散層之哪一者相當於源極及汲極，是由FET之極性及在該時刻之電位之高低而決定。因此，哪一者是源極及汲極會隨著FET之作動狀態而變動。

如圖2之示意顯示，增幅電晶體22之閘極是與光電轉換部12電性連接。光電轉換部12所生成之電荷是蓄積在與光電轉換部12、增幅電晶體22之間之電荷蓄積節點(亦稱作「Floating Diffusion節點」。)ND連接之電荷蓄積領域。附帶一提，電荷蓄積節點ND是指將電荷蓄積領域、增幅電晶體22之閘極、光電轉換部12之下部電極電性連接之配線、及電荷蓄積領域。

增幅電晶體22之汲極是與當拍攝裝置100A運作時朝各像素10A供給預定之電源電壓VDD(例如3.3V程度)之電源配線(亦稱作源極隨耦電源。)32連接。換句話說，增幅電晶體22是輸出與光電轉換部12所生成之訊號電荷之量對應之訊號電壓。增幅電晶體22之源極是與位址電晶體24之汲極連接。

位址電晶體24之源極是與垂直訊號線35連接。如圖示，垂直訊號線35是依各個複數個像素10A之行而設，垂直訊號線35是分別與負載電路42、欄訊號處理電路(亦稱作「列訊號蓄積電路」。)44連接。負載電路42是與增幅電晶體22一起形成源極隨耦電路。

位址電晶體24之閘極是與位址訊號線34連接。位址訊號線34是依各個複數個像素10A之列而設。位址訊號線34是與垂直掃描電路46連接，垂直掃描電路46是朝位址訊號線34施加將位址電晶體24之開啟及關閉控制之列選擇訊號。藉此，於垂直方向(行方向)掃描讀取對象之列，將讀取對象之列選擇。垂直掃描電路46是透過位址訊號線34而控制位址電晶體24之開啟及關閉，藉此，可將選擇之像素10A之增幅電晶體22之輸出以對應之垂直訊號線35來讀取。位址電晶體24之配置並非限定於圖2所示之例，亦可以是在增幅電晶體22之汲極與電源配線32之間。

透過位址電晶體24而朝垂直訊號線35輸出之來自像素10A之訊號電壓，是輸入至對應於垂直訊號線35而在各個複數個像素10A之行設置之複數個欄訊號處理電路44中之對應之欄訊號處理電路44。欄訊號處理電路44及負載電路42可以是上述之周邊電路40之一部分。

欄訊號處理電路44是進行以相關雙重取樣為代表之抑壓雜訊訊號處理及類比-數位轉換(AD轉換)等。欄訊號處理電路44是與水平訊號讀取電路48連接。水平訊號讀取電路48是從複數個欄訊號處理電路44將訊號依序讀取給水平共通訊號線49。

在圖2所舉例顯示之構成，訊號檢測電路14包含有令汲極與電荷蓄積節點ND連接之重置電晶體26。重置電晶體26之閘極是連接至與垂直掃描電路46具有連接之重置訊號線36。重置訊號線36是與位址訊號線34同樣地依各個複數個像素10A之列而設。垂直掃描電路46可藉由朝位址訊號線34施加列選擇訊號，而以列單位來選擇成為重置之對象之像素10A。另外，垂直掃描電路46可藉由將控制重置電晶體26之開啟及關閉之重置訊號透過重置訊號線36朝重置電晶體26之閘施加，而令選擇之列之重置電晶體26開啟。因為重置電晶體26之開啟，電荷蓄積節點ND之電位被重置。

在該例，重置電晶體26之源極是與依各個複數個像素10A之行而設之回饋線53中之其中1個回饋線連接。亦即，在該例，作為令光電轉換部12之電荷初期化之重置電壓，將回饋線53之電壓供給至電荷蓄積節點ND。在此，上述之回饋線53是與依各個複數個像素10A之行而設之反向增幅器50中之對應之其中1個反向增幅器之輸出端子連接。反向增幅器50可以是上述之周邊電路40之一部分。

著眼於複數個像素10A之行中之其中1行。如圖示，反向增幅器50之反向輸入端子是與該行之垂直訊號線35連接。另外，反向增幅器50之輸出端子、以及、屬於該行之1個以上之像素10A是透過回饋線53而連接。當拍攝裝置100A運作時，在反向增幅器50之非反向輸入端子供給預定之電壓Vref(例如1V或1V附近之正電壓)。可藉由選擇屬於該行之1個以上之像素10A中之其中1個像素，令位址電晶體24及重置電晶體26開啟，而形成令該像素10A之輸出負回饋之回饋路徑。由於回饋路徑之形成，垂直訊號線35之電壓是朝針對反向增幅器50之非反向輸入端子之輸入電壓Vref收斂。換句話說，由於回饋路徑之形成，電荷蓄積節點ND之電壓、垂直訊號線35之電壓會重置成如Vref般之電壓。關於電壓Vref，可以使用電源電壓(例如3.3V)及接地電壓(0V)之範圍內之任意大小之電壓。亦可以將反向增幅器50稱作回饋放大器。如此，拍攝裝置100A具有將反向增幅器50包含在回饋路徑之一部分之回饋電路16。

隨著電晶體之開啟或關閉，會發生被稱作kTC雜訊之熱雜訊是已為人所熟知。隨著重置電晶體之開啟或關閉而發生之雜訊是稱作重置雜訊。在電荷蓄積領域之電位之重置後將重置電晶體關閉所發生之重置雜訊會殘留在將訊號電荷蓄積前之電荷蓄積領域。然而，可藉由利用回饋，而降低隨著重置電晶體之關閉所發生之重置雜訊。在國際公開第2012/147302號有說明利用回饋而抑制重置雜訊之詳細。用於參考，將國際公開第2012/147302號之揭示內容全部援用於本說明書。

在圖2所舉例顯示之構成，由於回饋路徑之形成，熱雜訊之交流成分回饋至重置電晶體26之源極。在圖2所舉例顯示之構成，由於直到重置電晶體26關閉之前一刻為止是形成有回饋路徑，故降低隨著重置電晶體26之關閉而發生之重置雜訊是可能的。

圖3是顯示實施形態之像素10A內之布局的平面圖。圖4是顯示像素10A之裝置構造的概略截面圖。圖3是示意地顯示從垂直於半導體基板60之方向觀看圖4所示之像素10A時之在半導體基板60形成之各元件(增幅電晶體22、位址電晶體24、及重置電晶體26等)之配置。在此，增幅電晶體22及位址電晶體24是沿著紙面之上下方向而直線狀地配置。

圖4是實施形態之像素10A之裝置構造的概略截面圖。圖4是沿著圖3中之A-A線將像素10A切斷而朝箭頭方向展開之情況下的截面圖。

附帶一提，在圖3及圖4，身為n型雜質領域之第1擴散領域67n是重置電晶體26之汲極領域，是電荷蓄積領域(FD)。

如圖3及圖4所示，與本實施形態相關之拍攝裝置100A之像素10A具有第1電晶體(在此是重置電晶體26)。第1電晶體是位在半導體基板中，包含第1導電型(以下稱作n型。)之雜質，將把光電轉換部12所轉換之光電荷蓄積之第1擴散領域67n當作源極及汲極之其中一者而包含，將身為包含n型雜質之n型雜質領域之第2擴散領域68an當作源極及汲極之另一者而包含。在本實施形態，第1擴散領域67n之n型雜質的濃度比第2擴散領域68an之n型雜質的濃度小。

再者，像素10A具有與重置電晶體26不同之第2電晶體(在此是增幅電晶體22或位址電晶體24)，第2電晶體是位在半導體基板60中，將包含n型雜質之第3擴散領域(以下，稱作其他之n型雜質領域68bn、68cn、68dn。)當作源極或汲極而包含。此時，第1擴散領域67n之n型雜質的濃度亦可以是比其他之n型雜質領域68bn、68cn、及68dn(以下記載成68bn~68dn。)之n型雜質的濃度小。此時，第1擴散領域67n之n型雜質的濃度可以是至少比第2擴散領域68an及其他之n型雜質領域68bn~68dn之n型雜質的濃度的1/10小，亦可以是比1/15小。藉此，由於在第1擴散領域67n與半導體基板60之接合部之接合濃度小，故可緩和在接合部之電場強度。因此，來自身為電荷蓄積領域之第1擴散領域67n或往第1擴散領域67n之漏電流降低。

另外，與本實施形態相關之拍攝裝置100A亦可以是如下：半導體基板60包含第2導電型(以下稱作p型。)之雜質，第1擴散領域67n所包含之n型雜質的濃度及半導體基板60中之與第1擴散領域67n鄰接之部分所包含之p型雜質的濃度是1×10¹⁶ atoms/cm³ 以上、5×10¹⁶ atoms/cm³ 以下。藉此，第1擴散領域67n與半導體基板60之接合濃度小，可抑制在接合部之電場強度之上昇。因此，可降低在接合部之漏電流。

如圖4之示意顯示，像素10A概略而言是具有半導體基板60、配置在半導體基板60之上方之光電轉換部12、配線構造80。配線構造80是配置在層間絕緣層90內，具有將在半導體基板60形成之增幅電晶體22與光電轉換部12電性連接之構造，其中該層間絕緣層90是形成在光電轉換部12與半導體基板60之間。在此，層間絕緣層90具有將絕緣層90a、90b、90c、及90d(以下記載成90a~90d。)之4層絕緣層包含之積層構造，配線構造80具有配線層80a、80b、80c、及80d(以下記載成80a~80d。)之4層配線層、以及、配置在該等配線層間之插栓(plug)pa1、pa2、pb、pc、及pd。另外，配線層80a包含有接觸插栓cp1、cp2、cp3、cp4、cp5、cp6及cp7(以下記載成cp1~cp7。)。附帶一提，理所當然地，層間絕緣層90中之絕緣層之數量及配線構造80中之配線層之數量並非限定於此例，可任意地設定。

光電轉換部12是配置在層間絕緣層90上。光電轉換部12包含有在層間絕緣層90上形成之像素電極12a、與像素電極12a對向之透明電極12c、以及、配置在該等電極間之光電轉換層12b。光電轉換部12之光電轉換層12b是由有機材料或非晶矽等之無機材料形成，承受透過透明電極12c而入射之光，藉由光電轉換而生成正及負之電荷。光電轉換層12b典型上是橫跨複數個像素10A而形成。另外，光電轉換層12b亦可以是包含有由有機材料構成之層與由無機材料構成之層。

透明電極12c是由ITO等之透明之導電性材料形成，配置在光電轉換層12b之受光面側。與光電轉換層12b同樣，透明電極12c典型上是橫跨複數個像素10A而形成。雖然在圖4是省略圖示，但透明電極12c具有與上述之蓄積控制線39之連接。拍攝裝置100A運作時，可藉由控制蓄積控制線39之電位令透明電極12c之電位與像素電極12a之電位不同，而以像素電極12a收集光電轉換所生成之訊號電荷。舉例來說，以透明電極12c之電位比像素電極12a之電位高的方式，控制蓄積控制線39之電位。具體而言，舉例來說是對蓄積控制線39施加10V程度之正電壓。藉此，能以像素電極12a收集在光電轉換層12b發生之電洞-電子對中之電洞。像素電極12a所收集之訊號電荷是透過配線構造80而蓄積在第1擴散領域67n。

像素電極12a是由鋁、銅等之金屬、金屬氮化物、或是藉由摻雜雜質而賦予導電性之多晶矽等而形成之電極。像素電極12a是與鄰接之其他之像素10A之像素電極12a空間上地分離，藉此，與其他之像素10A之像素電極12a電性分離。

半導體基板60包含有支持基板61、在支持基板61上形成之1個以上之半導體層。在此是以p型矽(Si)基板來舉例顯示支持基板61。在該例，半導體基板60是具有支持基板61上之p型半導體層61p、p型半導體層61p上之n型半導體層62n、n型半導體層62n上之p型半導體層63p、及p型半導體層63p上之p型半導體層65p。p型半導體層63p是橫跨支持基板61之整面而形成。p型半導體層65p具有雜質之濃度比p型半導體層65p還低之p型雜質領域66p、在p型雜質領域66p中形成之第1擴散領域67n、第2擴散領域68an與n型雜質領域68bn~68dn、元件分離領域69。

p型半導體層61p、n型半導體層62n、p型半導體層63p及p型半導體層65p之各半導體層典型上是藉由將雜質之離子往以磊晶成長形成之半導體層注入而形成。p型半導體層63p及p型半導體層65p之雜質濃度是互相相同之程度、且比p型半導體層61p之雜質濃度高。在p型半導體層61p及p型半導體層63p之間配置之n型半導體層62n是抑制來自支持基板61或周邊電路40之少數載體往身為將訊號電荷蓄積之電荷蓄積領域之第1擴散領域67n流入之情形。拍攝裝置100A之運作時，n型半導體層62n之電位是透過設在拍攝領域R1(參考圖1)之外側之井觸點(未圖示)而受到控制。

另外，在該例，半導體基板60具有將p型半導體層61p及n型半導體層62n貫通而設在p型半導體層63p及支持基板61之間之p型領域64。與p型半導體層63p、p型半導體層65p相比，p型領域64具有高的雜質濃度，且與p型半導體層63p、支持基板61電性連接。拍攝裝置100A之運作時、p型半導體層63p及支持基板61之電位是透過設在拍攝領域R1之外側之基板觸點(未圖示)而受到控制。將p型半導體層65p以與p型半導體層63p相接的方式而配置，藉此，拍攝裝置100A之運作時，可透過p型半導體層63p而控制p型半導體層65p之電位。

在半導體基板60形成增幅電晶體22、位址電晶體24、及重置電晶體26。重置電晶體26包含有第1擴散領域67n、第2擴散領域68an、在半導體基板60上形成之絕緣層70、絕緣層70上之閘極電極26e。第1擴散領域67n及第2擴散領域68an分別作為重置電晶體26之汲極領域及源極領域而發揮。第1擴散領域67n是作為將光電轉換部12所生成之訊號電荷暫時蓄積之電荷蓄積領域而發揮。

增幅電晶體22包含有n型雜質領域68bn、68cn、絕緣層70之一部分、絕緣層70上之閘極電極22e。n型雜質領域68bn及68cn分別作為增幅電晶體22之汲極領域及源極領域而發揮。

在n型雜質領域68bn與第1擴散領域67n之間配置元件分離領域69。元件分離領域69舉例來說是p型之雜質擴散領域。藉由元件分離領域69，增幅電晶體22與重置電晶體26是電性分離。

如圖4之示意顯示，第1擴散領域67n是在p型雜質領域66p中形成，藉此，第1擴散領域67n與元件分離領域69是以互相不接觸的方式而配置。舉例來說，當使用p型雜質層來作為元件分離領域69的情況下，若第1擴散領域67n與元件分離領域69相接，則在接合部之p型雜質濃度及n型雜質濃度雙方變高。因此，在第1擴散領域67n與元件分離領域69之接合部周邊易於發生起因於該高的接合濃度之漏電流。換句話說，藉由將第1擴散領域67n與元件分離領域69以相互不接觸的方式而配置，即便在元件分離領域69使用高濃度之p型雜質層，亦可抑制pn接合濃度之上昇，抑制漏電流。另外，雖然有使用STI(Shallow Trench Isolation)來作為元件分離領域69的方法，但此情況下，為了令起因於STI側壁部之結晶缺陷之漏電流降低，宜將第1擴散領域67n與STI以相互不接觸的方式而配置。

在相互鄰接之像素10A間亦配置有元件分離領域69，在其間令各訊號檢測電路14電性分離。在此，元件分離領域69是設在增幅電晶體22及位址電晶體24之組之周圍、以及、重置電晶體26之周圍。

位址電晶體24包含有n型雜質領域68cn、68dn、絕緣層70之一部分、絕緣層70上之閘極電極24e。在該例，位址電晶體24是藉由與增幅電晶體22共用n型雜質領域68cn，而與增幅電晶體22電性連接。n型雜質領域68cn是作為位址電晶體24之汲極領域而發揮，n型雜質領域68dn是作為位址電晶體24之源極領域而發揮。

在該例，以覆蓋重置電晶體26之閘極電極26e、增幅電晶體22之閘極電極22e、及位址電晶體24之閘極電極24e的方式而設有絕緣層72。絕緣層72舉例來說是矽氧化膜。在該例，於絕緣層72、以及、閘極電極26e、閘極電極22e、閘極電極24e之間是更夾有絕緣層71。絕緣層71舉例來說是矽氧化膜。絕緣層71亦可以是具有將複數個絕緣層包含在內之積層構造。同樣地，上述之絕緣層72亦可以是具有將複數個絕緣層包含在內之積層構造。

絕緣層72及絕緣層71之積層構造是具有複數個接觸孔。在此，於絕緣層72及絕緣層71設有接觸孔h1~h7。接觸孔h1~h4是分別在與第1擴散領域67n、第2擴散領域68an、其他之n型雜質領域68bn、68dn重疊之位置形成。在接觸孔h1~h4之位置分別配置有接觸插栓cp1~cp4。接觸孔h5~h7是分別在與閘極電極26e、閘極電極22e、閘極電極24e重疊之位置形成。在接觸孔h5~h7之位置分別配置有接觸插栓cp5~cp7。

在圖4所舉例顯示之構成，配線層80a是具有接觸插栓cp1~cp7之層，典型上是摻雜了n型雜質之多晶矽層。在配線構造80所含有之配線層中，配線層80a是配置成最接近半導體基板60。配線層80b及插栓pa1、pa2是配置在絕緣層90a內。插栓pa1是將接觸插栓cp1與配線層80b連接，插栓pa2是將接觸插栓cp6與配線層80b連接。亦即，第1擴散領域67n與增幅電晶體22之閘極電極22e是透過接觸插栓cp1、cp6、插栓pa1、pa2、配線層80b而相互電性連接。

配線層80b是配置在絕緣層90a內，可以將上述之垂直訊號線35、位址訊號線34、電源配線32、重置訊號線36及回饋線53等包含在其中一部分。垂直訊號線35、位址訊號線34、電源配線32、重置訊號線36、回饋線53分別透過接觸插栓cp4、cp7、cp3、cp5、cp2而與n型雜質領域68dn、閘極電極24e、n型雜質領域68bn、閘極電極26e、第2擴散領域68an連接。

配置在絕緣層90b內之插栓pb是將配線層80b與配線層80c連接。同樣地，配置在絕緣層90c內之插栓pc是將配線層80c與配線層80d連接。配置在絕緣層90d內之插栓pd是將配線層80d與光電轉換部12之像素電極12a連接。配線層80b~80d、及、插栓pa1、pa2、pb~pd典型上是由銅或鎢等之金屬、金屬氮化物、或金屬氧化物等之金屬化合物等而形成。

插栓pa1、pa2、pb~pd、配線層80b~80d、接觸插栓cp1、cp6是將光電轉換部12與在半導體基板60形成之訊號檢測電路14電性連接。插栓pa1、pa2、pb~pd、配線層80b~80d、接觸插栓cp1、cp6、光電轉換部12之像素電極12a、增幅電晶體22之閘極電極22e、及、第1擴散領域67n是將光電轉換部12所生成之訊號電荷(在此是電洞)蓄積。

在此，著眼於在半導體基板60形成之n型雜質領域。在半導體基板60形成之n型雜質領域中，第1擴散領域67n是配置在作為p井而形成在p型半導體層65p內之p型雜質領域66p內。第1擴散領域67n是形成在半導體基板60之表面之近處，至少一部分位於半導體基板60之表面。由p型雜質領域66p與第1擴散領域67n之間之pn接合而形成之接面電容是作為將訊號電荷之至少一部分蓄積之電容而發揮，構成電荷蓄積領域之一部分。

在圖4所舉例顯示之構成，第1擴散領域67n是包含第1領域67a及第2領域67b。第1擴散領域67n之第1領域67a的雜質濃度是比第2擴散領域68an、及其他之n型雜質領域68bn~68dn低。第1擴散領域67n中之第2領域67b是形成在第1領域67a內，具有比第1領域67a高之雜質濃度。另外，接觸孔h1位於第2領域67b上，接觸插栓cp1是透過接觸孔h1而與第2領域67b連接。

如上述，p型半導體層65p是鄰接於p型半導體層63p而配置，藉此，拍攝裝置100A之運作時可透過p型半導體層63p而控制p型半導體層65p之電位。藉由採用如此之構造，可在與光電轉換部12具有電性連接之接觸插栓cp1、以及、半導體基板60接觸之部分(在此是第1擴散領域67n之第2領域67b)的周圍，配置雜質濃度相對地低之領域(在此是第1擴散領域67n之第1領域67a及p型雜質領域66p)。在第1擴散領域67n形成第2領域67b並非必要。然而，可藉由令身為接觸插栓cp1與半導體基板60之連接部分之第2領域67b的雜質濃度較高，而獲得抑制空乏層在接觸插栓cp1與半導體基板60之連接部分周圍變廣(空乏化)之效果。如此，可藉由抑制接觸插栓cp1與半導體基板60接觸之部分之周圍之空乏化，而抑制起因於在接觸插栓cp1與半導體基板60之界面之半導體基板60之結晶缺陷(亦可稱作界面態)的漏電流。另外，藉由令接觸插栓cp1連接至具有較高之雜質濃度之第2領域67b，可獲得降低接觸電阻之效果。

另外，在該例，第1擴散領域67n之第2領域67b與p型雜質領域66p之間隔著雜質濃度比第2領域67b低之第1領域67a，第1擴散領域67n之第2領域67b與p型半導體層65p之間亦隔著第1領域67a。藉由在第2領域67b之周圍配置雜質濃度相對地低之第1領域67a，可緩和由第1擴散領域67n與p型半導體層65p或p型雜質領域66p之pn接合而形成之電場強度。藉由緩和該電場強度，而抑制因為由pn接合所形成之電場而造成之漏電流。

如圖3之示意顯示，像素10A具有：重置電晶體26，將第1擴散領域67n及第2擴散領域68an當作源極及汲極而具有；分離領域(以下，稱作元件分離領域69。)，將該像素10A具有之其他之電晶體(在此是增幅電晶體22及位址電晶體24)隔開。元件分離領域69舉例來說是包含與n型不同之第2導電型(以下稱作p型。)之雜質。此時，第1擴散領域67n與在第1擴散領域67n之周圍形成之元件分離領域69是以在半導體基板60之表面互相不接觸的方式而配置。

具體而言，第1擴散領域67n是在雜質濃度比p型半導體層65p低之p型雜質領域66p中形成。在該第1擴散領域67n與p型雜質領域66p之間會形成空乏層領域。一般而言，半導體基板60之表面附近之結晶缺陷密度比半導體基板60之內部之結晶缺陷密度高。因此，關於在使第1擴散領域67n與p型雜質領域66p接合之接合部(pn接合部)形成之空乏層領域，在半導體基板60之表面附近之接合部形成之空乏層領域的漏電流比在半導體基板60之內部之pn接合部形成之空乏層領域的漏電流大。

另外，若在半導體基板60之表面之接合部形成之空乏層領域(以下稱作界面空乏層。)的面積增大，則漏電流易於增大。因此，宜令在半導體基板60之表面露出之界面空乏層的面積成為最小。為了令該界面空乏層的面積小，亦可以是以如下方式而形成：從垂直於半導體基板60之方向觀看時，第1擴散領域67n的面積比第2擴散領域68an還小。舉例來說，亦可以是：從垂直於半導體基板60之方向觀看時，第1擴散領域67n之面積是第2擴散領域68an之面積的1/2以下。另外，此時，亦可以是：第1擴散領域67n之通道寬方向之寬是第2擴散領域68an之通道寬方向之寬的1/2以下。附帶一提，第1擴散領域67n及第2擴散領域68an亦可以是通道寬方向之寬及通道長方向之長之其中一者相同大小。另外，關於像素10A內之其他之n型雜質領域68bn~68dn亦同樣，可以是以從垂直於半導體基板60之方向觀看時第1擴散領域67n之面積比其他之n型雜質領域68bn~68dn之面積小的方式而形成。

另外，上述之第1擴散領域67n及第2擴散領域68an的面積亦可以是從垂直於半導體基板之方向觀看時之第1擴散領域67n及第2擴散領域68an中之不與重置電晶體26之閘極電極26e重疊之部分的面積。同樣地，關於其他之n型雜質領域68bn~68dn的面積，亦可以是從垂直於半導體基板60之方向觀看時之其他之n型雜質領域68bn~68dn中之不與增幅電晶體22之閘極電極22e及位址電晶體24之閘極電極24e重疊之部分的面積。從垂直於半導體基板60之方向觀看時與該等電晶體之閘極電極22e、24e、26e重疊之部分是比未與閘極電極22e、24e、26e重疊之部分還要難在製造時承受損傷。關於製造時承受損傷，舉例來說是由在乾蝕刻工程使用之電漿處理所造成、由令光阻剝離時之灰化處理所造成。由此，在與閘極電極22e、24e、26e重疊之部分是不易發生漏電流。所以，在令界面空乏層之面積小這方面，關於第1擴散領域67n及其他之n型雜質領域68bn~68dn，亦可以只考慮不與閘極電極重疊之部分之面積的影響。

另外，藉由令第1擴散領域67n之面積小，在第1擴散領域67n形成之接觸孔h1與閘極電極26e之間的距離舉例來說是比在第2擴散領域68an形成之接觸孔h2與閘極電極26e之間的距離小。亦即，從垂直於半導體基板60之方向觀看時，接觸插栓cp1和第1擴散領域67n之連接部分、與閘極電極26e的距離，是比接觸插栓cp2和第2擴散領域68an之連接部分、與閘極電極26e的距離小。如上述，第1擴散領域67n是雜質濃度低，故電阻值比第2擴散領域68an高。所以，可藉由接觸孔h1與閘極電極26e之距離小而使在第1擴散領域67n之電流路徑縮短，藉此，令在第1擴散領域67n之電阻值變小。附帶一提，關於其他之n型雜質領域68bn及68dn亦同樣，在第1擴散領域67n形成之接觸孔h1與閘極電極26e的距離亦可以是比在該等n型雜質領域68bn、68dn形成之接觸孔h3、h4與閘極電極22e、24e的距離小。亦即，亦可以是：從垂直於半導體基板60之方向觀看時，接觸插栓cp1和第1擴散領域67n之連接部分、與閘極電極26e的距離，比接觸插栓cp3和n型雜質領域68bn之連接部分、與閘極電極22e的距離小。另外，亦可以是：從垂直於半導體基板60之方向觀看時，接觸插栓cp1和第1擴散領域67n之連接部分、與閘極電極26e的距離，比接觸插栓cp4和n型雜質領域68dn之連接部分、與閘極電極24e的距離小。

(變形例1) 圖5是顯示與本實施形態之變形例1相關之拍攝裝置100B之電路構成的圖。圖5顯示之像素10B與圖2顯示之像素10A之間的主要相異點是在半導體基板60形成有防燒電晶體28。以下，以與實施形態不同之處為中心而進行說明，共通點是省略詳細說明。

如圖5所示，電荷蓄積節點ND是與重置電晶體26之汲極、增幅電晶體22之閘極、光電轉換部12之下部電極、防燒電晶體28之源極及閘極電性連接。在此，重置電晶體26之汲極是身為電荷蓄積領域之第1擴散領域67n。防燒電晶體28之源極是與VDD配線或防燒電晶體28專用之電源線41連接。在此，若過大光入射光電轉換膜12b，則有第1擴散領域67n之電位超過VDD之可能性。可藉由將防燒電晶體28之閾值電壓設定成當第1擴散領域67n之電位等於VDD的情況下開啟，而令過剩之電荷從第1擴散領域67n朝電源線41流掉。結果，可防止燒掉等之故障。

圖6是顯示本實施形態之變形例1之像素10B內之布局的平面圖。如圖6所示，本變形例之像素10B更具有與第1電晶體(在此是重置電晶體26)不同之第3電晶體(在此是防燒電晶體28)。防燒電晶體28包含閘極電極28e、源極領域及汲極領域。在此，第1擴散領域67n是作為防燒電晶體28之汲極領域而發揮。附帶一提，第1擴散領域67n亦作為重置電晶體26之汲極領域而發揮。如此，在上述2個電晶體，第1擴散領域67n是作為汲極領域而被共用。n型雜質領域68en是作為防燒電晶體28之源極領域而發揮。

在此，第1擴散領域67n之n型雜質的濃度亦可以是比n型雜質領域68en的n型雜質濃度小。藉此，第1擴散領域67n之n型雜質的濃度是比像素10B內之其他之n型雜質領域68bn~68ec之n型雜質的濃度小。由此，因為第1擴散領域67n與半導體基板60之接合濃度小，故可降低漏電流。

圖7是本變形例之像素之裝置構造的概略截面圖。如圖7所示，防燒電晶體28之閘極電極28e是隔著閘極絕緣膜70而形成在半導體基板60上。n型雜質領域68en是形成在半導體基板60之表面。

若過大光入射光電轉換膜12b，則第1擴散領域67n之電位是上升而直到與施加在透明電極12c之偏壓相同之程度為止。若如此之過電壓施加在第1擴散領域67n，則有第1擴散領域67n破壞、或增幅電晶體22之閘極絕緣膜70破壞之虞。結果，發生燒掉等之故障。

另一方面，根據本變形例，可抑制暗電流，且即便是過大光入射的情況亦可防止由過電壓造成之各電晶體之故障。

(變形例2) 　圖8是顯示與本實施形態之變形例2相關之拍攝裝置100C之像素10C內之布局的平面圖。在本變形例，與像素10A不同之處在於：從垂直於半導體基板60之方向觀看時，第1擴散領域(FD)67n是圓形。以下，以與實施形態不同之處為中心而進行說明，共通點是省略詳細說明。

在本變形例，如上述，從垂直於半導體基板60之方向觀看時，第1擴散領域(FD)67n是圓形。藉此，第1擴散領域67n之在半導體基板60之表面的面積是比形成矩形狀的情況小。因此，在半導體基板60之表面，在第1擴散領域67n與半導體基板60之接合部形成之界面空乏層的面積小。藉此，可降低在接合部之漏電流。

附帶一提，雖然本變形例是與實施形態之拍攝裝置100A同樣，不具有防燒電晶體28，但亦可以是如變形例1之拍攝裝置100B般地具有防燒電晶體28。藉此，即便過大光入射光電轉換部12，亦可防止由過電壓造成之各電晶體之故障。 (變形例3) 圖9是顯示與本實施形態之變形例3相關之拍攝裝置100D之像素10D之電路構成的圖。圖10是顯示本變形例之像素10D內之布局的平面圖。雖然上述實施形態及變形例所舉例說明之拍攝裝置是具有利用光電轉換膜之光電轉換部，但本變形例所舉例說明之拍攝裝置是使用光電二極體來作為光電轉換部。如圖9及圖10所示，本變形例之像素10D具有光電二極體13與傳輸電晶體27。光電二極體13具有n型雜質領域68fn與位在n型雜質領域68fn之上方之釘扎層(未圖示)。釘扎層是p型雜質領域。光電二極體13是對在曝光時間中接收之光進行光電轉換而生成電荷。在預定之曝光時間結束後，透過傳輸訊號線37而將使傳輸電晶體27開啟之傳輸訊號施加在傳輸電晶體27之閘極。藉此，傳輸電晶體27成為開啟狀態，光電二極體13所生成之電荷朝電荷蓄積節點ND傳輸。增幅電晶體22是將與傳輸至電荷蓄積節點ND之電荷對應之訊號往垂直訊號線35(未圖示)輸出。朝垂直訊號線35輸出之訊號是往AD轉換部(未圖示)供給而AD轉換。如圖10所示，傳輸電晶體27是將第1擴散領域67n與n型雜質領域68fn當作源極及汲極而包含。另外，傳輸電晶體27包含有閘極電極27e。傳輸電晶體27是將第1擴散領域67n當作源極及汲極之其中一者而在與重置電晶體26之間共用。　另外，如圖9所示，電荷蓄積節點ND是與重置電晶體26之汲極、增幅電晶體22之閘極、傳輸電晶體27之源極電性連接。在此，圖10中之重置電晶體26之汲極是身為電荷蓄積領域之第1擴散領域67n。在本變形例，與上述實施形態及變形例同樣，像素10D是具有第1電晶體(在此是重置電晶體26)。第1電晶體是位在半導體基板中，包含n型之雜質，將把光電二極體13所轉換之光電荷蓄積之第1擴散領域67n當作源極及汲極之其中一者而包含，將身為包含n型之雜質之n型雜質領域之第2擴散領域68an當作源極及汲極之另一者而包含。此時，第1擴散領域67n之n型雜質的濃度是比第2擴散領域68an之n型雜質的濃度小。藉此，由於在第1擴散領域67n與半導體基盤之接合部的接合濃度小，故在第1擴散領域67n之漏電流降低。再者，像素10D具有與重置電晶體26不同之第2電晶體(在此是增幅電晶體22)，第2電晶體是位在半導體基板60中，將包含n型雜質之第3擴散領域(以下稱作其他之n型雜質領域68bn及68cn。)當作源極或汲極而包含。此時，第1擴散領域67n之n型雜質的濃度亦可以是比其他之n型雜質領域68bn及68cn之n型雜質的濃度小。此時，第1擴散領域67n之n型雜質的濃度可以是至少比第2擴散領域68an及其他之n型雜質領域68bn及68cn之n型雜質的濃度的1/10小，亦可以是比1/15小。藉此，由於在第1擴散領域67n與半導體基板60之接合部之接合濃度小，故可緩和在接合部之電場強度。因此，來自身為電荷蓄積領域之第1擴散領域67n或往第1擴散領域67n之漏電流降低。另外，與本變形例相關之拍攝裝置100D亦可以是如下：半導體基板60包含p型雜質，第1擴散領域67n所包含之n型雜質的濃度及半導體基板60中之與第1擴散領域67n鄰接之部分所包含之p型雜質的濃度是1×10¹⁶ atoms/cm³ 以上、5×10¹⁶ atoms/cm³ 以下。藉此，第1擴散領域67n與半導體基板60之接合濃度小，可抑制在接合部之電場強度之上昇。因此，可降低在接合部之漏電流。另外，若在半導體基板60之表面之接合部形成之空乏層領域(以下稱作界面空乏層。)的面積增大，則漏電流易於增大。因此，宜令在半導體基板60之表面露出之界面空乏層的面積成為最小。為了令該界面空乏層的面積小，亦可以是以如下方式而形成：從垂直於半導體基板60之方向觀看時，第1擴散領域67n的面積比第2擴散領域68an還小。舉例來說，亦可以是：從垂直於半導體基板60之方向觀看時，第1擴散領域67n之面積是第2擴散領域68an之面積的1/2以下。另外，此時，亦可以是：第1擴散領域67n之通道寬方向之寬是第2擴散領域68an之通道寬方向之寬的1/2以下。附帶一提，第1擴散領域67n及第2擴散領域68an亦可以是通道寬方向之寬及通道長方向之長之其中一者相同大小。另外，關於像素10D內之其他之n型雜質領域68bn及68cn亦同樣，可以是以從垂直於半導體基板60之方向觀看時第1擴散領域67n之面積比其他之n型雜質領域68bn及68cn之面積小的方式而形成。另外，上述之第1擴散領域67n及第2擴散領域68an的面積亦可以是從垂直於半導體基板之方向觀看時之第1擴散領域67n及第2擴散領域68an中之不與重置電晶體26之閘極電極26e重疊之部分的面積。同樣地，關於其他之n型雜質領域68bn及68cn的面積，亦可以是從垂直於半導體基板60之方向觀看時之其他之n型雜質領域68bn及68cn中之不與增幅電晶體22之閘極電極22e重疊之部分的面積。從垂直於半導體基板60之方向觀看時與該等電晶體之閘極電極22e及26e重疊之部分是比未與閘極電極22e及26e重疊之部分還要難在製造時承受損傷。關於製造時承受損傷，舉例來說是由在乾蝕刻工程使用之電漿處理所造成、由令光阻剝離時之灰化處理所造成。由此，在與閘極電極22e及26e重疊之部分是不易發生漏電流。所以，在令界面空乏層之面積小這方面，關於第1擴散領域67n及其他之n型雜質領域68bn及68cn，亦可以只考慮不與閘極電極重疊之部分之面積的影響。另外，藉由令第1擴散領域67n之面積小，在第1擴散領域67n形成之接觸孔h1與閘極電極26e之間的距離舉例來說是比在第2擴散領域68an形成之接觸孔h2與閘極電極26e之間的距離小。如上述，第1擴散領域67n是雜質濃度低，故電阻值比第2擴散領域68an高。所以，可藉由接觸孔h1與閘極電極26e之距離小而使在第1擴散領域67n之電流路徑縮短，藉此，令在第1擴散領域67n之電阻值變小。附帶一提，關於其他之n型雜質領域68bn、68cn亦同樣，在第1擴散領域67n形成之接觸孔h1與閘極電極26e的距離亦可以是比在該等n型雜質領域68bn、68cn形成之接觸孔h3、h9與閘極電極22e的距離小。

雖然以上是基於實施形態及變形例而說明與本揭示相關之拍攝裝置，但本揭示並非限定於該等實施形態及變形例。只要未超脫本揭示之主旨，則業者可想到之對實施形態及變形例施加各種變形、以及、將實施形態及變形例之一部分之構成要素組合而建構之別的形態亦包含在本揭示之範圍。

另外，根據本揭示之實施形態及變形例，可降低漏電流之影響，故可提供能以高畫質進行拍攝之拍攝裝置。附帶一提，上述之增幅電晶體22、位址電晶體24、重置電晶體26、防燒電晶體28可以分別是N通道MOS，亦可以分別是P通道MOS。當各電晶體是P通道MOS的情況下，第1導電型之雜質是p型雜質，第2導電型之雜質是n型雜質。並不需要將電晶體全部以N通道MOS或P通道MOS之任一者而統一。當像素中之各電晶體分別是N通道MOS、使用電子來作為訊號電荷的情況下，亦可以將該等電晶體之各電晶體之源極及汲極之配置互相交換。產業利用性

根據本揭示，可提供可抑制暗電流之影響而以高畫質拍攝之拍攝裝置。本揭示之拍攝裝置舉例來說是對影像感測器、數位相機等有用。本揭示之拍攝裝置可用在醫療用相機、機器人用相機、監視攝影機、搭載在車輛而使用之攝影機等。

10A、10B、10C、10D‧‧‧像素12‧‧‧光電轉換部12a‧‧‧像素電極12b‧‧‧光電轉換層12c‧‧‧透明電極13‧‧‧光電二極體14‧‧‧訊號檢測電路16‧‧‧回饋電路22‧‧‧增幅電晶體22e、24e、26e、27e、28e‧‧‧閘極電極24‧‧‧位址電晶體26‧‧‧重置電晶體27‧‧‧傳輸電晶體28‧‧‧防燒電晶體32‧‧‧電源配線34‧‧‧位址訊號線35‧‧‧垂直訊號線36‧‧‧重置訊號線37‧‧‧傳輸訊號線39‧‧‧蓄積控制線40‧‧‧周邊電路41‧‧‧電源線42‧‧‧負載電路44‧‧‧欄訊號處理電路46‧‧‧垂直掃描電路48‧‧‧水平訊號讀取電路49‧‧‧水平共通訊號線50‧‧‧反向增幅器53‧‧‧回饋線60‧‧‧半導體基板61‧‧‧支持基板61p、63p、65p‧‧‧p型半導體層62n‧‧‧n型半導體層64‧‧‧p型領域66p‧‧‧p型雜質領域67a‧‧‧第1領域67b‧‧‧第2領域67n‧‧‧第1擴散領域68an‧‧‧第2擴散領域68bn、68cn、68dn、68en、68fn‧‧‧n型雜質領域69‧‧‧元件分離領域70、71、72、90a、90b、90c、90d‧‧‧絕緣層80‧‧‧配線構造80a、80b、80c、80d‧‧‧配線層90‧‧‧層間絕緣層100A、100B、100C、100D‧‧‧拍攝裝置ND‧‧‧電荷蓄積節點R1‧‧‧拍攝領域R2‧‧‧周邊領域cp1、cp2、cp3、cp4、cp5、cp6、cp7、cp8‧‧‧接觸插栓h1、h2、h3、h4、h5、h6、h7、h8、h9‧‧‧接觸孔pa1、pa2、pb、pc、pd‧‧‧插栓

圖1...與實施形態相關之拍攝裝置的構成圖。圖2...顯示與實施形態相關之拍攝裝置之電路構成的圖。圖3...顯示實施形態之像素內之布局的平面圖。圖4...實施形態之像素之裝置構造的概略截面圖。圖5...顯示與實施形態之變形例1相關之拍攝裝置之電路構成的圖。圖6...顯示實施形態之變形例1之像素內之布局的平面圖。圖7...實施形態之變形例1之像素之裝置構造的概略截面圖。圖8...顯示實施形態之變形例2之像素內之布局的平面圖。圖9...顯示實施形態之變形例3之像素之電路構成的圖。圖10...顯示實施形態之變形例3之像素內之布局的平面圖。

10A‧‧‧像素

12‧‧‧光電轉換部

12a‧‧‧像素電極

12b‧‧‧光電轉換層

12c‧‧‧透明電極

22‧‧‧增幅電晶體

22e、24e、26e‧‧‧閘極電極

24‧‧‧位址電晶體

26‧‧‧重置電晶體

60‧‧‧半導體基板

61‧‧‧支持基板

61p、63p、65p‧‧‧p型半導體層

62n‧‧‧n型半導體層

64‧‧‧p型領域

66p‧‧‧p型雜質領域

67a‧‧‧第1領域

67b‧‧‧第2領域

67n‧‧‧第1擴散領域

68an‧‧‧第2擴散領域

68bn、68cn、68dn‧‧‧n型雜質領域

69‧‧‧元件分離領域

70、71、72、90a、90b、90c、90d‧‧‧絕緣層

80‧‧‧配線構造

80a、80b、80c、80d‧‧‧配線層

90‧‧‧層間絕緣層

cp1、cp2、cp3、cp4、cp5、cp6、cp7‧‧‧接觸插栓

h1、h2、h3、h4、h5、h6、h7‧‧‧接觸孔

pa1、pa2、pb、pc、pd‧‧‧插栓

Claims

一種拍攝裝置，具有半導體基板與複數個像素，該半導體基板包含含有第1導電型之雜質的第1擴散領域、以及含有第1導電型之雜質的第2擴散領域，前述複數個像素各自包含將光轉換成電荷之光電轉換部；及第1電晶體，包含源極、汲極及閘極電極，並將前述第1擴散領域當作前述源極及前述汲極之其中一者而包含，將前述第2擴散領域當作前述源極及前述汲極之另一者而包含，其中該第1擴散領域蓄積前述電荷之至少一部份，在前述第1擴散領域之第1導電型之雜質的濃度是比在前述第2擴散領域之第1導電型之雜質的濃度要小，從垂直於前述半導體基板之方向觀看時，前述第1擴散領域的面積是比前述第2擴散領域的面積要小。
如請求項1之拍攝裝置，其中前述半導體基板更包含含有第1導電型之雜質的第3擴散領域，前述複數個像素各自包含第2電晶體，該第2電晶體將前述第3擴散領域當作源極及汲極之其中一者而包含，在前述第1擴散領域之第1導電型之雜質的濃度是比在前述第3擴散領域之第1導電型之雜質的濃度要小。
如請求項1之拍攝裝置，其中前述複數個像素各自包含第3電晶體，該第3電晶體將前述第1擴散領域當作源極及汲極之其中一者而包含。
如請求項1之拍攝裝置，其中前述第1擴散領域的前述面積是從垂直於前述半導體基板之方向觀看時，前述第1擴散領域中不與前述閘極電極重疊之部分的面積，前述第2擴散領域的前述面積是從垂直於前述半導體基板之方向觀看時，前述第2擴散領域中不與前述閘極電極重疊之部分的面積。
如請求項1之拍攝裝置，其中前述複數個像素各自包含：與前述第1擴散領域之第1部分連接之第1插栓；及與前述第2擴散領域之第2部分連接之第2插栓，從垂直於前述半導體基板之方向觀看時，前述第1部分與前述閘極電極間的距離是比前述第2部分與前述閘極電極間的距離要小。
如請求項1之拍攝裝置，其中前述半導體基板包含第4擴散領域，該第4擴散領域含有與第1導電型不同之第2導電型的雜質，前述複數個像素各自包含前述第1電晶體以外之其他電晶體，將前述第4擴散領域當作令前述第1電晶體與前述其他電晶體分離之分離領域而包含，前述第4擴散領域是在前述半導體基板之表面，且不與前述第1擴散領域接觸。
如請求項1之拍攝裝置，其中前述半導體基板含有與第1導電型不同之第2導電型之雜質，前述第1擴散領域所包含之第1導電型之雜質的濃度是1×10¹⁶atoms/cm³以上、5×10¹⁶atoms/cm³以下，前述半導體基板中與前述第1擴散領域鄰接之部分所包含之第2導電型之雜質的濃度是1×10¹⁶atoms/cm³以上、5×10¹⁶atoms/cm³以下。
如請求項1之拍攝裝置，其中從垂直於前述半導體基板之方向觀看時，前述第1擴散領域是圓形。
如請求項1之拍攝裝置，其中前述半導體基板包含半導體層，前述半導體層含有與前述第1導電型不同之第2導電型的雜質，前述第1擴散領域的底面與前述半導體層相接。
一種拍攝裝置，具有半導體基板與複數個像素，該半導體基板包含含有第1導電型之雜質的第1擴散領域、以及含有第1導電型之雜質的第2擴散領域，前述複數個像素各自包含：光電轉換部，將光轉換成電荷；第1電晶體，包含源極、汲極及閘極電極，並將前述第1擴散領域當作前述源極及前述汲極之其中一者而包含，將前述第2擴散領域當作前述源極及前述汲極之另一者而包含，其中該第1擴散領域蓄積前述電荷之至少一部分；第1插栓，與前述第1擴散領域之第1部分連接；及第2插栓，與前述第2擴散領域之第2部分連接，在前述第1擴散領域之第1導電型之雜質的濃度是比前述第2擴散領域之第1導電型之雜質的濃度要小，從垂直於前述半導體基板之方向觀看時，前述第1部分與前述閘極電極間的距離是比前述第2部分與前述閘極電極間的距離要小。