[go: up one dir, main page]

TWI743226B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI743226B
TWI743226B TW106134732A TW106134732A TWI743226B TW I743226 B TWI743226 B TW I743226B TW 106134732 A TW106134732 A TW 106134732A TW 106134732 A TW106134732 A TW 106134732A TW I743226 B TWI743226 B TW I743226B
Authority
TW
Taiwan
Prior art keywords
pad
bump
solder
layer
pillar
Prior art date
Application number
TW106134732A
Other languages
English (en)
Other versions
TW201906105A (zh
Inventor
曹俊鉉
柳泳奭
安宰鏞
趙日煥
Original Assignee
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司 filed Critical 南韓商愛思開海力士有限公司
Publication of TW201906105A publication Critical patent/TW201906105A/zh
Application granted granted Critical
Publication of TWI743226B publication Critical patent/TWI743226B/zh

Links

Images

Classifications

    • H10W90/701
    • H10W72/012
    • H10W72/20
    • H10W72/30
    • H10W72/90
    • H10W74/137
    • H10W72/01235
    • H10W72/01255
    • H10W72/01257
    • H10W72/01271
    • H10W72/019
    • H10W72/221
    • H10W72/222
    • H10W72/223
    • H10W72/232
    • H10W72/234
    • H10W72/242
    • H10W72/244
    • H10W72/245
    • H10W72/252
    • H10W72/255
    • H10W72/29
    • H10W72/922
    • H10W72/9223
    • H10W72/923
    • H10W72/952

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

一種半導體裝置包括:半導體晶片,其具有透過鈍化層暴露的襯墊;凸塊柱,其形成在與所述襯墊相鄰的所述鈍化層上方但不與所述襯墊交疊。所述半導體晶片還具有焊料層,該焊料層包括焊料凸塊部分和焊料焊腳部分,該焊料凸塊部分形成在所述凸塊柱上方,該焊料焊腳部分形成在所述凸塊柱的面向所述襯墊的一側以覆蓋所述襯墊,並且該焊料焊腳部分將所述凸塊柱與所述襯墊電連接。

Description

半導體裝置及其製造方法
各種實施方式總體上涉及半導體技術,並且更具體地,涉及包括凸塊的半導體裝置。
相關申請案的交叉參考
本申請要求於2017年6月14日在韓國智慧財產權局提交的韓國專利申請第10-2017-0074730號的優先權,該韓國專利申請通過引用全部併入本文。
透過將半導體晶片安裝到基板來製造半導體封裝。在引線接合方法中,半導體晶片和基板透過引線連接。然而,半導體裝置的小型化、信號處理速度的增加和輸入/輸出信號的數量的增加已經引發使用利用凸塊的覆晶接合方法來替代利用引線的引線接合方法。
在覆晶接合方法中,在半導體晶片的襯墊上形成凸塊,並且半導體晶片透過凸塊與基板電氣地和機械地連接。在覆晶接合方法中,因為半導體晶片和基板之間的信號傳送由凸塊實現,所以信號傳送長度被縮短,由此提供了高速操作和小型化方面的優點。
在一個實施方式中,半導體裝置可以包括:半導體晶片,該半導體晶片具有透過鈍化層暴露的襯墊;凸塊柱,該凸塊柱形成在與襯墊相鄰的鈍化層上方,但不與襯墊交疊;以及焊料層,該焊料層包括焊料凸塊部分和焊料焊腳部分,所述焊料凸塊部分形成在凸塊柱上方,所述焊料焊腳部分形成在凸塊柱的面向襯墊的一側以覆蓋襯墊,並且所述焊料焊腳部分將凸塊柱與襯墊電連接。
在一個實施方式中,半導體裝置可以包括:半導體晶片,該半導體晶片具有多個襯墊和鈍化層,多個襯墊沿著與第一方向垂直的第二方向成直線佈置,鈍化層使襯墊暴露;多個凸塊柱,這多個凸塊柱分別與襯墊對應地形成在鈍化層上方,並且分別被佈置成在第一方向上與對應的襯墊分離;以及多個焊料層,這多個焊料層分別形成在對應的襯墊和對應的凸塊柱上方。各個焊料層包括焊料凸塊部分和焊料焊腳部分,所述焊料凸塊部分形成在對應的凸塊柱上方,所述焊料焊腳部分形成在凸塊柱的面向對應的襯墊的一側以覆蓋襯墊,並且所述焊料焊腳部分將凸塊柱與襯墊電連接。
在一個實施方式中,一種用於製造半導體裝置的方法可以包括以下步驟:製備具有透過鈍化層暴露的襯墊的半導體晶片;在與襯墊相鄰的鈍化層上方形成凸塊柱以使凸塊柱不與襯墊交疊;在凸塊柱和襯墊上方形成焊料層;以及回焊焊料層,由此在凸塊柱上方形成焊料凸塊部分並在凸塊柱的面向襯墊的一側形成焊料焊腳部分以覆蓋襯墊並將凸塊柱和襯墊電連接。
10‧‧‧半導體裝置
100‧‧‧半導體基板
110‧‧‧半導體晶片
120‧‧‧襯墊
130‧‧‧鈍化層
140‧‧‧凸塊柱
150‧‧‧焊料層
151‧‧‧焊料凸塊部分
152‧‧‧焊料焊腳部分
160‧‧‧種子層
170‧‧‧阻擋層
200‧‧‧第一遮罩圖案
210‧‧‧第二遮罩圖案
710‧‧‧電子系統
711‧‧‧控制器
712‧‧‧輸入/輸出單元
713‧‧‧記憶體
714‧‧‧介面
715‧‧‧匯流排
800‧‧‧記憶卡
810‧‧‧記憶體
820‧‧‧記憶體控制器
830‧‧‧主機
圖1是圖示根據一個實施方式的半導體裝置的示例部分的表示的俯視圖。
圖2是沿著圖1的線A-A'截取的截面圖。
圖3是圖示根據一個實施方式的半導體裝置的示例部分的表示的俯視圖。
圖4、圖5、圖6、圖7、圖8、圖9、圖10、圖11、圖12、圖13、圖14、圖15和圖16是用於輔助逐步解釋根據一個實施方式的半導體裝置的製造方法的視圖的示例的表示。
圖17A和圖17B是圖示根據實施方式的根據凸塊柱的形狀的焊料層的輪廓的立體圖。
圖18是圖示根據一個實施方式的半導體裝置的示例部分的表示的截面圖。
圖19是圖示根據一個實施方式的在半導體裝置的襯墊上形成探針標記的情況的示例的表示。
圖20是圖示包括根據一個實施方式的半導體裝置的示例電子系統的表示的方塊圖。
圖21是圖示包括根據一個實施方式的半導體裝置的示例記憶卡的表示的方塊圖。
下面,將在下文通過各種示例實施方式參照附圖來描述具有凸塊的半導體封裝。
圖1是圖示根據一個實施方式的半導體裝置10的示例部分 的表示的俯視圖,圖2是沿著圖1的線A-A'截取的截面圖。
參照圖1和圖2,可以提供具有透過鈍化層130暴露的襯墊120的半導體晶片110。
半導體晶片110可以包括在它的一個表面上限定有襯墊120的半導體基板100。半導體基板100可以設置有電路單元(未示出),其中半導體晶片110的操作所必需的諸如電晶體、電阻器、電容器和保險絲的分立元件彼此電連接。作為用於與外部電子裝置電連接的電路單元的外部觸點的襯墊120可以與電路單元電連接。襯墊120可以由諸如鋁(Al)或鋁合金的金屬製成。
儘管未示出,電路單元的一部分可以被佈置為與襯墊120交疊。電路單元可以包括電源去耦電容器、鉗位電路、靜電放電(ESD)保護電路等。電源去耦電容器可以連接在電源電壓襯墊和接地電壓襯墊之間以在供應半導體晶片110的操作所必需的電源電壓(VCC)時降低電源雜訊。這樣的電源去耦電容器可以抑制電源電壓的突發變化,由此防止半導體晶片110的故障。鉗位電路和ESD保護電路可以起到保護半導體晶片110內的電路(在由於靜電放電現象而暫態將高電壓引入到半導體晶片110中的情況下)免受高電壓影響的作用。鉗位電路和ESD保護電路可以連接到接收外部信號的各個襯墊。ESD保護電路可以通過襯墊接收低於接地電壓(VSS)的低電壓或高於電源電壓的高電壓,並且透過鉗位電路將接收的電壓放電到接地電壓線或電源電壓線。電源去耦電容器、鉗位電路和ESD保護電路可以被佈置為與襯墊120交疊。
因為電路單元被佈置為與襯墊120交疊,所以可以透過最大 限度地利用半導體晶片110的面積來減小半導體晶片110的尺寸。然而,如果將電路單元佈置在襯墊120下方,則襯墊120及其下面的結構可變得基本上不受應力的侵害,因此可能會發生如下缺陷:當施加應力時,襯墊120有可能被剝離。本公開的實施方式可以提供能夠減小施加到襯墊120的應力並由此抑制襯墊120的剝離的技術。
半導體基板100可以具有主動表面和面向遠離主動表面的被動表面。襯墊120所在的表面可以是半導體基板100的主動表面。半導體基板100的主動表面可以被具有使襯墊120暴露的開口的鈍化層130覆蓋。
鈍化層130可以起到保護半導體基板100的主動表面的作用。另外,鈍化層130可以起到緩衝從外部傳送的應力的作用。鈍化層130可以是絕緣樹脂,例如,基於聚醯亞胺的材料(諸如感光聚醯亞胺)。
凸塊柱140可以形成在與襯墊120相鄰的鈍化層130的上方。凸塊柱140可以佈置成在第一方向FD上與襯墊120相鄰。凸塊柱140與鈍化層130交疊,並且在第一方向FD上與襯墊120分離開預定間隔,以使得凸塊柱140不與襯墊120交疊。凸塊柱140可以具有四邊形棱柱形狀。凸塊柱140在第二方向SD上的寬度可以比襯墊120在第二方向SD上的寬度窄。在本實施方式中,如圖所示,第一方向FD和第二方向SD指示彼此垂直的方向。
焊料層150可以形成在襯墊120上方和凸塊柱140上。焊料層150可以包括焊料凸塊部分151和焊料焊腳部分152。
焊料凸塊部分151可以佈置在凸塊柱140的頂表面上,並且可以是半球形的或在截面中具有預定曲率的球體的一部分。焊料焊腳部分 152可以形成在凸塊柱140的面向襯墊120的一側以覆蓋襯墊120的頂表面,並且將凸塊柱140和襯墊120電連接。
焊料焊腳部分152可以形成為不覆蓋襯墊120的整個頂表面,而僅覆蓋襯墊120的頂表面的一部分。焊料焊腳部分152可以形成為覆蓋襯墊120的頂表面中的與凸塊柱140相鄰的一部分並且使得襯墊120的頂表面的被焊料焊腳部分152覆蓋的部分以外的剩餘部分暴露。焊料焊腳部分152可以形成為覆蓋襯墊120的與凸塊柱140相鄰的一個邊緣部分和襯墊120的中心部分,並且焊料焊腳部分152不覆蓋襯墊120的剩餘邊緣部分,這些剩餘邊緣部分限定順時針90度旋轉U形的形狀。焊料焊腳部分152在第二方向SD上的寬度可以比襯墊120在第二方向SD上的寬度窄。在襯墊120在第二方向SD上的寬度為S1,焊料焊腳部分152在第二方向SD上的寬度為S2的情況下,S2可以小於S1。
種子層160可以插置在凸塊柱140和鈍化層130之間以及焊料焊腳部分152和襯墊120之間。
按照與焊料焊腳部分152相同的方式,種子層160可形成為不覆蓋襯墊120的頂表面的整個部分,而是僅覆蓋襯墊120的頂表面的一部分。種子層160可以覆蓋襯墊120的與凸塊柱140相鄰的一部分,並且不覆蓋襯墊120的與凸塊柱140相鄰的部分以外的剩餘部分。
種子層160可以由與凸塊柱140相同的材料形成。例如,凸塊柱140和種子層160可以由包括銅、鎳、金、銀、鉑及其合金當中的至少任一種的材料形成。
阻擋層170還可以插置在種子層160和鈍化層130之間以及 種子層160和襯墊120之間。阻擋層170可由鈦(Ti)或鈦鎢(TiW)形成。在形成阻擋層170的情況下,可以防止形成種子層160的材料向下擴散。阻擋層170可以起到黏合層的作用,以用於使得種子層160能夠黏附到襯墊120和鈍化層130,襯墊120和鈍化層130是下面的材料層。
焊料焊腳部分152可以佈置在種子層160上且不與襯墊120直接接觸,並且可以透過種子層160和阻擋層170電連接到襯墊120。
參照圖3,在一個實施方式中,半導體晶片110可以包括透過鈍化層130暴露的多個襯墊120。多個襯墊120可以沿著圖3中限定的第二方向SD成直線佈置。
分別對應於多個襯墊120的多個凸塊柱140可以佈置在鈍化層130上。可以形成與襯墊120相同數量的凸塊柱140。彼此對應的襯墊120和凸塊柱140可以在第一方向FD上彼此相鄰地佈置。凸塊柱140可以沿著第二方向SD佈置以具有與襯墊120在第二方向SD上的間距相同的間距。
各個凸塊柱140在第二方向SD上的寬度可以小於各個襯墊120在第二方向SD上的寬度。在凸塊柱140沿著第二方向SD佈置成具有與襯墊120的間距相同的間距並且各個凸塊柱140在第二方向SD上的寬度小於各個襯墊120在第二方向SD上的寬度的情況下,相鄰的凸塊柱140在第二方向SD上的間隔可以大於相鄰的襯墊120在第二方向SD上的間隔。
可以在襯墊120上方以及凸塊柱140上形成分別將彼此對應的襯墊120和凸塊柱140進行連接的多個焊料層150。可以形成與襯墊120相同數量的焊料層150。當在平面中查看時,各個焊料層150可以具有在第一方向FD上延伸的直線形狀,以便連續地覆蓋對應的襯墊120和對應的凸 塊柱140。換句話說,各個焊料層150可以具有在第一方向FD上延伸以連續地覆蓋對應的襯墊120和對應的凸塊柱140的直線型平面結構。焊料層150在第二方向SD上的間距可以與襯墊120在第二方向SD上的間距相同。
各個焊料層150可以包括形成在凸塊柱140上的焊料凸塊部分151和形成在凸塊柱140的面向襯墊120的一側以覆蓋襯墊120的焊料焊腳部分152。
各個焊料凸塊部分151在第二方向SD上的寬度可以與各個凸塊柱140在第二方向SD上的寬度基本相同。在各個凸塊柱140在第二方向SD上的寬度小於各個襯墊120在第二方向SD上的寬度的情況下,各個焊料凸塊部分151在第二方向SD上的寬度可以小於各個襯墊120在第二方向SD上的寬度。
各個焊料焊腳部分152在第二方向SD上的寬度可以與各個凸塊柱140在第二方向SD上的寬度基本相同。在各個凸塊柱140在第二方向SD上的寬度小於各個襯墊120在第二方向SD上的寬度的情況下,各個焊料焊腳部分152在第二方向SD上的寬度可以小於各個襯墊120在第二方向SD上的寬度。
在焊料層150在第二方向SD上的間距與襯墊120在第二方向SD上的間距相同並且包括焊料焊腳部分152的各個焊料層150在第二方向SD上的寬度小於各個襯墊120在第二方向SD上的寬度的情況下,相鄰的焊料層150中包括的焊料焊腳部分152在第二方向SD上的間隔可以比相鄰的襯墊120在第二方向SD上的間隔寬。在相鄰的襯墊120之間在第二方向SD上的間隔為d1,並且相鄰的焊料焊腳部分152之間在第二方向SD上 的間隔為d2的情況下,d2可以大於d1。以這種方式,透過將相鄰的焊料焊腳部分152之間的間隔d2設定為比相鄰的襯墊120之間的間隔d1寬,可以抑制相鄰的焊料焊腳部分152彼此連接並由此短路。
以下將描述根據一個實施方式的用於製造半導體裝置的方法。
圖4是根據一個實施方式的輔助說明製備半導體晶片110的步驟的俯視圖的示例的表示,圖5是沿著圖4的線B-B'截取的截面圖。
參照圖4和圖5,可以製備具有透過鈍化層130暴露的襯墊120的半導體晶片110。
半導體晶片110可以包括在一個表面上具有襯墊120的半導體基板100。半導體基板100可以設置有電路單元(未示出),其中半導體晶片110的操作所必需的諸如電晶體、電阻器、電容器和保險絲的分立元件彼此電連接。作為用於與外部電子裝置電連接的電路單元的外部觸點的襯墊120可以與電路單元電連接。
襯墊120可以由諸如鋁或鋁合金的金屬製成。可以透過濺射或熱蒸發來沉積諸如鋁或鋁合金的金屬,然後使用遮罩進行光刻和蝕刻製程來形成襯墊120。
半導體基板100可以具有主動表面和面向遠離主動表面的被動表面。襯墊120所在的表面可以是半導體基板100的主動表面。
具有暴露襯墊120的開口的鈍化層130可以形成在半導體基板100的主動表面上。雖然未示出,但是在形成上述結構的半導體晶片110之後,半導體晶片110可以進行電氣測試。在測試製程中,測試裝備的探 針尖端可以與半導體晶片110的襯墊120接觸。測試裝備可以通過探針尖端向襯墊120施加預定的電壓或電流,以檢測半導體晶片110的缺陷。與探針尖端的接觸可以導致襯墊120的表面上的探針標記。探針標記指示襯墊120的表面層被探針尖端推動或扭曲以引起凹陷和/或突出。
圖6是例示根據一個實施方式的形成阻擋層170和種子層160的步驟的截面圖。
參照圖6,阻擋層170形成在半導體晶片110的襯墊120和鈍化層130上,並且種子層160形成在阻擋層170上。在一個示例中,阻擋層170可在形成種子層160之前形成在鈍化層130和襯墊120上方。此外,種子層160可以在形成凸塊柱140之前形成在鈍化層170和襯墊120上方。在一個實施方式中,可以省略阻擋層170的形成。
阻擋層170可以由例如鈦(Ti)或鈦鎢(TiW)形成。種子層160可以由例如包括銅、鎳、金、銀、鉑及其合金中的至少任一種的材料形成。
圖7是根據一個實施方式的輔助說明形成第一遮罩圖案200的步驟的頂視圖的示例的表示,圖8是沿著圖7的線C-C'截取的截面圖。
參照圖7和圖8,第一遮罩圖案200形成在種子層160上。第一遮罩圖案200覆蓋襯墊120上方的種子層160,並且具有第一開口H1,第一開口H1將種子層160在靠近襯墊120的鈍化層130上方的一部分暴露出來。
可以透過在襯墊120和鈍化層130上方形成預定厚度的光阻劑並且然後透過曝光和顯影製程對光阻劑進行構圖來形成第一遮罩圖案 200。
第一開口H1可以形成為在第一方向FD上與襯墊120相鄰。第一開口H1可以形成為不與襯墊120交疊,並且與鈍化層130中與襯墊120相鄰的一部分交疊。由於這個事實,第一開口H1不暴露形成在襯墊上方的種子層160,而是暴露形成在與襯墊120相鄰的鈍化層130上方的種子層160。
如下面將參照圖9所述,在第一開口H1中形成凸塊柱(參見圖9的標號140)。第一開口H1可以具有與要形成的凸塊柱140的形狀對應的平面形狀。例如,在凸塊柱140具有四邊形棱柱形狀的情況下,第一開口H1可以具有諸如矩形或正方形的四邊形平面形狀。在凸塊柱140具有圓柱形狀的情況下,第一開口H1可以具有圓形平面形狀。
參照圖7和圖8,第一開口H1在第二方向SD上的寬度可以比襯墊120在第二方向SD上的寬度窄。例如,在襯墊120在第二方向SD上的寬度為W1並且第一開口H1在第二方向SD的寬度為W2的情況下,W2可以小於W1。
在存在多個襯墊120的情況下,可以分別形成與襯墊120對應的多個第一開口H1。可以形成與襯墊120的數量相同數量的第一開口H1。
在形成第一遮罩圖案200之後,可以執行用於移除光阻劑的殘餘物或浮渣的清除浮渣(descum)製程。
圖9是圖示根據一個實施方式的形成凸塊柱140的步驟的截面圖。
參照圖9,在種子層160上的第一開口H1中形成凸塊柱140。
可以使用電解電鍍製程形成凸塊柱140。凸塊柱140可以由 包括銅、鎳、金、銀、鉑及其合金中的至少任一種的材料形成。凸塊柱140可以由與種子層160相同的材料形成。
由於第一開口H1不與襯墊120交疊,而是與鄰近襯墊120的鈍化層130交疊,所以凸塊柱140也形成為不與襯墊120交疊而是與鄰近襯墊120的鈍化層130交疊。因為第一開口H1在第二方向SD上的寬度比襯墊120在第二方向SD上的寬度窄,所以凸塊柱140在第二方向SD上的寬度也比襯墊120在第二方向SD上的寬度窄。
圖10是圖示移除第一遮罩圖案200的步驟的截面圖。
參照圖10,圖9所示的第一遮罩圖案200被移除。為了移除第一遮罩圖案200,可以執行剝離或灰化製程。在移除第一遮罩圖案200之後,可以執行移除形成在種子層160和凸塊柱140的表面上的自然氧化物層的製程。
圖11是圖示根據一個實施方式的形成第二遮罩圖案210的步驟的俯視圖,圖12是沿著圖12的線D-D'截取的截面圖,並且圖13是例示在存在多個襯墊120的情況下的第二遮罩圖案210的俯視圖。
參照圖11和圖12,具有第二開口H2的第二遮罩圖案210形成在種子層160上。可以通過在種子層160和凸塊柱140上形成預定厚度的光阻劑以及透過曝光和顯影製程對光阻劑進行構圖來形成第二遮罩圖案210。
第二開口H2可以使襯墊120上方的種子層160、凸塊柱140的頂表面、以及凸塊柱140的與襯墊120相鄰的一個側表面暴露出來。在這種情況下相鄰可以意味著:如果凸塊柱140的一側向下延伸,則凸塊柱140 的該側可與襯墊120鄰接。
第二開口H2可以被形成為不暴露整個種子層160,而是僅暴露種子層160的位於襯墊120上方的一部分。第二開口H2可以被形成為暴露形成在襯墊120與凸塊柱140相鄰的一部分上方的種子層160,而不暴露形成在襯墊120的與凸塊柱140相鄰的部分以外的剩餘部分上方的種子層160。
第二開口H2可以被形成為暴露形成在襯墊120與凸塊柱140相鄰的一個邊緣部分以及襯墊120的中心部分上方的種子層160,而不暴露形成在襯墊120的剩餘邊緣部分(限定了順時針旋轉90度的U形)上方的種子層160。第二開口H2在第二方向SD上的寬度可以比襯墊120在第二方向SD上的寬度窄。當從第二方向SD查看時,第二開口H2可以形成為暴露形成在襯墊120的中心部分上方的種子層160,而不暴露形成在襯墊120的兩端上方的種子層160。參照圖13,在存在多個襯墊120的情況下,可以分別形成與襯墊120對應的多個第二開口H2。可以形成與襯墊120的數量相同數量的第二開口H2。
相鄰的第二開口H2之間在第二方向SD上的間隔可以比相鄰的襯墊120之間在第二方向SD上的間隔寬。例如,在相鄰襯墊120之間在第二方向SD上的間隔為t1並且相鄰的第二開口H2之間在第二方向SD上的間隔為t2的情況下,t2可以大於t1。
在形成第二遮罩圖案210之後,可以執行用於移除光阻劑的殘餘物或浮渣的清除浮渣製程。
圖14是圖示根據實施方式的形成焊料層150的步驟的截面 圖。
參照圖14,焊料層150形成在通過第二遮罩圖案210暴露的凸塊柱140和種子層160上。焊料層150可以形成在凸塊柱140的頂表面、凸塊柱140與襯墊120相鄰的一個側表面、以及形成在襯墊120的與凸塊柱140相鄰的部分上的種子層160上。
可以使用電解電鍍製程形成焊料層150。可以進行電鍍製程,以使得焊料層150形成在第二開口H2暴露的凸塊柱140和種子層160這二者上方。焊料層150可以是錫(Sn)和銀(Ag)的合金,也可以根據需要添加銅(Cu)、鈀(Pd)、鉍(Bi)、銻(Sb)等。
圖15是例示根據一個實施方式的移除第二遮罩圖案210的步驟的截面圖。
參照圖15,圖14所示的第二遮罩圖案210被移除。為了移除第二遮罩圖案210,可以執行剝離或灰化製程。
圖16是例示根據一個實施方式的部分地移除種子層160和阻擋層170的步驟的截面圖。
參照圖16,在移除了除了種子層160的位於焊料層150下方的區域以外的種子層160之後,透過使用焊料層150作為蝕刻遮罩來移除除了位於焊料層150下方的區域以外的區域中的阻擋層170。換句話說,在焊料層150形成之後並且在回焊焊料層150之前,可以使用焊料層150作為遮罩移除種子層160。用於移除種子層160和阻擋層170的製程可以使用濕法蝕刻製程進行。
在移除除了位於焊料層150下方的區域之外的區域的種子 層160和阻擋層170之後,進行回焊製程,由此形成如圖2所示的焊料凸塊部分151和焊料焊腳部分152。
回焊製程可以在等於或高於焊料層150的熔點的溫度(例如,等於或高於260℃的溫度)下進行。透過回焊製程,焊料層150可以熔化成液態。
在回焊製程期間,由於熔融液體狀態下的表面張力,凸塊柱140的頂表面上的大多數焊料層150可以在凸塊柱140的頂表面上形成具有預定曲率的球體或半球的一部分,然後可以被冷卻以形成焊料凸塊部分151(參見圖2)。凸塊柱140的頂表面上的一部分焊料可由於其自身的重量而沿著凸塊柱140的一個側表面向下流動,以與形成在凸塊柱140的一個側表面和襯墊120上方的種子層160上的焊料協同地形成覆蓋凸塊柱140的一個側表面和襯墊120上方的種子層的焊腳形狀,然後可以冷卻以形成焊料焊腳部分152(參見圖2)。
再次參照圖2,焊料焊腳部分152可以與凸塊柱140直接接觸,並且可以電連接到凸塊柱140。焊料焊腳部分152可以與襯墊120上方的種子層160接觸,並且可以透過種子層160和阻擋層170與襯墊120電連接。
圖17A和17B是圖示根據實施方式的根據凸塊柱的形狀的焊料凸塊部分的輪廓的立體圖。圖17A圖示了凸塊柱具有圓柱形狀的情況,圖17B例示了凸塊柱具有四邊形棱柱形狀的情況。
參照圖17A,在凸塊柱140形成為圓柱形狀的情況下,大量的焊料可以在焊料回焊製程中從凸塊柱140的頂部朝向凸塊柱140的底部向 下流動,因此在回焊製程之後剩餘在凸塊柱140上的焊料量可能較小。因此,焊料凸塊部分151的高度變低。
在將半導體裝置安裝到基板的情況下,焊料凸塊部分151起到將凸塊柱140和基板接合的作用。如果焊料凸塊部分151的高度變低,則可能不能與基板接合,或者接合可靠性可能變差。
參照圖17B,在凸塊柱140形成為四邊形棱柱形狀的情況下,可以增加在回焊製程之後剩餘在凸塊柱140上的焊料量,因此與將凸塊柱140形成為圓柱形狀的情況相比較,可以增加焊料凸塊部分151的高度。在本文的實施方式中,透過將凸塊柱140形成為四邊形棱柱形狀,可以充分確保焊料凸塊部分151的高度。
圖18是圖示根據一個實施方式的半導體裝置20的一部分的示例的表示的截面圖。
在下面參照圖18描述的實施方式中,將使用相同的技術術語和相同的標號來指代與上文參照圖1和圖2描述的實施方式的元件基本相同的元件,並且本文中將省略重複的說明。
參照圖18,凸塊柱140可以佈置在鄰近襯墊120的鈍化層130上方。凸塊柱140與鈍化層130交疊,但不與襯墊120交疊。
種子層160可以插置在凸塊柱140和鈍化層130之間。阻擋層170可以插置在種子層160和鈍化層130之間。種子層160和阻擋層170可以僅形成在凸塊柱140下方,並且可以不形成在襯墊120的頂表面上。也就是說,襯墊120可以不被種子層160或阻擋層170覆蓋。
可以在凸塊柱140和襯墊120上方形成焊料層150。焊料層 150可以包括焊料凸塊部分151和焊料焊腳部分152。
焊料凸塊部分151可以佈置在凸塊柱140的頂表面上,並且可以是半球形的或在截面中具有預定曲率的球體的一部分。焊料焊腳部分152可以形成在凸塊柱140的面向襯墊120的一側上,以部分地覆蓋襯墊120的頂表面。焊料焊腳部分152可以與凸塊柱140和襯墊120直接接觸從而將凸塊柱140和襯墊120電連接。
透過上述實施方式實現的效果如下。
如上所述,可以在測試製程中在襯墊的頂表面上形成探針標記。探針標記指示由於被探針尖端推動或扭曲的襯墊的表面層導致的凹陷和/或凸出。在圖19中例示了探針標記D。
根據本文的實施方式,如圖19所示,形成焊料焊腳部分152的焊料可以在回焊製程期間熔化成液態,並填充存在於襯墊120的表面上的探針標記D。因此,由於襯墊120和焊料焊腳部分152之間的接觸面積增加,可以提高襯墊120和焊料焊腳部分152之間的連接力。
為了減小半導體晶片的尺寸,電路單元被佈置為與襯墊交疊。然而,在此結構中,襯墊及其下面的結構可變得基本上不受應力的影響,進而,當施加應力時,可發生襯墊有可能被剝離的缺陷。如果在將半導體晶片安裝到基板上的回焊焊料的製程、用於保護半導體晶片免受外部環境影響的模制製程、可靠性測試製程等期間施加熱,則半導體晶片和基板可由於半導體晶片和基板之間的熱膨脹係數的差異而翹曲。根據本文的實施方式,因為凸塊不位於襯墊上並且位於鈍化層上,所以可以防止由於半導體晶片和基板翹曲而引發的應力通過凸塊柱而直接施加到襯墊上。因 此,可以抑制由於應力導致的襯墊剝離(lift)現象,並且還可以防止由於襯墊的剝離導致的半導體晶片和基板之間的差的連接。
焊料凸塊部分起到將凸塊柱和基板接合的作用。為了與基板的穩定連接,應當確保焊料凸塊部分的高度高於或等於預定高度。根據本文的實施方式,因為焊料焊腳部形成為不覆蓋襯墊的整個頂表面,而是僅覆蓋襯墊的頂表面的一部分,所以與焊料焊腳部分覆蓋襯墊的整個頂表面的情況相比,可以減少在回焊製程期間從凸塊柱的頂表面向下流動的焊料量。因此,由於可以使得較大量的焊料剩餘在凸塊柱的頂部並因此足以確保焊料凸塊部分的高度,可以防止焊料接合不良。
上述半導體裝置可以應用於各種封裝模組。
參照圖20,可將根據本文的實施方式的半導體裝置應用於電子系統710。電子系統710可以包括控制器711、輸入/輸出單元712和記憶體713。控制器711、輸入/輸出單元712和記憶體713可以透過用來提供資料傳輸路徑的匯流排715來彼此連接。
例如,控制器711可以包括一個或更多個微處理器、一個或更多個數位訊號處理器、一個或更多個微控制器以及能夠執行與這些元件相同功能的一個或更多個邏輯電路。記憶體713可以包括根據本文的實施方式的一個或更多個半導體裝置。輸入/輸出單元712可以包括從鍵區、鍵盤、顯示裝置和觸控式螢幕中選擇的一個或更多個。記憶體713可以存儲由控制器711等執行的資料和/或命令。
記憶體713可以包括諸如DRAM的易失性記憶體裝置及/或諸如快閃記憶體的非易失性記憶體裝置。例如,快閃記憶體可以被安裝在 諸如移動終端或桌上型電腦的資訊處理系統中。快閃記憶體可以被實現為固態硬碟(SSD)。在此情況下,電子系統710可以將大量的資料穩定地存儲在快閃記憶體系統中。
電子系統710還可以包括介面714,該介面714被配置為向通信網路發送資料/從通信網路接收資料。介面714可以包括有線介面或無線介面。例如,介面714可以包括天線、有線收發器或無線收發器。
電子系統710可以是移動系統、個人電腦、工業電腦或者執行各種功能的邏輯系統。例如,移動系統可以對應於以下項中的任何一個:個人數位助理(PDA)、可攜式電腦、平板電腦、行動電話、智慧型電話、無線電話、膝上型電腦、記憶卡、數位音樂系統以及資訊發送/接收系統。
當電子系統710執行無線通訊時,電子系統710可以被用在諸如碼分多址(CDMA)、全球移動通信系統(GSM)、北美數位行動電話(NADC)、增強型時分多址(E-TDMA)、寬頻碼分多址(WCDMA)、CDMA2000、長期演進(LTE)和無線寬頻互聯網(Wibro)的通信系統中。
參照圖21,根據本文的實施方式的半導體裝置可被設置為記憶卡800的形式。例如,記憶卡800可以包括諸如非易失性記憶體裝置的記憶體810和記憶體控制器820。記憶體810和記憶體控制器820可以存儲資料或者讀取存儲的資料。
記憶體810可以包括應用了根據本文的實施方式的半導體裝置的一個或更多個非易失性記憶體裝置,並且記憶體控制器820可以回應於來自主機830的讀取/寫入請求來控制記憶體810以讀取其中存儲的資料或者將資料存儲在其中。
儘管已經為了例示性目的而描述了各個實施方式,但是本領域技術人員將清楚的是,在不脫離由所附申請專利範圍限定的本發明的精神和範圍的情況下,可以做出各種改變和修改。
10‧‧‧半導體裝置
110‧‧‧半導體晶片
120‧‧‧襯墊
130‧‧‧鈍化層
140‧‧‧凸塊柱
150‧‧‧焊料層
151‧‧‧焊料凸塊部分
152‧‧‧焊料焊腳部分

Claims (23)

  1. 一種半導體裝置,該半導體裝置包括:半導體晶片,所述半導體晶片具有透過鈍化層暴露的襯墊;凸塊柱,所述凸塊柱形成在與所述襯墊相鄰的所述鈍化層上方,但不與所述襯墊交疊;以及焊料層,所述焊料層包括焊料凸塊部分和焊料焊腳部分,所述焊料凸塊部分形成在所述凸塊柱上方,所述焊料焊腳部分形成在所述凸塊柱的面向所述襯墊的一側以覆蓋所述襯墊,並且所述焊料焊腳部分將所述凸塊柱與所述襯墊電連接。
  2. 根據請求項1所述的半導體裝置,所述半導體裝置還包括:種子層,該種子層被插置在所述鈍化層和所述凸塊柱之間以及所述襯墊和所述焊料焊腳部分之間。
  3. 根據請求項2所述的半導體裝置,所述半導體裝置還包括:阻擋層,該阻擋層被插置在所述鈍化層和所述種子層之間以及所述襯墊和所述種子層之間。
  4. 根據請求項1所述的半導體裝置,所述半導體裝置還包括:種子層,該種子層被插置在所述鈍化層和所述凸塊柱之間。
  5. 根據請求項4所述的半導體裝置,所述半導體裝置還包括:阻擋層,該阻擋層被插置在所述種子層和所述鈍化層之間。
  6. 根據請求項2或4所述的半導體裝置,其中,所述種子層包括與所述凸塊柱相同的材料。
  7. 根據請求項6所述的半導體裝置,其中,所述種子層和所述凸塊柱 包括銅、鎳、金、銀、鉑及其合金當中的至少任一種。
  8. 根據請求項1所述的半導體裝置,其中,所述焊料焊腳部分被形成為覆蓋所述襯墊的頂表面的與所述凸塊柱相鄰的一部分,並且使所述襯墊的頂表面的剩餘部分暴露。
  9. 根據請求項8所述的半導體裝置,其中,所述焊料焊腳部分被形成為覆蓋所述襯墊的與所述凸塊柱相鄰的一個邊緣部分以及所述襯墊的中心部分,並且使所述襯墊的剩餘邊緣部分暴露,所述襯墊的剩餘邊緣部分限定順時針旋轉90度的U形。
  10. 根據請求項1所述的半導體裝置,其中,所述凸塊柱具有四邊形棱柱形狀。
  11. 根據請求項1所述的半導體裝置,其中,所述凸塊柱被佈置為在第一方向上與所述襯墊相鄰,其中,所述第一方向和第二方向是彼此垂直的方向,並且其中,所述焊料焊腳部分在所述第二方向上的寬度比所述襯墊在所述第二方向上的寬度窄。
  12. 一種半導體裝置,該半導體裝置包括:半導體晶片,所述半導體晶片具有多個襯墊和鈍化層,所述多個襯墊沿著與第一方向垂直的第二方向成直線佈置,所述鈍化層使所述襯墊暴露;多個凸塊柱,所述多個凸塊柱分別與所述襯墊對應地形成在所述鈍化層上方,並且分別被佈置成在所述第一方向上與對應的襯墊分離;以及多個焊料層,所述多個焊料層分別形成在對應的襯墊和對應的凸塊柱上方, 其中,各個焊料層包括焊料凸塊部分和焊料焊腳部分,所述焊料凸塊部分形成在對應的凸塊柱上方,所述焊料焊腳部分形成在所述凸塊柱的面向對應襯墊的一側以覆蓋所述襯墊,並且所述焊料焊腳部分將所述凸塊柱與所述襯墊電連接。
  13. 根據請求項12所述的半導體裝置,其中,所述凸塊柱被佈置為具有與所述襯墊相同的間距,並且各個凸塊柱在所述第二方向上的寬度小於各個襯墊在所述第二方向上的寬度。
  14. 根據請求項12所述的半導體裝置,其中,各個焊料層具有在所述第一方向上延伸以連續地覆蓋對應的襯墊和對應的凸塊柱的直線型平面結構。
  15. 根據請求項14所述的半導體裝置,其中,所述焊料層被佈置為具有與所述襯墊相同的間距,並且各個焊料層在所述第二方向上的寬度小於各個襯墊在所述第二方向上的寬度。
  16. 根據請求項15所述的半導體裝置,其中,所述焊料層當中的相鄰焊料層的焊料焊腳部分之間在所述第二方向上的間隔比相鄰的襯墊之間在所述第二方向上的間隔寬。
  17. 一種用於製造半導體裝置的方法,所述方法包括以下步驟:製備具有透過鈍化層暴露的襯墊的半導體晶片;在與所述襯墊相鄰的所述鈍化層上方形成凸塊柱以使所述凸塊柱不與所述襯墊交疊;在所述凸塊柱和所述襯墊上方形成焊料層;以及回焊所述焊料層,由此在所述凸塊柱上方形成焊料凸塊部分並且在所 述凸塊柱的面向所述襯墊的一側形成焊料焊腳部分以覆蓋所述襯墊並將所述凸塊柱和所述襯墊電連接。
  18. 根據請求項17所述的方法,所述方法還包括以下步驟:在形成所述凸塊柱之前,在所述鈍化層和所述襯墊上方形成種子層;以及在形成所述焊料層之後並且在回焊所述焊料層之前,透過使用所述焊料層作為遮罩來移除所述種子層。
  19. 根據請求項18所述的方法,所述方法還包括以下步驟:在形成所述種子層之前,在所述鈍化層和所述襯墊上方形成阻擋層;以及在移除所述種子層之後,透過使用所述焊料層作為遮罩來移除所述阻擋層。
  20. 根據請求項18所述的方法,其中,形成所述凸塊柱的步驟包括以下步驟:形成第一遮罩圖案,該第一遮罩圖案覆蓋所述襯墊上方的所述種子層並且具有第一開口,所述第一開口使所述種子層在與所述襯墊相鄰的所述鈍化層上方暴露;執行電鍍製程,以使得所述凸塊柱形成在所述第一開口中;以及移除所述第一遮罩圖案。
  21. 根據請求項20所述的方法,其中,所述第一開口被形成為在第一方向上與所述襯墊相鄰,其中,所述第一方向和第二方向是彼此垂直的方向,並且 其中,所述第一開口在所述第二方向上的寬度比所述襯墊在所述第二方向上的寬度窄。
  22. 根據請求項21所述的方法,其中,形成所述焊料層的步驟包括以下步驟:在所述種子層上方形成具有第二開口的第二遮罩圖案,所述第二開口使所述凸塊柱和所述襯墊上方的所述種子層暴露;執行電鍍製程,以使得所述焊料層形成在透過所述第二開口暴露的所述凸塊柱和所述種子層這二者上方;以及移除所述第二遮罩圖案。
  23. 根據請求項22所述的方法,其中,所述第二開口在所述第二方向上的寬度比所述襯墊在所述第二方向上的寬度窄。
TW106134732A 2017-06-14 2017-10-11 半導體裝置及其製造方法 TWI743226B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020170074730A KR20180136148A (ko) 2017-06-14 2017-06-14 범프를 구비하는 반도체 장치
??10-2017-0074730 2017-06-14
KR10-2017-0074730 2017-06-14

Publications (2)

Publication Number Publication Date
TW201906105A TW201906105A (zh) 2019-02-01
TWI743226B true TWI743226B (zh) 2021-10-21

Family

ID=64604818

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106134732A TWI743226B (zh) 2017-06-14 2017-10-11 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US10157873B1 (zh)
KR (1) KR20180136148A (zh)
CN (1) CN109087899B (zh)
TW (1) TWI743226B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10879138B1 (en) * 2019-06-14 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packaging structure including interconnection to probe pad with probe mark and method of manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201248749A (en) * 2011-03-28 2012-12-01 Fairchild Semiconductor Reliable solder bump coupling within a chip scale package
US20130082090A1 (en) * 2011-09-30 2013-04-04 Samsung Electronics Co., Ltd. Methods of forming connection bump of semiconductor device
JP5331610B2 (ja) * 2008-12-03 2013-10-30 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US20130299992A1 (en) * 2008-12-10 2013-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Bump Structure for Stacked Dies
US20140070409A1 (en) * 2010-02-09 2014-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and semiconductor assembly with lead-free solder

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602006003316D1 (de) * 2005-03-02 2008-12-04 Koninkl Philips Electronics Nv Herstellungsverfahren für halbleitergehäuse und mit diesem verfahren hergestellte gehäuse
TWI288447B (en) * 2005-04-12 2007-10-11 Siliconware Precision Industries Co Ltd Conductive bump structure for semiconductor device and fabrication method thereof
US8803319B2 (en) * 2010-02-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
KR101695353B1 (ko) 2010-10-06 2017-01-11 삼성전자 주식회사 반도체 패키지 및 반도체 패키지 모듈
US8937388B2 (en) * 2012-06-08 2015-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of packaging semiconductor devices
KR20140041975A (ko) * 2012-09-25 2014-04-07 삼성전자주식회사 범프 구조체 및 이를 포함하는 전기적 연결 구조체
US9059106B2 (en) * 2012-10-31 2015-06-16 International Business Machines Corporation Compensating for warpage of a flip chip package by varying heights of a redistribution layer on an integrated circuit chip
US9379076B2 (en) * 2014-10-01 2016-06-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5331610B2 (ja) * 2008-12-03 2013-10-30 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US20130299992A1 (en) * 2008-12-10 2013-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Bump Structure for Stacked Dies
US20140070409A1 (en) * 2010-02-09 2014-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and semiconductor assembly with lead-free solder
TW201248749A (en) * 2011-03-28 2012-12-01 Fairchild Semiconductor Reliable solder bump coupling within a chip scale package
US20130082090A1 (en) * 2011-09-30 2013-04-04 Samsung Electronics Co., Ltd. Methods of forming connection bump of semiconductor device

Also Published As

Publication number Publication date
CN109087899B (zh) 2022-04-22
US20180366430A1 (en) 2018-12-20
CN109087899A (zh) 2018-12-25
TW201906105A (zh) 2019-02-01
US10157873B1 (en) 2018-12-18
KR20180136148A (ko) 2018-12-24

Similar Documents

Publication Publication Date Title
US8710657B2 (en) Semiconductor assembly and semiconductor package including a solder channel
JP5342154B2 (ja) 半導体装置の製造方法
KR100764055B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 칩 스케일 패키지의 제조방법
US9196505B2 (en) Semiconductor device and method of forming the same
KR20170034211A (ko) 반도체 패키지
US8872306B2 (en) Electrical interconnection structures including stress buffer layers
KR102616664B1 (ko) 솔리드 스테이트 드라이브 패키지
US20150228594A1 (en) Via under the interconnect structures for semiconductor devices
KR100969441B1 (ko) 반도체칩이 실장된 인쇄회로기판 및 그 제조방법
US20120028463A1 (en) Manufacturing method of semiconductor apparatus and semiconductor apparatus
US10950512B2 (en) Semiconductor packages including a semiconductor chip and methods of forming the semiconductor packages
KR20110124993A (ko) 반도체 칩 및 이를 포함하는 반도체 패키지 및 반도체 칩의 제조 방법
KR101697603B1 (ko) 반도체 패키지
KR102846584B1 (ko) 반도체 패키지
CN111063666B (zh) 包括重分布层结构的半导体装置及其形成方法
TWI743226B (zh) 半導體裝置及其製造方法
KR102728801B1 (ko) 반도체 패키지 및 이를 포함하는 반도체 모듈
US12002783B2 (en) Methods of manufacturing semiconductor device with bump interconnection
US9735132B1 (en) Semiconductor package
KR102537526B1 (ko) 반도체 장치
KR20140028642A (ko) 반도체 칩 및 그 제조방법
JP2005150578A (ja) 半導体装置及びその製造方法
JP2010157544A (ja) 半導体装置及びその製造方法、並びに電子機器
JP2004072043A (ja) 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法
US20260018502A1 (en) Semiconductor device