[go: up one dir, main page]

TWI741891B - 電路板結構及其製作方法 - Google Patents

電路板結構及其製作方法 Download PDF

Info

Publication number
TWI741891B
TWI741891B TW109142148A TW109142148A TWI741891B TW I741891 B TWI741891 B TW I741891B TW 109142148 A TW109142148 A TW 109142148A TW 109142148 A TW109142148 A TW 109142148A TW I741891 B TWI741891 B TW I741891B
Authority
TW
Taiwan
Prior art keywords
circuit
core substrate
circuit board
board structure
layer
Prior art date
Application number
TW109142148A
Other languages
English (en)
Other versions
TW202209938A (zh
Inventor
曾子章
李少謙
劉漢誠
鄭振華
譚瑞敏
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to US17/149,664 priority Critical patent/US20220071000A1/en
Application granted granted Critical
Publication of TWI741891B publication Critical patent/TWI741891B/zh
Publication of TW202209938A publication Critical patent/TW202209938A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一種電路板結構，包括至少兩子電路板以及至少一連接件。每一子電路板包括多個載板單元。連接件連接於子電路板之間，而於子電路板之間定義出多個應力釋放間隙。

Description

電路板結構及其製作方法
本發明是有關於一種電路板結構及其製作方法，且特別是有關於一種可避免在迴銲期間產生翹曲的電路板結構及其製作方法。
發光二極體的選擇和放置與電路板上的銅接觸墊的平坦度有關。若電路板上的銅接觸墊的平坦度不佳，則會降低接合良率，導致良率損失。再者，迴銲溫度及電路板的尺寸也會影響接合良率。當迴銲溫度較高時，較大面積尺寸的電路板因應力無法釋放，而會發生較大的翹曲，進而降低電路板的組裝良率。若為了避免大尺寸面積的電路板產生翹曲，而將電路板裁切成小面積尺寸的電路板，則會減少表面黏著技術（surface mounting technology, SMT）組件的產能（assembly throughput），且也會增加發光二極體組裝至顯示器上的製作步驟。
本發明提供一種電路板結構，可在迴銲期間避免或減少產生翹曲，且可提高表面黏著技術（SMT）組件的組裝良率。
本發明還提供一種電路板結構的製作方法，用以製作上述的電路板結構。
本發明的電路板結構，其包括至少兩子電路板以及至少一連接件。每一子電路板包括多個載板單元。連接件連接於子電路板之間，而於子電路板之間定義出多個應力釋放間隙。
在本發明的一實施例中，上述的每一應力釋放間隙為一貫孔。
在本發明的一實施例中，上述的每一載板單元包括一核心基材、多個導電膠塊、一第一線路層以及一第二線路層。核心基材具有彼此相對的一上表面與一下表面以及貫穿核心基材且連接上表面與下表面的多個通孔。導電膠塊分別配置於核心基材的通孔內。第一線路層配置於核心基材的上表面上，且覆蓋上表面與每一導電膠塊的一頂表面。第二線路層配置於核心基材的下表面上，且覆蓋下表面與每一導電膠塊的一底表面。
在本發明的一實施例中，上述的每一載板單元還包括一第一防銲層以及一第二防銲層。第一防銲層配置於第一線路層所暴露出的部分上表面上，且延伸覆蓋部分第一線路層上，並暴露出部分第一線路層。第二防銲層配置於第二線路層所暴露出的部分下表面上，且延伸覆蓋部分第二線路層上，並暴露出部分第二線路層。
在本發明的一實施例中，上述的每一載板單元還包括一第一表面處理層以及一第二表面處理層。第一表面處理層配置於第一防銲層所暴露出的第一線路層上。第二表面處理層配置於第二防銲層所暴露出的第二線路層上。
在本發明的一實施例中，上述的至少一連接件包括多個連接件，且連接件位於同一軸線上。
在本發明的一實施例中，上述的至少一連接件包括多個第一連接件以及多個第二連接件。第一連接件位於一第一軸線上，而第二連接件位於一第二軸線上，且第一軸線垂直於第二軸線。
本發明的電路板結構的製作方法，其包括以下步驟。提供一電路基板，電路基板上形成有多個載板單元。形成多個應力釋放間隙於電路基板上，而將電路基板區分為至少兩子電路板以及至少一連接件。連接件連接於子電路板之間，且子電路板包括載板單元。
在本發明的一實施例中，上述的形成應力釋放間隙於電路基板上的步驟包括形成多個貫孔於電路基板上。
在本發明的一實施例中，上述的形成每一載板單元的步驟包括：提供一核心基材，核心基材具有彼此相對的一上表面與一下表面以及貫穿核心基材且連接上表面與下表面的多個通孔，其中核心基材處於一B階段（B-stage）狀態。填充多個導電膠塊於核心基材的通孔內，其中導電膠塊突出於上表面與下表面。以壓合、固化及圖案化的方式分別形成一第一線路層與一第二線路層於核心基材上。核心基材由B階段狀態轉變成一C階段（C-stage）狀態。第一線路層配置於核心基材的上表面上，且覆蓋上表面與每一導電膠塊的一頂表面，而第二線路層配置於核心基材的下表面上，且覆蓋下表面與每一導電膠塊的一底表面。
基於上述，在本發明的電路板結構的設計中，連接於子電路板之間的連接件可與子電路板定義出應力釋放間隙，藉此可釋放於迴銲期間電路板結構所產生的應力。因此，本發明的電路板結構可避免或減少產生翹曲，進而可提高表面黏著技術（SMT）組件組裝於其上的組裝良率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A是依照本發明的一實施例的一種電路板結構的示意圖。圖1B是圖1A中一個載板單元的剖面示意圖。請先參考圖1A，在本實施例中，電路板結構100a包括至少兩子電路板（示意地繪示兩個子電路板110a、110b）以及至少一連接件（示意地繪示三個連接件120）。每一子電路板110a、110b包括多個載板單元U。連接件120連接於子電路板110a、110b之間，而於子電路板110a、110b之間定義出多個應力釋放間隙（示意地繪示四個應力釋放間隙G）。也就是說，每一連接件120是局部連接於子電路板110a、110b彼此相鄰的兩側壁111、113，而兩側壁111、113與連接件120之間具有應力釋放間隙G，其中應力釋放間隙G與連接件120交替排列。此處，連接件120是位於同一軸線X上。
進一步來說，本實施例是先提供已形成有多個載板單元U的一電路基板110。之後，形成應力釋放間隙G於電路基板110上，而將電路基板110區分為子電路板110a、110b以及連接件120。此處，每一應力釋放間隙G具體化為一貫孔，其中例如是透過切割（cut）或鑽孔的方式來形成應力釋放間隙G，但不以此為限。
更具體來說，請參考圖1B，每一載板單元U包括一核心基材210、多個導電膠塊（示意地繪示兩個導電膠塊220）、一第一線路層230以及一第二線路層240。核心基材210具有彼此相對的一上表面212與一下表面214以及貫穿核心基材210且連接上表面212與下表面214的多個通孔（示意地繪示兩個通孔216）。導電膠塊220分別配置於核心基材210的通孔216內。第一線路層230配置於核心基材210的上表面212上，且覆蓋上表面212與每一導電膠塊220的一頂表面222。第二線路層240配置於核心基材210的下表面214上，且覆蓋下表面214與每一導電膠塊220的一底表面224。此處，第一線路層230與第二線路層240分別為一圖案化線路層，其中第一線路層230會暴露出核心基材210的部分上表面212，而第二線路層240會暴露出核心基材210的部分下表面214。
在製程上，形成每一載板單元U的步驟包括先提供核心基材210，其中核心基材210於此時處於一B階段狀態，意即尚未完全固化，且核心基材210的厚度例如是20微米至100微米。接著，可於核心基材210的相對兩側貼附離型膜，其中離型膜的材質如是聚酯聚合物（PET）。接著，對核心基材210進行鑽孔程序，而形成通孔216，其中鑽孔程序例如是雷射鑽孔或機械鑽孔，但不以此為限。接著，以印刷（printing）或注入（injection）的方式，於通孔216內填充導電膠材，而形成導電膠塊220。之後，移除貼附在核心基材210相對兩側的離型膜，而使導電膠塊220的頂表面222與底表面224分別突出於核心基材210的上表面212與下表面214。接著，在核心基材210處於B階段狀態時，壓合兩銅箔層於核心基材210的上表面212與下表面214上，其中銅箔層覆蓋核心基材210的上表面212與下表面214以及導電膠塊220的頂表面222與底表面224。特別是，銅箔層的表面粗糙度小於1微米，其中銅箔層的相對兩面的表面粗糙度可以不同，而銅箔層是以較粗面朝向核心基材210。之後，進行一固化程序，而使銅箔層固定於核心基材210上。此時，核心基材210會由原來的B階段狀態轉變成一C階段狀態，意即呈現完全固化狀態。緊接著，對兩銅箔層進行一圖案化程序，而形成位於核心基材210的上表面212上的第一線路層230以及位於核心基材210的下表面214上的第二線路層240。
請再參考圖1B，在本實施例中，每一載板單元U還包括一第一防銲層250以及一第二防銲層260。第一防銲層250配置於第一線路層230所暴露出的部分上表面212上，且延伸覆蓋部分第一線路層230上，並暴露出部分第一線路層230。第二防銲層260配置於第二線路層240所暴露出的部分下表面214上，且延伸覆蓋部分第二線路層240上，並暴露出部分第二線路層240。
此外，本實施例的每一載板單元U還包括一第一表面處理層270以及一第二表面處理層280。第一表面處理層270配置於第一防銲層250所暴露出的第一線路層230上 ，其中第一表面處理層270覆蓋第一線路層230相對遠離核心基材210的頂面及側面。第二表面處理層280配置於第二防銲層260所暴露出的第二線路層240上，其中第二表面處理層280覆蓋第二線路層240相對遠離核心基材210的頂面及側面。此處，第一表面處理層270與第二表面處理層280的材質分別例如是化鎳鈀浸金（ENEPIG）、有機保銲劑（organic solderability preservatives, OSP）層或無電鍍鎳浸金ENIG (Electroless Nickel Immersion Gold，ENIG)，但不以此為限。
簡言之，在本實施例的電路板結構100a的設計中，連接於子電路板110a、110b之間的連接件120可與子電路板110a、110b定義出應力釋放間隙G，藉此可釋放於迴銲期間電路板結構100a所產生的應力。因此，本實施例的電路板結構100a可避免或減少產生翹曲，進而可提高表面黏著技術（SMT）組件組裝於其上的組裝良率。
在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖2是依照本發明的另一實施例的一種電路板結構的示意圖。請同時參考圖2與圖1A，本實施例的電路板結構100b與上述的電路板結構100a的相似，兩者的差異在於：本實施例是於電路基板110’上形成應力釋放間隙G1、G2，而將電路基板110’區分為子電路板110a、110b、110c、110d 以及第一連接件120a與第二連接件120b。此處，第一連接件120a位於一第一軸線X1上，而第二連接件120b位於一第二軸線X2上，且第一軸線X1垂直於第二軸線X2。
圖3是圖1A的電路板結構接合至電路母板且晶片配置於電路板結構上的剖面示意圖。在應用上，請參考圖3，在本實施例中，多個晶片20可透過第一凸塊30電性連接至電路板結構100a上，其中每一晶片20可對應一個載板單元U設置。電路板結構100a則可透過第二凸塊40而電性連接至一電路母板10上，其中第二凸塊40的尺寸大於第一凸塊30的尺寸。藉此，可擴大電路板結構100a的應用範圍。
綜上所述，在本發明的電路板結構的設計中，連接於子電路板之間的連接件可與子電路板定義出應力釋放間隙，藉此可釋放於迴銲期間電路板結構所產生的應力。因此，本發明的電路板結構可避免或減少產生翹曲，進而可提高表面黏著技術（SMT）組件組裝於其上的組裝良率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:電路母板 20:晶片 30:第一凸塊 40:第二凸塊 100a、100b:電路板結構 110、110’:電路基板 110a、110b、110c、110d:子電路板 111、113:側壁 120:連接件 120a:第一連接件 120b:第二連接件 210:核心基材 212:上表面 214:下表面 216:通孔 220:導電膠塊 222:頂表面 224:底表面 230:第一線路層 240:第二線路層 250:第一防銲層 260:第二防銲層 270:第一表面處理層 280:第二表面處理層 G、G1、G2:應力釋放間隙 U:載板單元 X:軸線 X1:第一軸線 X2:第二軸線
圖1A是依照本發明的一實施例的一種電路板結構的示意圖。 圖1B是圖1A中一個載板單元的剖面示意圖。 圖2是依照本發明的另一實施例的一種電路板結構的示意圖。 圖3是圖1A的電路板結構接合至電路母板且晶片配置於電路板結構上的剖面示意圖。
100a:電路板結構
110:電路基板
110a、110b:子電路板
111、113:側壁
120:連接件
G:應力釋放間隙
U:載板單元
X:軸線

Claims (10)

  1. 一種電路板結構，包括： 至少兩子電路板，各該子電路板包括多個載板單元；以及 至少一連接件，連接於該至少兩子電路板之間，而於該至少兩子電路板之間定義出多個應力釋放間隙。
  2. 如請求項1所述的電路板結構，其中各該應力釋放間隙為一貫孔。
  3. 如請求項1所述的電路板結構，其中各該載板單元包括： 一核心基材，具有彼此相對的一上表面與一下表面以及貫穿該核心基材且連接該上表面與該下表面的多個通孔； 多個導電膠塊，分別配置於該核心基材的該些通孔內； 一第一線路層，配置於該核心基材的該上表面上，且覆蓋該上表面與各該導電膠塊的一頂表面；以及 一第二線路層，配置於該核心基材的該下表面上，且覆蓋該下表面與各該導電膠塊的一底表面。
  4. 如請求項3所述的電路板結構，其中各該載板單元更包括: 一第一防銲層，配置於該第一線路層所暴露出的部分該上表面上，且延伸覆蓋部分該第一線路層上，並暴露出部分該第一線路層；以及 一第二防銲層，配置於該第二線路層所暴露出的部分該下表面上，且延伸覆蓋部分該第二線路層上，並暴露出部分該第二線路層。
  5. 如請求項4所述的電路板結構，其中各該載板單元更包括： 一第一表面處理層，配置於該第一防銲層所暴露出的該第一線路層上；以及 一第二表面處理層，配置於該第二防銲層所暴露出的該第二線路層上。
  6. 如請求項1所述的電路板結構，其中該至少一連接件包括多個連接件，且該些連接件位於同一軸線上。
  7. 如請求項1所述的電路板結構，其中該至少一連接件包括多個第一連接件以及多個第二連接件，而該些第一連接件位於一第一軸線上，而該些第二連接件位於一第二軸線上，且該第一軸線垂直於該第二軸線。
  8. 一種電路板結構的製作方法，包括： 提供一電路基板，該電路基板上形成有多個載板單元；以及 形成多個應力釋放間隙於該電路基板上，而將該電路基板區分為至少兩子電路板以及至少一連接件，其中該至少一連接件連接於該至少兩子電路板之間，且該至少兩子電路板包括該些載板單元。
  9. 如請求項8所述的電路板結構的製作方法，其中形成該些應力釋放間隙於該電路基板上的步驟包括形成多個貫孔於該些電路基板上。
  10. 如請求項8所述的電路板結構的製作方法，其中形成各該載板單元的步驟包括： 提供一核心基材，該核心基材具有彼此相對的一上表面與一下表面以及貫穿該核心基材且連接該上表面與該下表面的多個通孔，其中該核心基材處於一B階段狀態； 填充多個導電膠塊於該核心基材的該些通孔內，其中該些導電膠塊突出於該上表面與該下表面；以及 以壓合、固化及圖案化的方式分別形成一第一線路層與一第二線路層於該核心基材上，其中該核心基材由該B階段狀態轉變成一C階段狀態，而該第一線路層配置於該核心基材的該上表面上，且覆蓋該上表面與各該導電膠塊的一頂表面，而該第二線路層配置於該核心基材的該下表面上，且覆蓋該下表面與各該導電膠塊的一底表面。
TW109142148A 2020-08-28 2020-12-01 電路板結構及其製作方法 TWI741891B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/149,664 US20220071000A1 (en) 2020-08-28 2021-01-14 Circuit board structure and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063071369P 2020-08-28 2020-08-28
US63/071,369 2020-08-28

Publications (2)

Publication Number Publication Date
TWI741891B true TWI741891B (zh) 2021-10-01
TW202209938A TW202209938A (zh) 2022-03-01

Family

ID=80359215

Family Applications (2)

Application Number Title Priority Date Filing Date
TW109142148A TWI741891B (zh) 2020-08-28 2020-12-01 電路板結構及其製作方法
TW110101060A TWI800782B (zh) 2020-08-28 2021-01-12 電路板結構及其製作方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW110101060A TWI800782B (zh) 2020-08-28 2021-01-12 電路板結構及其製作方法

Country Status (2)

Country Link
CN (3) CN114126190A (zh)
TW (2) TWI741891B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI810885B (zh) * 2021-04-16 2023-08-01 旺矽科技股份有限公司 用於半導體測試之電路板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201101444A (en) * 2009-06-24 2011-01-01 Phoenix Prec Technology Corp Package substrate device and method for fabricating the same
TW201304624A (zh) * 2011-07-15 2013-01-16 旭麗電子（廣州）有限公司 基板結構、半導體裝置陣列及其半導體裝置
CN209787552U (zh) * 2019-03-01 2019-12-13 奥特斯(中国)有限公司 部件承载件结构
CN111465198A (zh) * 2020-05-26 2020-07-28 胜宏科技（惠州）股份有限公司 一种改善线路板翘板的制作方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007129124A (ja) * 2005-11-07 2007-05-24 Matsushita Electric Ind Co Ltd 多層プリント配線基板及びその製造方法
CN102056398B (zh) * 2009-11-06 2012-12-12 欣兴电子股份有限公司 电路板结构及其制法
CN102076180B (zh) * 2009-11-20 2012-06-27 南亚电路板股份有限公司 电路板结构及其形成方法
US20120055706A1 (en) * 2010-09-03 2012-03-08 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
JP2012191101A (ja) * 2011-03-14 2012-10-04 Panasonic Corp 回路基板の製造方法
CN103635005B (zh) * 2012-08-23 2017-02-15 富葵精密组件(深圳)有限公司 软硬结合电路基板、软硬结合电路板及制作方法
CN103635007B (zh) * 2012-08-24 2016-12-21 富葵精密组件(深圳)有限公司 软硬结合电路基板、软硬结合电路板及制作方法
JP2014107433A (ja) * 2012-11-28 2014-06-09 Ibiden Co Ltd 多数個取り基板
CN103929895A (zh) * 2013-01-15 2014-07-16 宏启胜精密电子(秦皇岛)有限公司 具有内埋元件的电路板、其制作方法及封装结构
CN104349592B (zh) * 2013-08-09 2017-08-25 鹏鼎控股(深圳)股份有限公司 多层电路板及其制作方法
JP2016110205A (ja) * 2014-12-02 2016-06-20 株式会社ソシオネクスト 半導体装置の設計方法及びプログラム
WO2017086095A1 (ja) * 2015-11-17 2017-05-26 株式会社村田製作所 多層基板及び電子機器
JP6244499B2 (ja) * 2015-12-25 2017-12-06 太陽誘電株式会社 プリント配線板、及びカメラモジュール
US10163834B2 (en) * 2016-09-09 2018-12-25 Powertech Technology Inc. Chip package structure comprising encapsulant having concave surface
CN109788666B (zh) * 2017-11-14 2020-10-27 何崇文 线路基板及其制作方法
TWI701981B (zh) * 2019-05-07 2020-08-11 欣興電子股份有限公司 線路載板及其製作方法
CN110581075B (zh) * 2018-06-08 2021-11-02 欣兴电子股份有限公司 线路载板结构及其制作方法
TWI698972B (zh) * 2019-12-16 2020-07-11 欣興電子股份有限公司 線路基板
CN109451655B (zh) * 2018-11-16 2023-12-19 深圳市正基电子有限公司 一种生产pcb板控制板体尺寸以及翘曲的方法及其结构
US10772205B1 (en) * 2019-02-26 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Circuit board, semiconductor device including the same, and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201101444A (en) * 2009-06-24 2011-01-01 Phoenix Prec Technology Corp Package substrate device and method for fabricating the same
TW201304624A (zh) * 2011-07-15 2013-01-16 旭麗電子（廣州）有限公司 基板結構、半導體裝置陣列及其半導體裝置
CN209787552U (zh) * 2019-03-01 2019-12-13 奥特斯(中国)有限公司 部件承载件结构
CN111465198A (zh) * 2020-05-26 2020-07-28 胜宏科技（惠州）股份有限公司 一种改善线路板翘板的制作方法

Also Published As

Publication number Publication date
CN120935931A (zh) 2025-11-11
TW202209940A (zh) 2022-03-01
CN114126190A (zh) 2022-03-01
CN114126208A (zh) 2022-03-01
TW202209938A (zh) 2022-03-01
TWI800782B (zh) 2023-05-01

Similar Documents

Publication Publication Date Title
CN100562995C (zh) 层叠封装的底部衬底及其制造方法
US8893380B2 (en) Method of manufacturing a chip embedded printed circuit board
KR100661297B1 (ko) 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
US20130243941A1 (en) Method of manufacturing coreless substrate having filled via pad
US9324580B2 (en) Process for fabricating a circuit substrate
CN104428892A (zh) 用于基板核心层的方法和装置
JP2010258468A (ja) 半導体パッケージ基板の製造方法
JP2010130003A (ja) 多層印刷回路基板及びその製造方法
JP5280032B2 (ja) 配線基板
CN104425286A (zh) Ic载板、具有该ic载板的半导体器件及制作方法
KR101109261B1 (ko) 인쇄회로기판 및 그 제조방법
TW202201675A (zh) 封裝載板及其製作方法
TWI741891B (zh) 電路板結構及其製作方法
TWI783324B (zh) 線路載板及其製作方法
US10897823B2 (en) Circuit board, package structure and method of manufacturing the same
US20220071000A1 (en) Circuit board structure and manufacturing method thereof
TW201901889A (zh) 佈線基板和製造佈線基板的方法
US20230137841A1 (en) Circuit carrier and manufacturing method thereof and package structure
JP7272527B2 (ja) プリント回路基板
TWI721813B (zh) 線路載板結構及其製作方法
TWI679926B (zh) 基板結構及其製作方法
TWI885458B (zh) 電路板及其製造方法
US11641720B2 (en) Circuit board and manufacturing method thereof
JP2025058868A (ja) 回路基板及びその製造方法
KR20250070474A (ko) 회로 기판 및 회로 기판의 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees