[go: up one dir, main page]

TWI740080B - 蝕刻方法、半導體晶片之製造方法及物品之製造方法 - Google Patents

蝕刻方法、半導體晶片之製造方法及物品之製造方法 Download PDF

Info

Publication number
TWI740080B
TWI740080B TW107144929A TW107144929A TWI740080B TW I740080 B TWI740080 B TW I740080B TW 107144929 A TW107144929 A TW 107144929A TW 107144929 A TW107144929 A TW 107144929A TW I740080 B TWI740080 B TW I740080B
Authority
TW
Taiwan
Prior art keywords
etching
mask layer
semiconductor substrate
semiconductor
etching method
Prior art date
Application number
TW107144929A
Other languages
English (en)
Other versions
TW201941265A (zh
Inventor
松尾圭一郎
小幡進
佐野光雄
樋口和人
下川一生
Original Assignee
日商東芝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東芝股份有限公司 filed Critical 日商東芝股份有限公司
Publication of TW201941265A publication Critical patent/TW201941265A/zh
Application granted granted Critical
Publication of TWI740080B publication Critical patent/TWI740080B/zh

Links

Images

Classifications

    • H10P50/691
    • H10P50/693
    • H10P50/695
    • H10P50/642
    • H10P50/644
    • H10P50/692
    • H10P54/00
    • H10P76/405
    • H10P76/4085
    • H10W20/043

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明係抑制於蝕刻後殘留之部分變為多孔質。 本發明之實施形態之蝕刻方法包括:於半導體基板1之表面形成包含凸部3之凹凸結構;對上述表面中之上述凸部3之上表面,選擇性地形成包含貴金屬之觸媒層6;及向上述觸媒層6供給蝕刻液7,於上述貴金屬之作為觸媒之作用下對上述半導體基板1進行蝕刻。

Description

蝕刻方法、半導體晶片之製造方法及物品之製造方法
本發明之實施形態係關於一種蝕刻方法、半導體晶片之製造方法及物品之製造方法。
作為於半導體晶圓形成孔或槽之方法,已知有蝕刻。
作為蝕刻方法,例如已知有如下方法:於半導體晶圓形成遮罩層,藉由雷射劃線將遮罩層圖案化,使用圖案化之遮罩層作為蝕刻遮罩,對半導體晶圓進行電漿蝕刻。
又,作為蝕刻,已知有MacEtch(Metal-Assisted Chemical Etching,金屬輔助化學蝕刻)法。MacEtch法係例如使用貴金屬作為觸媒,對包含矽之半導體基板進行蝕刻之方法。
[發明所欲解決之問題]
本發明所欲解決之問題在於抑制於蝕刻後殘留之部分變為多孔質。 [解決問題之技術手段]
根據第1態樣,提供一種蝕刻方法,其包括:於半導體基板之表面形成包含凸部之凹凸結構;將包含貴金屬之觸媒層選擇性地形成於上述表面中之上述凸部之上表面;及向上述觸媒層供給蝕刻液,於上述貴金屬之作為觸媒之作用下對上述半導體基板進行蝕刻。
根據第2態樣,提供一種半導體晶片之製造方法,其包括藉由第1態樣之蝕刻方法對半導體晶圓進行蝕刻而單片化為半導體晶片,且上述表面為上述半導體晶圓之表面。
根據第3態樣,提供一種物品之製造方法,其包括藉由第1態樣之蝕刻方法對上述表面進行蝕刻。
以下,對實施形態,一面參照圖式一面詳細地進行說明。再者,對於發揮相同或類似之功能之構成要素,於全部圖式中附相同之參照符號,省略重複之說明。又,於本說明書中,「顯微鏡照片」係掃描電子顯微鏡照片。
首先,一面參照圖1至圖7,一面對一實施形態之蝕刻方法進行說明。
於該方法中,首先,準備圖1所示之半導體基板1。
半導體基板1之表面之至少一部分包含半導體。半導體例如選自矽(Si);鍺(Ge);包含砷化鎵(GaAs)及氮化鎵(GaN)等III族元素與V族元素之化合物之半導體;以及碳化矽(SiC)中。根據一例,半導體基板1包含矽。再者,此處所使用之用語「族」係短週期型週期表之「族」。
半導體基板1例如為半導體晶圓。於半導體晶圓中,可摻雜雜質,亦可形成電晶體或二極體等半導體元件。又,半導體晶圓之主面亦可平行於半導體之任一結晶面。
其次,如圖1所示,於半導體基板1之表面形成第1遮罩層2。
第1遮罩層2係用以於半導體基板1之表面形成下述凸部之層。第1遮罩層2具有1個以上之開口部。
作為第1遮罩層2之材料,只要為保護半導體基板1之表面中由第1遮罩層2被覆之區域免受蝕刻者,則可使用任意之材料。作為此種材料,例如可列舉:聚醯亞胺、氟樹脂、酚系樹脂、丙烯酸系樹脂、及酚醛清漆樹脂等有機材料。
第1遮罩層2例如可藉由既有之半導體製程來形成。包含有機材料之第1遮罩層2例如可藉由光微影法來形成。
繼而,如圖2所示,將第1遮罩層2設為蝕刻遮罩,對半導體基板1進行蝕刻。
若對半導體基板1進行蝕刻,則於半導體基板1之表面形成凸部3。
蝕刻例如為乾式蝕刻。作為乾式蝕刻,例如可列舉使用SF6 、CF4 、C2 F6 、C3 F8 、CClF2 、CCl4 、PCl3 、或CBrF3 等氣體之電漿蝕刻。
凸部3之高度h1 較佳為落於0.001 μm至1 μm之範圍內,更佳為落於0.15 μm至0.5 μm之範圍內。若高度h1 過小,則於形成下述之觸媒層6時,貴金屬元素向半導體基板1中之下述第3遮罩層4之正下方之區域擴散,因此變得容易向與半導體基板1之厚度方向交叉之方向進行蝕刻。高度h1 之上限並無特別限定,通常為10 μm以下。
再者,此處,「高度h1 」係藉由以下之方法所獲得之值。首先,利用掃描電子顯微鏡(SEM)拍攝包含凸部3之半導體基板1之剖面。倍率設為10000倍至100000倍之範圍內。其次,對圖像中之凸部3測定高度。具體而言,測定凸部3之左側之側壁之高度與凸部3之右側之側壁之高度。於凸部3之左右之側壁之高度相同之情形時,將任一側壁之高度設為「高度h1 」。於凸部3之左右之側壁之高度不同之情形時,將更低之側壁之高度設為「高度h1 」。
繼而,如圖3所示,去除第1遮罩層2。繼而,如圖4所示,於半導體基板1之表面形成第3遮罩層4。
第3遮罩層4係於凸部3之位置具有開口部。例如,開口部之尺寸及形狀與凸部3之上表面之尺寸及形狀相同。第3遮罩層4具有與凸部3之上表面高度相同或較其高度更高之上表面。
第3遮罩層4對於用以蝕刻半導體基板1之蝕刻液具有耐蝕刻性。
作為第3遮罩層4之材料,可使用任意之材料。作為該材料,例如可列舉:聚醯亞胺、氟樹脂、酚系樹脂、丙烯酸系樹脂、及酚醛清漆樹脂等有機材料,或氧化矽及氮化矽等無機材料。
第3遮罩層4例如可藉由既有之半導體製程形成。包含有機材料之第3遮罩層4例如可藉由光微影法形成。包含無機材料之第3遮罩層4例如可藉由利用氣相沈積法之無機材料層之成膜、利用光微影法之遮罩之形成、及利用蝕刻之無機材料層之圖案化而成形。或者,包含無機材料之第3遮罩層4可藉由半導體基板1之表面區域之氧化或氮化、利用光微影法之遮罩形成、及利用蝕刻之氧化物或氮化物層之圖案化而形成。
第3遮罩層4之厚度t3 較佳為落於0.001 μm至10 μm之範圍內,更佳為落於0.1 μm至1 μm之範圍內。
再者,此處,「厚度t3 」係藉由以下之方法所獲得之值。即,第3遮罩層4之厚度t3 係利用顯微鏡觀察與其厚度方向平行之剖面所得之圖像中之第3遮罩層4之上表面至第3遮罩層4之下表面的距離。
第3遮罩層4之厚度t3 與凸部3之高度h1 之比t3 /h1 較佳為1以上,更佳為1.5以上。於比t3 /h1 未達1之情形時,於將下述之觸媒層形成於凸部3之上表面時,不僅於凸部3之上表面,亦於凸部3之側壁形成觸媒層。觸媒層中之位於凸部3之側壁上之部分有於半導體基板1之蝕刻過程中阻礙觸媒層向半導體基板1之厚度方向移動,使蝕刻難以進行之可能性。於比t3 /h1 為1以上之情形時,第3遮罩層4可抑制觸媒層附著於凸部3之側壁。半導體基板1之比t3 /h1 之上限並無特別限定,通常為5以下。
第3遮罩層4所具有之開口部之寬度(即,凸部3之寬度)較佳為落於0.3 μm至80 μm之範圍內,較佳為落於1 μm至20 μm之範圍內。若凸部3之寬度過寬,則於將該蝕刻方法用於自半導體基板向半導體晶片之單片化之情形時,能夠自1片半導體基板1製造之半導體晶片之數量變少之可能性較高。若開口部之寬度過窄,則下述蝕刻液難以到達半導體基板1之表面。
繼而,如圖5所示,將包含貴金屬之觸媒層6形成於凸部3之上表面。觸媒層6例如包含貴金屬粒子5。貴金屬例如為選自由Au、Ag、Pt、Pd、Ru及Rh所組成之群中之1種以上之金屬。
觸媒層6之厚度較佳為落於0.01 μm至0.3 μm之範圍內,更佳為落於0.05 μm至0.2 μm之範圍內。若觸媒層6過厚,則下述蝕刻液7難以到達半導體基板1,因此難以進行蝕刻。若觸媒層6過薄,則貴金屬粒子5之表面積之合計相對於應進行蝕刻之面積之比過小,因此難以進行蝕刻。
再者,觸媒層6之厚度係利用顯微鏡觀察與其厚度方向平行之剖面所得之圖像中之觸媒層6之上表面至凸部3之上表面的距離。
觸媒層6係至少一部分被覆凸部3之上表面。觸媒層6亦可具有不連續部。
貴金屬粒子5之形狀較佳為球狀。貴金屬粒子5之形狀例如亦可為棒狀或板狀等其他形狀。貴金屬粒子5係作為與其接觸之半導體表面之氧化反應之觸媒發揮作用。
貴金屬粒子5之粒徑d1 較佳為落於0.001 μm至1 μm之範圍內,更佳為落於0.01 μm至0.5 μm之範圍內。
再者,此處,「粒徑d1 」係藉由以下之方法所獲得之值。首先,利用掃描電子顯微鏡(SEM)拍攝觸媒層6之主面。倍率設為10000倍至100000倍之範圍內。其次,自圖像中求出各貴金屬粒子5之面積。繼而,假定各貴金屬粒子5為球形,而根據先前之面積求出貴金屬粒子5之直徑。將該直徑設為貴金屬粒子5之「粒徑d1 」。
觸媒層6例如可藉由電解鍍覆、還原鍍覆、或置換鍍覆形成。觸媒層6亦可使用包含貴金屬粒子5之分散液之塗佈、或蒸鍍及濺鍍法等氣相沈積法形成。該等方法中,置換鍍覆可使貴金屬直接且均勻地析出於凸部3上,故而尤佳。以下,作為一例,對利用置換鍍覆之觸媒層6之形成進行記載。
於利用置換鍍覆之貴金屬之析出,例如可使用四氯金(III)酸鹽水溶液或硝酸銀溶液。以下說明該製程之一例。
置換鍍覆液例如為四氯金(III)酸四水合物之水溶液與氫氟酸之混合液。氫氟酸具有去除半導體基板1之表面之自然氧化膜之作用。
若使半導體基板1浸漬於置換鍍覆液中,則除去除半導體基板1之表面之自然氧化膜以外,亦於凸部3之上表面析出貴金屬,此處為析出金。藉此,獲得觸媒層6。
置換鍍覆液中之四氯金(III)酸四水合物之濃度較佳為落於0.0001 mol/L至0.01 mol/L之範圍內。又,置換鍍覆液中之氟化氫濃度較佳為落於0.1 mol/L至6.5 mol/L之範圍內。
再者,置換鍍覆液亦可進而包含硫系錯合劑。或者,置換鍍覆液亦可進而包含甘胺酸及檸檬酸。
繼而,如圖6所示,向觸媒層6供給蝕刻液7。例如,使形成有凸部3、第3遮罩層4及觸媒層6之半導體基板1浸漬於蝕刻液7中。蝕刻液7例如包含腐蝕劑及氧化劑。蝕刻液7亦可進而包含氟化銨。
若蝕刻液7與半導體基板1之表面接觸,則氧化劑使其表面中之接近貴金屬粒子5之部分氧化,腐蝕劑係將氧化物溶解去除。因此,蝕刻液7如圖7所示,於觸媒層6之作為觸媒之作用下,對半導體基板1之表面於垂直方向(即,上述厚度方向)上進行蝕刻。
腐蝕劑係使上述氧化物溶解。該氧化物例如為SiO2 。腐蝕劑例如為氫氟酸。
蝕刻液7中之氟化氫濃度較佳為落於0.4 mol/L至20 mol/L之範圍內,更佳為落於0.8 mol/L至16 mol/L之範圍內,進而較佳為落於2 mol/L至10 mol/L之範圍內。若氟化氫濃度過低,則難以達成較高之蝕刻速率。若氟化氫濃度過高,則有加工方向(例如半導體基板1之厚度方向)之蝕刻之控制性降低之可能性。
蝕刻液7中之氧化劑例如可自過氧化氫、硝酸、AgNO3 、KAuCl4 、HAuCl4 、K2 PtCl6 、H2 PtCl6 、Fe(NO3 )3 、Ni(NO3 )2 、Mg(NO3 )2 、Na2 S2 O8 、K2 S2 O8 、KMnO4 及K2 Cr2 O7 中進行選擇。就不會產生有害之副產物,亦不會產生半導體元件之污染之方面而言,作為氧化劑,較佳為過氧化氫。
蝕刻液7中之過氧化氫等氧化劑之濃度較佳為落於0.2 mol/L至8 mol/L之範圍內,更佳為落於0.5 mol/L至5 mol/L之範圍內,進而較佳為落於0.5 mol/L至4 mol/L之範圍內。若氧化劑之濃度過低,則難以達成較高之蝕刻速率。若氧化劑之濃度過高,則有產生過度之旁側蝕刻之可能性。
再者,根據上述蝕刻方法,有於半導體基板1產生針狀殘留部8之情況。
針狀殘留部8例如亦可使用濕式蝕刻及乾式蝕刻中之至少一者去除。濕式蝕刻中之蝕刻液例如可自氫氟酸與硝酸與乙酸之混合液、氫氧化四甲基銨(TMAH)、及KOH等中進行選擇。作為乾式蝕刻,例如可列舉使用SF6 、CF4 、C2 F6 、C3 F8 、CClF2 、CCl4 、PCl3 、或CBrF3 等氣體之電漿蝕刻。
再者,向觸媒層6之蝕刻液7之供給亦可去除第3遮罩層4後進行。
於圖1至圖7所示之方法中,以上述方式進行半導體基板1之蝕刻。
然而,若對不具有上述包含凸部之凹凸結構之半導體基板進行蝕刻,則於蝕刻後殘留之部分容易變為多孔質。以下對此進行說明。
於比較例之蝕刻方法中,首先,如圖8所示,準備包含不具有凸部3之半導體基板1及第3遮罩層4之構造物。
其次,如圖9所示,藉由對圖8所示之構造物實施上述置換鍍覆,於半導體基板1之表面形成觸媒層6。觸媒層6包含貴金屬粒子5。貴金屬粒子5包含貴金屬奈米粒子5a及貴金屬粒子5b。若於半導體基板1之表面形成觸媒層6,則貴金屬元素於半導體基板1之內部擴散。將半導體基板1中之包含擴散之貴金屬元素之部分設為貴金屬擴散部9。貴金屬擴散部9不僅形成於半導體基板1之表面區域中之對應於第3遮罩層4之開口部之部分,亦形成於第3遮罩層4之正下方之部分。貴金屬粒子5之一部分亦存在於第3遮罩層4之正下方之部分。
繼而,如圖10所示,對圖9所示之構造物進行蝕刻。伴隨著蝕刻之進行,貴金屬粒子5、及貴金屬擴散部9中之對應於第3遮罩層4之開口部之貴金屬擴散部9a於半導體基板1之厚度方向上移動。另一方面,貴金屬擴散部9中之第3遮罩層4之正下方之貴金屬擴散部9b係伴隨蝕刻之進行,向與上述厚度方向交叉之方向移動。其結果為,於半導體基板1之表面區域中之第3遮罩層4之正下方之部分,形成在與上述厚度方向交叉之方向上延伸之複數個孔。
如上所述,若對不具有包含凸部之凹凸結構之半導體基板進行蝕刻,則於蝕刻後殘留之部分容易變為多孔質。
另一方面,根據一面參照圖1至圖7一面進行說明之蝕刻方法,於蝕刻後殘留之部分容易變為多孔質。本發明者等人認為其係因以下之理由。
首先,藉由使用圖1至圖4進行說明之方法,獲得圖11所示之結構。圖11表示形成有凸部3及第3遮罩層4之半導體基板1。
其次,藉由使用圖5進行說明之方法,獲得圖12所示之結構。圖12表示形成有凸部3、第3遮罩層4及觸媒層6之半導體基板1。觸媒層6包含貴金屬粒子5,貴金屬粒子5包含貴金屬奈米粒子5a及貴金屬粒子5b。又,半導體基板1具備上述之貴金屬擴散部9。
貴金屬擴散部9係形成於半導體基板1之表面區域中之對應於第3遮罩層4之開口部之部分,但難以形成於第3遮罩層4之正下方之部分。其原因在於凸部3之上表面與第3遮罩層4之下表面充分地分離。
繼而,若藉由使用圖6及圖7進行說明之方法,對圖12所示之構造物進行蝕刻,則獲得圖13所示之結構。伴隨蝕刻之進行,觸媒層6係於半導體基板1之厚度方向上行進。由於在半導體基板1中之第3遮罩層4之正下方之部分幾乎不存在貴金屬擴散部9,故而於該部分難以進行蝕刻。
因此,一面參照圖1至圖7一面進行說明之蝕刻方法與比較例之蝕刻方法相比,不易於半導體基板1形成在與其厚度方向交叉之方向上延伸之複數個孔。
因此,根據實施形態之蝕刻方法,於蝕刻後殘留之部分不易變為多孔質。
以下,對於半導體基板1之表面形成包含凸部3之凹凸結構之方法的另一例進行說明。
首先,如圖14所示,準備半導體基板1,於半導體基板1之表面形成第2遮罩層10。第2遮罩層10係用以於半導體基板1之表面形成下述半導體層11之層。第2遮罩層10具有1個以上之開口部。
作為第2遮罩層10之材料,只要為具有對於下述半導體層11之成膜製程之充分之耐性的材料,則可使用任意之材料。
第2遮罩層10之材料例如為SiN、SiO2 或Al。第2遮罩層10之材料亦可為與上述第3遮罩層4之材料相同之材料。
繼而,如圖15所示,於半導體基板1之表面中之對應於第2遮罩層10之開口部之區域形成半導體層11。半導體層11例如遍及第2遮罩層10所具有之開口部之全域而形成。半導體層11相當於上述之凸部3。
半導體層11例如包含半導體。半導體亦可為使用圖1進行說明之半導體。半導體層11之材料可與半導體基板1之材料相同,只要可於用以對半導體基板1進行蝕刻之蝕刻條件下進行蝕刻,則亦可與半導體基板1之材料不同。
半導體層11例如可藉由磊晶生長而形成。根據一例,半導體層11可藉由使矽進行磊晶生長而形成。
繼而,如圖16所示,去除第2遮罩層10,形成第3遮罩層4。再者,亦可不去除第2遮罩層10,而使用第2遮罩層10作為第3遮罩層4。
以上,對於半導體基板1之表面形成包含凸部3之凹凸結構之方法的另一例進行了闡述。
上述蝕刻方法可用於各種物品之製造。又,上述蝕刻方法亦可用於凹部或者貫通孔之形成、或半導體晶圓等構造物之分割。例如,上述蝕刻方法可用於半導體裝置之製造。
一面參照圖17至圖26,一面對包括對半導體晶圓進行蝕刻而單片化為複數片半導體晶片的半導體晶片之製造方法之一例進行說明。
首先,準備圖17及圖18所示之結構。該結構包含半導體晶圓12、第2遮罩層10、及切晶片14。於半導體晶圓12其表面形成有半導體元件區域13。第2遮罩層10被覆半導體晶圓12之表面中之形成有半導體元件之區域即半導體元件區域13,發揮保護半導體元件免受損傷之作用。切晶片14貼附於半導體晶圓12之設置有第2遮罩層10之面之內側。
繼而,如圖19及圖20所示,藉由一面使用圖15進行參照一面進行說明之方法,於半導體晶圓12之表面形成半導體層11。
繼而,如圖21及圖22所示,藉由一面使用圖16進行參照一面進行說明之方法,去除第2遮罩層10,形成第3遮罩層4。
繼而,如圖23及圖24所示,藉由一面參照圖5一面進行說明之方法,於半導體晶圓12之表面形成包含貴金屬之觸媒層6。
繼而,對圖23及圖24所示之結構,藉由一面參照圖6及圖7一面進行說明之方法進行蝕刻,而獲得圖25及圖26所示之結構。蝕刻係進行至藉此產生之凹部之底面到達切晶片14之表面。
如上所述,根據上述方法,如圖25及圖26所示,可獲得各自包含半導體元件區域13之半導體晶片15。
又,於該方法中,半導體晶片之上表面之形狀不限於正方形或長方形。例如,半導體晶片之上表面之形狀亦可為圓形或六角形。又,該方法可同時形成上表面形狀不同之半導體晶片。 [實施例]
以下對實施例及比較例進行說明。
<實施例> 藉由以下之方法,於半導體晶圓形成凸部、第3遮罩層及觸媒層,並對其進行蝕刻。然後,調查於蝕刻後殘留之部分是否變為多孔質。
於該方法中,將半導體晶圓單片化而獲得半導體晶片。該單片化以於將半導體晶圓單片化時所去除之體積成為半導體晶圓整體之體積之5%的方式進行。
具體而言,首先,於半導體晶圓之表面形成第1遮罩層。第1遮罩層藉由使用光阻劑之光微影法形成。於第1遮罩層將開口部形成為格子狀。開口部之寬度為1 μm。
繼而,藉由使用第1遮罩層作為蝕刻遮罩之乾式蝕刻,於半導體晶圓形成凸部。凸部之高度為0.2 μm。
繼而,去除第1遮罩層,將於凸部之位置具有開口部之第3遮罩層形成於半導體晶圓。開口部之尺寸及形狀以變得與凸部之上表面之尺寸及形狀相同之方式形成。又,第3遮罩層以其上表面之高度變得與凸部之上表面高度相等之方式形成。圖27表示形成有凸部及第3遮罩層之半導體晶圓之利用掃描電子顯微鏡觀察所得之結果。
圖27係表示形成有凸部及第3遮罩層之半導體基板之剖面的顯微鏡照片。如圖27所示,第3遮罩層之上表面之高度與凸部之上表面之高度相等。
繼而,製備包含四氯金(III)酸四水合物之水溶液與氫氟酸之50 mL之鍍覆液A。
繼而,使形成有凸部及第3遮罩層之半導體晶圓於室溫下浸漬於鍍覆液A中60秒鐘,於凸部之上表面形成觸媒層。浸漬係不使半導體晶圓旋轉而進行。於圖28中,表示形成有觸媒層之半導體晶圓之利用掃描電子顯微鏡觀察所得之結果。圖28係表示於圖27所示之構造物形成觸媒層所得之結構之剖面的顯微鏡照片。
繼而,將27.5 mL之氫氟酸、8.6 mL之過氧化氫及63.9 mL之水混合而製備100 ml之蝕刻液。使形成有凸部、第3遮罩層及觸媒層之半導體晶圓於25℃下浸漬於該蝕刻液中30分鐘,對其進行蝕刻。於圖29中表示利用掃描電子顯微鏡觀察進行過蝕刻之半導體晶圓所得之結果。
圖29係表示對圖28所示之構造物進行蝕刻所獲得之構造物之剖面的顯微鏡照片。如圖29所示,根據實施例之蝕刻方法,於蝕刻後殘留之部分未變為多孔質。
<比較例> 於半導體晶圓不形成凸部,除此以外,藉由與實施例中所說明之蝕刻方法相同之方法,於半導體基板形成第3遮罩層及觸媒層,並對其進行蝕刻。
圖30係表示對不具有包含凸部之凹凸結構之半導體晶圓進行蝕刻所獲得之構造物之剖面的顯微鏡照片。如圖30所示,半導體晶圓之區域中,於蝕刻後殘留之部分為多孔質。
再者,本發明並不限定於上述實施形態,於實施階段,可於不脫離其主旨之範圍內改變構成要素並具體化。又,藉由上述實施形態中所揭示之複數個構成要素之適當組合,可形成各種發明。例如,亦可自實施形態所示之全部構成要素中刪除幾個構成要素。進而,亦可適當組合不同之實施形態中之構成要素。
1‧‧‧半導體基板 2‧‧‧第1遮罩層 3‧‧‧凸部 4‧‧‧第3遮罩層 5‧‧‧貴金屬粒子 5a‧‧‧貴金屬奈米粒子 5b‧‧‧貴金屬粒子 6‧‧‧觸媒層 7‧‧‧蝕刻液 8‧‧‧針狀殘留部 9‧‧‧貴金屬擴散部 9a‧‧‧貴金屬擴散部 9b‧‧‧貴金屬擴散部 10‧‧‧第2遮罩層 11‧‧‧半導體層 12‧‧‧半導體晶圓 13‧‧‧半導體元件區域 14‧‧‧切晶片 15‧‧‧半導體晶片
圖1係概略性地表示實施形態之蝕刻方法中之第1遮罩層形成步驟的剖視圖。 圖2係概略性地表示實施形態之蝕刻方法中之使用第1遮罩層作為蝕刻遮罩對半導體基板之表面進行蝕刻之步驟的剖視圖。 圖3係概略性地表示實施形態之蝕刻方法中之去除第1遮罩層之步驟的剖視圖。 圖4係概略性地表示實施形態之蝕刻方法中之第3遮罩層形成步驟的剖視圖。 圖5係概略性地表示實施形態之蝕刻方法中之觸媒層形成步驟的剖視圖。 圖6係概略性地表示實施形態之蝕刻方法中之蝕刻步驟開始狀態的剖視圖。 圖7係概略性地表示自圖6所示之狀態經過一定時間後之狀態的剖視圖。 圖8係概略性地表示於比較例中進行蝕刻之半導體基板的剖視圖。 圖9係概略性地表示比較例中之觸媒層形成步驟的剖視圖。 圖10係概略性地表示比較例中之蝕刻步驟的剖視圖。 圖11係概略性地表示於實施形態之蝕刻方法中進行蝕刻之半導體基板的剖視圖。 圖12係概略性地表示實施形態之蝕刻方法中之觸媒層形成方法的剖視圖。 圖13係概略性地表示實施形態之蝕刻方法中之蝕刻步驟的剖視圖。 圖14係概略性地表示另一實施形態之蝕刻方法中之第2遮罩層形成步驟的剖視圖。 圖15係概略性地表示另一實施形態之蝕刻方法中之半導體層形成步驟的剖視圖。 圖16係概略性地表示另一實施形態之蝕刻方法中之第3遮罩層形成步驟的剖視圖。 圖17係概略性地表示於實施形態之半導體晶片製造方法中所使用之半導體晶圓的俯視圖。 圖18係沿著圖17所示之半導體晶圓之XVIII-XVIII線之剖視圖。 圖19係概略性地表示實施形態之半導體晶片製造方法中之半導體層形成步驟的俯視圖。 圖20係沿著圖19所示之半導體晶圓之XX-XX線之剖視圖。 圖21係概略性地表示實施形態之半導體晶片製造方法中之第3遮罩層形成步驟的俯視圖。 圖22係沿著圖21所示之半導體晶圓之XXII-XXII線之剖視圖。 圖23係概略性地表示實施形態之半導體晶片製造方法中之觸媒層形成步驟的俯視圖。 圖24係沿著圖23所示之半導體晶圓之XXIV-XXIV線之剖視圖。 圖25係概略性地表示藉由圖17至圖24所示之方法所獲得之結構之一例的俯視圖。 圖26係沿著圖25所示之半導體晶圓之XXVI-XXVI線之剖視圖。 圖27係表示形成有凸部及第3遮罩層之半導體晶圓之剖面的顯微鏡照片。 圖28係表示於圖27所示之構造物形成觸媒層所獲得之結構之剖面的顯微鏡照片。 圖29係表示對圖28所示之構造物進行蝕刻所獲得之結構之剖面的顯微鏡照片。 圖30係表示對不具有包含凸部之凹凸結構之半導體晶圓進行蝕刻所獲得之構造物之剖面的顯微鏡照片。
1‧‧‧半導體基板
3‧‧‧凸部
4‧‧‧第3遮罩層
5‧‧‧貴金屬粒子
6‧‧‧觸媒層
7‧‧‧蝕刻液

Claims (12)

  1. 一種之蝕刻方法,其包括:於半導體基板之表面形成包含凸部之凹凸結構;將包含貴金屬之觸媒層選擇性地形成於上述表面中之上述凸部之上表面;及向上述觸媒層供給蝕刻液,於上述貴金屬之作為觸媒之作用下對上述半導體基板進行蝕刻;且上述凹凸結構之形成包括:於上述表面形成具有開口部之第1遮罩層;使用上述第1遮罩層作為蝕刻遮罩,對上述表面進行蝕刻;及去除上述第1遮罩層。
  2. 一種蝕刻方法,其包括:於半導體基板之表面形成包含凸部之凹凸結構;將包含貴金屬之觸媒層選擇性地形成於上述表面中之上述凸部之上表面;及向上述觸媒層供給蝕刻液,於上述貴金屬之作為觸媒之作用下對上述半導體基板進行蝕刻;且上述凹凸結構之形成包括:於上述表面形成具有開口部之第2遮罩層;及於上述表面上且上述開口部之位置形成半導體層。
  3. 如請求項2之蝕刻方法,其藉由磊晶生長法形成上述半導體層。
  4. 如請求項1或2之蝕刻方法,其中上述觸媒層之形成係於第3遮罩層之存在下進行,該第3遮罩層係於上述凸部之位置開口且具有與上述凸部之上表面高度相等或較其高度更高之上表面。
  5. 如請求項4之蝕刻方法,其中上述蝕刻液向上述觸媒層之供給係於殘留有上述第3遮罩層之狀態下進行。
  6. 如請求項5之蝕刻方法,其中上述第3遮罩層與上述凸部相比,對於上述蝕刻液之耐蝕刻性更高。
  7. 如請求項1或2之蝕刻方法,其中上述蝕刻液包含腐蝕劑及氧化劑。
  8. 如請求項7之蝕刻方法,其中上述腐蝕劑包含氫氟酸;上述氧化劑包含過氧化氫、硝酸、AgNO3、KAuCl4、HAuCl4、K2PtCl6、H2PtCl6、Fe(NO3)3、Ni(NO3)2、Mg(NO3)2、Na2S2O8、K2S2O8、KMnO4、及K2Cr2O7中之至少1者。
  9. 如請求項1或2之蝕刻方法,其中上述凸部之高度落於0.15μm至0.5μm之範圍內。
  10. 如請求項1或2之蝕刻方法,其中上述貴金屬為Au。
  11. 一種半導體晶片之製造方法,其包括藉由如請求項1至10中任一項之蝕刻方法對半導體晶圓進行蝕刻而單片化為半導體晶片,且上述表面為上述半導體晶圓之表面。
  12. 一種物品之製造方法,其包括藉由如請求項1至10中任一項之蝕刻方法對上述表面進行蝕刻。
TW107144929A 2018-02-09 2018-12-13 蝕刻方法、半導體晶片之製造方法及物品之製造方法 TWI740080B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-021849 2018-02-09
JP2018021849A JP2019140225A (ja) 2018-02-09 2018-02-09 エッチング方法、半導体チップの製造方法及び物品の製造方法

Publications (2)

Publication Number Publication Date
TW201941265A TW201941265A (zh) 2019-10-16
TWI740080B true TWI740080B (zh) 2021-09-21

Family

ID=67540919

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107144929A TWI740080B (zh) 2018-02-09 2018-12-13 蝕刻方法、半導體晶片之製造方法及物品之製造方法

Country Status (4)

Country Link
US (1) US10854466B2 (zh)
JP (1) JP2019140225A (zh)
CN (1) CN110137078B (zh)
TW (1) TWI740080B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7221177B2 (ja) * 2019-09-05 2023-02-13 住友化学株式会社 構造体の製造方法および製造装置
JP7391741B2 (ja) 2020-03-23 2023-12-05 株式会社東芝 構造体
JP7404121B2 (ja) * 2020-03-24 2023-12-25 株式会社東芝 触媒層の形成方法
CN113782595A (zh) * 2020-06-10 2021-12-10 中国科学院微电子研究所 一种半导体器件及其制作方法、电子设备
JP7555759B2 (ja) 2020-08-26 2024-09-25 東京応化工業株式会社 エッチング方法、及び感光性樹脂組成物
JP7516200B2 (ja) * 2020-10-09 2024-07-16 株式会社東芝 エッチング方法、半導体チップの製造方法及び物品の製造方法
JP7555860B2 (ja) 2021-03-18 2024-09-25 株式会社東芝 エッチング方法
JP7741035B2 (ja) * 2022-06-29 2025-09-17 株式会社Screenホールディングス 基板処理方法
KR102834481B1 (ko) * 2024-06-27 2025-07-14 강원대학교산학협력단 에칭 방법 및 에칭 시스템

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201631648A (zh) * 2013-11-13 2016-09-01 東芝股份有限公司 半導體晶片之製造方法、半導體晶片及半導體裝置
TW201705259A (zh) * 2015-07-23 2017-02-01 荏原製作所股份有限公司 基板處理裝置、基板處理系統、及基板處理方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321046A (ja) * 1994-05-23 1995-12-08 Hitachi Ltd 薄膜形成装置及び薄膜形成方法
JP2715972B2 (ja) * 1995-03-04 1998-02-18 日本電気株式会社 半導体装置の製造方法
JP2000306858A (ja) 1999-04-23 2000-11-02 Tokin Corp 電子部品の製造方法
JP3575408B2 (ja) * 2000-08-15 2004-10-13 セイコーエプソン株式会社 トレンチ素子分離領域を有する半導体装置の製造方法
KR101001875B1 (ko) 2006-09-30 2010-12-17 엘지이노텍 주식회사 등방성 에칭을 이용한 미세 패턴 형성방법 및 이를 이용하여 제조된 미세패턴이 형성된 반도체 기판 면상 부재
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
TW201222653A (en) * 2010-11-26 2012-06-01 Wakom Semiconductor Corp Method of forming micro-pore structure or recess structure on silicon chip substrate surface
GB201122315D0 (en) 2011-12-23 2012-02-01 Nexeon Ltd Etched silicon structures, method of forming etched silicon structures and uses thereof
JP6441025B2 (ja) * 2013-11-13 2018-12-19 株式会社東芝 半導体チップの製造方法
JP6121959B2 (ja) * 2014-09-11 2017-04-26 株式会社東芝 エッチング方法、物品及び半導体装置の製造方法、並びにエッチング液
TWI613753B (zh) 2015-02-16 2018-02-01 麥豐密封科技股份有限公司 靜電吸附承盤側壁之改良密封件
CN104900509B (zh) * 2015-06-04 2017-10-24 苏州晶牧光材料科技有限公司 金刚石线切割硅片的表面处理方法及制绒方法
JP6193321B2 (ja) * 2015-09-01 2017-09-06 株式会社東芝 エッチング方法、物品の製造方法、及びエッチング装置
JP6081647B1 (ja) 2016-07-28 2017-02-15 株式会社東芝 エッチング方法、半導体チップの製造方法及び物品の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201631648A (zh) * 2013-11-13 2016-09-01 東芝股份有限公司 半導體晶片之製造方法、半導體晶片及半導體裝置
TW201705259A (zh) * 2015-07-23 2017-02-01 荏原製作所股份有限公司 基板處理裝置、基板處理系統、及基板處理方法

Also Published As

Publication number Publication date
CN110137078A (zh) 2019-08-16
TW201941265A (zh) 2019-10-16
US20190252199A1 (en) 2019-08-15
JP2019140225A (ja) 2019-08-22
CN110137078B (zh) 2024-01-12
US10854466B2 (en) 2020-12-01

Similar Documents

Publication Publication Date Title
TWI740080B (zh) 蝕刻方法、半導體晶片之製造方法及物品之製造方法
TWI647112B (zh) Etching method, method of manufacturing semiconductor wafer, and method of manufacturing article
KR101804015B1 (ko) 에칭 방법, 물품 및 반도체 장치의 제조 방법, 및 에칭액
JP7516200B2 (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
KR102646859B1 (ko) 백금 합금을 합금하고 에칭하는 것에 의한 백금 패터닝
JP6444805B2 (ja) 半導体チップの製造方法
JP6970263B2 (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
US7199029B2 (en) Selective deposition of ZnO nanostructures on a silicon substrate using a nickel catalyst and either patterned polysilicon or silicon surface modification
JP7080781B2 (ja) 多孔質層の形成方法、エッチング方法、物品の製造方法、半導体装置の製造方法、及びめっき液
JP2018022926A (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
TWI896949B (zh) 構造體之製造方法及電容器之製造方法
JP7757096B2 (ja) エッチング方法
JP6246956B1 (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
TWI785501B (zh) 觸媒層之形成方法
JP2025047175A (ja) エッチング方法