JP2000306858A - 電子部品の製造方法 - Google Patents
電子部品の製造方法Info
- Publication number
- JP2000306858A JP2000306858A JP11662899A JP11662899A JP2000306858A JP 2000306858 A JP2000306858 A JP 2000306858A JP 11662899 A JP11662899 A JP 11662899A JP 11662899 A JP11662899 A JP 11662899A JP 2000306858 A JP2000306858 A JP 2000306858A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- manufacturing
- flattened
- component according
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000000758 substrate Substances 0.000 claims abstract description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000010703 silicon Substances 0.000 claims abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 12
- 238000001312 dry etching Methods 0.000 claims abstract description 9
- 238000005468 ion implantation Methods 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 33
- 239000012535 impurity Substances 0.000 claims description 19
- 238000009792 diffusion process Methods 0.000 claims description 17
- 239000000945 filler Substances 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 238000004528 spin coating Methods 0.000 claims description 2
- 101150081847 sog2 gene Proteins 0.000 abstract description 4
- 238000012856 packing Methods 0.000 abstract 5
- 229920001187 thermosetting polymer Polymers 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】 シリコン基板上に設けられた凹型の溝の深さ
に左右されることなく、寸法精度のよい不純物拡散層を
形成することができる電子部品の製造方法を提供するこ
と。 【解決手段】 シリコン基板１上の凹型の溝を、ＳＯＧ
２で埋めた後、平坦化工程を経て、フォトレジスト膜３
によるパターン化を行い、それをマスクとして異方性ド
ライエッチングプロセスを利用し、ＳＯＧ２に垂直な溝
４を開孔し、それをマスクとして凹型の溝の底面に不純
物拡散層５を設ける。
に左右されることなく、寸法精度のよい不純物拡散層を
形成することができる電子部品の製造方法を提供するこ
と。 【解決手段】 シリコン基板１上の凹型の溝を、ＳＯＧ
２で埋めた後、平坦化工程を経て、フォトレジスト膜３
によるパターン化を行い、それをマスクとして異方性ド
ライエッチングプロセスを利用し、ＳＯＧ２に垂直な溝
４を開孔し、それをマスクとして凹型の溝の底面に不純
物拡散層５を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体部品等の電
子部品の製造方法に関し、詳しくはバイポーラトランジ
スタ、ＭＯＳトランジスタ、加速度センサ、複合回路等
のＬＳＩ、等の製造方法に関する。
子部品の製造方法に関し、詳しくはバイポーラトランジ
スタ、ＭＯＳトランジスタ、加速度センサ、複合回路等
のＬＳＩ、等の製造方法に関する。
【０００２】
【従来の技術】従来の半導体部品等の電子部品の製造方
法におけるシリコン基板の凹型の溝の底面へのイオン注
入による不純物拡散層を形成する方法を、図２に示す。
図２に示すように、従来は、シリコン基板６に形成され
た深さ１μｍ以下の浅い凹型の溝の上に、フォトレジス
ト膜７を塗布、パターン化した後、イオン注入工程によ
り不純物拡散層８を形成していた。
法におけるシリコン基板の凹型の溝の底面へのイオン注
入による不純物拡散層を形成する方法を、図２に示す。
図２に示すように、従来は、シリコン基板６に形成され
た深さ１μｍ以下の浅い凹型の溝の上に、フォトレジス
ト膜７を塗布、パターン化した後、イオン注入工程によ
り不純物拡散層８を形成していた。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
凹型の溝の底面へのイオン注入による不純物拡散におい
ては、凹型の溝の深さが１μｍ以上となる場合に、フォ
トレジスト膜の被覆が不完全となり、所望の箇所以外へ
のイオン注入がされたり、フォトレジスト膜が厚くなる
に従い寸法精度が目標と異なる等の問題点があった。
凹型の溝の底面へのイオン注入による不純物拡散におい
ては、凹型の溝の深さが１μｍ以上となる場合に、フォ
トレジスト膜の被覆が不完全となり、所望の箇所以外へ
のイオン注入がされたり、フォトレジスト膜が厚くなる
に従い寸法精度が目標と異なる等の問題点があった。
【０００４】そこで、本発明は、シリコン基板上に設け
られた凹型の溝の深さに左右されることなく、寸法精度
のよい不純物拡散層を形成することができる電子部品の
製造方法を提供することにある。
られた凹型の溝の深さに左右されることなく、寸法精度
のよい不純物拡散層を形成することができる電子部品の
製造方法を提供することにある。
【０００５】
【課題を解決するための手段】本発明は、シリコン基板
上の凹型の溝を、半導体の製造で一般的に使用されてい
るシリカフィラーが混入された薬液（ＳＯＧ）等の充填
物で埋めた後、平坦化工程を経て、フォトリソグラフィ
ーによるパターン化を行い、それをマスクとして異方性
ドライエッチングプロセス等を利用し、充填物に垂直な
溝を開孔し、それをマスクとして凹型の溝の底面に目標
値通りの不純物拡散層を設けることを特徴とする。
上の凹型の溝を、半導体の製造で一般的に使用されてい
るシリカフィラーが混入された薬液（ＳＯＧ）等の充填
物で埋めた後、平坦化工程を経て、フォトリソグラフィ
ーによるパターン化を行い、それをマスクとして異方性
ドライエッチングプロセス等を利用し、充填物に垂直な
溝を開孔し、それをマスクとして凹型の溝の底面に目標
値通りの不純物拡散層を設けることを特徴とする。
【０００６】即ち、本発明は、シリコン基板に設けられ
た深さ１μｍ以上の凹型の溝の底面に不純物拡散層を形
成する電子部品の製造方法において、前記凹型の溝に充
填物を充填し、該充填物の表面を平坦化した後、該表面
にフォトリソグラフィーによりフォトレジスト膜のパタ
ーン化を行った後、前記凹型の溝の底面に到達するまで
エッチングして、前記底面に対し垂直な溝を形成し、開
孔した前記凹型の溝の底面の全面あるいは一部に、イオ
ン注入法による不純物のドーピングを行い、不純物拡散
層を形成する電子部品の製造方法である。
た深さ１μｍ以上の凹型の溝の底面に不純物拡散層を形
成する電子部品の製造方法において、前記凹型の溝に充
填物を充填し、該充填物の表面を平坦化した後、該表面
にフォトリソグラフィーによりフォトレジスト膜のパタ
ーン化を行った後、前記凹型の溝の底面に到達するまで
エッチングして、前記底面に対し垂直な溝を形成し、開
孔した前記凹型の溝の底面の全面あるいは一部に、イオ
ン注入法による不純物のドーピングを行い、不純物拡散
層を形成する電子部品の製造方法である。
【０００７】また、本発明は、上記電子部品の製造方法
において、前記充填物としてＳＯＧをスピンコート法に
より充填する電子部品の製造方法である。
において、前記充填物としてＳＯＧをスピンコート法に
より充填する電子部品の製造方法である。
【０００８】また、本発明は、上記電子部品の製造方法
において、前記充填物をＣＶＤ法により形成する電子部
品の製造方法である。
において、前記充填物をＣＶＤ法により形成する電子部
品の製造方法である。
【０００９】また、本発明は、上記電子部品の製造方法
において、前記充填物の表面をウェットエッチングプロ
セスにより平坦化する電子部品の製造方法である。
において、前記充填物の表面をウェットエッチングプロ
セスにより平坦化する電子部品の製造方法である。
【００１０】また、本発明は、上記電子部品の製造方法
において、前記充填物の表面をドライエッチングプロセ
スにより平坦化する電子部品の製造方法である。
において、前記充填物の表面をドライエッチングプロセ
スにより平坦化する電子部品の製造方法である。
【００１１】また、本発明は、上記電子部品の製造方法
において、前記充填物の表面をＣＭＰ法により平坦化す
る電子部品の製造方法である。
において、前記充填物の表面をＣＭＰ法により平坦化す
る電子部品の製造方法である。
【００１２】また、本発明は、上記電子部品の製造方法
において、前記垂直な溝をウェットエッチングプロセス
により形成する電子部品の製造方法である。
において、前記垂直な溝をウェットエッチングプロセス
により形成する電子部品の製造方法である。
【００１３】また、本発明は、上記電子部品の製造方法
において、前記垂直な溝をドライエッチングプロセスに
より形成する電子部品の製造方法である。
において、前記垂直な溝をドライエッチングプロセスに
より形成する電子部品の製造方法である。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。
て説明する。
【００１５】図１は、本発明の実施の形態の半導体部品
等の電子部品の製造方法におけるシリコン基板の凹型の
溝の底面への不純物拡散層を形成する方法を模式的に示
す断面図である。
等の電子部品の製造方法におけるシリコン基板の凹型の
溝の底面への不純物拡散層を形成する方法を模式的に示
す断面図である。
【００１６】まず、図１（ａ）に示すように、凹型の溝
が形成されたシリコン基板１を洗浄した後、図１（ｂ）
に示すように、ＳＯＧ２を塗布し熱硬化させ、溝埋めを
実施した。ここで、本実施の形態においては、溝埋めの
形態としてＳＯＧを使用しているが、ＣＶＤ膜等を使用
してもよい。
が形成されたシリコン基板１を洗浄した後、図１（ｂ）
に示すように、ＳＯＧ２を塗布し熱硬化させ、溝埋めを
実施した。ここで、本実施の形態においては、溝埋めの
形態としてＳＯＧを使用しているが、ＣＶＤ膜等を使用
してもよい。
【００１７】次に、ＳＯＧ２の塗布面の表面をドライエ
ッチングし、図１（ｃ）に示すように、平坦化を行っ
た。なお、平坦化工程のために、ドライエッチングプロ
セスを用いたが、ＣＭＰ（化学的機械的研磨）による方
法等も用いることができる。
ッチングし、図１（ｃ）に示すように、平坦化を行っ
た。なお、平坦化工程のために、ドライエッチングプロ
セスを用いたが、ＣＭＰ（化学的機械的研磨）による方
法等も用いることができる。
【００１８】次に、ＳＯＧ２の平坦化した面に対し、図
１（ｄ）に示すように、フォトレジスト膜３を塗布、パ
ターン化した。その後、それをマスクとして異方性ドラ
イエッチングを行い、図１（ｅ）に示すように、凹型の
溝の底面まで達する垂直な溝４を形成した。
１（ｄ）に示すように、フォトレジスト膜３を塗布、パ
ターン化した。その後、それをマスクとして異方性ドラ
イエッチングを行い、図１（ｅ）に示すように、凹型の
溝の底面まで達する垂直な溝４を形成した。
【００１９】次に、フォトレジスト膜３のある面側から
イオン注入を行い、図１（ｆ）に示すように、凹型の溝
の底面に不純物拡散層５を形成した。
イオン注入を行い、図１（ｆ）に示すように、凹型の溝
の底面に不純物拡散層５を形成した。
【００２０】次に、シリコン基板１から、フォトレジス
ト膜３及びＳＯＧ２をウェットエッチングにより除去
し、図１（ｇ）に示すように、凹型の溝の底面へ不純物
拡散層５を形成したシリコン基板１を得ることができ
た。
ト膜３及びＳＯＧ２をウェットエッチングにより除去
し、図１（ｇ）に示すように、凹型の溝の底面へ不純物
拡散層５を形成したシリコン基板１を得ることができ
た。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
シリコン基板上に設けられた凹型の溝の深さに左右され
ることなく、寸法精度のよい不純物拡散層を形成するこ
とができる電子部品の製造方法を提供することができ
る。
シリコン基板上に設けられた凹型の溝の深さに左右され
ることなく、寸法精度のよい不純物拡散層を形成するこ
とができる電子部品の製造方法を提供することができ
る。
【図１】本発明の実施の形態の電子部品の製造方法にお
けるシリコン基板への不純物拡散層を形成する方法を模
式的に示す断面図。
けるシリコン基板への不純物拡散層を形成する方法を模
式的に示す断面図。
【図２】従来の電子部品の製造方法におけるシリコン基
板への不純物拡散層を形成する方法を模式的に示す断面
図。
板への不純物拡散層を形成する方法を模式的に示す断面
図。
１ シリコン基板 ２ ＳＯＧ ３ フォトレジスト膜 ４ 垂直な溝 ５ 不純物拡散層 ６ シリコン基板 ７ フォトレジスト膜 ８ 不純物拡散層
Claims (8)
- 【請求項１】 シリコン基板に設けられた深さ１μｍ以
上の凹型の溝の底面に不純物拡散層を形成する電子部品
の製造方法において、前記凹型の溝に充填物を充填し、
該充填物の表面を平坦化した後、該表面にフォトリソグ
ラフィーによりフォトレジスト膜のパターン化を行った
後、前記凹型の溝の底面に到達するまでエッチングし
て、前記底面に対し垂直な溝を形成し、開孔した前記凹
型の溝の底面の全面あるいは一部に、イオン注入法によ
る不純物のドーピングを行い、不純物拡散層を形成する
ことを特徴とする電子部品の製造方法。 - 【請求項２】 請求項１記載の電子部品の製造方法にお
いて、前記充填物としてＳＯＧをスピンコート法により
充填することを特徴とする電子部品の製造方法。 - 【請求項３】 請求項１記載の電子部品の製造方法にお
いて、前記充填物をＣＶＤ法により形成することを特徴
とする電子部品の製造方法。 - 【請求項４】 請求項２または３記載の電子部品の製造
方法において、前記充填物の表面をウェットエッチング
プロセスにより平坦化することを特徴とする電子部品の
製造方法。 - 【請求項５】 請求項２または３記載の電子部品の製造
方法において、前記充填物の表面をドライエッチングプ
ロセスにより平坦化することを特徴とする電子部品の製
造方法。 - 【請求項６】 請求項２または３記載の電子部品の製造
方法において、前記充填物の表面をＣＭＰ法により平坦
化することを特徴とする電子部品の製造方法。 - 【請求項７】 請求項４〜６のいずれかに記載の電子部
品の製造方法において、前記垂直な溝をウェットエッチ
ングプロセスにより形成することを特徴とする電子部品
の製造方法。 - 【請求項８】 請求項４〜６のいずれかに記載の電子部
品の製造方法において、前記垂直な溝をドライエッチン
グプロセスにより形成することを特徴とする電子部品の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11662899A JP2000306858A (ja) | 1999-04-23 | 1999-04-23 | 電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11662899A JP2000306858A (ja) | 1999-04-23 | 1999-04-23 | 電子部品の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000306858A true JP2000306858A (ja) | 2000-11-02 |
Family
ID=14691912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11662899A Pending JP2000306858A (ja) | 1999-04-23 | 1999-04-23 | 電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000306858A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10854466B2 (en) | 2018-02-09 | 2020-12-01 | Kabushiki Kaisha Toshiba | Etching method, method of manufacturing semiconductor chip, and method of manufacturing article |
| US11588059B2 (en) | 2020-03-23 | 2023-02-21 | Kabushiki Kaisha Toshiba | Structural body and method of manufacturing the same |
-
1999
- 1999-04-23 JP JP11662899A patent/JP2000306858A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10854466B2 (en) | 2018-02-09 | 2020-12-01 | Kabushiki Kaisha Toshiba | Etching method, method of manufacturing semiconductor chip, and method of manufacturing article |
| US11588059B2 (en) | 2020-03-23 | 2023-02-21 | Kabushiki Kaisha Toshiba | Structural body and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5654216A (en) | Formation of a metal via structure from a composite metal layer | |
| US5843839A (en) | Formation of a metal via using a raised metal plug structure | |
| US5616519A (en) | Non-etch back SOG process for hot aluminum metallizations | |
| KR20100059297A (ko) | 반도체 소자의 제조 방법 | |
| US20080283935A1 (en) | Trench isolation structure and method of manufacture therefor | |
| US6103581A (en) | Method for producing shallow trench isolation structure | |
| JP2000114397A (ja) | 半導体装置の製造方法 | |
| JP2000306858A (ja) | 電子部品の製造方法 | |
| KR970008574A (ko) | 반도체 소자의 트윈 웰 형성방법 | |
| JP2000040737A (ja) | 素子分離領域の形成方法 | |
| US20080026542A1 (en) | Method of Manufacturing Semiconductor Device | |
| JPH04209534A (ja) | 半導体装置の製造方法 | |
| US6967142B2 (en) | Semiconductor devices and methods of manufacturing the same | |
| CN1316587C (zh) | 结绝缘有源组件的形成方法 | |
| KR20030059465A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPH0467648A (ja) | 半導体装置の製造方法 | |
| KR0167884B1 (ko) | 에스오아이 금속 산화물 실리콘 전계 효과 트랜지스터 아이솔레이션 방법 | |
| JPH11297813A (ja) | 半導体装置及びその製造方法 | |
| KR100236914B1 (ko) | 반도체장치 및 그의 제조방법 | |
| US6268271B1 (en) | Method for forming buried layer inside a semiconductor device | |
| JP2000021971A (ja) | 半導体装置の製造方法 | |
| KR100576445B1 (ko) | 반도체 소자의 트렌치 소자 분리막 제조 공정에서 필드산화막의 두께 및 평탄화 두께를 추정하는 방법 | |
| KR100303365B1 (ko) | 에스오아이 기판의 제조방법 | |
| JPS607145A (ja) | 半導体装置 | |
| KR20090125947A (ko) | 반도체 소자의 제조 방법 |