[go: up one dir, main page]

TWI896949B - 構造體之製造方法及電容器之製造方法 - Google Patents

構造體之製造方法及電容器之製造方法

Info

Publication number
TWI896949B
TWI896949B TW112108769A TW112108769A TWI896949B TW I896949 B TWI896949 B TW I896949B TW 112108769 A TW112108769 A TW 112108769A TW 112108769 A TW112108769 A TW 112108769A TW I896949 B TWI896949 B TW I896949B
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
oxide
recess
manufacturing
substrate material
Prior art date
Application number
TW112108769A
Other languages
English (en)
Other versions
TW202343665A (zh
Inventor
佐野光雄
小幡進
樋口和人
田嶋尚之
Original Assignee
日商東芝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東芝股份有限公司 filed Critical 日商東芝股份有限公司
Publication of TW202343665A publication Critical patent/TW202343665A/zh
Application granted granted Critical
Publication of TWI896949B publication Critical patent/TWI896949B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
    • H10D1/665—Trench conductor-insulator-semiconductor capacitors, e.g. trench MOS capacitors
    • H10P95/00—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/045—Manufacture or treatment of capacitors having potential barriers, e.g. varactors
    • H10D1/047—Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D64/01304—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Weting (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)

Abstract

本發明之目的在於提供一種可消除於半導體基板加工凹部時可能產生之加工不良之構造體之製造方法及電容器之製造方法。 根據實施形態，提供一種構造體之製造方法，其包含如下步驟：於半導體基板形成凹部；使凹部之至少底部內表面氧化；及使可溶解半導體基板材料之氧化物之液體，與凹部之至少底部內表面接觸。

Description

構造體之製造方法及電容器之製造方法
本發明之實施形態係關於一種構造體之製造方法及電容器之製造方法。
作為於半導體晶圓形成孔或槽之方法，已知有蝕刻。作為蝕刻，已知有MacEtch(Metal-Assisted Chemical Etching：金屬輔助化學蝕刻)法。MacEtch法係例如使用貴金屬作為催化劑來蝕刻半導體基板之方法。若以MacEtch法於Si晶圓形成縱橫比較高之溝槽，則於溝槽之底面殘留如針般細長形狀之Si。該針狀Si於製造電容器中於溝槽上形成介電質層、絕緣層或電極等時，可能成為產生裂縫之要因。例如若於介電質層產生裂縫，則成為洩漏不良。又，擔心針狀Si於電容器中，成為電場集中至角部所致之耐壓特性降低之原因。
根據實施形態，提供一種可消除於半導體基板加工凹部時可能產生之加工不良之構造體之製造方法及電容器之製造方法。
根據實施形態，提供一種構造體之製造方法，其包含如下步驟：於半導體基板形成凹部； 使凹部之至少底部內表面氧化；及使可溶解半導體基板材料之氧化物之液體，與凹部之至少底部內表面接觸。
又，根據實施形態，提供一種構造體之製造方法，其包含如下步驟：於半導體基板形成凹部；於凹部之至少底部內表面，形成包含雜質之氧化物；於氧氣之存在下加熱半導體基板；及使可溶解半導體基板材料之氧化物之液體，與凹部之至少底部內表面接觸。
根據其他實施形態，提供一種電容器之製造方法，其包含如下步驟：以實施形態中之任一方法製造包含具有凹部之半導體基板之構造體；及於半導體基板之凹部形成導電層或介電質層。
1:半導體基板
2:凹部
2a:凹部之底部內表面
2b:凹部之側壁
3:針狀之半導體基板材料
4:針狀之半導體基板材料之氧化物
5:表層部
6:包含雜質之氧化物之層
7:表層部
8:雜質摻雜區域
11:催化劑層
12:遮罩層
13:第1導電層
14:介電質層
15:第2導電層
21:處理液
圖1係顯示實施形態之方法之凹部形成步驟之一例之模式圖。
圖2係顯示實施形態之方法之凹部形成步驟後之狀態之一例之模式圖。
圖3係顯示實施形態之方法之氧化步驟之一例之模式圖。
圖4係顯示實施形態之方法之氧化物去除步驟之一例之模式圖。
圖5係顯示實施形態之電容器之製造方法之一步驟之模式圖。
圖6係顯示實施形態之方法之形成包含雜質之氧化物之步驟之一例之模式圖。
圖7係顯示實施形態之方法之氧化步驟之一例之模式圖。
圖8係顯示實施形態之方法之氧化物去除步驟之一例之模式圖。
圖9係顯示實施形態之電容器之製造方法之一步驟之模式圖。
圖10係顯示實施形態之方法之蝕刻步驟後之溝槽之底部附近之剖面之掃描電子顯微鏡照片。
圖11係顯示藉由實施形態之方法製造之電容器之溝槽之底部附近之剖面之掃描電子顯微鏡照片。
圖12係顯示比較例之方法之氧化物去除步驟之模式圖。
以下，一面參照圖式，一面就實施形態進行詳細說明。另，通過所有圖式對發揮同樣或類似之功能之構成要件標註同一參照符號，省略重複之說明。
半導體自例如矽(Si)；鍺(Ge)；包含砷化鎵(GaAs)及氮化鎵(GaN)等之III族元素與V族元素之化合物之半導體；以及碳化矽(SiC)選擇。根據一例，半導體基板包含矽。另，此處使用之用詞「族」係短週期型週期表之「族」。
半導體基板為例如半導體晶圓。於半導體晶圓，可摻雜雜質，亦可形成有電晶體或二極體等之半導體元件。又，半導體晶圓之主表面亦可相對於半導體之任一結晶面平行。於半導體晶圓，可使用例如主表面為(100)面之矽晶圓、主表面為(110)面之矽晶圓。
作為半導體基板材料之例，列舉自上述種類選擇之半導體。半導體基板材料為例如Si。作為半導體基板材料之氧化物之例，列舉自上述種類選擇之半導體之氧化物。該氧化物為例如Si氧化物(SiO2)。
(第1實施形態)
根據第1實施形態，提供第1構造體之製造方法、與第1電容器之製造方法。該等製造方法分別包含如下步驟：於半導體基板形成凹部；使凹部之至少底部內表面氧化形成半導體基板材料之氧化物；及藉由使可溶解半導體基板材料之氧化物之液體，與凹部之至少底部內表面接觸，去除半導體基板材料之氧化物。
以下，參照圖1~圖5說明各步驟。於各圖中，將與半導體基板之厚度方向平行之方向設為z軸方向，將與半導體基板之主表面平行之面設為xy面。又，說明作為凹部形成溝槽之例。
(凹部形成)
凹部(例如溝槽)向半導體基板之形成藉由例如蝕刻進行。作為蝕刻之例，列舉使用包含貴金屬之催化劑之蝕刻，所謂MacEtch(Metal-Assisted Chemical Etching)法。參照圖1說明藉由MacEtch法形成凹部(例如溝槽)。半導體基板1可為例如Si基板(矽晶圓)。於半導體基板1之沿xy面之一主表面中，於應形成凹部之部分形成包含貴金屬之催化劑層11，且於不形成凹部之部分形成遮罩層12。使形成有催化劑層11與遮罩層12之主表面與包含氧化劑與腐蝕劑之蝕刻劑(省略圖示)接觸。藉此，氧化劑使其表面中貴金屬接近之部分氧化，且腐蝕劑溶解去除該氧化物。因此，蝕刻劑基於催化劑層之作用，可相對於該表面垂直之方向(例如z軸方向)蝕刻半導體基板之表面。藉此，例如圖2所示，於半導體基板1，可形成於z軸方向具有深度之凹部2(例如溝槽)。另，凹部(溝槽)2沿y軸方向延伸。又，凹部(溝槽)2亦可沿x軸方向相互隔開間隔，且設置有複數個。
此處，催化劑層、遮罩層及蝕刻劑之例係如以下。
遮罩層列舉例如聚醯亞胺、氟樹脂、酚醛樹脂、丙烯酸樹脂、及酚醛清漆樹脂等之有機材料、或氧化矽及氮化矽等之無機材料。
於催化劑層中，貴金屬可作為例如貴金屬粒子存在。貴金屬係自例如包含Au、Ag、Pt、Pd、Ru及Rh之群選擇之1個以上之金屬。
催化劑層之厚度較佳為處於0.01μm至0.3μm之範圍內，更佳為處於0.05μm至0.2μm之範圍內。若催化劑層過厚，則因蝕刻劑難以到達半導體，故難以進行蝕刻。若催化劑層過薄，則因貴金屬粒子之表面積之合計相對於應蝕刻之面積之比過小，故難以進行蝕刻。
另，催化劑層之厚度係由掃描電子顯微鏡(SEM：Scanning Electron Microscope)觀察相對於其厚度方向平行之剖面之圖像中之催化劑層之一主表面至相反側之主表面之距離。
催化劑層亦可具有不連續部。
貴金屬粒子之形狀較佳為球狀。貴金屬粒子之形狀亦可為例如棒狀或板狀等其他形狀。貴金屬粒子作為與其相接之半導體表面之氧化反應之催化劑起作用。
貴金屬粒子之粒徑較佳為處於0.001μm至1μm之範圍內，更佳為處於0.01μm至0.5μm之範圍內。
另，此處，「粒徑」係藉由以下之方法獲得之值。首先，由掃描電子顯微鏡拍攝催化劑層之主表面。倍率設為10000倍至100000倍之範圍內。接著，自圖像之中，針對貴金屬粒子之各者求出面積。接著，假設各貴金屬粒子為球形，自先前之面積求出貴金屬粒子之直徑。將該直徑設為貴金屬粒子之「粒徑」。
催化劑層可為多孔催化劑層。
催化劑層可藉由例如電解電鍍、還原電鍍、或置換電鍍形成。催化劑層亦可使用包含貴金屬粒子之分散液之塗佈、或蒸鍍及濺射法等之氣相沈積法形成。於該等方法之中，置換電鍍可於包含半導體之表面上直接且均勻析出貴金屬。以下，作為一例，對藉由置換電鍍形成多孔催化劑層予以記載。
於藉由置換電鍍析出貴金屬中，可使用例如四氯金(III)酸鹽水溶液或硝酸銀溶液。以下，說明該製程之一例。
置換電鍍液係例如四氯金(III)酸四水合物之水溶液與氫氟酸之混合液。氫氟酸具有去除包含半導體之表面之自然氧化膜之作用。
若使半導體基板浸漬於置換電鍍液中，則除去除半導體基板之表面之自然氧化膜以外，亦於半導體基板之表面，析出貴金屬，此處為金。藉此，獲得多孔催化劑層。
置換電鍍液中之四氯金(III)酸四水合物之濃度較佳為處於0.0001mol/L至0.01mol/L之範圍內。又，置換電鍍液中之氫氟酸濃度較佳為處於0.1mol/L至6.5mol/L之範圍內。
另，置換電鍍液可進而包含硫磺系錯合劑。或，置換電鍍液亦可進而包含甘氨酸及檸檬酸。
蝕刻劑包含腐蝕劑、與氧化劑。蝕刻劑可包含水作為溶媒。蝕刻劑可為水溶液。
腐蝕劑可使半導體基板材料之氧化物溶解。該氧化物為例如SiO2。腐蝕劑為例如氫氟酸、氟化銨。腐蝕劑之種類可設為1種或2種以上。若考慮蝕刻率，則較佳為包含氫氟酸之腐蝕劑。
蝕刻劑中之氟化氫濃度較佳為處於0.4mol/L至20mol/L之 範圍內，更佳為處於0.8mol/L至16mol/L之範圍內，進而較佳為處於2mol/L至10mol/L之範圍內。若氟化氫濃度過低，則難以達成較高之蝕刻率。若氟化氫濃度過高，則有加工方向(例如半導體基板之厚度方向)之蝕刻之控制性降低之可能性。
蝕刻劑中之氧化劑可設為自例如過氧化氫、硝酸、AgNO3、KAuCl4、HAuCl4、K2PtCl6、H2PtCl6、Fe(NO3)3、Ni(NO3)2、Mg(NO3)2、Na2S2O8、K2S2O8、KMnO4及K2Cr2O7選擇之至少1種。因不會產生有害之副產物，亦不會產生半導體元件之污染，故作為氧化劑較佳為過氧化氫。
蝕刻劑中之過氧化氫等氧化劑之濃度，較佳為處於0.2mol/L至8mol/L之範圍內，更佳為處於0.5mol/L至5mol/L之範圍內，進而較佳為處於0.5mol/L至4mol/L之範圍內。若氧化劑之濃度過低，則難以達成較高之蝕刻率。若氧化劑之濃度過高，則有產生過度之側向蝕刻之可能性。
若藉由MacEtch法加工凹部，便會沿著催化劑進行蝕刻。另一方面，催化劑層由於多孔、或形成時之斑等，而為並非完全覆蓋應形成半導體基板之凹部之部分者，可能存在局部未覆蓋之部位。於局部未覆蓋之部位中，加工未進展，便如圖2所示，於形成後之凹部2之底部內表面2a殘留如針般細長形狀之半導體基板材料3(例如針狀Si)。另，為方便說明，圖2省略催化劑層與遮罩層。例如若為製造電容器而於凹部2上形成介電質層等，則有由於針狀之半導體基板材料3彎折等而於介電質層產生裂縫，成為洩漏不良之虞。又，因針狀之半導體基板材料3存在之部位可能成為角部，故擔心會成為電場集中至角部所導致之耐壓特性降低之原因。 為了去除針狀之半導體基板材料3，進行以下所說明之氧化步驟及氧化物去除步驟。
(催化劑層及遮罩層之去除)
於進行氧化步驟之前，亦可進行去除催化劑層與遮罩層之步驟。
催化劑層之去除可藉由例如以王水來洗淨而進行。遮罩層之去除可藉由例如以熱磷酸來洗淨而進行。
另，於不存在遮罩層之殘渣之情形時，可省略遮罩層之去除。
(氧化)
使凹部2之內表面中，至少底部內表面2a氧化形成半導體基板材料之氧化物。圖3顯示氧化步驟之一例。於圖3中，除凹部2之底部內表面2a以外，亦使側壁2b氧化。其結果，將凹部2之內表面整體之表層部5氧化形成半導體基板材料之氧化物。又，因針狀之半導體基板材料3細至例如數十nm，故伴隨著將凹部2之內表面之表層部5氧化，氧化針狀之半導體基板材料3之整體，成為針狀之半導體基板材料之氧化物4。
氧化方法並未特別限定，可列舉例如熱氧化、陽極氧化、光氧化等。熱氧化係於高溫下進行之氧化，溫度期望設為半導體基板材料之熔點以下。半導體基板材料之一例即Si之熔點為約1400℃。藉此，於使用Si基板(Si晶圓)作為半導體基板之情形時，期望熱氧化溫度設為800℃以上且1100℃以下。藉此，可穩定進行氧化，且可提高Si氧化膜之成膜率。
期望進行熱氧化時之氧氣之供給量為0.5L/min以上且10L/min以下。藉由包含氧氣之環境氣體之氧氣之分壓而使半導體基板材料 (例如Si)之氧化速度變化，有氧分壓越高氧化物生成率越高之傾向，因而可穩定氧化。又，藉由對包含氧氣之環境氣體施加微量之Cl2及/或HCl氣體，可促進氧化。HCl氣體亦可於包含氧氣之環境氣體中含有1~10%左右。
陽極氧化係於電解液中將半導體基板作為陽極施加電位，於半導體基板之表層形成氧化膜之方法。光氧化係使用雷射之局部之氧化方法。另一方面，可由CVD(chemical vapor deposition：化學氣相沈積)法，於半導體基板上形成氧化膜(例如氧化Si膜)，但並非使半導體基板自身氧化者。因此，根據CVD法，僅於針狀之半導體基板材料上形成氧化膜，針狀之半導體基板材料自身仍未氧化。因此，由之後之步驟僅去除針狀之半導體基板材料上之氧化膜。
(氧化物之去除)
由上述氧化形成之半導體基板材料之氧化物可藉由可溶解半導體基板材料之氧化物之液體(處理液)去除。藉此，如圖4所示，可去除凹部2之底部內表面2a上之針狀部、或其他細微之凹凸。處理液只要與半導體基板之被處理部位相接即可，可列舉例如使半導體基板浸漬於處理液等。
作為可溶解半導體基板材料之氧化物之液體，可列舉例如氫氟酸(氟化氫水溶液)。氫氟酸之濃度可設為0.1mol/L以上且5mol/L以下。藉由將氫氟酸之濃度設為上述範圍，可促進半導體基板材料之氧化物之溶解，且減少凹部之上端等與上述液體相接時之損傷。
藉由上述說明之方法，可製造具備半導體基板之構造體，且該半導體基板具有1個或2個以上之凹部。於獲得之構造體之半導體基板形成電極，根據需要設置絕緣層或介電質層等，藉此可製造電容器。參照 圖5說明電容器之製造方法之一例。首先，於半導體基板1之表面區域(包含凹部內表面)，摻雜P型或N型雜質，藉此形成下部電極即第1導電層13。接著，於第1導電層13上，形成介電質層14。介電質層14包含例如有機介電質或無機介電質。介電質層14可藉由例如CVD(chemical vapor deposition)形成。或，介電質層可藉由將第1導電層之表面氧化、氮化、或氮氧化而形成。
接著，於介電質層14上，形成上部電極即第2導電層15。第2導電層15由例如包含多晶矽或金屬之導電層形成。
之後，將介電質層14圖案化。接著，藉由濺射或電鍍將金屬層成膜，並將其圖案化，獲得內部電極(例如鋁電極)。之後，形成絕緣層。絕緣層可藉由例如CVD之成膜、與光微影之組合形成。接著，於絕緣層上，形成外部電極。外部電極可藉由例如濺射或電鍍之成膜、與光微影之組合形成。之後，切割如此獲得之構造，獲得電容器。
根據以上說明之第1實施形態，可提供一種可消除於半導體基板加工凹部時可能產生之不良之構造體之製造方法、電容器之製造方法。
(第2實施形態)
根據第2實施形態，提供一種第2構造體之製造方法、與第2電容器之製造方法。該等製造方法分別包含如下步驟：於半導體基板形成凹部；於凹部之至少底部內表面，形成包含雜質之氧化物；藉由於氧氣之存在下加熱半導體基板，於半導體基板摻雜雜質，且於凹部之至少底部內表面形成半導體基板材料之氧化物；及藉由使可溶解半導體基板材料之氧化物之液體，與凹部之至少底部內表面接觸而去除半導體基板材料之氧化物。
以下，參照圖6~圖9說明各步驟。於各圖中，將與半導體基板之厚度方向平行之方向設為z軸方向，將與半導體基板之主表面平行之面設為xy面。又，說明作為凹部形成溝槽之例。
(凹部形成)
於半導體基板形成凹部之步驟，可與第1實施形態說明過的同樣地進行。
(催化劑層與遮罩層之去除)
於進行包含雜質之氧化物之形成之前，亦可進行去除催化劑層與遮罩層之步驟。去除步驟可與第1實施形態說明過的同樣地進行。
(包含雜質之氧化物之形成)
於凹部之至少底部內表面，形成包含雜質之氧化物。圖6顯示該步驟之一例。於凹部2之內表面整體形成包含雜質之氧化物之層6。藉此，於針狀之半導體基板材料3上亦形成包含雜質之氧化物之層6。包含雜質之氧化物之層6可僅形成於可存在針狀之半導體基板材料3之底部內表面，亦可形成於凹部2之內表面整體，或可除內表面整體以外形成於半導體基板1之主表面。於凹部2之內表面整體與半導體基板1之主表面，形成包含雜質之氧化物之層6之情形時，因於之後之步驟中不使目標部位以外之部位氧化，故亦可於由遮罩層覆蓋目標部位以外之部位之後，於氧氣之存在下進行加熱。
包含雜質之氧化物之形成之方法不特別限定，列舉CVD(chemical vapor deposition)、LPCVD(low pressure chemical vapor deposition：低壓化學氣相沈積)、離子注入等。
雜質只要為可進行基板之低電阻化者即可，並非特別限定 者，列舉例如P型雜質(例如B(硼))、N型雜質(例如P(磷)、As(砷))等。
於使用P(磷)作為雜質，由CVD法進行包含P之氧化物之形成之情形時，可按以下之條件進行。原料氣體為包含P化合物之氣體者，亦可任意包含N2氣體作為稀釋用氣體，包含O2氣體作為氧化用氣體。作為P化合物之氣體之例，列舉POCl3氣體、PH3氣體、PF5氣體。
可將原料氣體之流量設為例如以下之範圍。POCl3氣體等之P化合物之氣體之流量可設為0.5L/min以上且1L/min以下。N2氣體之流量可設為5L/min以上且30L/min以下。O2氣體之流量可設為0.5L/min以上且5L/min以下。
可將處理溫度設為900℃以上且1200℃以下之範圍。又，可將處理時間設為20min以上且60min以下之範圍。
(雜質之摻雜與氧化)
藉由於氧氣之存在下加熱半導體基板，於半導體基板摻雜雜質，且於凹部之至少底部內表面形成半導體基板材料之氧化物。圖7顯示該步驟之一例。若於氧氣之存在下加熱形成有包含雜質之氧化物之層6之半導體基板1，則將半導體基板1之包含凹部2之內表面之表層部7之半導體基板材料(例如Si)氧化。因針狀之半導體基板材料3細至例如數十nm，故伴隨著將半導體基板1之表層部7氧化，並將針狀之半導體基板材料3之整體氧化，成為針狀之半導體基板材料之氧化物。於該氧化時，產生雜質之熱擴散，自半導體基板1之包含凹部2之內表面之表層部7至內部區域8摻雜雜質。摻雜有雜質之表層部7與內部區域8成為低電阻。
期望將加熱溫度設為半導體基板材料之熔點以下。半導體基板材料之一例即Si之熔點約為1400℃。藉此，於使用Si基板(Si晶圓)作 為半導體基板之情形時，期望將加熱溫度設為900℃以上且1350℃以下。藉此，可穩定進行氧化，且可促進雜質之擴散。
加熱可於包含N2氣體與O2氣體之環境氣體下進行。期望氧氣之供給量為0.5L/min以上且5L/min以下。藉由環境氣體之氧氣之分壓，半導體基板材料(例如Si)之氧化速度變化，有氧分壓越高氧化物生成率越高之傾向，故可穩定氧化。又，氮氣之供給量較佳為5L/min以上且30L/min以下。
(氧化物之去除)
使可溶解半導體基板材料之氧化物之液體(處理液)，與半導體基板1之表層部7(包含針狀部)接觸，去除存在於表層部7之半導體基板材料之氧化物。處理液只要與半導體基板之被處理部位相接即可，可列舉例如使半導體基板浸漬於處理液等。藉此，如圖8所示，除凹部2之底部內表面之針狀部、其他細微之凹凸以外，可去除包含殘留於半導體基板1之雜質之氧化物。另，因於摻雜有雜質之區域中半導體基板之仍未氧化之區域8不被上述處理液溶解，故殘留於半導體基板1。
作為可溶解半導體基板材料之氧化物之液體，可列舉與第1實施形態說明過的同樣者。
藉由上述說明之方法，可製造具備半導體基板之構造體，且該半導體基板具有1個或2個以上之凹部。參照圖9說明使用該構造體製造電容器之方法。以上述方法形成之雜質摻雜區域8成為第1導電層。於第1導電層8上，形成介電質層14。介電質層14可與第1實施形態說明過的同樣地形成。接著，於介電質層14上，形成電容器之上部電極即第2導電層15。第2導電層15可與第1實施形態說明過的同樣地形成。
之後之步驟可與第1實施形態說明過的同樣地進行，獲得電容器。
根據以上說明之第2實施形態之構造體之製造方法與電容器之製造方法，因於半導體基板摻雜雜質之步驟時可去除針狀部，故可以效率較佳之方法，消除凹部加工時可能產生之不良。
將顯示第1實施形態及第2實施形態之方法之凹部形成步驟後之凹部(於該情形，為溝槽)底部之狀態之掃描電子顯微鏡照片，顯示於圖10。圖10係沿z軸方向(厚度方向)切斷半導體基板(例如Si晶圓)1之剖面中之放大溝槽底部之掃描電子顯微鏡照片。如圖10所示，可知複數個針狀Si3自溝槽2之底面向上方突出。
依照第2實施形態之方法，於進行針狀Si之去除、及介電質層與第2導電層之形成之後，進行掃描電子顯微鏡觀察。另，使用P作為雜質，以CVD法形成包含P之氧化物之層。圖11顯示觀察結果之一例。圖11係沿z軸方向(厚度方向)切斷Si晶圓(半導體基板1)之剖面中之放大溝槽底部之掃描電子顯微鏡照片。如圖11所示，於溝槽2之底面觀察不到針狀Si，可確認於介電質層與第2導電層亦無角部等之不良。
又，依照第1實施形態之方法，於進行針狀Si之去除、及第1導電層與介電質層與第2導電層之形成後，進行掃描電子顯微鏡觀察，於溝槽之底面，針狀Si未被觀察到，可確認於介電質層與第2導電層亦無角部等之不良。另，藉由熱氧化進行針狀Si之去除中之氧化。
另一方面，若並非以第1實施形態及第2實施形態之方法，而如圖12所示，以浸漬包含硝氟酸或鹼性水溶液之處理液21之方式進行針狀Si之去除，則會殘留針狀Si3之一部分。又，為了完全去除針狀Si3而 長時間浸漬於處理液21，則會發生於溝槽之上端產生細孔等損傷。
根據上述至少一個實施形態之方法，因包含以下步驟：於凹部之至少底部內表面形成半導體基板材料之氧化物；及使可溶解半導體基板材料之氧化物之液體，與凹部之至少底部內表面接觸，故可消除凹部加工時可能產生之不良。
已說明本發明之若干實施形態，但該等實施形態係作為例而提示者，並非意欲限定發明之範圍。該等新穎之實施形態可以其他各種形態實施，於不脫離發明主旨之範圍內，可進行各種省略、置換、變更。該等實施形態或其變化包含於發明範圍或主旨內，且包含於申請專利範圍所記載之發明與其均等之範圍內。
1:半導體基板 4:針狀之半導體基板材料之氧化物 5:表層部

Claims (12)

  1. 一種構造體之製造方法，其包含如下步驟：於半導體基板形成凹部；上述凹部於底部內表面具有針狀之半導體基板材料，藉由使上述凹部之至少上述底部內表面氧化，形成上述針狀之半導體基板材料之氧化物；及藉由使可溶解半導體基板材料之氧化物之液體，與上述凹部之至少底部內表面接觸而去除上述針狀之半導體基板材料之氧化物，其中凹部向上述半導體基板之形成係藉由使用包含貴金屬之催化劑之蝕刻進行。
  2. 如請求項1之構造體之製造方法，其中上述使用包含貴金屬之催化劑之蝕刻為Metal-Assisted Chemical Etching（金屬輔助化學蝕刻）。
  3. 如請求項1之構造體之製造方法，其中上述氧化為熱氧化、陽極氧化、或光氧化。
  4. 如請求項1之構造體之製造方法，其中上述半導體基板為Si基板，上述半導體基板材料之氧化物為Si氧化物。
  5. 如請求項1之構造體之製造方法，其中可溶解上述半導體基板材料之氧化物之液體，包含氟化氫。
  6. 一種構造體之製造方法，其包含如下步驟：於半導體基板形成凹部；上述凹部於底部內表面具有針狀之半導體基板材料，於上述凹部之至少上述底部內表面，形成包含雜質之氧化物；藉由於氧氣之存在下加熱上述半導體基板，形成上述針狀之半導體基板材料之氧化物；及藉由使可溶解半導體基板材料之氧化物之液體，與上述凹部之至少底部內表面接觸而去除上述針狀之半導體基板材料之氧化物，其中凹部向上述半導體基板之形成，係藉由使用包含貴金屬之催化劑之蝕刻進行。
  7. 如請求項6之構造體之製造方法，其中上述使用包含貴金屬之催化劑之蝕刻為Metal-Assisted Chemical Etching（金屬輔助化學蝕刻）。
  8. 如請求項6之構造體之製造方法，其中包含上述雜質之氧化物之形成，係以chemical vapor deposition（化學氣相沈積）、low pressure chemical vapor deposition（低壓化學氣相沈積）、或離子注入進行。
  9. 如請求項6之構造體之製造方法，其中上述雜質包含P型雜質或N型雜質中之至少一者。
  10. 如請求項6之構造體之製造方法，其中上述半導體基板為Si基板，上述半導體基板材料之氧化物為Si氧化物。
  11. 如請求項6之構造體之製造方法，其中可溶解上述半導體基板材料之氧化物之液體包含氟化氫。
  12. 一種電容器之製造方法，其包含如下步驟：以請求項1或6所記載之方法製造包含具有凹部之半導體基板之構造體；及於上述半導體基板之上述凹部形成導電層或介電質層。
TW112108769A 2022-03-18 2023-03-09 構造體之製造方法及電容器之製造方法 TWI896949B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-044281 2022-03-18
JP2022044281A JP7735210B2 (ja) 2022-03-18 2022-03-18 構造体の製造方法及びコンデンサの製造方法

Publications (2)

Publication Number Publication Date
TW202343665A TW202343665A (zh) 2023-11-01
TWI896949B true TWI896949B (zh) 2025-09-11

Family

ID=88067340

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112108769A TWI896949B (zh) 2022-03-18 2023-03-09 構造體之製造方法及電容器之製造方法

Country Status (5)

Country Link
US (1) US20230298907A1 (zh)
JP (1) JP7735210B2 (zh)
KR (1) KR20230136563A (zh)
FR (1) FR3133703A1 (zh)
TW (1) TWI896949B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117877973B (zh) * 2024-03-08 2024-06-04 合肥晶合集成电路股份有限公司 一种半导体结构的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555430B1 (en) * 2000-11-28 2003-04-29 International Business Machines Corporation Process flow for capacitance enhancement in a DRAM trench
CN101887845A (zh) * 2010-06-03 2010-11-17 复旦大学 一种纳米超级电容的制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3516552B2 (ja) * 1996-04-30 2004-04-05 シャープ株式会社 受光素子の製造方法
JP4148547B2 (ja) * 1996-09-02 2008-09-10 株式会社デンソー 半導体装置の製造方法
JP2001351895A (ja) 2000-06-09 2001-12-21 Denso Corp 半導体装置の製造方法
US7122439B2 (en) 2004-11-17 2006-10-17 International Business Machines Corporation Method of fabricating a bottle trench and a bottle trench capacitor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555430B1 (en) * 2000-11-28 2003-04-29 International Business Machines Corporation Process flow for capacitance enhancement in a DRAM trench
CN101887845A (zh) * 2010-06-03 2010-11-17 复旦大学 一种纳米超级电容的制备方法

Also Published As

Publication number Publication date
US20230298907A1 (en) 2023-09-21
KR20230136563A (ko) 2023-09-26
FR3133703A1 (fr) 2023-09-22
JP7735210B2 (ja) 2025-09-08
JP2023137868A (ja) 2023-09-29
TW202343665A (zh) 2023-11-01

Similar Documents

Publication Publication Date Title
TWI740080B (zh) 蝕刻方法、半導體晶片之製造方法及物品之製造方法
JP2007184571A (ja) 炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法
JP2001319918A (ja) 基板表面の処理方法、半導体素子向け基板表面の処理方法
JP6081647B1 (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
JPWO2018150971A1 (ja) 半導体素子及びその製造方法
TWI896949B (zh) 構造體之製造方法及電容器之製造方法
KR102646859B1 (ko) 백금 합금을 합금하고 에칭하는 것에 의한 백금 패터닝
JP7570529B2 (ja) モリブデンをエッチングする方法
JP7516200B2 (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
KR101164113B1 (ko) 다직경 실리콘 와이어 구조체의 제조방법
TWI856296B (zh) 蝕刻方法
JP2020053520A (ja) 多孔質層の形成方法、エッチング方法、物品の製造方法、半導体装置の製造方法、及びめっき液
JP5224570B2 (ja) 絶縁膜形成方法および半導体装置の製造方法
JP5295437B2 (ja) シリコン基板の洗浄方法および太陽電池の製造方法
JP7434009B2 (ja) 構造体及びその製造方法
JP6970263B2 (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
JP2018022926A (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
US20020119663A1 (en) Method for forming a fine structure on a surface of a semiconductor material, semiconductor materials provided with such a fine structure, and devices made of such semiconductor materials
TWI908377B (zh) 銅元件的接合方法以及介電層的接合方法
JP6246956B1 (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
JP2025047175A (ja) エッチング方法
CN121219446A (zh) 用于传感器中的铜表面的保护性涂层
JP3487282B2 (ja) 化合物半導体の電極製造方法
TW201236188A (en) The method of manufacturing crystalline silicon solar cell for avoiding undesirable metal deposition
JP2006080353A (ja) 半導体装置の製造方法