TWI606562B - 電子封裝結構 - Google Patents

Description

電子封裝結構

本發明係有關一種電子封裝結構，尤指一種能薄型化之電子封裝結構及導電結構。

隨著電子產業的發達，現今的電子產品已趨向輕薄短小與功能多樣化的方向設計，半導體封裝技術亦隨之開發出不同的封裝型態。

目前應用於感測器元件或相機鏡頭之電子元件大都仍採用打線(Wire bonding)封裝型式、或晶片直接板上封裝(Chip On Board，簡稱COB)型式。

如第1A圖所示，習知打線型封裝結構1係包括：一基板10、一電子元件13以及一封裝膠體18。

所述之基板10係於上、下側設有第一線路層11與第二線路層12，且藉由形成於其中之通孔或盲孔型導電體14電性連接該第一與第二線路層11,12，並於上、下側形成第一絕緣保護層16與第二絕緣保護層17，以令部分該第一與第二線路層11,12外露於該第一與第二絕緣保護層16,17，且令複數導電元件15形成於該第二線路層12上。

所述之電子元件13係為感測器元件，其形成於該基板10上側並藉由複數金線130電性連接該第一線路層11，且該電子元件13之上表面係具有一感應區131以作為指紋辨識之用。

所述之封裝膠體18係形成於該基板10上側並包覆該電子元件13與該些金線130。

於習知打線型封裝結構1中，該封裝膠體18覆蓋該感應區131上之有效感應之厚度d需極薄(否則無法感測)，因而需極高的精度。

然而，該金線130具有一定的拉高線弧，且模封製程需具有足夠高度以使該封裝膠體18均勻覆蓋該電子元件13，導致難以控制該封裝膠體18之極薄厚度，以致於該打線型封裝結構1無法達到薄化之需求。

第1B圖係為習知COB型封裝結構1’之剖面示意圖。如第1B圖所示，該COB型封裝結構1’係包括：一基板10’、一相機鏡頭之IC電子元件13、一透光件19以及一封裝膠體18，且該基板10’係可參考第1A圖所示之構造。

所述之電子元件13係形成於該基板10’上側並藉由複數金線130電性連接該基板10’，且該電子元件13之上表面係具有一感應區131以作為光感應之用。

所述之透光件19係藉由複數支撐件190形成於該電子元件13之上表面並遮蓋該感應區131。

所述之封裝膠體18係為非透光材，其形成於該基板10上側並包覆該透光件19、電子元件13與該些金線130， 且該透光件19之上表面外露於該封裝膠體18。

於習知COB型封裝結構1’中，相機鏡頭需薄型化。惟，該電子元件13需黏貼於該基板10’上，且該透光件19需藉由該些支撐件190設於該電子元件13上，使得該COB型封裝結構1’之整體厚度不易薄型化。

為了解決上述問題，遂有應用半導體的矽穿孔(Through Silicon Via，簡稱TSV)技術進行封裝。如第1C圖所示，習知光感應封裝結構1”係包括：一矽基板10”以及一透光件19’。

所述之矽基板10”係於上、下側設有第一線路層11與第二線路層12，且藉由形成於其中之導電矽穿孔100電性連接該第一線路層11與第二線路層12，並於上側形成感應區131，而下側形成絕緣保護層17’，以令部分該第二線路層12外露於該絕緣保護層17’，且令複數導電元件15形成於該第二線路層12之外露表面上。

所述之透光件19’係藉由黏著層190’形成於該矽基板10”上側並遮蓋該感應區131。

惟，習知光感應封裝結構1”中，因製作導電矽穿孔100之成本昂貴、整合難度高、技術難度高，尤其是應用於感測器元件或相機鏡頭之電子元件均為高成本。

因此，如何克服上述習知技術之種種問題，實已成為目前業界亟待克服之難題。

鑑於上述習知技術之種種缺失，本發明係提供一種電 子封裝結構，係包括：一絕緣體，係具有相對之第一表面與第二表面；一電子元件，係自該第一表面埋設於該絕緣體中，且具有外露於該第一表面的至少一感應區；以及一導電結構，係設於該絕緣體之第一表面上並電性連接該電子元件，且該導電結構未遮蓋該感應區。

本發明復提供一種電子封裝結構，係包括：一絕緣體，係具有相對之第一表面與第二表面；一電子元件，係自該第一表面埋設於該絕緣體中並凸出該絕緣體之第一表面，且具有外露於該第一表面的至少一感應區；以及一具有高度差之導電結構，係設於該絕緣體之第一表面上並電性連接該電子元件，且該導電結構未遮蓋該感應區。

前述之兩種電子封裝結構中，該絕緣體中具有連通該第一表面並電性連接該導電結構之一線路結構。

前述之兩種電子封裝結構中，該導電結構係透過一結合層設於該絕緣體之第一表面上，且該結合層未遮蓋該感應區。

前述之兩種電子封裝結構中，該導電結構係引腳架，且以複數導電凸塊連接該電子元件或另一電子元件。

前述之兩種電子封裝結構中，該導電結構係包含一具有複數開孔之引腳架及複數設於該些開孔中之導電凸塊，且該些導電凸塊係電性連接該電子元件。

前述之兩種電子封裝結構中，該導電結構係具有複數凸接點，且該些凸接點係電性連接該電子元件

前述之兩種電子封裝結構中，復包括形成於該絕緣體 之第二表面上之複數導電元件。

前述之兩種電子封裝結構中，該絕緣體之第一表面上具有用以設置該電子元件之至少一凹部。

前述之兩種電子封裝結構中，該電子元件係凸出該絕緣體之第一表面。

前述之兩種電子封裝結構中，復包括覆蓋該感應區之一覆蓋層。

前述之兩種電子封裝結構中，該導電結構係為階梯狀。

前述之兩種電子封裝結構中，復包括結合於該絕緣體之另一電子元件，例如該另一電子元件為主動元件、被動元件或其組合。舉例而言，該另一電子元件係部分設於該絕緣體中而部分凸出該第一表面上，且該另一電子元件電性連接該導電柱體；或者，該另一電子元件係全部設於該絕緣體中；或者，該另一電子元件係全部設於該第一表面上。

前述之兩種電子封裝結構中，復包括用以遮蓋該感應區之一透光件。

前述之兩種電子封裝結構中，復包括複數導電柱體，係埋設於該絕緣層中並電性連接該導電結構。

由上可知，本發明之電子封裝結構，主要藉由埋設該電子元件於該絕緣體中，故能降低整體結構之厚度。

1‧‧‧打線型封裝結構

1’‧‧‧COB型封裝結構

1”‧‧‧光感應封裝結構

10,10’‧‧‧基板

10”‧‧‧矽基板

100‧‧‧導電矽穿孔

11‧‧‧第一線路層

12‧‧‧第二線路層

13,23,26,40‧‧‧電子元件

130‧‧‧金線

131,231‧‧‧感應區

14‧‧‧通孔或盲孔型導電體

15,25‧‧‧導電元件

16‧‧‧第一絕緣保護層

17‧‧‧第二絕緣保護層

17’‧‧‧絕緣保護層

18‧‧‧封裝膠體

19,19’,50‧‧‧透光件

190‧‧‧支撐件

190’,33‧‧‧黏著層

2a-2d,2a’-2d’,3,3’,4,4’,5,5’‧‧‧電子封裝結構

20‧‧‧絕緣體

20a‧‧‧第一表面

20b‧‧‧第二表面

21,21’,21”,31‧‧‧覆蓋層

22‧‧‧線路層

220,240‧‧‧電性接觸墊

23a‧‧‧作用面

23b‧‧‧非作用面

230‧‧‧電極墊

24‧‧‧導電柱體

27‧‧‧線路結構

28a-28d,38a-38d‧‧‧導電結構

28‧‧‧引腳架

280,280’,283‧‧‧導電凸塊

281‧‧‧開孔

282‧‧‧凸接點

284‧‧‧黏著材

29,39‧‧‧結合層

300‧‧‧凹部

d‧‧‧厚度

第1A圖係為習知打線型封裝結構之剖面示意圖；第1B圖係為習知COB型封裝結構之剖面示意圖； 第1C圖係為習知光感應封裝結構之剖面示意圖；第2-1至2-4圖係為本發明之電子封裝結構之導電結構之各種實施例之剖視示意圖；第2A至2D圖係為本發明之電子封裝結構之第一實施例之剖視示意圖；其中，第2A’至2D’圖係為第2A至2D圖之另一態樣；第3及3’圖係為本發明之電子封裝結構之第二實施例之剖視示意圖；其中，第3A至3C圖係為第3圖之導電結構之其它態樣；第4、4’及4”圖係為本發明之電子封裝結構之第三實施例之剖視示意圖；以及第5及5’圖係為本發明之電子封裝結構之第四實施例之剖視示意圖。

以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。

須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如 “上”、“下”、“第一”、“第二”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。

第2A至2D圖係為本發明之電子封裝結構2a-2d之第一實施例之剖視示意圖。本實施例之電子封裝結構2a-2d係應用於指紋辨識或影像感測器等之產品。

再者，以下各實施例係說明應用第2-1至2-4圖所示之導電結構28a-28d。

如第2A及2A’圖所示，所述之電子封裝結構2a係包括一絕緣體20、一電子元件23、一線路結構27以及一導電結構28a。

所述之絕緣體20係具有相對之第一表面20a與第二表面20b。於本實施例中，該絕緣體20係為鑄模化合物(molding compound)、介電材(dielectric material)、如環氧樹脂(Epoxy)、聚醯亞胺(Polyimide，簡稱PI)、其它感光或非感光性材料等之有機樹脂。

所述之電子元件23係嵌埋於該絕緣體20中。於本實施例中，該電子元件23係為感測器元件，例如半導體晶片結構，其具有一作用面23a與相對該作用面23a之非作用面23b，該作用面23a上具有一如光感區或指紋辨識之感應區231與複數電極墊230，以令該作用面23a齊平或略低該絕緣體20之第一表面20a，使該感應區231與該些電極墊230外露於該絕緣體20之第一表面20a。

所述之線路結構27形成於該絕緣體20中並連通該絕緣體20之第一表面20a與第二表面20b。

於本實施例中，該線路結構27包含複數線路層22與複數導電柱體24，且各該線路層22之間藉由該些導電柱體24相互電性導通，並使該導電柱體24連通該第一表面20a，以令其端面作為電性接觸墊240，而該線路層22連通該第二表面20b，以令該線路層22之外露表面作為電性接觸墊220。具體地，以圖案化製程之電鍍、沉積或蝕刻方式形成如銅材之線路層22與導電柱體24。

再者，該線路層22之電性接觸墊220可齊平、略高或略低於該絕緣體20之第二表面20b，且該導電柱體24之電性接觸墊240亦可齊平、略高或略低於該第一表面20a。

又，該線路層22並未接觸該電子元件23之非作用面23b，亦即該線路層22與該電子元件23之非作用面23b之間具有該絕緣體20。

所述之導電結構28a係如第2-1圖所示，其設於該絕緣體20之第一表面20a上並電性連接該電子元件23與該線路結構27，且該導電結構28a未遮蓋該感應區231。

於本實施例中，該導電結構28a係為引腳架，其以複數如焊錫或金屬膠製成之導電凸塊280接觸該些電極墊230與該電性接觸墊240以電性連接該電子元件23與該線路結構27。

再者，該導電結構28a係藉由結合層29設於該絕緣體20之第一表面20a上，其中，該結合層29係為介電材或 防焊材等之絕緣材，且該結合層29係可覆蓋該電子元件23之局部作用面23a而未覆蓋該感應區231。

如第2A圖所示，該電子封裝結構2a係適用於平面網格陣列封裝(Land Grid Array，簡稱LGA)，即直接以該線路層22之電性接觸墊220接置於一如電路板之電子裝置(圖略)上。

或者，如第2A’圖所示，該電子封裝結構2a’復包括形成於該絕緣體20之第二表面20b上之複數導電元件25，以適用於球柵陣列封裝(Ball Grid Array，簡稱BGA)，故於後續製程中，該些導電元件25接置於一如電路板之電子裝置(圖略)上。

於本實施例中，該些導電元件25係為各種態樣，如焊球、焊錫凸塊、銅凸塊等，並無特別限制，且該些導電元件25係形成於該線路層22之電性接觸墊220上以電性連接該線路結構27。

再者，如第2A’圖所示，所述之電子封裝結構2a’復包括形成於該導電結構28a上之一如絕緣材之覆蓋層21，以覆蓋該感應區231。具體地，該覆蓋層21之材質與該結合層29之材質可為相同(如圖中所示)或不相同，且該覆蓋層21與該結合層29可同時製作或分開製作(如圖中所示)。

又，如第2A’圖所示，該導電結構28a、該些導電柱體24與該線路層22之導電路徑係延伸至該電子元件23之非作用面23b下方。

另外，該導電結構之其它種類的應用可參考第2B至 2D圖具體說明如下。

如第2B圖所示之電子封裝結構2b，係依第2A圖之結構，該導電結構28b係如第2-2圖所示，其包含一具有複數開孔281之引腳架28及複數導電凸塊280，且該些導電凸塊280對應設於該些開孔281中以電性連接該些電極墊230與導電柱體24。

於製作時，先將該引腳架28設於該絕緣體20之第一表面20a上，且各該開孔281係對應該些電極墊230與該些導電柱體24(即該電性接觸墊240)之位置，再形成如焊錫或金屬膠之導電材於該開孔281中以作為該導電凸塊280。

再者，如第2B’圖所示之電子封裝結構2b’，可於該導電結構28b上形成一覆蓋層21’，以覆蓋該感應區231，且該覆蓋層21’之材質與該結合層29之材質係不相同。

如第2C圖所示之電子封裝結構2c，係對應該第2A圖之結構，該導電結構28c係如第2-3圖所示，其具有複數一體成型之凸接點282以作為導電凸塊，且該些凸接點282係藉由黏著材284(如導電膠或絕緣膠)結合並電性連接該些電極墊230與導電柱體24。

於製作時，於一平直之引腳架上側進行沖壓，以於該引腳架下側形成該些凸接點282。

再者，如第2C’圖所示之電子封裝結構2c’，可於該導電結構28c上形成一覆蓋層21”，以覆蓋該感應區231。例如，該覆蓋層21”之材質與該結合層29之材質相同，故兩 者可同時製作。

如第2D圖所示之電子封裝結構2d，係對應該第2A圖之結構，該導電結構28d如第2-4圖所示，其上、下側分別具有複數導電凸塊280,283，且設於下側之該些導電凸塊280係電性連接該些電極墊230與導電柱體24，而設於上側之該些導電凸塊283係用以外接其它電子元件26。

於本實施例中，該電子元件26係為主動元件、被動元件或其組合者，且該主動元件係例如半導體晶片，而該被動元件係例如電阻、電容及電感。於此，該電子元件26係為被動元件。

再者，如第2D’圖所示之電子封裝結構2d’，可於該導電結構28d上形成一覆蓋層21，以覆蓋該感應區231與該電子元件26。

本發明之電子封裝結構2a-2d,2a-2d’，因該電子元件23嵌埋於該絕緣體20中，故能降低整體結構之厚度。

再者，因該導電結構28a-28d係為直條型的引腳架，故不會產生弧度，因而有利於降低整體結構之厚度。

第3及3’圖係為本發明之電子封裝結構3,3’之第二實施例之剖視示意圖。本實施例與第一實施例之差異在於嵌埋電子元件23之方式。

如第3及3’圖所示，該絕緣體20之第一表面20a上具有一凹部300，以將該電子元件23設於該凹部300中。

於本實施例中，該電子元件23以其非作用面23b藉由黏著層33設於該凹部300之底面上，且該電子元件23凸 出該絕緣體20之第一表面20a，故該導電結構38a需設計成具有高度差之引腳架，如階梯狀。

再者，如第3圖所示，可形成一覆蓋層31於該絕緣體20之第一表面20a上，以令該覆蓋層31包覆該導電結構38a與該些導電凸塊280並覆蓋該感應區231，且該覆蓋層31復形成於該凹部300中以固定該電子元件23。

或者，如第3’圖所示，亦可先將該導電結構38a藉由一結合層39設於該絕緣體20之第一表面20a上，以藉由該結合層39固定部分該導電凸塊280’，且該結合層39復形成於該凹部300中以固定該電子元件23，但該結合層39未覆蓋該感應區231，之後再形成一覆蓋層31於該結合層39上，以令該覆蓋層31包覆該導電結構38a與部分該導電凸塊280並覆蓋該感應區231。

因此，該覆蓋層31之材質與該結合層39之材質可為相同或不相同，且該覆蓋層31與該結合層39可同時製作或分開製作。

另外，該具有高度差之導電結構之種類並不限於上述，例如，依第3圖所示之電子封裝結構3將第2B至2D圖所示之導電結構設計成具有高度差之結構，如第3A至3C圖所示之導電結構38b-38d。

本發明之電子封裝結構3,3’，因該電子元件23設於該絕緣體20之凹部300中，故能降低整體結構之厚度。

第4及4’圖係為本發明之電子封裝結構4,4’之第三實施例之剖視示意圖。本實施例與第二實施例之差異在於新 增被動元件40，其它構造大致相同，故以下詳述差異處，而不贅述相同處。

如第4及4’圖所示，該電子封裝結構4,4’復包括自該第一表面20a嵌設於該絕緣體20中的另一電子元件40。

於本實施例中，該另一電子元件40係為主動元件、被動元件或其組合者，且該主動元件係例如半導體晶片，而該被動元件係例如電阻、電容及電感。於此，該另一電子元件40係為被動元件。

再者，該另一電子元件40係部分設於該絕緣體20中而部分凸出該第一表面20a上，且該另一電子元件40電性連接該導電柱體24。

又，該另一電子元件40亦可全部設於該絕緣體20中(如第4’圖所示)、或全部設於該第一表面20a上(如第4”圖所示)。

另外，如第4’或4”圖所示，可形成一覆蓋層31於該絕緣體20之第一表面20a上，以令該覆蓋層31包覆該些電子元件23,40與該導電結構38a並覆蓋該感應區231。

第5及5’圖係為本發明之電子封裝結構5,5’之第五實施例之剖視示意圖。本實施例與上述各實施例之差異在於本實施例之電子封裝結構5,5’係應用於相機鏡頭，例如新增透光件50，其它構造大致相同，故以下詳述差異處，而不贅述相同處。

如第5圖所示，該電子封裝結構5復包括一遮蓋該電子元件23之感應區231的透光件50，例如鏡片或玻璃元 件。

於本實施例中，係對應第2A圖之結構，該透光件50設於該導電結構28a上，因而無需製作習知支撐件，故能降低整體結構之厚度。

或者，如第5’圖所示，係對應第2A’圖之結構，亦可於該覆蓋層21上設置該透光件50。因此，該透光件50之設置並無特別限制。

另外，本發明之上述各實施例中，該線路層22亦可接觸(或以黏著層結合)該電子元件23之非作用面23b，以供該電子元件23散熱。

綜上所述，本發明之電子封裝結構，係藉由將該電子元件嵌設於該絕緣體中，故能降低整體結構之厚度。

再者，以如引腳架之導電結構電性連接該電子元件，故於製作時，無需考量打線之線弧或封裝膠體之厚度，因而容易控制該電子封裝結構之厚度，以達到更薄的厚度。

又，因採用非半導體製程加工，故能降低製作成本，且該電子封裝結構易於隨產品需求而調整結構及設計，故其設計彈性佳。

上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

2a‧‧‧電子封裝結構

20‧‧‧絕緣體

20a‧‧‧第一表面

20b‧‧‧第二表面

22‧‧‧線路層

220,240‧‧‧電性接觸墊

23‧‧‧電子元件

23a‧‧‧作用面

23b‧‧‧非作用面

230‧‧‧電極墊

231‧‧‧感應區

24‧‧‧導電柱體

27‧‧‧線路結構

28a‧‧‧導電結構

280‧‧‧導電凸塊

29‧‧‧結合層

Claims (16)

1. 一種電子封裝結構，係包括：一絕緣體，係具有相對之第一表面與第二表面；一線路結構，係埋設於該絕緣體中，且該線路結構包含複數線路層與複數導電柱體，且各該線路層之間藉由該些導電柱體相互電性導通，並使該導電柱體連通該第一表面；一電子元件，係自該第一表面埋設於該絕緣體中，且具有外露於該第一表面的至少一感應區；以及一導電結構，係設於該絕緣體之第一表面上並電性連接該電子元件與該導電柱體，且該導電結構未遮蓋該感應區。
2. 一種電子封裝結構，係包括：一絕緣體，係具有相對之第一表面與第二表面；一線路結構，係埋設於該絕緣體中，且該線路結構包含複數線路層與複數導電柱體，且各該線路層之間藉由該些導電柱體相互電性導通，並使該導電柱體連通該第一表面；一電子元件，係自該第一表面埋設於該絕緣體中並凸出該絕緣體之第一表面，且具有外露於該第一表面的至少一感應區；以及一具有高度差之導電結構，係設於該絕緣體之第一表面上並電性連接該電子元件與該導電柱體，且該導電結構未遮蓋該感應區。
3. 如申請專利範圍第1或2項所述之電子封裝結構，其中，該導電結構係為引腳架。
4. 如申請專利範圍第1或2項所述之電子封裝結構，其中，該導電結構係以複數導電凸塊連接該電子元件或另一電子元件。
5. 如申請專利範圍第1或2項所述之電子封裝結構，其中，該導電結構係包含一具有複數開孔之引腳架及複數設於該些開孔中之導電凸塊，且該些導電凸塊係電性連接該電子元件。
6. 如申請專利範圍第1或2項所述之電子封裝結構，其中，該導電結構係具有複數凸接點，且該些凸接點係電性連接該電子元件。
7. 如申請專利範圍第1或2項所述之電子封裝結構，復包括形成於該絕緣體之第二表面上之複數導電元件。
8. 如申請專利範圍第1或2項所述之電子封裝結構，其中，該絕緣體之第一表面上具有供設置該電子元件之凹部。
9. 如申請專利範圍第1或2項所述之電子封裝結構，復包括覆蓋該感應區之一覆蓋層。
10. 如申請專利範圍第1或2項所述之電子封裝結構，其中，該導電結構係為階梯狀。
11. 如申請專利範圍第1或2項所述之電子封裝結構，復包括結合於該絕緣體之另一電子元件。
12. 如申請專利範圍第11項所述之電子封裝結構，其中， 該另一電子元件為主動元件、被動元件或其組合。
13. 如申請專利範圍第11項所述之電子封裝結構，其中，該另一電子元件係部分設於該絕緣體中而部分凸出該第一表面上，且該另一電子元件電性連接該導電柱體。
14. 如申請專利範圍第11項所述之電子封裝結構，其中，該另一電子元件係全部設於該絕緣體中。
15. 如申請專利範圍第11項所述之電子封裝結構，其中，該另一電子元件係全部設於該第一表面上。
16. 如申請專利範圍第1或2項所述之電子封裝結構，復包括用以遮蓋該感應區之一透光件。