TWI691755B - 陣列基板、顯示面板及顯示裝置 - Google Patents

Abstract

提供一種陣列基板、顯示面板及顯示裝置。該陣列基板包括襯底基板以及設置在所述襯底基板上的圖元單元。所述圖元單元包括發光層以及設置在所述發光層和所述襯底基板之間的至少一個第一電晶體，該第一電晶體包括有源層。所述圖元單元還包括設置在所述發光層和所述第一電晶體之間的遮光層，所述遮光層在所述襯底基板的正投影至少部分覆蓋所述第一電晶體的有源層在所述襯底基板的正投影。

Description

陣列基板、顯示面板及顯示裝置

本公開的實施例涉及一種陣列基板、顯示面板及顯示裝置。

有機發光二極體（Organic Light Emitting Diode，簡稱為OLED），特別是有源矩陣有機發光二極體（Active-matrix Organic Light Emitting Diode，簡稱為AMOLED），因具有高亮度、全視角、回應速度快以及可柔性顯示等優點，已在顯示領域得到廣泛應用。

目前，在採用AMOLED的顯示面板中，陣列基板的顯示區通常呈陣列狀設置有多個圖元單元，每個圖元單元均包括OLED以及與OLED相連的圖元驅動電路；各圖元驅動電路中的第一晶體管用於向對應的OLED提供驅動信號，以使OLED發光。然而，第一電晶體的有源層容易因環境光或OLED出射光的照射而影響其導電性能，使得第一電晶體的導電特性惡化，比如出現閾值電壓漂移或漏電流增大等不良導電現象，從而導致第一電晶體所在的陣列基板難以可靠使用。

根據本公開的實施例，提供一種陣列基板。該陣列基板包括襯底基板以及設置在所述襯底基板上的圖元單元。所述圖元單元包括發光層以及設置在所述發光層和所述襯底基板之間的至少一個第一電晶體，該第一電晶體包括有源層；所述圖元單元還包括設置在所述發光層和所述第一電晶體之間的遮光層，所述遮光層在所述襯底基板的正投影至少部分覆蓋所述第一電晶體的有源層在所述襯底基板的正投影。

例如，所述發光層面向所述第一電晶體的一側設有陽極；所述遮光層包括與所述陽極同層設置的遮光電極層。

例如，所述遮光電極層與所述陽極相連。

例如，所述發光層面向所述第一電晶體的一側設有陽極；所述遮光層包括設置在所述陽極和所述第一電晶體之間的遮光金屬層。

例如，所述遮光層還包括與所述陽極同層設置的遮光電極層；所述遮光金屬層在所述襯底基板的正投影與所述遮光電極層在所述襯底基板的正投影相接或部分重疊。

例如，所述陣列基板還包括信號線；所述遮光金屬層與所述信號線同層設置且與所述信號線相連。

例如，所述圖元單元還包括：與所述第一電晶體電連接的至少一個第二電晶體，以及覆蓋所述第一電晶體和所述第二電晶體的鈍化層；所述信號線透過設置在所述鈍化層中的過孔與所述第二電晶體的源極相連。

例如，所述圖元單元還包括儲存電容，該儲存電容包括依次設置在所述襯底基板上的第一極板和第二極板；所述遮光金屬層在所述襯底基板的正投影與所述第二極板在所述襯底基板的正投影至少部分重疊。

例如，所述陣列基板包括以陣列方式設置在所述襯底基板上的多個所述圖元單元。每個所述圖元單元中，所述發光層面向所述第一電晶體的一側設有陽極；多個所述圖元單元包括至少兩種圖元單元以顯示至少兩種不同的顏色；在顯示一種顏色的圖元單元中，所述遮光層包括與所述陽極同層設置的遮光電極層；在顯示另一種顏色的圖元單元中，所述遮光層包括設置在所述陽極和所述第一電晶體之間的遮光金屬層。

例如，所述陣列基板包括以陣列方式設置在所述襯底基板上的多個所述圖元單元，其中，每相鄰的兩個所述圖元單元中的遮光層之間的最小間距為2μm~10μm。

例如，所述第一電晶體為與所述陽極直接連接的驅動電晶體。

根據本公開的實施例，提供一種顯示面板，包括如上所述的陣列基板。

根據本公開的實施例，提供一種顯示裝置，包括如上所述的顯示面板。

為使本公開實施例的目的、技術方案和優點更加清楚，下面將結合附圖，對本公開實施例的技術方案進行清楚、完整地描述。顯然，所描述的實施例是本公開的一部分實施例，而不是全部的實施例。基於所描述的本公開的實施例，本領域普通技術人員在無需創造性勞動的前提下所獲得的所有其他實施例，都屬於本公開保護的範圍。

除非另作定義，此處使用的技術術語或者科學術語應當為本公開所屬領域內具有一般技能的人士所理解的通常意義。本公開說明書以及申請專利範圍中使用的“第一”、“第二”以及類似的詞語並不表示任何順序、數量或者重要性，而只是用來區分不同的組成部分。“包括”或者“包含”等類似的詞語意指出現在“包括”或者“包含”前面的元件或者物件涵蓋出現在“包括”或者“包含”後面列舉的元件或者物件及其等同，並不排除其他元件或者物件。“上”、“下”、“左”、“右”等僅用於表示相對位置關係，當被描述物件的絕對位置改變後，則該相對位置關係也可能相應地改變。

請參閱圖1-圖9，本公開的實施例提供了一種陣列基板，該陣列基板包括襯底基板1以及設置在襯底基板1上的圖元單元；所述圖元單元包括發光層22以及設置在發光層22和襯底基板1之間的至少一個第一電晶體3，該第一電晶體3包括有源層31；圖元單元還包括設置在發光層22和第一電晶體3之間的遮光層；該遮光層在襯底基板1的正投影至少部分覆蓋第一電晶體3的有源層31在襯底基板1的正投影。

例如，本公開實施例提供的陣列基板包括以陣列方式設置在襯底基板1的多個所述圖元單元；每個圖元單元包括發光層22、至少一個第一電晶體3和遮光層；在同一圖元單元中，遮光層在襯底基板1的正投影至少部分覆蓋第一電晶體3的有源層31在襯底基板1的正投影。

例如，本公開實施例提供的陣列基板為OLED陣列基板，OLED陣列基板的襯底基板1可以為玻璃基板或柔性基板；OLED陣列基板的每個圖元單元中均設有OLED 2。OLED 2例如包括相對設置的陽極21和陰極23，以及形成在陽極21和陰極23之間的發光層22。發光層22可以為單層結構，例如發光層22僅包括設置在陽極21和陰極23之間的有機發光層；發光層22也可以為多層結構，例如發光層22包括設置在陽極21和陰極23之間的空穴傳輸層、有機發光層以及電子傳輸層等。

上述遮光層在襯底基板1的正投影至少部分覆蓋第一電晶體3的有源層31在襯底基板1的正投影，例如包括以下情形之一：遮光層在襯底基板1上的正投影與同一圖元單元中第一電晶體3的有源層31在襯底基板1的正投影完全重疊或大略完全重疊；遮光層在襯底基板1上的正投影與同一圖元單元中第一電晶體3的有源層31在襯底基板1的正投影部分重疊；同一圖元單元中第一電晶體3的有源層31在襯底基板1的正投影位於遮光層在襯底基板1上的正投影之內。

例如，每個圖元單元中的OLED 2透過圖元驅動電路驅動發光，該圖元驅動電路例如可採用“2T1C”、“6T1C”、“7T1C”、“6T2C”、“7T2C”等結構，即該圖元驅動電路包括至少一個開關電晶體、至少一個驅動電晶體以及至少一個儲存電容。例如，本公開實施例設置在發光層22和襯底基板1之間的上述第一電晶體3用作驅動電晶體。進一步地，例如，本公開實施例設置在發光層22和襯底基板1之間的上述第一電晶體3，是指OLED 2所對應的圖元驅動電路中與陽極21直接連接的驅動電晶體，該第一電晶體3的數量可以為一個或多個。當然，在一些實施例中，遮光層在襯底基板1的正投影還可以進一步至少部分覆蓋同一圖元單元中第二電晶體的有源層在襯底基板1的正投影，以便確保對應第二電晶體的導電性能。例如，第二電晶體用作開關電晶體。

本公開實施例提供的陣列基板，在發光層22和對應的第一電晶體3之間設置遮光層，並使得該遮光層在襯底基板1的正投影至少部分覆蓋同一圖元單元中第一電晶體3的有源層31在襯底基板1的正投影，可以利用該遮光層對同一圖元單元中第一電晶體3的有源層31進行光線遮擋，以避免環境光或發光層22的出射光照射至第一電晶體3的有源層31，確保第一電晶體3的有源層31不會因光照而影響其導電性能，即不會因光照而產生漏電流，造成第一電晶體3的閾值電壓偏移等不良導電現象，有利於提高第一電晶體3的導電穩定性，進而提高陣列基板的使用可靠性。

上述遮光層在陣列基板中的設置可以有多種實現形式，下面將結合附圖進行詳細的描述。

需要說明的，下面的實施例僅是本公開的示例性實施例，不應理解為對本公開範圍的限制。

需要說明的是，在下面的描述中，各個實施例之間相同或相似的部分可以互相參見。

請參閱圖1-圖3，在本公開實施例提供的陣列基板中，發光層22面向第一電晶體3的一側設有陽極21；上述遮光層包括與陽極21同層設置的遮光電極層41。上述遮光電極層41與陽極21同層設置，在陽極21採用遮光材料比如金屬材料製作形成時，遮光電極層41與陽極21可以採用相同材料在一次構圖工藝中製作成型，簡化製作工藝。

進一步地，例如，遮光電極層41與陽極21相連。在此情形下，遮光電極層41可以與陽極21一體設置，即遮光電極層41可視為陽極21的延伸部。本公開實施例利用陽極21的延伸部作為遮光電極層41，不僅方便製作，易於提高生產效率，還可以有效提高OLED所在圖元單元的空間利用率，以便於實現陣列基板的高解析度顯示，進而提升陣列基板的顯示效果。

此外，在本公開實施例提供的陣列基板中，與陽極21對應連接的圖元驅動電路例如包括至少一個開關電晶體T1、至少一個驅動電晶體T2以及至少一個儲存電容。例如，上述第一電晶體3用作驅動電晶體T2，上述第二電晶體用作開關電晶體T1。例如，開關電晶體T1和驅動電晶體T2採用相同的頂閘結構，均包括：依次疊設在襯底基板1上的有源層31、第一閘絕緣層35、閘極34、第二閘絕緣層36以及層間絕緣層37，層間絕緣層37背離襯底基板1的表面上設有源極32和汲極33，源極32和汲極33分別透過對應的過孔與有源層31相連。儲存電容的第一極板C1與閘極34同層設置，儲存電容的第二極板C2設置在第二閘絕緣層36和層間絕緣層37之間且與第一極板C1相對。可以理解的是，上述陣列基板在形成開關電晶體T1和驅動電晶體T2的有源層31之前，通常還製作有緩衝層5。

例如，圖1和圖2所示的陣列基板在製作時，其製作方法如圖3所示：

步驟S1，提供襯底基板1，在襯底基板1上依次層疊形成緩衝層5和有源層31。

例如，上述襯底基板1可採用柔性基板，由第一聚醯亞胺層（Polyimide Film，簡稱PI層）、第一阻隔層、第二PI層以及第二阻隔層層疊形成。

例如，上述緩衝層5由氮化矽（SiNX）和二氧化矽（SiO2）疊層形成，例如可採用等離子體增強化學氣相沉積（Plasma Enhanced Chemical Vapor Deposition，簡稱PECVD工藝）製作形成。

例如，上述有源層31透過圖案化多晶矽（p-Si）薄膜形成。例如，該有源層31的形成過程為：在緩衝層5背離襯底基板1的表面形成非晶矽（a-Si）薄膜；對非晶矽（a-Si）薄膜進行鐳射退火（例如，準分子鐳射退火，Excimer Laser Annealing，簡稱ELA）或固相結晶（Solid Phase Crystallization，簡稱SPC）處理，獲得多晶矽（p-Si）薄膜；對多晶矽（p-Si）薄膜進行圖案化，得到有源層31，並採用離子注入工藝對有源層31進行離子摻雜。

步驟S2，在緩衝層5未被有源層31覆蓋的表面以及有源層31背離緩衝層5的表面形成第一閘絕緣層35；在第一閘絕緣層35背離緩衝層5的表面形成第一層金屬薄膜，利用光刻工藝對第一層金屬薄膜進行圖案化，以在第一閘絕緣層35上形成開關電晶體T1和驅動電晶體T2的閘極34，以及儲存電容的第一極板C1。

步驟S3，在第一閘絕緣層35、閘極34以及儲存電容的第一極板C1上形成第二閘絕緣層36；在第二閘絕緣層36背離第一閘絕緣層35的表面形成第二層金屬薄膜，利用光刻工藝對第二層金屬薄膜進行圖案化，以在第二閘絕緣層36的表面上形成儲存電容的第二極板C2，第二極板C2與之前形成的第一極板C1相對。

例如，上述第一閘絕緣層35和第二閘絕緣層36由二氧化矽（SiO2）膜層，或者氮化矽（SiNX）和二氧化矽（SiO2）的疊層形成，例如可採用PECVD工藝製作形成。

例如，上述第一層金屬薄膜和第二層金屬薄膜可以採用鋁（Al）、銅（Cu）、鉬（Mo）、鈦（Ti）或鋁釹合金（AlNd）等電阻值較小的金屬材料製作形成，優選採用鉬（Mo）金屬材料，並例如可透過磁控濺射工藝或蒸鍍工藝製作形成。

步驟S4，在第二閘絕緣層36未被第二極板C2覆蓋的表面，以及第二極板C2背離第二閘絕緣層36的表面形成層間絕緣層37；在層間絕緣層37、第二閘絕緣層36以及第一閘絕緣層35中形成過孔，所述過孔露出所述有源層31的一部分。

例如，上述層間絕緣層37由二氧化矽（SiO2）和氮化矽（SiNX）的疊層形成，例如可採用PECVD工藝製作形成。

步驟S5，例如利用磁控濺射工藝在層間絕緣層37背離第二閘絕緣層36的表面形成第三層金屬薄膜；利用光刻工藝對第三層金屬薄膜進行圖案化，以在層間絕緣層37上形成開關電晶體T1和驅動電晶體T2的源極32和汲極33；開關電晶體T1和驅動電晶體T2的源極32及汲極33分別透過過孔與對應的有源層31連接，且開關電晶體T1的汲極還與驅動電晶體T2的源極連接。

例如，上述第三層金屬薄膜可以為由鋁（Al）、銅（Cu）、鉬（Mo）、鈦（Ti）或鋁釹合金（AlNd）形成的單層金屬薄膜，或者，由鋁（Al）、銅（Cu）、鉬（Mo）、鈦（Ti）或鋁釹合金（AlNd）形成的多層金屬薄膜，比如：鉬/鋁/鉬（Mo/Al/Mo）薄膜、鈦/鋁/鈦（Ti/Al/Ti）薄膜等。

步驟S6，在層間絕緣層37以及開關電晶體T1和驅動電晶體T2的源極32及汲極33上依次層疊形成鈍化層6以及平坦化層7；利用光刻工藝，在鈍化層6以及平坦化層7中形成過孔，該過孔露出驅動電晶體T2的汲極。

例如，上述鈍化層6由氮化矽（SiNX）膜層形成，例如可採用PECVD製作形成。例如，上述平坦化層7由聚醯亞胺薄膜（Polyimide Film，簡稱PI膜）形成。

例如，在製作完成鈍化層6及平坦化層7之後，可以對該陣列基板進行快速熱退火或熱處理爐退火處理，以便將陣列基板中有源層31的摻雜離子啟動，並對有源層31進行氫化處理，以修復有源層31的晶格缺陷。

步驟S7，在平坦化層7背離鈍化層6的表面形成一層遮光導電薄膜；利用光刻工藝對遮光導電薄膜進行圖案化，以在平坦化層7上形成陽極21以及與陽極21連接的遮光電極層41。陽極21透過過孔與驅動電晶體T2的汲極連接。例如，遮光電極層41在襯底基板1上的正投影完全覆蓋驅動電晶體T2的有源層31在襯底基板1上的正投影。

步驟S8，在平坦化層7以及陽極21和遮光電極層41上依次形成圖元界定層8、發光層22以及陰極23。

例如，上述圖元界定層8由聚醯亞胺薄膜（Polyimide Film，簡稱PI膜）形成。

可以理解的是，本公開實施例中各功能膜層的製作材料以及其形成厚度均可根據實際需求進行設定；本公開實施例示例性的提供一種示例，詳見表一。

表一

例如，請參閱圖4-圖6，在本公開實施例提供的陣列基板中，第一電晶體3包括依次疊設在襯底基板1上的有源層31、第一閘絕緣層35、閘極34、第二閘絕緣層36以及層間絕緣層37，層間絕緣層37背離襯底基板1的表面上設有源極32和汲極33，源極32和汲極33分別透過對應的過孔與有源層31相連。例如，遮光層包括設置在所述陽極21和所述第一電晶體3之間的遮光金屬層42。例如，第一電晶體3的源極32和汲極33的表面依次層疊形成鈍化層6以及平坦化層7，遮光金屬層42形成在鈍化層6和平坦化層7之間。

本公開實施例提供的陣列基板，在第一電晶體3和發光層22之間設置遮光金屬層42作為遮光層，可以在利用遮光金屬層42對第一電晶體3進行遮光的同時，遮光金屬層42在襯底基板1的正投影與第二極板C2在襯底基板1的正投影至少部分重疊以由遮光金屬層42和第二極板C2形成輔助儲存電容，從而增加陣列基板中儲存電容的總電容值，以確保第一電晶體3的驅動電壓穩定，進一步提高陣列基板的使用可靠性。

此外，本實施例提供的陣列基板，透過在所述陽極21和所述第一電晶體3之間設置遮光金屬層42，還可以避免利用陽極21延伸形成遮光層，以確保各圖元單元中的陽極21之間具有較大間隔；這樣在具有高顯示解析度的陣列基板中形成上述遮光金屬層42作為遮光層時，可以降低不同圖元單元中陽極21之間短路的風險，有利於提高陣列基板的生產良率。

例如，請繼續參閱圖4，本公開實施例提供的陣列基板還包括信號線（例如，電源信號線VDD），信號線與開關電晶體T1的源極32連接；遮光金屬層42可以與信號線同層設置。本公開實施例將信號線與遮光金屬層42同層設置，方便在一次光刻工藝中製作形成信號線與遮光金屬層42，有利於簡化陣列基板的製作工藝，以提高生產效率。例如，繼續參閱圖4，遮光金屬層42可以與信號線相連，以進一步簡化製作工藝，並實現遮光金屬層42與開關電晶體T1的源極並聯，確保遮光金屬層42和第二極板C2形成輔助儲存電容，進而提高陣列基板的使用可靠性。

例如，請繼續參閱圖4，在本公開實施例提供的陣列基板中，每個圖元單元還包括與驅動電晶體T2電連接的至少一個開關電晶體T1；開關電晶體T1和驅動電晶體T2例如為結構相同的薄膜電晶體，具備相同的製作工藝。

例如，圖4和圖5所示的陣列基板在製作時，其製作方法可如圖6所示：

步驟S1’，在襯底基板1上形成開關電晶體T1和驅動電晶體T2。

步驟S2’，在開關電晶體T1及驅動電晶體T2的源極32和汲極33上形成鈍化層6；透過光刻工藝在鈍化層6中形成過孔，該過孔露出開關電晶體T1的源極32。

例如，上述鈍化層由氮化矽（SiNX）膜層形成，例如可採用PECVD工藝製作形成。在製作完成鈍化層6之後，可以對該陣列基板進行快速熱退火或熱處理爐退火處理，以便將陣列基板中有源層31的摻雜離子啟動，並對有源層31進行氫化處理，以修復有源層31的晶格缺陷。

步驟S3’，例如利用磁控濺射工藝在鈍化層6背離襯底基板1的表面形成一層金屬薄膜；利用光刻工藝對該金屬薄膜進行圖案化，以在鈍化層6上形成信號線以及與信號線連接的遮光金屬層42；信號線透過設置在鈍化層6中的過孔與開關電晶體T1的源極32相連。

例如，上述遮光金屬層42由鈦/鋁/鈦（Ti/Al/Ti）的疊層金屬薄膜形成；遮光金屬層42在襯底基板1上的正投影至少部分覆蓋上述驅動電晶體T2的有源層31在襯底基板1上的正投影。

步驟S4’，在鈍化層6以及信號線和遮光金屬層42上形成平坦化層7；利用光刻工藝，在鈍化層6以及平坦化層7中形成過孔，該過孔露出第一電晶體T2的汲極33。

例如，上述平坦化層7由聚醯亞胺薄膜（Polyimide Film，簡稱PI膜）形成。

步驟S5’，在平坦化層7背離鈍化層6的表面形成一層導電薄膜；利用光刻工藝對導電薄膜進行圖案化，以在平坦化層7上形成陽極21。在平坦化層7以及陽極21上依次形成圖元界定層8、發光層22以及陰極23。

例如，上述導電薄膜可以為由氧化銦錫（ITO）或氧化銦鋅（IZO）等氧化物形成的單層導電薄膜，或者，為氧化銦錫/銀/氧化銦錫（ITO/Ag/ITO）或氧化銦鋅/銀（IZO/Ag）等複合薄膜。例如，本公開實施例採用氧化銦錫/銀/氧化銦錫（ITO/Ag/ITO）複合薄膜形成陽極21，以確保陽極21具有較為優良的導電性能。例如，上述圖元界定層8可由聚醯亞胺薄膜（Polyimide Film，簡稱PI膜）形成。

可以理解的是，本公開實施例中各功能膜層的製作材料以及其形成厚度均可根據實際需求進行設定；本公開實施例示例性的提供一種具體示例，詳見表二。

表二

例如，請參閱圖7和圖8，在本公開實施例提供的陣列基板中，遮光層可以包括遮光金屬層42和遮光電極層41二者，即上述至少一個圖元單元中的遮光層，既包括設置在陽極21和第一電晶體3之間的遮光金屬層42，還包括與陽極21同層設置的遮光電極層41。例如，如圖7所示，遮光金屬層42在襯底基板1的正投影的可以與遮光電極層41在襯底基板1的正投影相接。例如，如圖8所示，遮光金屬層42在襯底基板1的正投影可以與遮光電極層41在襯底基板1的正投影部分重疊。

例如，上述遮光金屬層42在襯底基板1的正投影與遮光電極層41在襯底基板1的正投影相接，表現為：遮光金屬層42在襯底基板1的正投影的一側邊沿與遮光電極層41在襯底基板1的正投影的一側邊沿彼此接觸，且遮光金屬層42與遮光電極層41二者在襯底基板1的正投影並不存在交疊部分，比如圖7所示。例如，上述遮光金屬層42在襯底基板1的正投影與遮光電極層41在襯底基板1的正投影部分重疊，表現為：遮光金屬層42與遮光電極層41二者在襯底基板1的正投影存在交疊部分，比如圖8所示。

為了確保遮光層能夠具有更好的遮光效果，遮光層的具體設置可以根據實際需要合理設定。本公開實施例利用遮光電極層41和遮光金屬層42二者共同形成遮光層，可以兼顧遮光電極層41和遮光金屬層42的優勢。

本公開實施例提供的陣列基板採用圖8所示結構時，其製作方法如圖9所示，該製作方法的各製作步驟可參考圖3和圖6，在此不做贅述。

例如，在本公開實施例提供的陣列基板中，其多個圖元單元可以按照顯示顏色的不同劃分為至少兩種圖元單元以顯示至少兩種不同的顏色。例如，本公開實施例按照各圖元單元的不同，可以在各圖元單元中合理設置遮光層，比如：在顯示一種顏色的圖元單元中，設置與陽極同層設置且與陽極相連的遮光電極層作為遮光層；在顯示另一種顏色的圖元單元中，將設置在陽極和第一薄膜電晶體之間的遮光金屬層作為遮光層。

示例性的，請參閱圖10，本公開實施例提供的陣列基板採用RGB色彩模式進行顯示，該陣列基板的多個圖元單元包括多個R圖元單元、多個G圖元單元以及多個B圖元單元。為了有效提高陣列基板的顯示解析度，上述多個R圖元單元、多個G圖元單元以及多個B圖元單元通常採用圖10中所示的“品”字形結構進行分佈；本公開實施例根據各圖元單元設置位置的不同，可以在其各G圖元單元中設置與陽極同層的遮光電極層作為遮光層，在R圖元單元和/或B圖元單元中將設置在陽極和第一薄膜電晶體之間的遮光金屬層作為的遮光層。例如，如上所述的“品”字可表現為：在R圖元單元、G圖元單元以及B圖元單元構成的重複單元週期性排列的方向上（例如，圖10中的橫向方向），R圖元單元和B圖元單元對齊，而G圖元單元不與R圖元單元和B圖元單元對齊。

本公開實施例提供的陣列基板，按照各不同顏色圖元單元的不同分佈，可以有選擇的利用遮光電極層作為遮光層或利用遮光金屬層作為遮光層，從而在各圖元單元中合理設置遮光層，以便高效利用陣列基板的圖元空間，進而在實現陣列基板高解析度顯示的同時，確保陣列基板具有較高的使用可靠性。

為了確保各圖元單元中的遮光層相互獨立，例如，在本公開實施例中，每相鄰的兩個圖元單元中的遮光層之間的最小間距為2μm~10μm，優選為4μm。本公開實施例提供的陣列基板，透過限定每相鄰兩個圖元單元中遮光層之間的最小間距，不僅可以確保各圖元單元中的遮光層相互獨立，方便製作；還可以避免遮光層因彼此間間距過小而出現線路短路等缺陷，有利於提高陣列基板的使用可靠性。

本公開的實施例還提供了一種顯示面板，所述顯示面板包括如上所述的根據本公開實施例的陣列基板。所述顯示面板中的陣列基板與如上所述的根據本公開實施例的陣列基板具有的優勢相同，此處不再贅述。

本公開的實施例還提供了一種顯示裝置，所述顯示裝置包括本公開實施例提供的顯示面板。所述顯示裝置中的顯示面板與本公開實施例中的顯示面板具有的優勢相同，此處不再贅述。

以上所述僅是本公開的示範性實施方式，而非用於限制本公開的保護範圍，本公開的保護範圍由所附的權利要求確定。

1：襯底基板， 2：OLED， 21：陽極， 22：發光層， 23：陰極， 3：第一電晶體， 31：有源層， 32：源極， 33：汲極， 34：閘極， 35：第一閘絕緣層， 36：第二閘絕緣層， 37：層間絕緣層， 41：遮光電極層， 42：遮光金屬層， 5：緩衝層， 6：鈍化層， 7：平坦化層， 8：圖元界定層， S1~S8、S1’~S5’：步驟。

為了更清楚地說明本公開實施例的技術方案，下面將對本公開實施例的附圖作簡單地介紹，顯而易見地，下面描述的附圖僅僅涉及本公開的一些實施例，而非對本公開的限制。 圖1為本公開實施例提供的陣列基板的結構示意圖； 圖2為圖1所示陣列基板的局部剖視圖； 圖3為圖1所示陣列基板的製作方法的流程示意圖； 圖4為本公開實施例提供的陣列基板的另一結構示意圖； 圖5為圖4所示陣列基板的局部剖視圖； 圖6為圖4所示陣列基板的製作方法的流程示意圖； 圖7為本公開實施例提供的陣列基板的另一結構示意圖； 圖8為本公開實施例提供的陣列基板的另一結構示意圖； 圖9為圖8所示陣列基板的製作方法的流程示意圖； 圖10為本公開實施例提供的陣列基板的另一結構示意圖。

1：襯底基板， 2：OLED， 21：陽極， 22：發光層， 23：陰極， 3：第一電晶體， 31：有源層， 32：源極， 33：汲極， 34：閘極， 35：第一閘絕緣層， 36：第二閘絕緣層， 37：層間絕緣層， 41：遮光電極層， 5：緩衝層， 6：鈍化層， 7：平坦化層， 8：圖元界定層， T1、T2：電晶體， C1、C2：極板。

Claims (12)

1. 一種陣列基板，包括襯底基板以及設置在所述襯底基板上的圖元單元，其中，所述圖元單元包括發光層；設置在所述發光層和所述襯底基板之間的至少一個第一電晶體，該第一電晶體包括有源層；以及設置在所述發光層和所述第一電晶體之間的遮光層，所述遮光層在所述襯底基板的正投影至少部分覆蓋所述第一電晶體的有源層在所述襯底基板的正投影；所述發光層面向所述第一電晶體的一側設有陽極；所述遮光層包括與所述陽極同層設置的遮光電極層。
2. 如申請專利範圍第1項所述的陣列基板，其中，所述遮光電極層與所述陽極相連。
3. 如申請專利範圍第1項所述的陣列基板，其中，所述遮光層還包括設置在所述陽極和所述第一電晶體之間的遮光金屬層。
4. 如申請專利範圍第3項所述的陣列基板，其中，所述遮光金屬層在所述襯底基板的正投影與所述遮光電極層在所述襯底基板的正投影相接或部分重疊。
5. 如申請專利範圍第3項所述的陣列基板，還包括信號線，其中，所述遮光金屬層與所述信號線同層設置且與所述信號線相連。
6. 如申請專利範圍第5項所述的陣列基板，其中，所述圖元單元還包括：與所述第一電晶體電連接的至少一個第二電晶體，以及覆蓋所述第一電晶體和所述第二電晶體的鈍化層；所述信號線透過設置在所述鈍化層中的過孔與所述第二電晶體的源極相 連。
7. 如申請專利範圍第5項所述的陣列基板，其中，所述圖元單元還包括儲存電容，該儲存電容包括依次設置在所述襯底基板上的第一極板和第二極板；所述遮光金屬層在所述襯底基板的正投影與所述第二極板在所述襯底基板的正投影至少部分重疊。
8. 如申請專利範圍第1項所述的陣列基板，包括以陣列方式設置在所述襯底基板上的多個所述圖元單元，其中，每個所述圖元單元中，所述陽極設置在所述發光層面向所述第一電晶體的一側；多個所述圖元單元包括至少兩種圖元單元以顯示至少兩種不同的顏色；在顯示一種顏色的圖元單元中，所述遮光層包括與所述陽極同層設置的所述遮光電極層；在顯示另一種顏色的圖元單元中，所述遮光層包括設置在所述陽極和所述第一電晶體之間的遮光金屬層。
9. 如申請專利範圍第1-8項中任一項所述的陣列基板，包括以陣列方式設置在所述襯底基板上的多個所述圖元單元，其中，每相鄰的兩個所述圖元單元中的所述遮光層之間的最小間距為2μm~10μm。
10. 如申請專利範圍第1-8項中任一項所述的陣列基板，其中，所述第一電晶體為與所述陽極直接連接的驅動電晶體。
11. 一種顯示面板，包括如申請專利範圍第1-10項中任一項所述的陣列基板。
12. 一種顯示裝置，包括如申請專利範圍第11項中所述的顯示面板。

Images