[go: up one dir, main page]

CN114203738B - 一种阵列基板及显示终端 - Google Patents

一种阵列基板及显示终端

Info

Publication number
CN114203738B
CN114203738B CN202111522737.6A CN202111522737A CN114203738B CN 114203738 B CN114203738 B CN 114203738B CN 202111522737 A CN202111522737 A CN 202111522737A CN 114203738 B CN114203738 B CN 114203738B
Authority
CN
China
Prior art keywords
active
array substrate
layer
light shielding
bridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111522737.6A
Other languages
English (en)
Other versions
CN114203738A (zh
Inventor
张驰
项云
陶健
李亚锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN202111522737.6A priority Critical patent/CN114203738B/zh
Priority to PCT/CN2021/139305 priority patent/WO2023108647A1/zh
Priority to US17/622,791 priority patent/US12446311B2/en
Publication of CN114203738A publication Critical patent/CN114203738A/zh
Application granted granted Critical
Publication of CN114203738B publication Critical patent/CN114203738B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请提出了一种阵列基板及显示终端；该阵列基板包括衬底、设置在衬底上的遮光层、设置在遮光层上的有源层以及设置在有源层上的连接件，其中，遮光层包括多个间隔设置的遮光部，有源层包括多个间隔设置的有源部，一有源部与一遮光部对应，以及，相邻两个有源部通过桥接件电连接，桥接件的韧性大于有源部的韧性；本申请通过置桥接件连接相邻的两个有源部，且桥接件的韧性大于有源部的韧性，可以使有源层在相邻两个遮光部的之间的爬坡位置保持连续，降低爬坡位置的“有源层”晶化异常或断裂风险，进而避免或降低薄膜晶体管的开态电流大幅降低的可能性，减少暗点等显示不良现象。

Description

一种阵列基板及显示终端
技术领域
本申请涉及显示技术的领域，具体涉及一种阵列基板及显示终端。
背景技术
为了改善低频显示中薄膜晶体管的关态漏电流问题，通常在一个子像素内设置两个有源层串联的薄膜晶体管以增大沟道区占比，进而提高薄膜晶体管的阻抗值，并设置金属遮光层对多个薄膜晶体管的沟道区进行遮光，以达到减小薄膜晶体管的关态漏电流的目的。
目前两个串联的薄膜晶体管所对应的金属遮光层一般间隔设置，但是两个串联的薄膜晶体管的有源层在金属遮光层的间隔位置连接时存在爬坡，爬坡位置容易产生晶化异常或有源层断裂，导致薄膜晶体管的开态电流大幅降低，造成暗点等显示不良现象。
发明内容
本申请提供一种阵列基板及显示终端，以改善当前的阵列基板在金属遮光层的间隔位置存在爬坡而导致薄膜晶体管的开态电流大幅降低，造成暗点等显示不良现象的技术问题。
为解决上述技术问题，本申请提供的技术方案如下：
本申请提供一种阵列基板，包括：
衬底；
遮光层，设置在所述衬底上，所述遮光层包括多个间隔设置的遮光部；
有源层，设置在所述遮光层上，所述有源层包括多个间隔设置的有源部，一所述有源部与一所述遮光部对应；以及
桥接件，设置于所述有源层上，相邻两个所述有源部通过所述桥接件电连接，所述桥接件的韧性大于所述有源部的韧性。
在本申请的阵列基板中，通过所述桥接件连接的相邻两个所述有源部的间距为2微米至5微米。
在本申请的阵列基板中，所述有源部在对应的所述遮光部上的正投影位于所述遮光部内；
其中，在所述阵列基板的俯视平面内，所述有源部的边缘与所述遮光部的边缘间距为1微米至3微米。
在本申请的阵列基板中，在垂直于所述阵列基板的方向上，所述桥接件的厚度大于所述遮光层的厚度。
在本申请的阵列基板中，所述有源部包括沟道区和位于所述沟道区两侧的第一掺杂区和第二掺杂区，所述桥接件连接相邻两个所述有源部的第一掺杂区和第二掺杂区。
在本申请的阵列基板中，所述阵列基板还包括设置于所述有源层上的信号线和像素电极层；
所述有源层至少包括相邻的第一有源部和第二有源部，其中，所述信号线通过过孔与所述第一有源部连接，所述第二有源部通过过孔与所述像素电极层连接。
在本申请的阵列基板中，所述阵列基板还包括设置于所述第一有源部的第一掺杂区上的第一源漏极部和设置于所述第二有源部的第二掺杂区上的第二源漏极部；
其中，所述信号线通过过孔与所述第一源漏极部连接，所述桥接件连接所述第一有源部的第二掺杂区和所述第二有源部的第一掺杂区。
在本申请的阵列基板中，所述阵列基板还包括设置于所述有源层上的栅极层，多个所述有源部的所述沟道区在所述栅极层上的正投影位于所述栅极层内。
在本申请的阵列基板中，所述阵列基板还包括设置于所述有源层和所述桥接件之间的栅绝缘层，所述桥接件通过过孔与所述有源层连接。
本申请还提出了一种显示终端，所述显示终端包括终端主体和如上述阵列基板，所述阵列基板和所述终端主体组合为一体。
有益效果：
本申请通过设置桥接件连接相邻的两个有源部，使相邻的两个薄膜晶体管的有源部串联，从而可以提高两个串联的薄膜晶体管内的沟道区占比，进而提高阻抗值，减小薄膜晶体管的关态漏电流；而且，本申请中相邻两个所述有源部所对应的遮光部也间隔设置，可解决或改善大块金属层导致静电保护制程不良的问题；此外，本申请中桥接件的韧性大于所述有源部的韧性，从而可以在相邻两个遮光部的之间的爬坡位置保持连续，降低爬坡位置的“有源层”晶化异常或断裂风险，进而避免或降低薄膜晶体管的开态电流大幅降低的可能性，减少暗点等显示不良现象。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请背景技术中有源层与遮光层的平面结构示意图；
图2是本申请所述阵列基板中的有源层与遮光层的平面结构示意图；
图3是本申请所述阵列基板沿图2中A-A线的第一种剖视图；
图4是本申请所述阵列基板沿图2中A-A线的第二种剖视图。
附图标记说明：
衬底100、遮光部200、有源部300、第一有源部301、第二有源部302、第一掺杂区310、沟道区320、第二掺杂区330、桥接件400、第一绝缘层510、第二绝缘层520、第三绝缘层530、信号线600、数据线610、扫描线620、像素电极层700、源漏极层800、第一源漏极部810、第二源漏极部820、栅极层900。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
低频显示技术因可以较好地提升显示设备的续航能力而成为当前显示技术的开发重点。为了改善低频显示中薄膜晶体管的关态漏电流问题，通常在一个子像素内设置两个有源层串联的薄膜晶体管以增大沟道区占比，进而提高薄膜晶体管的阻抗值，并设置金属遮光层对多个薄膜晶体管的沟道区进行遮光，以达到减小薄膜晶体管的关态漏电流的目的。同时，为了减小金属遮光层与阵列基板上的数据线之间的耦合电容，避免出现低频闪烁问题，目前的做法是将两个或多个子像素所对应的金属遮光层连接在一起，利用相邻两根数据线的极性相反，可有效抵消因耦合电容而引起的闪烁恶化，达到改善低频闪烁的效果。
但是，将两个或多个子像素所对应的金属遮光层连接起来，如图1所示，相当于增大了金属遮光层的面积，而大块金属层会导致静电保护制程不良的问题。为了解决这个问题，通常还是将每个子像素所对应的金属遮光层间隔设置，且两个串联的薄膜晶体管所对应的金属遮光层也间隔设置，以减小单个金属遮光层的面积进而避免静电保护制程不良的问题。
但是两个串联的薄膜晶体管的有源层在金属遮光层的间隔位置连接时存在爬坡，爬坡位置容易产生晶化异常或有源层断裂，导致薄膜晶体管的开态电流大幅降低，造成暗点等显示不良现象。本申请基于上述技术问题提出了以下方案。
请参阅图2至图4，本申请提供一种阵列基板，包括：
衬底100；
遮光层，设置在所述衬底100上，所述遮光层包括多个间隔设置的遮光部200；
有源层，设置在所述遮光层上，所述有源层包括多个间隔设置的有源部300，一所述有源部300与一所述遮光部200对应；以及
桥接件400，设置于所述有源层上，相邻两个所述有源部300通过所述桥接件400电连接，所述桥接件400的韧性大于所述有源部300的韧性。
本申请通过设置桥接件400连接相邻的两个有源部300，使相邻的两个薄膜晶体管的有源部300串联，从而可以提高两个串联的薄膜晶体管内的沟道区320占比，进而提高阻抗值，减小薄膜晶体管的关态漏电流；而且，本申请中相邻两个所述有源部300所对应的遮光部200也间隔设置，可解决或改善大块金属层导致静电保护制程不良的问题；此外，本申请中桥接件400的韧性大于所述有源部300的韧性，从而可以在相邻两个遮光部200的之间的爬坡位置保持连续，降低爬坡位置的“有源层”晶化异常或断裂风险，进而避免或降低薄膜晶体管的开态电流大幅降低的可能性，减少暗点等显示不良现象。
现结合具体实施例对本申请的技术方案进行描述。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
在本申请的阵列基板中，所述衬底100可以为玻璃基板或者聚酰亚胺基板。
在本实施例中，所述遮光层可以为金属层，例如铜、铝、钼、钛等导电的金属或合金材料。
在本实施例中，所述有源层可以由低温多晶硅(Low Temperature Poly-Silicon，LTPS)材料制备。
在本实施例中，所述有源层的多个所述有源部300阵列排布，且每两个相邻的所述有源部300通过所述桥接件400连接，以形成用于驱动/控制一个子像素工作的薄膜晶体管的串联有源结构。
在本实施例中，所述桥接件400可以由韧性比低温多晶硅材料更大的导电金属材料制备，如铝、银、铜等金属或合金材料，以使所述桥接件400在相邻两个所述遮光部200之间的爬坡位置不易断裂，也不存在晶化异常现象，从而减少暗点等显示异常现象。
在本申请的阵列基板中，所述阵列基板还可以包括设置于所述遮光层与所述有源层之间的第一绝缘层510及设置于所述有源层与所述桥接件400之间的第二绝缘层520。在本实施例中，所述第一绝缘层510和所述第二绝缘层520可以由SiNx或SiOx等无机绝缘材料制备。
请参阅图2，图2为本申请所述阵列基板中的有源层与遮光层的平面结构示意图，在本申请的阵列基板中，通过所述桥接件400连接的相邻两个所述有源部300的间距d1为2微米至5微米。在本实施例中，所述桥接件400连接的相邻两个所述有源部300即为一个子像素内串联的两个有源部300，即一个子像素内串联的两个有源部300之间的间隔为2微米至5微米，以使所述有源部300对应的遮光部200之间保持合适间距，避免或减少遮光部200间距过小而引起的短接问题进而导致静电保护(Electrostatic Discharge，ESD)制程不良的问题，或者，避免或减少有源部300间距过大而导致像素面积增大，显示面板的分辨率降低的问题。
请参阅图2，在本申请的阵列基板中，所述有源部300在对应的所述遮光部200上的正投影位于所述遮光部200内，以使所述遮光部200可以对有源部300的沟道区320进行充分的遮挡，阻止光线照射所述有源部300的沟道区320，进而降低沟道区320的光漏电流。
需要说明的是，本实施例中，所述有源部300在所述遮光层上的正投影全部位于与之对应的遮光部200内，因此，每个所述有源部300内不存在因部分位置对应有遮光部200，部分位置未对应遮光部200而引起的爬坡问题，进而也就不存在每个有源部300内的晶化异常或断裂问题，进一步减少暗点等显示异常现象。
在本实施例中，在所述阵列基板的俯视平面内，所述有源部300的边缘与所述遮光部200的边缘间距d2为1微米至3微米，也就是说，在所述阵列基板的俯视平面内，所述遮光部200的边缘超出所述有源部300的边缘的宽度为1微米至3微米。本实施例通过以上设置，使所述遮光部200既可以充分遮挡对应的有源部300，也能够使一个像素内串联的两个所述有源部300所对应的遮光部200之间保持合适的间距，避免或减少遮光部200间距过小而引起的短接问题进而导致静电保护(Electrostatic Discharge，ESD)制程不良的问题，或者，避免或减少有源部300间距过大而导致像素面积增大，显示面板的分辨率降低的问题。
请参阅图3，图3为本申请所述阵列基板沿图2中A-A线的第一种剖视图，在本申请的阵列基板中，在垂直于所述阵列基板的方向上，所述桥接件400的厚度大于所述遮光层的厚度，以使所述桥接件400在材料具备较好韧性的基础上，通过增大厚度进一步提高自身抗拉扯/撕裂风险，从而更加稳定的串联两个所述有源部300。
在本实施例中，所述遮光层的厚度可以为至即70纳米至80纳米。
在本实施例中，所述桥接件400的厚度可以大于即大于400纳米。
请参阅图3，在本申请的阵列基板中，所述有源部300可以包括沟道区320和位于所述沟道区320两侧的第一掺杂区310和第二掺杂区330，所述桥接件400连接相邻两个所述有源部300的第一掺杂区310和第二掺杂区330。
在本实施例中，所述桥接件400连接的相邻的两个所述有源部300中，其中一个有源部300的所述第一掺杂区310与另一个所述有源部300的第二掺杂区330之间的间距为2微米至5微米，且所述桥接件400在此间距内将其中一个有源部300的第一掺杂区310与另一个有源部300的第二掺杂区330连接。
本实施例通过以上设置，可使所述桥接件400在相邻两个所述有源部300相隔最近的位置进行连接，一方面减少桥接件400的材料成本，另一方面有利于做小相邻两个有源部300之间的爬坡跨度，提高所述桥接件400的桥接稳定性。
请参阅图3，在本申请的阵列基板中，所述阵列基板还可以包括设置于所述有源层上的多根信号线600和像素电极层700，所述有源层至少包括相邻的第一有源部301和第二有源部302，其中，所述信号线600通过过孔与所述第一有源部301连接，所述第二有源部302通过过孔与所述像素电极层700连接。
在本实施例中，所述第一有源部301和所述第二有源部302为同一子像素内通过所述桥接件400连接的串联有源结构。在本实施例中，所述信号线600可以为数据线610，数据线610内的信号流经所述第一有源部301、所述桥接件400、所述第二有源部302，然后通过过孔传输至所述像素电极层700上，实现对所述阵列基板的信号驱动作用。
所述阵列基板还可以包括设置于有源部300上的源漏极层800，所述源漏极层800可以包括设置于所述第一有源部301的第一掺杂区310上的第一源漏极部810和设置于所述第二有源部302的第二掺杂区330上的第二源漏极部820。所述信号线600通过过孔与所述第一源漏极部810连接，所述桥接件400连接所述第一有源部301的第二掺杂区330和所述第二有源部302的第一掺杂区310，所述第二有源部302的第二源漏极部820通过过孔与所述像素电极层700连接。
本实施例通过以上设置，实现了两个串联的薄膜晶体管对同一个子像素的驱动控制，而且由于两个所述有源部300串联后沟道区320的长度更大，阻抗更高，从而可以更加有效地减小薄膜晶体管的关态漏电流，进而改善低频闪烁问题。
请参阅图3和图4，图4为本申请所述阵列基板沿图2中A-A线的第二种剖视图，在本申请的阵列基板中，所述阵列基板还可以包括设置于所述有源层上的栅极层900，多个所述有源部300的所述沟道区320在所述栅极层900上的正投影位于所述栅极层900内。在本实施例中，所述栅极层900可以包括多个间隔设置的栅极部，多个所述栅极部与多个所述有源部300一一对应，即每个所述有源部300的沟道区320在对应的所述栅极部上的正投影位于该栅极部内，以使所述栅极部可以在对所述有源部300进行掺杂时起到遮挡作用，进而形成未被掺杂的沟道区320。
在本实施例中，所述阵列基板还可以包括设置于所述有源层上的多根扫描线620，多根所述扫描线620与多根所述数据线610横纵交叉设置，所述扫描线620与所述数据线610可以为导电金属线。在本实施例中，某一行或某一列上的多个所述栅极部可以共同连接同一根数据线610，以实现同步栅极驱动。
在本实施例中，所述桥接件400通过过孔与所述相邻的两个所述有源部300连接。具体地，所述桥接件400的第一端通过过孔向下延伸至所述第一有源部301的第二掺杂区330内，所述桥接件400的第二端通过过孔向下延伸至所述第二有源部302的第一掺杂区310内。所述桥接件400的中间部位在相邻两个所述遮光部200之间的间隔内进行爬坡，使所述桥接件400形成两端较高、中间较低的桥接结构。
在本实施例中，如图3所示，所述第二绝缘层520可以为设置在所述有源层与所述栅极层900之间的栅绝缘层，所述栅极层900可以与所述桥接件400同层设置，以减小所述阵列基板的膜层厚度，实现轻薄化。
在本实施例中，如图4所示，所述栅极层900也可以位于在所述有源层上且与所述桥接件400异层设置，此时，所述栅极层900与所述桥接件400之间需设置第三绝缘层530以实现绝缘，所述第三栅绝缘层可由SiNx、SiOx等无机绝缘材料制备。
本申请实施例通过设置桥接件400连接相邻的两个有源部300，使相邻的两个薄膜晶体管的有源部300串联，从而可以提高两个串联的薄膜晶体管内的沟道区320占比，进而提高阻抗值，减小薄膜晶体管的关态漏电流；而且，本申请中相邻两个所述有源部300所对应的遮光部200也间隔设置，可解决或改善大块金属层导致静电保护制程不良的问题；此外，本申请中桥接件400的韧性大于所述有源部300的韧性，从而可以在相邻两个遮光部200的之间的爬坡位置保持连续，降低爬坡位置的“有源层”晶化异常或断裂风险，进而避免或降低薄膜晶体管的开态电流大幅降低的可能性，减少暗点等显示不良现象。
本申请实施例还提供一种显示终端，所述显示终端可以包括终端主体和所述阵列基板，所述阵列基板和所述终端主体组合为一体。
以上对本申请实施例所提供的一种阵列基板及显示终端进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种阵列基板，其特征在于，包括：
衬底；
遮光层，设置在所述衬底上，所述遮光层包括多个间隔设置的遮光部；
有源层，设置在所述遮光层上，所述有源层包括多个间隔设置的有源部，一所述有源部与一所述遮光部对应；以及
桥接件，设置于所述有源层上，相邻两个所述有源部通过所述桥接件电连接，所述桥接件的韧性大于所述有源部的韧性；
其中，所述有源部在对应的所述遮光部上的正投影位于所述遮光部内，使得相邻两个所述有源部之间具有爬坡区，所述爬坡区具有第一底壁和第二底壁，所述第一底壁通过所述第二底壁连接于所述有源部的底壁，所述第一底壁对应于相邻两个所述有源部之间的间隙，所述第二底壁对应于所述遮光部超出所述有源部的部分，以使所述第一底壁低于所述第二底壁；所述桥接件位于所述爬坡区内并跨过所述第一底壁。
2.根据权利要求1所述的阵列基板，其特征在于，通过所述桥接件连接的相邻两个所述有源部的间距为2微米至5微米。
3.根据权利要求1所述的阵列基板，其特征在于，在所述阵列基板的俯视平面内，所述有源部的边缘与所述遮光部的边缘间距为1微米至3微米。
4.根据权利要求1所述的阵列基板，其特征在于，在垂直于所述阵列基板的方向上，所述桥接件的厚度大于所述遮光层的厚度。
5.根据权利要求1所述的阵列基板，其特征在于，所述有源部包括沟道区和位于所述沟道区两侧的第一掺杂区和第二掺杂区，所述桥接件连接相邻两个所述有源部的第一掺杂区和第二掺杂区。
6.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板还包括设置于所述有源层上的信号线和像素电极层；
所述有源层至少包括相邻的第一有源部和第二有源部，其中，所述信号线通过过孔与所述第一有源部连接，所述第二有源部通过过孔与所述像素电极层连接。
7.根据权利要求6所述的阵列基板，其特征在于，所述阵列基板还包括设置于所述第一有源部的第一掺杂区上的第一源漏极部和设置于所述第二有源部的第二掺杂区上的第二源漏极部；
其中，所述信号线通过过孔与所述第一源漏极部连接，所述桥接件连接所述第一有源部的第二掺杂区和所述第二有源部的第一掺杂区。
8.根据权利要求5所述的阵列基板，其特征在于：所述阵列基板还包括设置于所述有源层上的栅极层，多个所述有源部的所述沟道区在所述栅极层上的正投影位于所述栅极层内。
9.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括设置于所述有源层和所述桥接件之间的栅绝缘层，所述桥接件通过过孔与所述有源层连接。
10.一种显示终端，其特征在于，包括终端主体和如权利要求1至9任一项所述的阵列基板，所述阵列基板和所述终端主体组合为一体。
CN202111522737.6A 2021-12-13 2021-12-13 一种阵列基板及显示终端 Active CN114203738B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111522737.6A CN114203738B (zh) 2021-12-13 2021-12-13 一种阵列基板及显示终端
PCT/CN2021/139305 WO2023108647A1 (zh) 2021-12-13 2021-12-17 一种阵列基板及显示终端
US17/622,791 US12446311B2 (en) 2021-12-13 2021-12-17 Array substrate and display terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111522737.6A CN114203738B (zh) 2021-12-13 2021-12-13 一种阵列基板及显示终端

Publications (2)

Publication Number Publication Date
CN114203738A CN114203738A (zh) 2022-03-18
CN114203738B true CN114203738B (zh) 2025-11-28

Family

ID=80653290

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111522737.6A Active CN114203738B (zh) 2021-12-13 2021-12-13 一种阵列基板及显示终端

Country Status (3)

Country Link
US (1) US12446311B2 (zh)
CN (1) CN114203738B (zh)
WO (1) WO2023108647A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114265249B (zh) * 2021-12-16 2023-06-02 Tcl华星光电技术有限公司 一种阵列基板及显示终端
CN119923968A (zh) * 2023-08-11 2025-05-02 京东方科技集团股份有限公司 一种显示基板和显示装置
CN118738064B (zh) * 2024-09-02 2024-11-22 武汉华星光电半导体显示技术有限公司 显示面板和显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103268876A (zh) * 2012-09-27 2013-08-28 厦门天马微电子有限公司 静电释放保护电路、显示面板和显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102141557B1 (ko) * 2013-12-26 2020-08-05 엘지디스플레이 주식회사 어레이 기판
KR102174921B1 (ko) * 2014-12-30 2020-11-05 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법
US9614183B2 (en) * 2015-04-01 2017-04-04 Apple Inc. Organic light-emitting diode displays with crack detection and crack propagation prevention circuitry
CN106252363B (zh) * 2016-09-29 2020-11-03 上海中航光电子有限公司 阵列基板、显示面板及显示装置
CN107742648A (zh) * 2017-10-27 2018-02-27 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和显示装置
CN208622728U (zh) * 2018-09-07 2019-03-19 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
US10909298B1 (en) * 2020-04-15 2021-02-02 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Well contact cell with doped tap region separated from active region, and methods to form same
CN111524911A (zh) * 2020-04-30 2020-08-11 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN112928127B (zh) * 2021-01-12 2022-11-04 武汉华星光电技术有限公司 阵列基板
CN113629084B (zh) * 2021-07-20 2022-09-09 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103268876A (zh) * 2012-09-27 2013-08-28 厦门天马微电子有限公司 静电释放保护电路、显示面板和显示装置

Also Published As

Publication number Publication date
CN114203738A (zh) 2022-03-18
WO2023108647A1 (zh) 2023-06-22
US20240038780A1 (en) 2024-02-01
US12446311B2 (en) 2025-10-14

Similar Documents

Publication Publication Date Title
CN114203738B (zh) 一种阵列基板及显示终端
US11152445B2 (en) Display panel for reducing coupling capacitance between gate of driving transistor and data line and display device
KR101361925B1 (ko) 저저항배선 구조를 갖는 박막 트랜지스터 기판 및 그 제조 방법
US11038001B2 (en) Active matrix substrate and method for producing same
US20250040194A1 (en) Thin Film Transistor Array Substrate and Display Device
US20200365623A1 (en) Array substrate and manufacturing method thereof
US20100245735A1 (en) Array substrate and manufacturing method thereof
KR102374749B1 (ko) 저 저항 배선 구조를 갖는 초고밀도 박막 트랜지스터 기판 및 그 제조 방법
KR20100035318A (ko) 액정 표시 장치
CN110579913B (zh) 显示面板及显示装置
US20220359637A1 (en) Display panel and display device
WO2022052722A1 (zh) 阵列基板和显示装置
US8278159B2 (en) Thin film transistor, method of fabricating the same, and a display device including the thin film transistor
CN105824160A (zh) 显示面板
CN114203726A (zh) 显示面板及其制备方法
CN115084210B (zh) 显示基板和显示装置
KR102068962B1 (ko) 액정표시장치용 어레이 기판
KR100350190B1 (ko) 드레인라인에돌출부가있는액티브매트릭스타입액정디스플레이장치
CN112736094A (zh) 显示面板及显示装置
KR20110003723A (ko) 표시장치용 어레이 기판
KR100903791B1 (ko) 표시 장치와 그 제조 방법
CN107357104B (zh) Ltps阵列基板及液晶显示面板
KR101022572B1 (ko) 폴리 실리콘 액정표시장치 및 그 제조방법
CN116093115B (zh) 一种减小Feedthrough电压的阵列基板及其制作方法
KR101034788B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant