[go: up one dir, main page]

TWI691085B - 具堅固性的異質接面雙極性電晶體結構 - Google Patents

具堅固性的異質接面雙極性電晶體結構 Download PDF

Info

Publication number
TWI691085B
TWI691085B TW107141339A TW107141339A TWI691085B TW I691085 B TWI691085 B TW I691085B TW 107141339 A TW107141339 A TW 107141339A TW 107141339 A TW107141339 A TW 107141339A TW I691085 B TWI691085 B TW I691085B
Authority
TW
Taiwan
Prior art keywords
layer
emitter
semiconductor material
rugged
bipolar transistor
Prior art date
Application number
TW107141339A
Other languages
English (en)
Other versions
TW202021131A (zh
Inventor
金宇中
黃朝興
曾敏男
陳凱榆
Original Assignee
全新光電科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 全新光電科技股份有限公司 filed Critical 全新光電科技股份有限公司
Priority to TW107141339A priority Critical patent/TWI691085B/zh
Priority to US16/292,365 priority patent/US11049936B2/en
Priority to US16/809,701 priority patent/US11133405B2/en
Application granted granted Critical
Publication of TWI691085B publication Critical patent/TWI691085B/zh
Publication of TW202021131A publication Critical patent/TW202021131A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/40—Vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H10D10/861—Vertical heterojunction BJTs having an emitter region comprising one or more non-monocrystalline elements of Group IV, e.g. amorphous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H10D62/136—Emitter regions of BJTs of heterojunction BJTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137—Collector regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/641—Combinations of only vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H10D30/4738—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material having multiple donor layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN

Landscapes

  • Bipolar Transistors (AREA)

Abstract

本發明提供一種具堅固性的異質接面雙極性電晶體結構，其包含一次集極層，堆疊在基板上，並由N型III-V族半導體材料形成；一集極層，堆疊在該次集極層上，並由III-V族半導體材料形成；一基極層，堆疊在該集極層上，並由P型III-V族半導體材料形成；一射極層，堆疊在該基極層上，並由InGaP、InGaAsP及InAlGaP的至少其中一種N型半導體材料形成；一第一射極蓋層，堆疊在該射極層上，並由Al xGa 1-xAs、Al xGa 1-xAs 1-yN y、Al xGa 1-xAs 1-zP z、Al xGa 1-xAs 1-wSb w及In rAl xGa 1-x-rAs的至少其中一種不摻雜或N型半導體材料形成，x的最高值為0.05≦x≦0.4，且y、z、r、w≦0.1；一第二射極蓋層，堆疊在該第一射極蓋層上，並由N型III-V族半導體材料形成；以及一歐姆接觸層，堆疊在該第二射極蓋層上，並由N型III-V族半導體材料形成。因此，本發明能有效地增進元件整體電氣特性，特別是異質接面雙極性電晶體的堅固性。

Description

具堅固性的異質接面雙極性電晶體結構
本發明關於一種具堅固性的異質接面雙極性電晶體結構，尤其是在異質接面雙極性電晶體的射極層之上加入一層含Al的第一射極蓋層，該第一射極蓋層是由Al xGa 1-xAs、Al xGa 1-xAs 1-yN y、Al xGa 1-xAs 1-zP z、Al xGa 1-xAs 1-wSb w及In rAl xGa 1-x-rAs的至少其中一種不摻雜或N型半導體材料形成，x的最高值為0.05≦x≦0.4，且y、z、r、w≦0.1。
異質接面雙極性電晶體（Heterojunction Bipolar Transistor, HBT）是利用不同半導體材料構成射極層及基極層，並在射極層與基極層的接面處形成異質接面，其好處在於基極層流向射極層的電洞流因為較難跨越基極層與射極層之間的價電帶（Valence Band）位障（△Ev），尤其當射極材料為InGaP、InGaAsP或InAlGaP時，射極層與基極層的價電帶位障特別大，使得射極注入效率（Emitter Injection Efficiency）提高，進而使基極在較高的摻雜濃度下仍可提高電流增益，並進而提升HBT的高頻響應特性。當HBT作為用於手持式裝置的功率放大器（Power Amplifier, PA）時，功率放大器的效率（Power Added Efficiency, PAE）顯得格外重要。在HBT元件上，除了透過調整HBT的磊晶層結構可提高PAE之外，亦可透過電路設計方式提高PA的操作電壓或電流，以有效地提升PAE。然而，當HBT在高電壓或高電流下操作時容易因為過大的功率而使HBT元件損壞，例如PA與天線不匹配時所反彈回來的過大功率造成HBT及PA的堅固性（Ruggedness）變差，因此如何有效增進異質接面雙極性電晶體在高電壓或高電流（亦即，高功率密度）操作下的堅固性（Ruggedness）便是一個很重要的課題。
圖1為習知技術中HBT結構的示意圖，其顯示HBT結構1在基板10上由下而上依序堆疊次集極層20、集極層30、基極層40、射極層50、射極蓋層60、以及歐姆接觸層70。一般而言，射極層50是由InGaP形成且射極蓋層60是由GaAs形成，於兩者的接面處會存在很大的導電帶不連續（△Ec），因而形成很大的電子位能障，於是，如圖3所示，當電子由射極蓋層60通往射極層50時，導電帶的位能障會阻礙電子流動，因而導致很大的射極電阻（Re）產生。為了降低此射極電阻，一般會在射極蓋層60使用高摻雜濃度的N型GaAs。然而，當使用高摻雜濃度的射極蓋層60時，會使射－基極接面的崩潰電壓（BVebo）下降並使射－基極接面電容（Cbe）上升，進而對HBT的堅固性及高頻響應（RF）特性造成不良的影響。對此，為了提高射－基極接面的崩潰電壓並降低射－基極接面電容，習知技術中唯有透過增加射極層50的厚度來達成。然而，此方法不僅會增加HBT的製程難度，且射極層50的電阻還會隨厚度增加而增加，進而影響HBT的RF特性。
本發明為基於上述技術問題所完成者，可提供一種具堅固性的異質接面雙極性電晶體結構，除了能有效的在不增加或少量增加射極電阻下提升射－基極接面的崩潰電壓及降低射－基極接面電容，並能利用砷化鋁鎵（AlGaAs）等的含鋁（Al）半導體材料具有較高能隙及在高溫下電阻率隨溫度上升而快速上升的特性，以提升在極高功率密度操作時的PA的堅固性，增進RF特性，並能透過改變HBT設計方式，例如降低Re，以犧牲部份增加的PA堅固性換取進一步提升PA的效率及線性度（Linearity），增進PA的整體效能及設計的彈性。
本發明的目的在於提供一種具堅固性的異質接面雙極性電晶體結構，包含：一次集極層，堆疊在一基板上，並由N型III-V族半導體材料形成；一集極層，堆疊在該次集極層上，並由III-V族半導體材料形成；一基極層，堆疊在該集極層上，並由P型III-V族半導體材料形成；一射極層，堆疊在該基極層上，並由InGaP、InGaAsP及InAlGaP的至少其中一種N型半導體材料形成；一第一射極蓋層，堆疊在該射極層上，並由Al xGa 1-xAs、Al xGa 1-xAs 1-yN y、Al xGa 1-xAs 1-zP z、Al xGa 1-xAs 1-wSb w及In rAl xGa 1-x-rAs的至少其中一種不摻雜或N型半導體材料形成，x的最高值為0.05≦x≦0.4，且y、z、r、w≦0.1；一第二射極蓋層，堆疊在該第一射極蓋層上，並由N型III-V族半導體材料形成；以及一歐姆接觸層，堆疊在該第二射極蓋層上，並由N型III-V族半導體材料形成，其中，在該第二射極蓋層往該射極層的方向上，該第一射極蓋層的能隙變化包含能隙由小到大漸變以及能隙持平的至少其中一種。
較佳地，在本發明的一實施方式中，該第一射極蓋層包含至少一層均勻層。
較佳地，在本發明的一實施方式中，該第一射極蓋層包含至少一層漸變層，且在該第二射極蓋層往該射極層的方向上，該漸變層的能隙為由小到大漸變。
較佳地，在本發明的一實施方式中，該第一射極蓋層包含至少一層均勻層及至少一層漸變層的組合，且在該第二射極蓋層往該射極層的方向上，該漸變層的能隙為由小到大漸變。
較佳地，在本發明的一實施方式中，該第一射極蓋層的厚度為1nm～300nm，且N型摻雜的濃度為1×10 16/cm 3～5×10 18/cm 3。
較佳地，在本發明的一實施方式中，透過光致螢光光譜法（Photoluminescence, PL），在該射極層的材料中，InGaP的放射波長在694nm以下，InGaAsP的放射波長在710nm以下，InAlGaP的放射波長在685nm以下。
較佳地，在本發明的一實施方式中，透過光致螢光光譜法，在該射極層的材料中，InGaP的放射波長在685nm以下，InGaAsP的放射波長在695nm以下，InAlGaP的放射波長在675nm以下。
較佳地，在本發明的一實施方式中，透過光致螢光光譜法，在該射極層的材料中，InGaP的放射波長在675nm以下，InGaAsP的放射波長在685nm以下，InAlGaP的放射波長在665nm以下。
較佳地，在本發明的一實施方式中，進一步包含一中間複合層，形成於該基板與該次集極層之間，並由半導體材料形成。
較佳地，在本發明的一實施方式中，該中間複合層包含至少一層緩衝層，且該緩衝層是由III-V族半導體材料形成。
較佳地，在本發明的一實施方式中，該中間複合層包含一場效電晶體。
較佳地，在本發明的一實施方式中，該中間複合層包含一假性高電子遷移率電晶體，該假性高電子遷移率電晶體在該基板上依序堆疊：至少一層緩衝層、一第一摻雜層、一第一間隔層、一通道層、一第二間隔層、一第二摻雜層、一蕭特基層、一蝕刻終止層及用於歐姆接觸的一頂蓋層，該緩衝層是由III-V族半導體材料形成，該第一摻雜層及該第二摻雜層是由GaAs、AlGaAs、InAlGaP、InGaP及InGaAsP的至少其中一種N型半導體材料形成，該第一間隔層及該第二間隔層是由GaAs、AlGaAs、InAlGaP、InGaP及InGaAsP的至少其中一種半導體材料形成，該通道層是由GaAs、InGaAs、AlGaAs、InAlGaP、InGaP及InGaAsP的至少其中一種半導體材料形成，該蕭特基層是由GaAs、AlGaAs、InAlGaP、InGaP及InGaAsP的至少其中一種半導體材料形成，該蝕刻終止層是由GaAs、AlGaAs、InAlGaP、InGaAsP、InGaP及AlAs的至少其中一種半導體材料形成，該頂蓋層是由N型III-V族半導體材料形成。
較佳地，在本發明的一實施方式中，進一步包含一間隔層，形成於該第一射極蓋層與該射極層之間，且由N型摻雜或不摻雜的III-V族半導體材料形成。
較佳地，在本發明的一實施方式中，該間隔層的厚度為0.2nm～200nm，且N型摻雜的濃度為1×10 16/cm 3～5×10 18/cm 3。
較佳地，在本發明的一實施方式中，該間隔層是由AlGaAs、AlGaAsN、AlGaAsP、AlGaAsSb、InAlGaAs、InGaP、InGaAsP、InAlGaP及GaAs的至少其中一種N型摻雜或不摻雜的半導體材料形成。
較佳地，在本發明的一實施方式中，該間隔層的能隙變化包含能隙由小到大漸變、能隙持平及能隙由大到小漸變的至少其中一種。
以下配合圖式及元件符號對本發明的實施方式作詳細說明，俾使熟習所屬技術領域的技術人員在研讀本說明書後能據以實施。
參考圖2，圖2為本發明一實施方式中具堅固性的HBT結構的示意圖，其顯示HBT結構2可包含基板10、次集極層20、集極層30、基極層40、射極層50、第一射極蓋層62、第二射極蓋層64、以及歐姆接觸層70。
在HBT結構2中，次集極層20是堆疊在基板10上，並可由N型III-V族半導體材料形成；集極層30是堆疊在次集極層20上，並可由III-V族半導體材料形成；基極層40是堆疊在集極層30上，並可由P型III-V族半導體材料形成；射極層50是堆疊在基極層40上，並可由InGaP、InGaAsP及InAlGaP的至少其中一種N型半導體材料形成；第一射極蓋層62是堆疊在射極層50上，並可由Al xGa 1-xAs、Al xGa 1-xAs 1-yN y、Al xGa 1-xAs 1-zP z、Al xGa 1-xAs 1-wSb w及In rAl xGa 1-x-rAs的至少其中一種不摻雜或N型半導體材料形成，x的最高值為0.05≦x≦0.4，且y、z、r、w≦0.1；第二射極蓋層64是堆疊在第一射極蓋層62上，並可由N型III-V族半導體材料形成；歐姆接觸層70是堆疊在第二射極蓋層64上，並可由N型III-V族半導體材料形成。
其中，次集極層20、集極層30、基極層40、第二射極蓋層64、以及歐姆接觸層70的材料只要是能夠使HBT結構2運作的半導體材料，則並無任何限制，但可根據需要，次集極層20可由GaAs、AlGaAs、InGaP及InGaAsP的至少其中一種N型半導體材料形成；集極層30可由GaAs、AlGaAs、InGaP及InGaAsP的至少其中一種半導體材料形成，該些半導體材料可為P型、N形或不摻雜，但較佳地該些半導體材料的至少一部分須為N型；基極層40可由GaAs、GaAsSb、InGaAs及InGaAsN的至少其中一種P型半導體材料形成；第二射極蓋層64可由GaAs、AlGaAs、InGaP及InGaAsP的至少其中一種N型半導體材料形成；且歐姆接觸層70可由GaAs及InGaAs的至少其中一種N型半導體材料形成。
其中，第一射極蓋層62透過半導體材料中的成分變化，使得第一射極蓋層62的能隙變化在該第二射極蓋層64往該射極層50的方向上可包含能隙由小到大漸變以及能隙持平的至少其中一種，該第一射極蓋層能隙漸變的能隙，可起始於第二射極蓋層的能隙，但不限於此。如此可降低HBT的射－基極接面在順向偏壓時，電子由第二射極蓋層64通往射極層50時所遭遇的導電帶位障、或消除該導電帶位障，進而提高HBT的高頻響應特性及堅固性。
具體地，在本發明一實施方式中，第一射極蓋層62可包含至少一層漸變層，該漸變層較佳可由Al成分漸變的AlGaAs、AlGaAsN、AlGaAsP、AlGaAsSb及InAlGaAs的至少其中一種不摻雜或N型半導體材料形成，且在第二射極蓋層64往射極層50的方向上Al成分為由少到多漸變。當Al成分越多時則第一射極蓋層62的能隙則越大，因此第一射極蓋層62的能隙會在第二射極蓋層64往射極層50的方向上由小到大漸變。於是，當第一射極蓋層包含一層漸變層且該漸變層的能隙漸變為線性漸變時，則如圖4a所示，第一射極蓋層62的能隙在第二射極蓋層64與射極層50之間表現出線性漸變，因此當HBT的射－基極接面在順向偏壓時，電子通過第二射極蓋層64與射極層50之間時，所遭遇的導電帶位障變得不明顯，於是有效地降低射極電阻。
雖然圖4a顯示了第一射極蓋層的能隙為線性漸變的實施方式，但也可將漸變層的能隙漸變透過成分漸變調整為梯度曲線漸變（非線性），使得第一射極蓋層62的能隙為梯度曲線漸變，以有效地降低射極電阻。其結果呈現在圖4b。
或者，第一射極蓋層62可為兩層以上的漸變層，圖4c顯示第一射極蓋層62包含一層線性變化的能隙漸變層以及一層梯度曲線（非線性）變化的能隙漸變層的實施方式，但並不限於此，還可根據需要包含多層線性變化的能隙漸變層、多層梯度曲線變化的能隙漸變層、或者線性及梯度曲線變化組合而成的多層能隙漸變層。
此外，雖然圖4a～圖4c僅示出第一射極蓋層62的導電帶最後與射極層50的導電帶等高的實施方式，但也可以透過調整材料的成分，使第一射極蓋層62的導電帶低於射極層50的導電帶（第一型能帶接面，Type I），或者使第一射極蓋層62的導電帶高於射極層50的導電帶（第二型能帶接面，Type II）。
進一步地，說明第一射極蓋層62中的材料組成比例。以Al 0.05Ga 0.95As 0.9P 0.1為例（Al xGa 1-xAs 1-zP z，x=0.05且z=0.1），其顯示當第III族元素（Al及Ga）的總莫耳數等於第V族（As及P）的總莫耳數時，各元素之間的莫耳數比為Al：Ga：As：P：=5：95：90：10。關於Al的成分，「x的最高值為0.05≦x≦0.4」是指第一射極蓋層62由於可為成分漸變，因而在每一處Al含量可為不相同，甚至在至少其中一處更可不含Al，但只要其中一處的Al含量為最高，且最高含量落在0.05≦x≦0.4即可。當第一射極蓋層62中Al成分的最高含量在x≧0.05時，相較於習知的GaAs射極蓋層，可降低第一射極蓋層62與射極層50的電子位能障或甚至形成Type II能帶接面，消除與射極層的位能障；當Al成分的最高含量在x≦0.4時，則可避免或降低因Al成分過多，進而導致HBT可靠度下降的風險。
在本發明一實施方式中，第一射極蓋層62可包含基本上材質均勻的至少一層均勻層，並由AlGaAs、AlGaAsN、AlGaAsP、AlGaAsSb及InAlGaAs的至少其中一種不摻雜或N型半導體材料形成。當第一射極蓋層62為一層均勻層，亦即在固定成分的情況下，其能帶圖如圖5a所示，第一射極蓋層62的能隙呈持平狀態，且其導電帶的位能介於第二射極蓋層64與射極層50的導電帶之間。圖5a還顯示透過第一射極蓋層62，第二射極蓋層64與射極層50之間的導電帶呈階梯式的變化，因此當電子通過時，每一次所要克服的導電帶位障相對變小，進而能夠降低第二射極蓋層64與射極層50之間的射極電阻。
此外，第一射極蓋層62可以為兩層以上的均勻層，圖5b顯示第一射極蓋層62包含兩層均勻層的實施方式，透過改變成分的方式（例如透過增加Al含量），均勻層其導電帶的位能高度則一層一層地增加，於是第二射極蓋層64與射極層50之間的導電帶中的每一個導電帶位障相對更小，進而更能夠降低第二射極蓋層64與射極層50之間的射極電阻。
此外，雖然圖5a、圖5b僅示出第一射極蓋層62的導電帶最後低於射極層50的導電帶的實施方式，但也可以透過調整Al或其他成分，使第一射極蓋層62的導電帶與射極層50的導電帶等高，或者使第一射極蓋層62的導電帶高於射極層50的導電帶。
在本發明一實施方式中，第一射極蓋層62或可包含至少一層均勻層及至少一層漸變層的組合，該均勻層是由AlGaAs、AlGaAsN、AlGaAsP、AlGaAsSb及InAlGaAs的至少其中一種不摻雜或N型半導體形成，該漸變層是由成分漸變的AlGaAs、AlGaAsN、AlGaAsP、AlGaAsSb及InAlGaAs的至少其中一種不摻雜或N型半導體材料形成，且在該第二射極蓋層64往該射極層50的方向上，該漸變層的能隙為由小到大漸變。如圖6a所示，由第二射極蓋層64往射極層50的方向上，第一射極蓋層62依序包含一層線性能隙漸變的漸變層以及一層均勻層的情況下，第二射極蓋層64與射極層50之間的導電帶先是位能呈線性增加變化，然後再持平一段。又，如圖6b所示，第一射極蓋層62依序包含一層線性能隙漸變的漸變層、一層均勻層、以及一層線性能隙漸變的漸變層的情況下，第二射極蓋層64與射極層50之間的導電帶先是位能呈線性增加、接著持平一段、然後再線性增加，其中前後兩段線性增加的斜率可相同也可不同。此外，至少一層均勻層及至少一層漸變層的組合並不限於此，還可由多層均勻層、多層漸變層交錯堆疊，形成具有多段能隙持平以及能隙漸變的實施方式。
根據以上說明，第一射極蓋層62透過半導體材料中成分的調整，其能隙漸變可起始於第二射極蓋層64的能隙但不限於此，能隙漸變的方式可為線性、曲線梯度（非線性）、以及階梯狀的至少其中之一或其組合。其中，第一射極蓋層62的能隙在由小變大漸變之前、之中或之後可包含至少一段或多段能隙持平。
關於第一射極蓋層62的製作條件，考量到製作困難度，堅固性的改善程度以及對射極電阻的影響，第一射極蓋層62的厚度可為1nm～300nm，較佳為10nm～200nm，最佳為20nm～100nm；又考量到摻雜濃度對崩潰電壓以及射－基極接面電容的影響，第一射極蓋層62中N型摻雜的濃度可為1×10 16/cm 3～5×10 18/cm 3，較佳為1×10 17/cm 3～4×10 18/cm 3，最佳為3×10 17/cm 3～3×10 18/cm 3。
根據本發明的一實施方式，第一射極蓋層62透過半導體材料中的成分調整（例如調整Al成分），可降低電子由第一射極蓋層62通往射極層50的導電帶位障或消除此導電帶位障，特別是形成Type Ⅱ能帶接面更能降低射極電阻（Re）。因此，此第一射極蓋層62不需要使用高N型摻雜濃度，如此不但可在不提高射極電阻下大幅提高射－基極接面崩潰電壓，亦能大幅降低射－基極接面電容以提升HBT的高頻響應特性及堅固性。再者，由於所選擇的含Al成分的半導體材料的射極蓋層能隙一般都具有比習知的GaAs射極蓋層之能隙大，因此，較大的能隙的射極蓋層亦可進一步提高射－基極接面崩潰電壓及亦能進一步提升HBT的堅固性。同時由於所選擇的含Al組成分的第一射極蓋層62主要是由AlGaAs等半導體材料構成，而AlGaAs等的材料相較於GaAs具有在高溫時其電阻率隨溫度上升的上升速度比較快的材料特性。當HBT在極高的功率密度下操作時，射極溫度會升高，使用主含AlGaAs等材料的第一射極蓋層62會因射極溫度在極高功率密度操作下快速升高，使射極電阻快速上升進而起到保護HBT的作用，增加HBT的堅固性。而HBT在一般正常操作功率密度下，主含AlGaAs等材料的第一射極蓋層62在一般正常工作溫度下因上述原因並不會額外增加過多的射極電阻，因此對HBT及PA的高頻響應特性並不會形成負面影響。
另外，射極層50的材料InGaP、InGaAsP或InAlGaP可具有不同程度的原子有序排列（Ordring Effect），此現象會造成自發性的極化效應（Spontaneous Polarization），而此越高程度的原子有序排列（High Ordering）的材料會形成越大的自發性極化效應，造成材料的能隙越小並形成越強的電場，所形成的強電場會空乏射極層50上的第一射極蓋層62的載子，於是造成射極電阻上升而影響PA的RF特性。因此，在適當的應用較低程度的原子有序排列（Low Ordering）的InGaP、InGaAsP及InAlGaP射極層50下可減少第一射極蓋層62載子被空乏，避免造成Re上升而對PA特性形成負面影響，或者亦可避免第一射極蓋層62為了克服載子受到射極層50電場影響而被空乏時而衍生的高設計複雜度，進而提升HBT及PA整體的電氣特性及堅固性。
因此，在本發明的一實施方式中，為了確定射極層50中原子有序排列的程度，主要是利用光致螢光（Photoluminescence, PL）光譜法來進行評估。在該方法中，首先以與製造射極層50相同的製程手法，將射極層50的材料在一基板上磊晶成長為數百奈米的厚度，然後將特定波長的光發射至射極層材料，射極層材料吸收光後又重新放射光至外界，最後透過測量放射光的波長來評估射極層材料中原子有序排列的程度。當射極層中原子有序排列的程度越高時，其能隙相對小，因此PL量測時材料透過能隙躍遷所放射的波長就相對長；相對地，當原子有序排列的程度越低時，則所放射的波長就相對短。
圖7為由光致螢光光譜法量測所得的磷化銦鎵（InGaP）的PL光譜圖。其中，高度原子有序排列的InGaP因具有較小的能隙，因此PL的放射光譜波長較長為694nm，而具有低度原子有序排列的InGaP，由於具有較大的能隙，因此PL的放射光譜波長則較短為659nm。一般而言，在低度原子有序排列的情況下，InGaP的放射波長還可短至640nm，InGaAsP的放射波長可為645nm且InAlGaP的放射波長可為635nm，而為了避免因高度原子有序排列而產生強電場，InGaP構成的射極層50的放射波長可在694nm以下，較佳為685nm以下，更佳為675nm以下。同樣地，構成射極層50的InGaAsP其放射波長可在710nm以下、較佳為695nm以下、更佳為685nm以下。構成射極層50的InAlGaP其放射波長可在685nm以下、較佳為675nm以下、更佳為665nm以下。
圖8為使用不同程度的原子有序排列（Ordering Effect）的磷化銦鎵（InGaP）為射極層時藉由C-V量測法而得的射－基極接面載子濃度圖，其中基極層為P型GaAs，厚度為80nm，載子濃度為4×10 19/cm 3，射極層為不同原子有序排列的InGaP，厚度為40nm。
第一射極蓋層為厚度6nm的Al 0.15Ga 0.85As及厚度30nm的Al xGa 1-xAs能隙漸變層（x值由0.15漸變至0）依序堆疊於InGaP射極層上，由圖8中可看出使用較高原子有序排列的InGaP射極層因較大的自發性極化效應而形成較強的電場，以至於造成更多的第一射極蓋層載子的空乏。此載子的空乏會造成射極電阻的增加，為降低第一射極蓋層載子被空乏則需要增加第一射極蓋層N型的摻雜濃度，但此舉又會造成射－基極接面崩潰電壓下降並增加射－基極接面電容，使HBT及PA的堅固性及高頻響應特性受到負面影響。而使用較低原子有序排列的InGaP射極層的射－基極接面載子濃度圖則可看出在相同摻雜濃度的射極層及第一射極蓋層下，因較小的自發性極化效應，第一射極蓋層載子被空乏較少，因此對Re的負面影響較小。
進一步地，在本發明的一實施例中，具堅固性的HBT結構2可進一步包含中間複合層（未示出），形成於基板10與次集極層20之間，並由半導體材料形成。
較佳地，該中間複合層可包含至少一層緩衝層，且緩衝層是由III-V族半導體材料形成。
較佳地，該中間複合層可包含場效電晶體。
較佳地，該中間複合層可包含假性高電子遷移率電晶體，該假性高電子遷移率電晶體在基板10上依序堆疊（以下結構未示出）：至少一層緩衝層、第一摻雜層、第一間隔層、通道層、第二間隔層、第二摻雜層、蕭特基層、蝕刻終止層及用於歐姆接觸的一頂蓋層，該緩衝層是由III-V族半導體材料形成，該第一摻雜層及該第二摻雜層是由GaAs、AlGaAs、InAlGaP、InGaP及InGaAsP的至少其中一種N型半導體材料形成，該第一間隔層及該第二間隔層是由GaAs、AlGaAs、InAlGaP、InGaP及InGaAsP的至少其中一種半導體材料形成，該通道層是由GaAs、InGaAs、AlGaAs、InAlGaP、InGaP及InGaAsP的至少其中一種半導體材料形成，該蕭特基層是由GaAs、AlGaAs、InAlGaP、InGaP及InGaAsP的至少其中一種半導體材料形成，該蝕刻終止層是由GaAs、AlGaAs、InAlGaP、InGaAsP、InGaP及AlAs的至少其中一種半導體材料形成，該頂蓋層是由N型III-V族半導體材料形成。
進一步地，在本發明的一實施例中，具堅固性的HBT結構2可進一步包含間隔層（Spacer，未示出），形成於第一射極蓋層62與射極層50之間，且由N型摻雜或不摻雜的III-V族半導體材料形成。間隔層的用途可舉例但不限於調整能隙變化、降低製程難度、提高製程良率；在蝕刻製程中作為蝕刻中止層、蝕刻辨識層；並且還可作為量子阱層。較佳地，間隔層的厚度為0.2nm～200nm，且N型摻雜的濃度可為1×10 16/cm 3～5×10 18/cm 3，較佳為1×10 17/cm 3～4×10 18/cm 3，最佳為3×10 17/cm 3～3×10 18/cm 3。
間隔層的材料只要是習知的N型摻雜或不摻雜的III-V族半導體材料，則沒有任何限制，但較佳地可由AlGaAs、AlGaAsN、AlGaAsP、AlGaAsSb、InAlGaAs、InGaP、InGaAsP、InAlGaP及GaAs的至少其中一種N型摻雜或不摻雜的半導體材料形成。
較佳地，透過半導體材料中的成分變化，可使間隔層的能隙產生變化，使得間隔層在第一射極蓋層62往射極層50的方向上可包含能隙由小到大漸變以及能隙由大到小漸變的至少其中一種。但間隔層並不限於成分變化的漸變層，也可為均勻層，使得間隔層表現為能隙持平。間隔層還可為漸變層與均勻層的組合，使得間隔層在第一射極蓋層62往射極層50的方向上的能隙變化可包含能隙由小到大漸變、能隙持平及能隙由大到小漸變的至少其中一種。同樣地，能隙漸變的方式還可包含線性漸變、非線性漸變及階梯狀的至少其中之一。
例如，在第一射極蓋層62的導電帶低於射極層50的導電帶（Type I）的情況下，可使用至少包含能隙由小到大漸變的間隔層，以減少或消除第一射極蓋層62與射極層50之間的導電帶位障。此外，導入能隙漸變的間隔層後導致間隔層的導電帶高於射極層50的導電帶（Type II）時，由於電子通過間隔層與射極層50之間不會遭遇到導電帶的位能障，其結果並不會造成射極電阻的增加。
在第一射極蓋層62的導電帶高於射極層50的導電帶（Type II）的情況下，若是使用了至少包含能隙由大到小漸變的間隔層以當作蝕刻中止層等，可發現間隔層的導電帶可與射極層50的導電帶接合。此外，也有加入間隔層後，間隔層的導電帶會低於射極層50而在間隔層與射極層50之間產生導電帶位障的情況，但由於間隔層可作為量子阱，因此間隔層的導電帶的電子能階會發生量子化，其結果是間隔層的電子位能的能階被提高。當電子通過間隔層與射極層50之間時，所遭遇的導電帶位障變低，於是射極電阻並不會明顯地提高。此外，還有因應製程考量，而導入了至少包含能隙由小到大漸變間隔層，使得間隔層的導電帶更高於射極層50的導電帶的情況，但其結果同樣地也不會造成射極電阻的增加。
此外，上述說明是為了讓本領域技術人員了解到：當間隔層用於改良製程時，無論能隙漸變為何種的態樣（即，能隙由小到大漸變、能隙持平及能隙由大到小漸變的至少其中一種），基本上都不會造成射極電阻明顯的增加，並不是為了將間隔層的能隙變化方式僅限於上述的範例中。
透過以上實施方式的說明，本發明可提供一種具堅固性的HBT結構，透過含有Al成分的第一射極蓋層，除了能有效的在不增加或少量增加射極電阻下提升射－基極接面的崩潰電壓及降低射－基極接面電容，並能利用含AlGaAs材料具有較大能隙及在高溫下電阻率隨溫度上升而快速上升的材料特性，以提升在極高功率密度操作時的功率放大器的堅固性及RF特性，並能透過改變HBT設計方式，例如降低Re，以犧牲部份增加的PA堅固性換取進一步提升PA的效率及線性度，增進PA的整體效能及設計的彈性。
此外，為了避免射極層的材料因高度原子有序排列而形成越大的自發性極化效應，造成射極電阻上升而影響PA的RF特性。因此，使用PL法來評估射極層材料的原子有序排列程度，進而能夠確定並且適當地應用較低程度的原子有序排列的InGaP、InGaAsP、InAlGaP射極層，如此則可減少第一射極蓋層載子被空乏，避免造成Re上升而對PA特性形成的負面影響，或者亦可避免第一射極蓋層為了克服載子受到射極層電場影響而被空乏時而衍生的高設計複雜度，進而提升HBT及PA整體的電氣特性及堅固性。
以上所述者僅為用以解釋本發明之較佳實施例，並非企圖據以對本發明做任何形式上之限制，是以，凡有在相同之發明精神下所作有關本發明之任何修飾或變更，皆仍應包含在本發明意圖保護之範疇。
1:HBT結構 2:HBT結構 10:基板 20:次集極層 30:集極層 40:基極層 50:射極層 60:射極蓋層 62:第一射極蓋層 64:第二射極蓋層 70:歐姆接觸層
圖1為習知技術中HBT結構的示意圖。 圖2為本發明一實施方式中具堅固性的HBT結構的示意圖。 圖3為習知技術的HBT結構中，射極蓋層與射極層之間的能帶示意圖。 圖4a至圖4c為本發明的HBT結構中，射極蓋層與射極層之間的能帶示意圖。 圖5a至圖5b為本發明的HBT結構中，射極蓋層與射極層之間的能帶示意圖。 圖6a至圖6b為本發明的HBT結構中，射極蓋層與射極層之間的能帶示意圖。 圖7為本發明作為射極層材料的磷化銦鎵（InGaP）的光致螢光（PL）光譜圖。 圖8為使用不同程度的原子有序排列的磷化銦鎵作為射極層時，藉由C-V量測法而得的射－基極接面載子濃度圖。
2:HBT結構
10:基板
20:次集極層
30:集極層
40:基極層
50:射極層
62:第一射極蓋層
64:第二射極蓋層
70:歐姆接觸層

Claims (16)

  1. 一種具堅固性的異質接面雙極性電晶體結構，包含： 一次集極層，堆疊在一基板上，並由N型III-V族半導體材料形成； 一集極層，堆疊在該次集極層上，並由III-V族半導體材料形成； 一基極層，堆疊在該集極層上，並由P型III-V族半導體材料形成； 一射極層，堆疊在該基極層上，並由InGaP、InGaAsP及InAlGaP的至少其中一種N型半導體材料形成； 一第一射極蓋層，堆疊在該射極層上，並由Al xGa 1-xAs、Al xGa 1-xAs 1-yN y、Al xGa 1-xAs 1-zP z、Al xGa 1-xAs 1-wSb w及In rAl xGa 1-x-rAs的至少其中一種不摻雜或N型半導體材料形成，x的最高值為0.05≦x≦0.4，且y、z、r、w≦0.1； 一第二射極蓋層，堆疊在該第一射極蓋層上，並由N型III-V族半導體材料形成；以及 一歐姆接觸層，堆疊在該第二射極蓋層上，並由N型III-V族半導體材料形成， 其中，在該第二射極蓋層往該射極層的方向上，該第一射極蓋層的能隙變化包含能隙由小到大漸變以及能隙持平的至少其中一種。
  2. 如申請專利範圍第1項所述之具堅固性的異質接面雙極性電晶體結構，其中， 該第一射極蓋層包含至少一層均勻層。
  3. 如申請專利範圍第1項所述之具堅固性的異質接面雙極性電晶體結構，其中， 該第一射極蓋層包含至少一層漸變層，且在該第二射極蓋層往該射極層的方向上，該漸變層的能隙為由小到大漸變。
  4. 如申請專利範圍第1項所述之具堅固性的異質接面雙極性電晶體結構，其中， 該第一射極蓋層包含至少一層均勻層及至少一層漸變層的組合，且在該第二射極蓋層往該射極層的方向上，該漸變層的能隙為由小到大漸變。
  5. 如申請專利範圍第1項所述之具堅固性的異質接面雙極性電晶體結構，其中， 該第一射極蓋層的厚度為1nm～300nm，且N型摻雜的濃度為1×10 16/cm 3～5×10 18/cm 3。
  6. 如申請專利範圍第1項所述之具堅固性的異質接面雙極性電晶體結構，其中， 透過光致螢光光譜法，在該射極層的材料中，InGaP的放射波長在694nm以下，InGaAsP的放射波長在710nm以下，InAlGaP的放射波長在685nm以下。
  7. 如申請專利範圍第1項所述之具堅固性的異質接面雙極性電晶體結構，其中， 透過光致螢光光譜法，在該射極層的材料中，InGaP的放射波長在685nm以下，InGaAsP的放射波長在695nm以下，InAlGaP的放射波長在675nm以下。
  8. 如申請專利範圍第1項所述之具堅固性的異質接面雙極性電晶體結構，其中， 透過光致螢光光譜法，在該射極層的材料中，InGaP的放射波長在675nm以下，InGaAsP的放射波長在685nm以下，InAlGaP的放射波長在665nm以下。
  9. 如申請專利範圍第1項所述之具堅固性的異質接面雙極性電晶體結構，進一步包含一中間複合層，形成於該基板與該次集極層之間，並由半導體材料形成。
  10. 如申請專利範圍第9項所述之具堅固性的異質接面雙極性電晶體結構，其中， 該中間複合層包含至少一層緩衝層，且該緩衝層是由III-V族半導體材料形成。
  11. 如申請專利範圍第9項所述之具堅固性的異質接面雙極性電晶體結構，其中， 該中間複合層包含一場效電晶體。
  12. 如申請專利範圍第9項所述之具堅固性的異質接面雙極性電晶體結構，其中， 該中間複合層包含一假性高電子遷移率電晶體，該假性高電子遷移率電晶體在該基板上依序堆疊：至少一層緩衝層、一第一摻雜層、一第一間隔層、一通道層、一第二間隔層、一第二摻雜層、一蕭特基層、一蝕刻終止層及用於歐姆接觸的一頂蓋層， 該緩衝層是由III-V族半導體材料形成， 該第一摻雜層及該第二摻雜層是由GaAs、AlGaAs、InAlGaP、InGaP及InGaAsP的至少其中一種N型半導體材料形成， 該第一間隔層及該第二間隔層是由GaAs、AlGaAs、InAlGaP、InGaP及InGaAsP的至少其中一種半導體材料形成， 該通道層是由GaAs、InGaAs、AlGaAs、InAlGaP、InGaP及InGaAsP的至少其中一種半導體材料形成， 該蕭特基層是由GaAs、AlGaAs、InAlGaP、InGaP及InGaAsP的至少其中一種半導體材料形成， 該蝕刻終止層是由GaAs、AlGaAs、InAlGaP、InGaAsP、InGaP及AlAs的至少其中一種半導體材料形成， 該頂蓋層是由N型III-V族半導體材料形成。
  13. 如申請專利範圍第1項所述之具堅固性的異質接面雙極性電晶體結構，進一步包含一間隔層，形成於該第一射極蓋層與該射極層之間，且由N型摻雜或不摻雜的III-V族半導體材料形成。
  14. 如申請專利範圍第13項所述之具堅固性的異質接面雙極性電晶體結構，其中， 該間隔層的厚度為0.2nm～200nm，且N型摻雜的濃度為1×10 16/cm 3～5×10 18/cm 3。
  15. 如申請專利範圍第13項所述之具堅固性的異質接面雙極性電晶體結構，其中， 該間隔層是由AlGaAs、AlGaAsN、AlGaAsP、AlGaAsSb、InAlGaAs、InGaP、InGaAsP、InAlGaP及GaAs的至少其中一種N型摻雜或不摻雜的半導體材料形成。
  16. 如申請專利範圍第13項所述之具堅固性的異質接面雙極性電晶體結構，其中， 該間隔層的能隙變化包含能隙由小到大漸變、能隙持平及能隙由大到小漸變的至少其中一種。
TW107141339A 2018-11-20 2018-11-20 具堅固性的異質接面雙極性電晶體結構 TWI691085B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107141339A TWI691085B (zh) 2018-11-20 2018-11-20 具堅固性的異質接面雙極性電晶體結構
US16/292,365 US11049936B2 (en) 2018-11-20 2019-03-05 High ruggedness heterojunction bipolar transistor structure
US16/809,701 US11133405B2 (en) 2018-11-20 2020-03-05 High ruggedness heterojunction bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107141339A TWI691085B (zh) 2018-11-20 2018-11-20 具堅固性的異質接面雙極性電晶體結構

Publications (2)

Publication Number Publication Date
TWI691085B true TWI691085B (zh) 2020-04-11
TW202021131A TW202021131A (zh) 2020-06-01

Family

ID=70726502

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107141339A TWI691085B (zh) 2018-11-20 2018-11-20 具堅固性的異質接面雙極性電晶體結構

Country Status (2)

Country Link
US (1) US11049936B2 (zh)
TW (1) TWI691085B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022091566A (ja) * 2020-12-09 2022-06-21 株式会社村田製作所 半導体装置
US20240030288A1 (en) * 2020-12-17 2024-01-25 Nippon Telegraph And Telephone Corporation Heterojunction Bipolar Transistor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768140B1 (en) * 2002-04-03 2004-07-27 Skyworks Solutions, Inc. Structure and method in an HBT for an emitter ballast resistor with improved characteristics
EP1533849B1 (en) * 2003-11-18 2010-04-07 NEC Electronics Corporation Heterojunction bipolar transistor
TW201351638A (zh) * 2012-06-01 2013-12-16 Win Semiconductors Corp 具高電流增益之異質接面雙極電晶體結構及其製程方法
TW201607033A (zh) * 2014-08-15 2016-02-16 全新光電科技股份有限公司 具有阻隔層結構之異質接面雙極性電晶體
TW201709339A (zh) * 2015-06-22 2017-03-01 住友化學股份有限公司 半導體基板、半導體基板的製造方法及異質接合雙極電晶體

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260784A (ja) * 1999-03-12 2000-09-22 Sharp Corp へテロ接合バイポーラトランジスタおよびそれを用いた半導体装置、並びに、へテロ接合バイポーラトランジスタの製造方法
JP2004071669A (ja) 2002-08-02 2004-03-04 Sony Corp 半導体装置
US7812249B2 (en) 2003-04-14 2010-10-12 The Boeing Company Multijunction photovoltaic cell grown on high-miscut-angle substrate
US7462892B2 (en) * 2005-07-26 2008-12-09 Sony Corporation Semiconductor device
JP2007335586A (ja) 2006-06-14 2007-12-27 Sony Corp 半導体集積回路装置および半導体集積回路装置の製造方法
US8120147B1 (en) 2007-12-27 2012-02-21 Vega Wave Systems, Inc. Current-confined heterojunction bipolar transistor
US20120293813A1 (en) * 2010-11-22 2012-11-22 Kopin Corporation Methods For Monitoring Growth Of Semiconductor Layers
TW201535720A (zh) * 2014-03-07 2015-09-16 Visual Photonics Epitaxy Co Ltd 定向磊晶之異質接面雙極性電晶體結構
US9905678B2 (en) * 2016-02-17 2018-02-27 Qorvo Us, Inc. Semiconductor device with multiple HBTs having different emitter ballast resistances
TWI643337B (zh) * 2017-10-17 2018-12-01 全新光電科技股份有限公司 具有能隙漸變的電洞阻隔層之異質接面雙極性電晶體結構

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768140B1 (en) * 2002-04-03 2004-07-27 Skyworks Solutions, Inc. Structure and method in an HBT for an emitter ballast resistor with improved characteristics
EP1533849B1 (en) * 2003-11-18 2010-04-07 NEC Electronics Corporation Heterojunction bipolar transistor
TW201351638A (zh) * 2012-06-01 2013-12-16 Win Semiconductors Corp 具高電流增益之異質接面雙極電晶體結構及其製程方法
TW201607033A (zh) * 2014-08-15 2016-02-16 全新光電科技股份有限公司 具有阻隔層結構之異質接面雙極性電晶體
TW201709339A (zh) * 2015-06-22 2017-03-01 住友化學股份有限公司 半導體基板、半導體基板的製造方法及異質接合雙極電晶體

Also Published As

Publication number Publication date
TW202021131A (zh) 2020-06-01
US11049936B2 (en) 2021-06-29
US20200161421A1 (en) 2020-05-21

Similar Documents

Publication Publication Date Title
US6881988B2 (en) Heterojunction bipolar transistor and semiconductor integrated circuit device using the same
CN109671770B (zh) 具有能隙渐变的电洞阻隔层的异质接面双极性晶体管结构
TW201929226A (zh) 異質接面雙極性電晶體
KR20040012518A (ko) 반도체 장치
TWI691085B (zh) 具堅固性的異質接面雙極性電晶體結構
US12295152B2 (en) High ruggedness heterojunction bipolar transistor (HBT)
US7301181B2 (en) Heterojunction bipolar transistor having an emitter layer made of a semiconductor material including aluminum
CN105051873A (zh) 异质结双极晶体管
JP4575378B2 (ja) ヘテロ接合バイポーラトランジスタ
TWI727591B (zh) 具堅固性的異質接面雙極性電晶體結構
CN111341842B (zh) 具坚固性的异质结双极性晶体管结构
US11133405B2 (en) High ruggedness heterojunction bipolar transistor
US11201233B2 (en) Compound semiconductor heterojunction bipolar transistor
JP2019169601A (ja) 赤外線発光素子
TWI745224B (zh) 異質接面雙極性電晶體
US10818781B2 (en) Heterojunction bipolar transistor structure with a bandgap graded hole barrier layer
Tsai et al. Improvements in direct-current characteristics of Al/sub 0.45/Ga/sub 0.55/As-GaAs digital-graded superlattice-emitter HBTs with reduced turn-on voltage by wet oxidation
WO2017130722A1 (ja) 検波ダイオード
JP3601305B2 (ja) 半導体装置
JP6096503B2 (ja) ヘテロ接合バイポーラトランジスタ
Zeng et al. Microwave noise characterisation of AlInAs/GaAsSb/InP DHBTs
Loga et al. Fabrication and characterization of circular geometry InGaP/GaAs double heterojunction bipolar transistors
JPH04280435A (ja) バイポーラトランジスタおよびその製造方法