[go: up one dir, main page]

TW201709339A - 半導體基板、半導體基板的製造方法及異質接合雙極電晶體 - Google Patents

半導體基板、半導體基板的製造方法及異質接合雙極電晶體 Download PDF

Info

Publication number
TW201709339A
TW201709339A TW105119528A TW105119528A TW201709339A TW 201709339 A TW201709339 A TW 201709339A TW 105119528 A TW105119528 A TW 105119528A TW 105119528 A TW105119528 A TW 105119528A TW 201709339 A TW201709339 A TW 201709339A
Authority
TW
Taiwan
Prior art keywords
crystal layer
semiconductor crystal
atom
semiconductor
conductivity type
Prior art date
Application number
TW105119528A
Other languages
English (en)
Inventor
山中貞則
西川直宏
中野強
Original Assignee
住友化學股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友化學股份有限公司 filed Critical 住友化學股份有限公司
Publication of TW201709339A publication Critical patent/TW201709339A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H10P14/24—
    • H10P14/2911—
    • H10P14/3218—
    • H10P14/3221—
    • H10P14/3251—
    • H10P14/3421—
    • H10P14/3442—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

本發明之課題在於提供一種即使如InGaAs般之矽原子的摻雜效率低之半導體結晶，亦能夠以較少之矽原子的導入量而得到充分的電傳導度之技術。 本發明之解決手段，係提供一種半導體基板，其係具有：顯示出p型或n型的第1傳導型之第1半導體結晶層、顯示出與第1傳導型不同之第2傳導型之第2半導體結晶層、顯示出第1傳導型且能帶隙較第2半導體結晶層大之第3半導體結晶層、以及顯示出第1傳導型且能帶隙較第3半導體結晶層小之第4半導體結晶層，其中，第4半導體結晶層係含有：成為顯示出第1傳導型之第1載子的產生源之第1原子、以及成為顯示出第2傳導型之第2載子的產生源之第2原子，第4半導體結晶層於霍爾效應測定中，具有1×1019[cm-3]以上的載子濃度、及1000[cm2/Vs]以上的移動率。

Description

半導體基板、半導體基板的製造方法及異質接合雙極 電晶體
本發明係關於半導體基板、半導體基板的製造方法及異質接合雙極電晶體。
異質接合雙極電晶體等之III-V族化合物半導體裝置中，於構成操作區域之半導體區域與金屬電極之間，有時配置有將兩者電性連接之半導體的連接區域。此半導體的連接區域，較佳係與金屬電極歐姆接觸，且接觸電阻亦小。此外，連接區域本身的電阻，亦較小者為佳。因此，構成連接區域之半導體，較多情況是適用大量地摻雜雜質原子之窄能帶隙半導體。
例如當集極由n型GaAs、基極由p型GaAs、射極由n型InGaP、次射極由n型GaAs所構成之異質接合雙極電晶體時，於由金屬所構成之射極電極與次射極之間，形成有由n型InGaAs所構成之接觸層作為前述半導體的連接區域。將n型InGaAs層用作為連接區域時之問題點 與該解決方法的一例，係揭示於專利文獻1的(0002)段落至(0006)段落。
亦即，專利文獻1中，係揭示有：「以往…於構成操作區域(集極、基極、射極等)之元件本體2上，更使N+型InyGa1-yAs結晶層3氣相成長，並將該結晶層用作為非合金電阻接觸區域。N+型InyGa1-yAs結晶層3、4的形成，係藉由有機金屬氣相成長方法(MOCVD：Metal Organic Chemical Vapor Deposition)來進行，此時之摻雜原料，一般係使用二矽烷(Si2H6)或單矽烷(SiH4)」。「尤其在將N+型InyGa1-yAs結晶層用作為非合金電阻接觸區域…時，一般係將銦組成比y設為至少0.5以上，但適合於使該組成的InGaAs結晶層氣相成長之溫度為400至500℃，…係極低。另一方面，摻雜原料之二矽烷或單矽烷的摻雜效率…，在適合於GaAs結晶層或AlGaAs結晶層的氣相成長之溫度之600至800℃的溫度範圍內為良好，…但在適合於InGaAs結晶層的氣相成長之溫度中乃顯著地降低。」，「因此，使用二矽烷或單矽烷作為摻雜原料，且為了在適合於InGaAs結晶的氣相成長之400至500℃的溫度下，進行對非合金電阻接觸層…的形成為必要之5×1019cm-3之高濃度摻雜，必須以使GaAs結晶或AlGaAs結晶氣相成長時之10至100倍的濃度，使原料氣體流入於成長爐。然而，以如此高的濃度供給原料氣體時，因摻雜原料本身或同一原料的熱分解所產生之矽，污染成長爐，而難以進行高純度的結晶成長。」，「本發明之目的，係藉由在適合於InGaAs 結晶層或InAs結晶層的氣相成長之溫度中，使用具有高摻雜效率之摻雜原料，而改善化合物半導體元件的性能，並防止於同一元件製造時之成長爐的污染者」，「本發明之前述課題，可藉由使用硒作為摻雜劑(施體雜質)來解決。此係由於VI族元素之硒，即使在適合於InGaAs結晶層或InAs結晶層的氣相成長之相對較低的溫度下，亦經常發揮穩定的施體雜質之功能，該活性化率不會降低之故」。
專利文獻2的請求項4中，亦記載有將硒用作為n型摻雜劑以取代矽之內容。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開平7-22327號公報
[專利文獻2]日本特開平7-321058號公報
如專利文獻1、2所記載般，將硒等之VI族原子用作為n型摻雜劑時，即使對於不得不進行低溫成長之InGaAs，亦可高濃度地摻雜n型雜質原子。
然而，將硒等之VI族原子用作為InGaAs的n型摻雜劑時，硒等之VI族原子殘留於磊晶成長爐內，於製造下一個半導體基板時成為污染源，故不佳。此外，硒等之VI族原子，與矽相比，固體內的擴散係數大，於磊晶成長中擴散至下層之硒等之原子，可能成為導致後續所 製造之裝置的可靠度降低之原因。
因此，作為InGaAs結晶的n型摻雜劑，較佳係不使用硒等之VI族原子，而是使用矽原子。然而，使用矽原子作為摻雜劑時，如專利文獻1所記載般，存在有若不大量地導入矽原子，則無法得到充分的電傳導度之問題。此外，矽原子的大量導入，會使InGaAs結晶的結晶性降低，故不佳。
本發明之目的在於提供一種即使如InGaAs般之矽原子的摻雜效率低之半導體結晶，亦能夠以較少之矽原子的導入量而得到充分的電傳導度之技術。此外，在於提供一種藉由降低矽原子的導入量，以提高半導體結晶的純度及結晶性，而得到低電阻且結晶性優異之n型化合物半導體結晶之技術。
為了解決上述課題，本發明之第1樣態中，係提供一種半導體基板，其係具有：顯示出p型或n型的第1傳導型之第1半導體結晶層、顯示出與前述第1傳導型不同之第2傳導型之第2半導體結晶層、顯示出前述第1傳導型且能帶隙較前述第2半導體結晶層大之第3半導體結晶層、以及顯示出前述第1傳導型且能帶隙較前述第3半導體結晶層小之第4半導體結晶層；其中，前述第1半導體結晶層、前述第2半導體結晶層、前述第3半導體結晶層及前述第4半導體結晶層，係依照前述第1半導體結晶層、前述第2半導體結晶層、前述第3半導體結晶層、 前述第4半導體結晶層的順序設置，於該半導體基板中，前述第4半導體結晶層係含有：成為顯示出前述第1傳導型之第1載子的產生源之第1原子、以及成為顯示出前述第2傳導型之第2載子的產生源之第2原子，前述第4半導體結晶層於霍爾效應測定中，具有1×1019[cm-3]以上的載子濃度、及1000[cm2/Vs]以上的移動率。
前述第4半導體結晶層於霍爾效應測定中，可具有2×1019[cm-3]以上的載子濃度及1000[cm2/Vs]以上的移動率。前述第4半導體結晶層為顯示出n型傳導之InxGa1-xAs層(0<x<1)，較佳為InxGa1-xAs層(0.4<x<0.8)，此時，前述第1原子為矽原子，前述第2原子為碳原子，前述InGaAs層中之前述碳原子相對於前述矽原子之濃度比為0.15以下，較佳為0.15至0.01，尤佳為0.1至0.01，最佳為0.07至0.01。前述第4半導體結晶層，可藉由使用含有III族原子及前述第2原子之第1原料氣體、含有V族原子之第2原料氣體、以及含有前述第1原子之第3原料氣體之MOCVD法所形成，此時，於前述第4半導體結晶層的形成中，較佳可將前述第3原料氣體相對於前述第1原料氣體之供給量比設為0.6以下，較佳為0.55至0.01而形成。
本發明之第2樣態中，係提供一種半導體基板的製造方法，其係使用磊晶成長法，於基板上依序形成：顯示出p型或n型的第1傳導型之第1半導體結晶層、顯示出與前述第1傳導型不同之第2傳導型之第2半導體結 晶層、顯示出前述第1傳導型且能帶隙較前述第2半導體結晶層大之第3半導體結晶層、以及顯示出前述第1傳導型且能帶隙較前述第3半導體結晶層小之第4半導體結晶層，其中，前述第4半導體結晶層，係藉由使用含有III族原子及第2原子之第1原料氣體、含有V族原子之第2原料氣體、以及含有第1原子之第3原料氣體之MOCVD法所形成，前述第1原子係成為顯示出前述第1傳導型之第1載子的產生源之原子，前述第2原子係成為顯示出前述第2傳導型之第2載子的產生源之原子，於前述第4半導體結晶層的形成中，將前述第3原料氣體相對於前述第1原料氣體之供給量比設為0.6以下，較佳為0.55至0.01。
於前述第4半導體結晶層的形成中，可將成長溫度設為550℃以下。前述第1原料氣體，可含有含In原子之In原料氣體以及含Ga原子之Ga原料氣體，此時，可於前述第4半導體結晶層的形成中，調整前述In原料氣體及前述Ga原料氣體的供給量比，以使前述第4半導體結晶層所含有之In原子相對於Ga原子之比x成為0.4<x<0.8。
本發明之第3樣態中，係提供一種異質接合雙極電晶體，其係使用上述半導體基板之異質接合雙極電晶體，將前述第1半導體結晶層構成為集極層，將前述第2半導體結晶層構成為基極層，將前述第3半導體結晶層構成為射極層，將前述第4半導體結晶層構成為射極接觸層。
100‧‧‧半導體基板
102‧‧‧支撐基板
104‧‧‧積層構造
106‧‧‧第1接觸層
108‧‧‧第1半導體結晶層
110‧‧‧第2半導體結晶層
112‧‧‧第3半導體結晶層
114‧‧‧第2接觸層
116‧‧‧第4半導體結晶層
200‧‧‧異質接合雙極電晶體(HBT)
202‧‧‧集極電極
204‧‧‧基極電極
206‧‧‧射極電極
x‧‧‧In組成
第1圖係顯示半導體基板100的概要之剖面圖。
第2圖係顯示使用半導體基板100所製造之異質接合雙極電晶體200的概要之剖面圖。
第3圖係顯示改變IV/III比時之電子濃度的變化之圖表。
第4圖係顯示改變IV/III比時之移動率的變化之圖表。
第5圖係點繪出改變IV/III比時之電子濃度及移動率之相關圖。
第6圖係顯示改變In組成時之電子濃度的變化之圖表。
第7圖係顯示改變In組成時之移動率度的變化之圖表。
第8圖係顯示改變In組成時之電阻率的變化之圖表。
第1圖係顯示本發明的一實施形態之半導體基板100的概要之剖面圖。半導體基板100，為適合於異質接合雙極電晶體(HBT：Heterojunction Bipolar Transistor)的製造之半導體基板，並且具有：支撐基板102、以及形成於該支撐基板102上之由複數層化合物半導體結晶層所構成之積層構造104。
支撐基板102，為支撐積層構造104之支撐基板，若具備對於構成積層構造104之各層的形成為必要 之機械強度、化學穩定性、熱穩定性者，則該形狀、材質等並無特別限定。當構成積層構造104之各層為GaAs系的化合物半導體結晶層時，較佳係使用半絕緣性的GaAs基板作為支撐基板102。支撐基板102，除了GaAs基板之外，可列舉出矽基板、鍺基板等。
積層構造104，具有：第1接觸層106、第1半導體結晶層108、第2半導體結晶層110、第3半導體結晶層112、第2接觸層114及第4半導體結晶層116。第1接觸層106，為高濃度地摻雜有與第1半導體結晶層108相同之傳導型的雜質原子之半導體結晶層，並將之後所形成的電極與第1半導體結晶層108之間電性連接。第2接觸層114，為高濃度地摻雜有與第3半導體結晶層112及第4半導體結晶層116相同之傳導型的雜質原子之半導體結晶層，並將第3半導體結晶層112與第4半導體結晶層116之間電性連接。
第1半導體結晶層108，顯示出p型或n型的第1傳導型，第2半導體結晶層110，顯示出與第1傳導型不同之第2傳導型。第3半導體結晶層112，顯示出第1傳導型且能帶隙較第2半導體結晶層110大，第4半導體結晶層116，顯示出第1傳導型且能帶隙較第3半導體結晶層112小。第1半導體結晶層108、第2半導體結晶層110、第3半導體結晶層112及第4半導體結晶層116，如圖示般，該位置係依照第1半導體結晶層108、第2半導體結晶層110、第3半導體結晶層112、第4半導體結晶 層116的順序設置。此外，第4半導體結晶層116，含有：成為顯示出第1傳導型之第1載子的產生源之第1原子、以及成為顯示出第2傳導型之第2載子的產生源之第2原子，於霍爾效應測定中，具有1×1019[cm-3]以上的載子濃度、及1000[cm2/Vs]以上的移動率。較佳者，前述第4半導體結晶層，於霍爾效應測定中，可具有2×1019[cm-3]以上的載子濃度、及1000[cm2/Vs]以上的移動率。
第2圖係顯示使用半導體基板100所製造之異質接合雙極電晶體200的概要之剖面圖。如第2圖所示，於第1接觸層106上形成第1半導體結晶層108及第2半導體結晶層110的第1台面構造，於第1台面構造上形成第3半導體結晶層112、第2接觸層114及第4半導體結晶層116的第2台面構造。然後，接觸於第1接觸層106而形成集極電極202，並接觸於第2半導體結晶層110而形成基極電極204。再者，接觸於第4半導體結晶層116而形成射極電極206。
於第2圖所示之異質接合雙極電晶體(HBT)200中，第1接觸層106為次集極，第1半導體結晶層108為集極，第2半導體結晶層110為基極(base)，第3半導體結晶層112為射極，第2接觸層114為次射極，第4半導體結晶層116為射極接觸層之功能。第1傳導型為n型時，HBT 200為npn型，第1傳導型為p型時，HBT200為pnp型。
HBT 200中，藉由將具有射極的功能之第3 半導體結晶層112的能帶隙，設為較具有基極的功能之第2半導體結晶層110的能帶隙大，可在不會於基極區域中消失下，使從射極往基極之擴散電流流往集極，並藉由價電子帶的異質接合來阻止從基極往射極之擴散電流。該結果可使HBT 200高速地操作。此外，藉由將具有射極接觸層的功能之第4半導體結晶層116的能帶隙，設為較第3半導體結晶層112的能帶隙小，可降低射極電極206與第4半導體結晶層116之接觸電阻，並增大從射極電極206所流入之電流密度。
尤其於本實施形態之半導體基板100中，使第4半導體結晶層116含有成為第1傳導型載子的產生源之第1原子以及成為第2傳導型載子的產生源之第2原子，並且於霍爾效應測定中，具有1×1019[cm-3]以上的載子濃度、及1000[cm2/Vs]以上的移動率。較佳為具有2×1019[cm-3]以上的載子濃度、及1000[cm2/Vs]以上的移動率，所以可實現第4半導體結晶層116與射極電極206之歐姆接觸，而能夠達到接觸電阻的降低及第4半導體結晶層116的低電阻化。
第4半導體結晶層116中，可實現1×1019[cm-3]以上的載子濃度、及1000[cm2/Vs]以上的移動率者，係根據本案的發明人們經由實驗探討所得到之以下發現。
亦即，為了使第4半導體結晶層116顯示出第1傳導型，必須使第4半導體結晶層116含有超過從第2原子所補償之載子的數目而生成更多的載子之第1原 子，並且為了達成將第4半導體結晶層116與射極電極206之接觸電阻降低至所要求的等級之程度的載子濃度(約1×1019[cm-3])，必須將大量的第1原子摻雜於第4半導體結晶層116。該結果為，例如第4半導體結晶層116為InGaAs層時，如先前技術的項目中所記載般，會產生矽原子的大量摻雜所伴隨著產生之問題。
然而，本案的發明人們係著眼於藉由第2原子來補償載子之事態，發現到藉由抑制第2原子的混入而能夠抑制第1原子的摻雜量者。第2原子的混入之抑制方法，可列舉出提高第4半導體結晶層116的成長速度之方法。藉由降低第2原子及第1原子的濃度，可提高第4半導體結晶層116的純度而提高結晶性。該結果為可確保必要的載子濃度，並得到1000[cm2/Vs]以上的移動率。
HBT200為npn型時，第4半導體結晶層116可例示出InxGa1-xAs層(0<x<1)，此時之第1原子可例示出矽原子，第2原子可例示出碳原子。InGaAs層中之碳原子相對於矽原子之濃度比，可設為0.15以下，較佳為0.15至0.01，尤佳為0.1至0.01，最佳為0.07至0.01。如前述般，第2原子之碳原子的濃度小，若以相對於第1原子之矽原子之比來表現，則為0.15以下。第4半導體結晶層116為InxGa1-xAs層(0<x<1)時，當第2原子之碳原子相對於第1原子之矽原子之濃度比為0.15以下時，可實現1×1019[cm-3]以上的載子濃度及1000[cm2/Vs]以上的移動率，較佳為2×1019[cm-3]以上的載子濃度及1000[cm2/Vs]以上的移動 率。
第4半導體結晶層116為InxGa1-xAs層(0.4<x<0.8)時，亦可實現1×1019[cm-3]以上的載子濃度及1000[cm2/Vs]以上的移動率，較佳為2×1019[cm-3]以上的載子濃度及1000[cm2/Vs]以上的移動率。In組成比x為相對較大之0.4<x<0.8時，InGaAs層若未在550℃以下的低溫中形成，則結晶性會惡化，表面粗糙度亦增大，但在本實施形態之第4半導體結晶層116中，即使在在550℃以下的低溫成長中，亦可將碳原子濃度形成地較低，所以可確保必要的載子濃度，並得到1000[cm2/Vs]以上的移動率。因此，本實施形態之第4半導體結晶層116，即使In組成比x為0.4<x<0.8，亦不會使表面產生粗糙，可確保1×1019[cm-3]以上的載子濃度及1000[cm2/Vs]以上的移動率，較佳為2×1019[cm-3]以上的載子濃度及1000[cm2/Vs]以上的移動率。
可例示出：第1接觸層106為n+型GaAs層，第1半導體結晶層108為n型GaAs層，第2半導體結晶層110為p型GaAs層，第3半導體結晶層112為n型InGaP層，第2接觸層114為n型GaAs層，第4半導體結晶層116為n型InGaAs層。
第1接觸層106、第1半導體結晶層108、第2半導體結晶層110、第3半導體結晶層112、第2接觸層114的形成，可使用MOCVD法(Metal Organic Chemical Vapor Deposition：有機金屬氣相成長法)。MOCVD法中，來源氣體可使用TMGa(三甲基鎵)、TEGa(三乙基鎵)、TMIn (三甲基銦)、AsH3(三氫化砷)、PH3(膦)等。載體氣體可使用氫氣。亦可使用來源氣體之複數個氫原子基的一部分由氯原子或烴基所取代之化合物。反應溫度，可在300℃至900℃的範圍，較佳為400至800℃的範圍內適當地選擇。藉由適當地選擇來源氣體供給量或反應時間，可控制厚度。
於第4半導體結晶層116的形成中，同樣可使用MOCVD法，並使用含有III族原子及第2原子之第1原料氣體、含有V族原子之第2原料氣體、以及含有第1原子之第3原料氣體。此外，於第4半導體結晶層116的形成中，係將第3原料氣體相對於第1原料氣體之供給量比設為0.6以下，較佳為0.55至0.01。第1原子，係成為顯示出第1傳導型之第1載子的產生源之原子，第2原子，成為顯示出第2傳導型之第2載子的產生源之原子。
第1原料氣體可列舉出TMGa、TEGa及TMIn。第2原料氣體可列舉出AsH3。當第1傳導型為n型時，第3原料氣體可列舉出矽烷(SiH4)或二矽烷(Si2H6)，第1原料氣體中，含有第2載子之電洞的產生源之碳原子。
載體氣體可使用氫氣。亦可使用來源氣體之複數個氫原子基的一部分由氯原子或烴基所取代之化合物。反應溫度可設為550℃以下。藉由調整第1原料氣體之TMGa或TEGa與TMIn之供給量比，可調整In組成，並且可調整In原料氣體及Ga原料氣體之供給量比，以使第4半導體結晶116所含有之In原子相對於Ga原子之比x成為0.4<x<0.8。
(實施例)
於半絕緣性的GaAs基板(支撐基板102)上，依序積層：成為次集極之n+型GaAs層(第1接觸層106)、成為集極之n型GaAs層(第1半導體結晶層108)、成為基極之p型GaAs層(第2半導體結晶層110)、成為射極之n型InGaP層(第3半導體結晶層112)、成為次射極之n型GaAs層(第2接觸層114)及成為射極接觸層之n型InGaAs層(第4半導體結晶層116)，而製作實施例之半導體基板。成為射極之n型InGaP層(第3半導體結晶層112)，該能帶隙較成為基極之p型GaAs層(第2半導體結晶層110)大。此外，成為射極接觸層之n型InGaAs層(第4半導體結晶層116)，該能帶隙較成為射極之n型InGaP層(第3半導體結晶層112)小。
成為射極接觸層之n型InGaAs層(第4半導體結晶層116)的形成中，係使用TEGa及TMIn作為III族原料，使用AsII3作為V族原料，使用Si2H6作為IV族原料。於466至503℃的範圍內適當地選擇成長溫度，並藉由增大TMIn的供給量來提高成長速度，將厚度設為250nm。
n型InGaAs層(第4半導體結晶層116)的形成中，將IV族原料與III族原料之供給量比(IV/III比)從0.07至0.51的範圍內改變，而製作實施例1至4之半導體基板。此外，將In組成從0.5至0.68的範圍內改變，而製作實施例5至8之半導體基板。作為比較，係將成長速度 降低至15.8至19.0nm/min，將IV/III比於0.73至0.94的範圍內改變，而製作比較例1至3。
所謂IV/III比，係從高壓罐或起泡器供給IV族原料及III族原料時之原料實際流量之比，原料實際流量，當原料作為氣體從高壓罐供給時，係以(高壓罐內的氣體濃度)×(氣體流量)來計算，當經由起泡器來供給時，以(載體氣體流量)×(起泡器內原料蒸氣壓)/(起泡器內壓)來計算。氣體流量及載體氣體流量，係藉由質量流量控制器來控制。
表1及表2係顯示對於比較例1至3、實施例1至4及實施例5至8之成長速度、電子濃度及移動率之測定結果。對於實施例5至8，亦同時顯示電阻率。對於一部分的實施例，顯示相對於Si原子濃度之C原子濃度(C/Si濃度比)。此外，表1中，亦顯示比較例1至3之測定結果。電子濃度、移動率、電阻率，係使用Toyo Technica公司製的ResiTest 8300霍爾測定系統，並藉由依據ASTM F76之霍爾效應測定(van der pauw法)來調查。C/Si濃度比，藉由二次離子質譜分析(SIMS)來調查。In組成，使用X射線繞射法來調查。
第3圖係顯示改變IV/III比時之電子濃度的變化，第4圖係顯示改變IV/III比時之移動率的變化。第5圖係點繪出改變IV/III比時之電子濃度及移動率之相關圖。第6圖係顯示改變In組成時之電子濃度的變化，第7圖係顯示改變In組成時之移動率度的變化，第8圖係顯示改變In組成時之電阻率的變化。第3圖至第5圖中，三角 點為比較例1至3之資料。
從表1及表2中，可得知比較例1至3的成長速度為15.8至19.0nm/min，相對於此，實施例1至8中，成長速度為較大之24.8nm/min，比較例2的C/Si濃度比為0.18，相對於此，實施例2及實施例8的C/Si濃度比為較小的0.05及0.04。從該內容中，可得知藉由提高成長速度，可使碳原子的混入量減少。提高成長速度者，可調整MOCVD的成長條件來實現。例如，當結晶層的成長模式為表面反應限速時，可藉由提高基板溫度來提高原料氣體的表面反應速度，而提高成長速度。或者是，當結晶層的成長模式為III族原料的供給限速時，可藉由提高III族原料氣體的流量來增加III族原料的供給量，而提高成長速度。
藉由抑制碳原子的混入量，如第3圖所示，可得知即使將IV/III比設為0.5以下，亦可得到充分大的電子濃度。就第3圖所觀察到者而言，於比較例(△印點)中雖觀測到高電子濃度，但如第4圖所示，在比較例1至3中，移動率低。如此，與比較例1至3相比，實施例1至4的電子濃度雖未看到差異，但移動率極優異，係考量為由於在實施例1至4中抑制了過剩之Si原子的導入，而得到純度高的n型InGaAs層之故。參考第5圖，實施例1至4中，可達成電子濃度1×1019[cm-3]以上、且移動率1000[cm2/Vs]以上，相對於此，比較例1至3中，無法達成移動率1000[cm2/Vs]以上。
參考第6圖至第8圖，可得知即使In組成為相對較高之0.5至0.68的範圍，亦可達成電子濃度2.5×1019[cm-3]以上、移動率1000[cm2/Vs]以上、電阻率2.3×10-4[Ω cm]以下。
100‧‧‧半導體基板
102‧‧‧支撐基板
104‧‧‧積層構造
106‧‧‧第1接觸層
108‧‧‧第1半導體結晶層
110‧‧‧第2半導體結晶層
112‧‧‧第3半導體結晶層
114‧‧‧第2接觸層
116‧‧‧第4半導體結晶層

Claims (9)

  1. 一種半導體基板，其係具有：第1半導體結晶層，顯示出p型或n型的第1傳導型、第2半導體結晶層，顯示出與前述第1傳導型不同之第2傳導型、第3半導體結晶層，顯示出前述第1傳導型且能帶隙較前述第2半導體結晶層大、以及第4半導體結晶層，顯示出前述第1傳導型且能帶隙較前述第3半導體結晶層小；前述第1半導體結晶層、前述第2半導體結晶層、前述第3半導體結晶層及前述第4半導體結晶層，係依照前述第1半導體結晶層、前述第2半導體結晶層、前述第3半導體結晶層、前述第4半導體結晶層的順序設置，其中，前述第4半導體結晶層係含有：成為顯示出前述第1傳導型之第1載子的產生源之第1原子、以及成為顯示出前述第2傳導型之第2載子的產生源之第2原子，前述第4半導體結晶層於霍爾效應測定中，具有1×1019[cm-3]以上的載子濃度及1000[cm2/Vs]以上的移動率。
  2. 如申請專利範圍第1項所述之半導體基板，其中前述第4半導體結晶層，於霍爾效應測定中，具有2×1019[cm-3] 以上的載子濃度及1000[cm2/Vs]以上的移動率。
  3. 如申請專利範圍第1或2項所述之半導體基板，其中前述第4半導體結晶層為顯示出n型傳導之InxGa1-xAs層(0<x<1)，前述第1原子為矽原子，前述第2原子為碳原子，前述InGaAs層中之前述碳原子相對於前述矽原子之濃度比為0.15以下。
  4. 如申請專利範圍第3項所述之半導體基板，其中前述第4半導體結晶層為顯示出n型傳導之InxGa1-xAs層(0.4<x<0.8)。
  5. 如申請專利範圍第1至4項中任一項所述之半導體基板，其中前述第4半導體結晶層，係藉由使用含有III族原子及前述第2原子之第1原料氣體、含有V族原子之第2原料氣體、以及含有前述第1原子之第3原料氣體之MOCVD法所形成者，於前述第4半導體結晶層的形成中，將前述第3原料氣體相對於前述第1原料氣體之供給量比設為0.6以下而形成。
  6. 一種半導體基板的製造方法，其係使用磊晶成長法，於基板上依序形成：顯示出p型或n型的第1傳導型之第1半導體結晶層、顯示出與前述第1傳導型不同之第2傳導型之第2半導體結晶層、顯示出前述第1傳導型且能帶隙較前述第2半導體結晶層大之第3半導體 結晶層、以及顯示出前述第1傳導型且能帶隙較前述第3半導體結晶層小之第4半導體結晶層，前述第4半導體結晶層，係藉由使用含有III族原子及第2原子之第1原料氣體、含有V族原子之第2原料氣體、以及含有第1原子之第3原料氣體之MOCVD法所形成者，前述第1原子係成為顯示出前述第1傳導型之第1載子的產生源之原子，前述第2原子係成為顯示出前述第2傳導型之第2載子的產生源之原子，於前述第4半導體結晶層的形成中，將前述第3原料氣體相對於前述第1原料氣體之供給量比設為0.6以下。
  7. 如申請專利範圍第6項所述之半導體基板的製造方法，其中於前述第4半導體結晶層的形成中，將成長溫度設為550℃以下。
  8. 如申請專利範圍第6項所述之半導體基板的製造方法，其中前述第1原料氣體係含有含In原子之In原料氣體以及含Ga原子之Ga原料氣體，於前述第4半導體結晶層的形成中，調整前述In原料氣體及前述Ga原料氣體的供給量比，以使前述第4半導體結晶層所含有之In原子相對於Ga原子之比x成為0.4<x<0.8。
  9. 一種異質接合雙極電晶體，其係使用如申請專利範圍第1項所述之半導體基板之異質接合雙極電晶體， 將前述第1半導體結晶層構成為集極層，將前述第2半導體結晶層構成為基極層，將前述第3半導體結晶層構成為射極層，將前述第4半導體結晶層構成為射極接觸層。
TW105119528A 2015-06-22 2016-06-22 半導體基板、半導體基板的製造方法及異質接合雙極電晶體 TW201709339A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015125191 2015-06-22

Publications (1)

Publication Number Publication Date
TW201709339A true TW201709339A (zh) 2017-03-01

Family

ID=57587023

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105119528A TW201709339A (zh) 2015-06-22 2016-06-22 半導體基板、半導體基板的製造方法及異質接合雙極電晶體

Country Status (3)

Country Link
US (1) US9761686B2 (zh)
JP (1) JP2017011264A (zh)
TW (1) TW201709339A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI691085B (zh) * 2018-11-20 2020-04-11 全新光電科技股份有限公司 具堅固性的異質接面雙極性電晶體結構

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2542676B2 (ja) * 1987-07-02 1996-10-09 株式会社東芝 ヘテロ接合バイポ―ラトランジスタ
JP3141628B2 (ja) 1993-06-18 2001-03-05 日立電線株式会社 化合物半導体素子及びその製造方法
JPH07321058A (ja) 1994-03-28 1995-12-08 Hitachi Cable Ltd Ｉｉｉ−ｖ族混晶化合物半導体膜の製造方法
JP2007189200A (ja) * 2005-12-13 2007-07-26 Hitachi Cable Ltd トランジスタ用エピタキシャルウエハおよびトランジスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI691085B (zh) * 2018-11-20 2020-04-11 全新光電科技股份有限公司 具堅固性的異質接面雙極性電晶體結構

Also Published As

Publication number Publication date
US20160372569A1 (en) 2016-12-22
JP2017011264A (ja) 2017-01-12
US9761686B2 (en) 2017-09-12

Similar Documents

Publication Publication Date Title
CN102369597B (zh) 半导体基板、半导体基板的制造方法、和电子器件
TWI508280B (zh) 半導體基板、半導體基板之製造方法、及電子裝置
CN104835833A (zh) 高耐压氮化镓系半导体设备及其制造方法
JP6652042B2 (ja) Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウェハの製造方法
US20080203399A1 (en) Polarization doped transistor channels in sic heteropolytypes
US6841435B2 (en) Method for fabricating a GaInP epitaxial stacking structure
JP5427623B2 (ja) 半導体基板の製造方法および半導体基板
JP5108694B2 (ja) ｐｎ接合を有する薄膜結晶ウエハ及びその製造方法
US20050009221A1 (en) Method for manufacturing nitride film including high-resistivity GaN layer and epitaxial substrate manufactured by the method
JP2013021024A (ja) トランジスタ素子
TW201709339A (zh) 半導體基板、半導體基板的製造方法及異質接合雙極電晶體
JP6096569B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP2004079574A (ja) 化合物半導体ウェーハの製造方法及び化合物半導体素子
JP2006012915A (ja) Ｉｉｉ−ｖ族化合物半導体装置及びその製造方法
JP4901110B2 (ja) 化合物半導体エピタキシャル結晶及びその成長方法
CN102414789A (zh) 半导体基板的制造方法及半导体基板
JP3141628B2 (ja) 化合物半導体素子及びその製造方法
Núñez et al. Sn doped GaAs by CBE using tetramethyltin
JP5543302B2 (ja) 化合物半導体ウェーハの製造方法及び化合物半導体素子
JPH11251329A (ja) 半導体ウェハ及びその製造方法
JP4725443B2 (ja) バイポーラトランジスタの製造方法
JP2007235062A (ja) エピタキシャルウェハ及び電子デバイス並びにｉｉｉ−ｖ族化合物半導体結晶の気相エピタキシャル成長法
JP2006351993A (ja) 化合物半導体ウェハ
JP2010283027A (ja) ヘテロ接合バイポーラトランジスタ
JP2004031652A (ja) ヘテロ接合型電界効果トランジスタ