[go: up one dir, main page]

TWI690092B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI690092B
TWI690092B TW107142303A TW107142303A TWI690092B TW I690092 B TWI690092 B TW I690092B TW 107142303 A TW107142303 A TW 107142303A TW 107142303 A TW107142303 A TW 107142303A TW I690092 B TWI690092 B TW I690092B
Authority
TW
Taiwan
Prior art keywords
electrode
layer
region
transistor
semiconductor layer
Prior art date
Application number
TW107142303A
Other languages
English (en)
Other versions
TW201909447A (zh
Inventor
山崎舜平
細羽美雪
平石鈴之介
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201909447A publication Critical patent/TW201909447A/zh
Application granted granted Critical
Publication of TWI690092B publication Critical patent/TWI690092B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/062—Light-emitting semiconductor devices having field effect type light-emitting regions, e.g. light-emitting High-Electron Mobility Transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Thin Film Transistor (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Bipolar Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Dram (AREA)
  • Noodles (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

所揭示的是一半導體裝置，包含薄膜電晶體和連接至薄膜電晶體的導線，其中該薄膜電晶體具有通道形成區域在氧化物半導體層中，且閘極電極、源極電極、汲極電極、閘極導線、源極導線和汲極導線之至少一者使用銅金屬。具有氧化物半導體層的電晶體的極低關閉電流有助於半導體裝置之降低功耗。因此，銅金屬的使用允許結合顯示元件之半導體裝置提供具有高顯示畫質和可忽略之缺陷的顯示裝置，其來自以銅金屬所形成之導線和電極的低電阻。

Description

半導體裝置
本發明關於包含半導體元件之半導體裝置及其製造方法。
應注意在說明書中的半導體裝置指的是所有可藉由使用半導體特性、及半導體元件(例如電晶體)來操作的裝置；且包含半導體元件的光電裝置、半導體電路、及電子機器均包含在半導體裝置的範疇中。
近幾年，使用氧化物半導體作為半導體材料所製造的電晶體，以及將電晶體適用於半導體電路、IC、光電裝置、電子機器等之類的技術已引起關注。
例如，專利文獻1和專利文獻2揭示一種技術，其為使用包含氧化鋅、In-Ga-Zn-O基氧化物半導體或之類的半導體薄膜(大約數奈米至數百奈米的厚度)於具有絕緣表面的基板上製造薄膜電晶體(亦稱為TFT)，且將此薄膜電晶體用於影像顯示裝置的開關元件。
傳統的電晶體主要使用例如非晶矽或多晶矽的半導體 材料所製成。使用非晶矽的薄膜電晶體具有低場效遷移率，但可相對輕易的對應製造基板(例如玻璃基板)之尺寸的增加。另一方面，使用多晶矽的薄膜電晶體具有高電子場效遷移率，但需要結晶步驟(例如雷射退火)，且並不總是適應製造基板(例如玻璃基板)之尺寸的增加。
相反的，其中在氧化物半導體中設置通道形成區域(亦稱為通道區域)的薄膜電晶體可具有較使用非晶矽的薄膜電晶體高的場效遷移率。此外，可以濺鍍法或之類的方法形成氧化物半導體膜。使用氧化物半導體之薄膜電晶體的製程較使用多晶矽之薄膜電晶體的製程簡單，且可輕易地對應製造基板之尺寸的增加。
預計將可在玻璃基板、塑膠基板或之類的基板上用於高效能電晶體的氧化物半導體應用於顯示裝置，例如液晶顯示器、電致發光顯示器(亦稱為EL顯示器)、及電子紙。
特別是，有一趨勢為主動矩陣半導體裝置，典型為用於較大螢幕(例如，60英吋之螢幕對角線尺寸)的液晶顯示裝置，且進一步，主動矩陣半導體裝置之發展目的在對角線為120英吋或更大之螢幕尺寸。此外，螢幕解析度的趨勢為朝向更高清晰度，例如，高清(HD)影像品質1366×768)或全高清(FHD)影像品質(1920×1080)，並且亦迫切發展所謂的4K數位劇院(4K Digital Cinema)顯示裝置，其具有3840×2048或4096×2180的解析度。
當顯示裝置具有較大尺寸及更高清晰度，顯示裝置所 需要的像素數目亦顯著增加。因此，一個像素的寫入時間需要被縮短，因此配置在像素中的電晶體需要具有高速操作特性、大導通電流等。同時，近幾年能源耗竭的問題已引發抑制功率消耗之顯示裝置的需求。因此，亦要求電晶體具有低關閉電流並抑制不必要的漏電流。
如上所述，具有高導通電流對關閉電流比例的電晶體是理想的。專利文獻3中揭示使用氧化物半導體之電晶體的技術，該電晶體中導通電流對關閉電流的比例增加至大約103。
螢幕尺寸或清晰度的增加傾向於增加顯示部份中的導線電阻。導線電阻的增加導致信號傳輸至信號線之端子部分的延遲，電源供應線的電壓下降，或之類。因此，造成顯示品質的惡化，例如顯示不平衡或灰階缺陷，或功率消耗增加。
為了抑制導線電阻的增加，已考慮使用銅(Cu)來形成低電阻導線層的技術(例如，見專利文獻4或5)。
[參考文獻]
[專利文獻1]日本公開專利申請案號第2007-123861號
[專利文獻2]日本公開專利申請案號第2007-096055號
[專利文獻3]日本公開專利申請案號第2007-134496號
[專利文獻4]日本公開專利申請案號第2004-133422號
[專利文獻5]日本公開專利申請案號第2004-163901號
在其中因電阻所造成之延遲已被視為問題的半導體裝置中，如大尺寸顯示裝置，需要減少導線電阻，且考慮例如，使用銅導線之方法。然而，在輕易地對應製造基板之尺寸的增加以及具有高電子場效遷移率之包含氧化物半導體的電晶體中，當該氧化物半導體連接至具有低導線電阻的銅導線時，造成導通電流對關閉電流之比例不足且保持在大約103的問題。
此外，亦有其他的問題：在長時間使用之後，雜質自外部進入電晶體的內部，導致電晶體特性(例如臨界值)的改變。
本發明之一實施例的目的為提供防止寫入電晶體之信號缺陷的半導體裝置，該信號缺陷是由於電壓下降或是因導線電阻造成的信號延遲所導致。例如，目的之一為提供可藉由防止在寫入顯示裝置之顯示器中所設置之電晶體時之缺陷所造成的灰階缺陷，達到高顯示畫質的顯示裝置。
本發明之一實施例的另一目的為實現半導體裝置的高速操作。
本發明之一實施例的另一目的為實現半導體裝置的降低功耗。
本發明之一實施例的另一目的為提供穩定操作的電晶體以及包含該電晶體的半導體裝置。
本發明之一實施例的另一目的為實現具有優良生產率的半導體裝置。
本發明之一實施例的另一目的為實現具有較高可靠度的半導體裝置。
製造一電晶體，其中具有低導線電阻之包含銅的導線連接至寬能隙及載子濃度降低的高純度氧化物半導體。使用具有寬能隙的氧化物半導體可使電晶體的關閉電流被降低。此外，當此氧化物半導體係高純度且具有降低的載子濃度時，電晶體具有正臨界電壓。亦即，使用具有寬能隙及載子濃度降低的高純度氧化物半導體，可提供所謂的常關型(normally off)電晶體，以提高關閉電流和導通電流之間的比例。
為了達到上述目的，在本發明之一實施例中，使用導電膜，其包含具有高電導率的銅作為源極導線、閘極導線、及源極和汲極電極之主要成份。此外，導電膜和高純度且具有降低的載子濃度之氧化物半導體層連接。此外，包含氧化物半導體的電晶體可藉由以絕緣膜包圍被密封。
本發明之一實施例係半導體裝置，其包括含有氮化矽的絕緣基膜於基板之上、使用第一導電層形成的閘極電極於該基膜之上、含有氮化矽的第一絕緣層於該閘極電極之上、高純度的氧化物半導體層於該第一絕緣層之上、源極電極和汲極電極，其具有端子部份於該閘極電極之上且重疊該閘極電極且使用與該高純度氧化物半導體層接觸的第二導電層所形成、含有氮化矽的第二絕緣層於該第二導電層和該高純度氧化物半導體層之上、使用該第一導電層形成的閘極導線、以及使用該第二導電層形成的源極導線。 該第一導電層包括含有銅作為主要成份的導電層，以及該第二導電層包括含有銅作為主要成份的導電層。高純度氧化物半導體層的載子濃度係低於1×1012cm-3。
此外，本發明之一實施例為上述半導體裝置，其中包含於第二導電層中之含有銅作為主要成份的導電層連接至高純度氧化物半導體層，其間夾有導電性的金屬氮化物。
進一步，本發明之一實施例為上述半導體裝置，其中使用第一導電層形成之閘極導線與使用第二導電層形成之源極導線彼此相交，其間夾有高純度氧化物半導體層。
進一步，本發明之一實施例為為半導體裝置，其中設置基膜和第一絕緣層以圍繞第一導電層，且彼此接觸，且設置第一絕緣層和第二絕緣層以圍繞氧化物半導體層和第二導電層，且彼此接觸。該第一絕緣層和該第二絕緣層可包含相同材料。
本發明之一實施例為半導體裝置之製造方法，包含下列步驟：形成含有氮化矽的絕緣基膜於基板之上；形成使用第一導電層所形成之閘極電極和閘極導線於該基膜之上；形成含有氮化矽的第一絕緣層於該第一導電層之上；形成氧化物半導體層於該第一絕緣層之上；在氮氣氛圍中將其上設置有該氧化物半導體層的該基板加熱至等於或高於350℃且等於或低於700℃的溫度；加熱之後在包含氧氣的乾空氣中冷卻其上設置有該氧化物半導體層的該基板；形成源極電極、汲極電極、及源極導線於該第一絕緣層之上，該源極和汲極電極具有端子部分於該閘極電極之上且 覆蓋該閘極電極且使用與該氧化物半導體層電連接的第二導電層所形成；以及形成含有氮化矽的第二絕緣層於該第二導電層和該氧化物半導體層之上。
進一步，本發明之一實施例為上述半導體裝置之製造方法，其中：在氮氣氛圍中加熱其上設置有該氧化物半導體層的該基板，使得該基板的溫度係等於或高於350℃且等於或低於700℃；在加熱之後，冷卻該基板；在包含氧氣的乾空氣中加熱該基板，使得該基板的溫度係等於或高於350℃且等於或低於700℃；且在加熱之後，冷卻該基板。
進一步，本發明之一實施例為上述半導體裝置之製造方法，其中：在氮氣氛圍中加熱其上設置有該氧化物半導體層的該基板，使得該基板的溫度係等於或高於350℃且等於或低於700℃；在包含氧氣的乾空氣中加熱該基板，而該基板的溫度被保持；且在包含氧氣的乾空氣中冷卻該基板。
應注意在此說明書中的閘極指的是所有閘極電極和閘極導線或其部份。閘極導線係用於將至少一個電晶體的閘極電極電連接至另一電極或另一導線的導線，且例如在其範疇中包括顯示裝置中的掃描線。
源極指的是所有源極區域、源極電極及源極導線或其部份。源極區域代表半導體層中電阻率係等於或少於給定值的區域。源極電極代表部份的導電層，其與源極區域連接。源極導線係用於將至少一個電晶體的源極電極電連接 至另一電極或另一導線的導線。例如，在顯示裝置中的信號線電連接至源極電極的情況中，在其範疇中源極導線包括該信號線。
汲極係所有汲極區域、汲極電極和汲極導線或其部份。汲極區域代表半導體層中電阻率係等於或少於給定值的區域。汲極電極代表部份的導電層，其與汲極區域連接。汲極導線係用於將至少一個電晶體的汲極電極電連接至另一電極或另一導線的導線。例如，在顯示裝置中的信號線電連接至汲極電極的情況中，在其範疇中汲極導線包括該信號線。
此外，在此文件中(說明書、申請專利範圍、圖式)，依據結構、操作條件或之類，將電晶體的源極和汲極互換；因此，很難決定哪一個是源極，哪一個是汲極。因此，在此文件中(說明書、申請專利範圍、圖式)，自由選自源極和汲極之一端子稱為源極和汲極之其中一者，而另一端子稱為源極和汲極之另一者。
應注意在此說明書中，氧化氮化矽指的是矽，其包含比氧多的氮，且在使用RBS和HFS測量的情況中，包含範圍分別為5at.%至30at.%、20at.%至55at.%、25at.%至35at.%、及10at.%至30at.%的氧、氮、矽和氫。
應注意在此說明書中，"發光裝置"指的是影像顯示裝置，或光源(包括照明裝置)。此外，發光裝置在其範疇中包括下列任何模組：一模組，其中連接器，例如FPC(可撓性印刷電路)、TAB(捲帶式自動接合)帶、或 TCP(捲帶載體封裝)附著於發光裝置；一模組，在其尾端具有設置有印刷線路板的TAB帶或TCP；以及一模組，具有直接安裝在基板上的IC(積體電路)，在該基板上以COG(玻璃覆晶接合)法形成有發光元件。
依據本發明，可提供一半導體裝置，其在導通電流和關閉電流之間具有高比例以及具有減少的導線電阻之半導體裝置。
進一步，可提供一半導體裝置，其不容易導致因長期使用之後，由來自外部之雜質的進入所造成的電晶體特性的改變。
進一步，可提供一半導體裝置(典型為具有較高顯示品質的顯示裝置)，其中可防止因導線電阻造成之不利影響，例如電壓下降、寫入至像素之信號中的缺陷、灰階缺陷、及之類等。
而且，可提供以高速操作的半導體裝置。
而且，可提供功率消耗降低的半導體裝置。
而且，可提供穩定操作的電晶體以及包含該電晶體的半導體裝置。
而且，可提供具有優良生產率的半導體裝置。
而且，可提供具有較高可靠度的半導體裝置。
10:脈衝輸出電路
11:第一導線
12:第二導線
13:第三導線
14:第四導線
15:第五導線
16:第六導線
17:第七導線
21:第一輸入端子
22:第二輸入端子
23:第三輸入端子
24:第四輸入端子
25:第五輸入端子
26:第一輸出端子
27:第二輸出端子
31:第一電晶體
32:第二電晶體
33:第三電晶體
34:第四電晶體
35:第五電晶體
36:第六電晶體
37:第七電晶體
38:第八電晶體
39:第九電晶體
40:第十電晶體
41:第十一電晶體
51:電源供應線
52:電源供應線
53:電源供應線
61:週期
62:週期
100:基板
101:基膜
102:第一絕緣層
102a:絕緣層
102b:絕緣層
103:氧化物半導體膜
107:第二絕緣層
107a:絕緣層
107b:絕緣層
108:第三絕緣層
109:第一像素電極
111a:閘極電極
111b:儲存電容器導線
111c:閘極導線
113a:氧化物半導體層
113b:氧化物半導體層
114a:第四絕緣層
114b:第四絕緣層
115a:第一電極
115b:第二電極
115c:源極導線
128:接觸孔
151:電晶體
152:電晶體
153:電晶體
200:基板
400:基板
402:第一絕緣層
404a:氧化物半導體層
404b:氧化物半導體層
408:接觸孔
410a:第一導線
410b:第二導線
410c:第三導線
421a:閘極電極
421b:閘極電極
422a:電極
422b:電極
428:第二絕緣層
440A:第一電晶體
440B:第二電晶體
455a:第一電極
455b:第二電極
455c:第三電極
455d:第四電極
581:電晶體
585:絕緣層
587:第一電極層
588:第二電極層
589:球形粒子
590a:黑色區域
590b:白色區域
594:空腔
595:填充劑
600:基板
601:相對基板
602:閘極導線
603:閘極導線
604:電容器導線
605:電容器導線
606:閘極絕緣層
616:導線
617:第二電容器導線
618:導線
619:導線
620:絕緣層
622:第三絕緣層
623:接觸孔
624:像素電極
625:狹縫
626:像素電極
627:接觸孔
628:薄膜電晶體
628:薄膜電晶體
630:儲存電容器部
631:儲存電容器部
636:彩色層
637:平坦化層
640:反向電極
641:狹縫
644:凸出
646:對準膜
648:對準膜
650:液晶層
651:液晶元件
652:液晶元件
690:電容器導線
1000:行動電話
1001:外殼
1002:顯示部份
1003:操作按鈕
1004:外部連接埠
1005:揚聲器
1006:麥克風
2600:薄膜電晶體基板
2601:相對基板
2602:密封劑
2603:像素部份
2604:顯示元件
2605:彩色層
2606:偏光板
2607:偏光板
2608:導線電路部
2609:可撓性導線板
2610:冷陰極管
2611:反射板
2612:電路板
2613:擴散板
2631:海報
2632:廣告
2700:電子書裝置
2701:外殼
2703:外殼
2705:顯示部份
2707:顯示部份
2711:軸部份
2721:電源開關
2723:操作鍵
2725:揚聲器
4001:基板
4002:像素部份
4003:信號線驅動器電路
4004:掃描線驅動器電路
4005:密封劑
4006:基板
4008:液晶層
4010:電晶體
4011:電晶體
4013:液晶元件
4015:連接端子電極
4016:端子電極
4018:FPC
4019:向異性導電膜
4020:絕緣層
4021:絕緣層
4030:像素電極層
4031:相對電極層
4032:絕緣層
4040:導電層
4501:基板
4502:像素部份
4503a:信號線驅動器電路
4504a:掃描線驅動器電路
4505:密封劑
4506:基板
4507:填充劑
4509:電晶體
4510:電晶體
4511:發光元件
4512:電致發光層
4513:電極層
4515:連接端子電極
4516:端子電極
4517:電極層
4518a:FPC
4519:向異性導電膜
4520:間隔件
4540:導電層
4544:絕緣層
5300:基板
5301:像素部份
5302:掃描線驅動器電路
5303:掃描線驅動器電路
5304:信號線驅動器電路
5305:時序控制電路
5601:移位暫存器
5602:開關電路
5603:電晶體
5604:導線
5605:導線
6400:像素
6401:開關電晶體
6402:驅動電晶體
6403:電容器
6404:發光元件
6405:信號線
6406:掃描線
6407:電源供應線
6408:共同電極
7001:驅動薄膜電晶體
7002:發光元件
7003:電極
7004:EL層
7005:第二電極
7008:第一電極
7009:間隔件
7010:基板
7011:驅動薄膜電晶體
7012:發光元件
7013:第一電極
7014:EL層
7015:第二電極
7016:阻擋膜
7017:導電膜
7019:間隔件
7020:基板
7021:驅動薄膜電晶體
7022:發光元件
7023:第一電極
7024:EL層
7025:第二電極
7027:導電膜
7029:間隔件
7030:閘極絕緣層
7032:絕緣層
7033:彩色濾光層
7034:覆蓋層
7035:保護絕緣層
7040:閘極絕緣層
7042:絕緣層
7043:彩色濾光層
7044:覆蓋層
7045:保護絕緣層
7052:保護絕緣層
7053:平坦化絕緣層
7055:絕緣層
9600:電視機
9601:外殼
9603:顯示部份
9605:腳座
9607:顯示部份
9609:操作鍵
9610:遙控器
9700:數位相框
9701:外殼
9703:顯示部份
9881:外殼
9882:顯示部份
9883:顯示部份
9884:揚聲器部
9885:操作鍵
9886:儲存媒體插入部
9887:連接端子
9888:感測器
9889:麥克風
9890:LED燈
9891:外殼
9893:連接部
9900:吃角子老虎機
9901:外殼
9903:顯示部份
圖1A和1B說明依據一實施例之半導體裝置。
圖2為包含氧化物半導體之反交錯電晶體的縱向橫截 面圖。
圖3A和3B各為沿著圖2中A-A'之橫截面的能帶圖(示意圖)。
圖4A說明其中施加正電位(+VG)至閘極(G1)的狀態，且圖4B說明其中施加負電位(-VG)至閘極(G1)的狀態。
圖5為說明真空度和金屬的功函數(
Figure 107142303-A0305-02-0013-2
)之間關係，以及真空度和氧化物半導體的電子親和力(χ)之間關係的圖。
圖6為說明在矽(Si)中注入熱載子所需之能量的圖。
圖7為說明在In-Ga-Zn-O基氧化物半導體(IGZO)中注入熱載子所需之能量的圖。
圖8為說明在碳化矽(4H-SiC)中注入熱載子所需之能量的圖。
圖9顯示關於短通道效應之裝置模擬的結果。
圖10顯示關於短通道效應之裝置模擬的結果。
圖11為顯示C-V特性的圖。
圖12為顯示Vg和(1/C)2之間關係的圖。
圖13A至13E說明依據一實施例之半導體裝置的製造方法。
圖14A和14B為說明依據一實施例之加熱過程的圖。
圖15A和15B說明依據一實施例之半導體裝置。
圖16A至16C說明依據一實施例之反相器電路。
圖17A和17B為顯示裝置的方塊圖。
圖18A為信號線驅動器電路之組態，圖18B為說明信號線驅動器電路之操作的時序圖。
圖19A至19C為顯示移位暫存器之結構的電路圖。
圖20A為移位暫存器之電路圖，圖20B為說明移位暫存器之操作的時序圖。
圖21A1、21A2、及21B說明依據一實施例之半導體裝置。
圖22說明依據一實施例之半導體裝置。
圖23說明依據一實施例之半導體裝置的像素等效電路。
圖24A至24C各說明依據一實施例之半導體裝置。
圖25A和25B說明依據一實施例之半導體裝置。
圖26說明依據一實施例之半導體裝置。
圖27A和27B各說明電子紙之應用的範例。
圖28說明電子書裝置之範例的外觀。
圖29A說明電視機之範例的外觀，圖29B說明數位相框之範例的外觀。
圖30A和30B為遊戲機之範例的外觀。
圖31說明行動電話之範例的外觀。
圖32說明依據一實施例之半導體裝置。
圖33說明依據一實施例之半導體裝置。
圖34說明依據一實施例之半導體裝置。
圖35說明依據一實施例之半導體裝置。
圖36說明依據一實施例之半導體裝置。
圖37說明依據一實施例之半導體裝置。
圖38說明依據一實施例之半導體裝置。
圖39說明依據一實施例之半導體裝置。
圖40說明依據一實施例之半導體裝置。
將參照隨附之圖示詳細說明實施例。應注意本發明並不侷限於以下的說明，且熟習此技藝者將可輕易瞭解各式改變及修改可在沒有偏離本發明的精神及範圍下被實施。因此，本發明不應受限於下面的實施例之描述。應注意於以下說明之本發明的結構中，在不同圖式中以相同參考標號標示相同部份或具有相同功能之部份，因此將不再重複此部份之說明。
(實施例1)
在此實施例中，參考圖1A和1B，將說明設置有顯示裝置之電路的基板的一實施例，作為半導體裝置之一實施例。
圖1A和1B中說明設置於顯示裝置中的像素結構。圖1A為說明像素之平面結構的俯視圖，且圖1B為說明像素中之堆疊結構的橫截面圖。應注意圖1A中的點劃線A1-A2、B1-B2、及C1-C2分別對應於圖1B中的橫截面A1-A2、B1-B2、及C1-C2。
在橫截面A1-A2中，說明用於像素部份中之電晶體151中的堆疊結構。電晶體151為具有底閘極結構之電晶體的一實施例。
在橫截面B1-B2中，說明形成於像素部份中之電容器的堆疊結構。
此外，在橫截面C1-C2中，說明在閘極導線和源極導線之導線相交部份中的堆疊結構。
電晶體151包括基膜101於基板100之上，使用第一導電層形成的閘極電極111a於基膜101之上，以及第一絕緣層102於閘極電極111a之上。並且，電晶體151包括氧化物半導體層113a，其包括與第一絕緣層102接觸之通道形成區域於閘極電極111a之上。此外，在電晶體151中，第一電極115a和第二電極115b係使用第二導電層形成，其各者具有在閘極電極111a之上且覆蓋閘極電極111a且與氧化物半導體層113a接觸之端子部分。第一電極115a和第二電極115b作用為電晶體151之源極電極或汲極電極。此外，第二絕緣層107係設置於第一電極115a、第二電極115b、第一絕緣層102、及氧化物半導體層113a之上。而且，第三絕緣層108係設置於第二絕緣層107之上，且第一像素電極109係設置於第三絕緣層108之上。第一像素電極109係使用第三導電層形成，以經由接觸孔128電連接至第二電極115b，該接觸孔128係形成於第二絕緣層107和第三絕緣層108中。
形成於像素部份中的電容器具有一結構，其中第一絕 緣層102、第二絕緣層107、及第三絕緣層108係夾於使用第一導電層所形成之電容器導線111b和使用第三導電層所形成之第一像素電極109之間。
閘極導線和源極導線之相交部份可具有一結構，其中第一絕緣層102和氧化物半導體層113b係夾於使用第一導電層所形成之閘極導線111c和使用第二導電層所形成之源極導線115c之間。藉由夾於導線之間的氧化物半導體層113b，可增加導線之間的距離；因此，可減少在相交處產生的電容量。
在此實施例中，將銅用於該第一導電層。作為該第一導電層，可使用含有銅作為主要成份的層之單層，或包括含有銅作為主要成份的層以及其他導電膜的堆疊層。含有銅作為主要成份之該第一導電層具有高電導率且可減少導線電阻。
此外，包含耐火金屬材料(例如Cr、Ta、Ti、Mo、或W)之層或包含任何該等金屬材料之合金材料層可被堆疊以接觸含有銅作為主要成份之該層的側表面之一或兩側表面。此外，在使用將防止於Al膜中產生突起或鬚晶的例如Si、Ti、Ta、W、Mo、Cr、Nd、Sc、或Y的元素加入Al材料的情況中，可改善耐熱性。應注意導電層具有足夠耐熱性以至少承受熱處理是較佳的。
此外，例如，可形成氮化鉭膜以覆蓋含有銅作為主要成份之該層，使得抑制銅擴散的阻擋膜被形成。
含有銅作為主要成份之該第一導電層阻擋波長在大約 400nm至450nm的光。當重疊該氧化物半導體層的閘極電極111a使用含有銅作為主要成份之該第一導電層來形成時，可防止波長在大約400nm至450nm的光自基板100側進入該氧化物半導體層。該氧化物半導體層在波長在大約400nm至450nm具有光敏感性。因此，使用含有銅作為主要成份之該第一導電層形成的閘極電極111a可防止包含氧化物半導體層的電晶體之電特性或包含氧化物半導體層的半導體裝置的操作因為波長在大約400nm至450nm的光而變得不穩定。
含有銅作為主要成份之該第一導電層係形成於基膜101和第一絕緣層102之間。
應注意可依據顯示裝置所需之效能適當地選擇導線材料。例如，只有包含源極導線的第二導電層，其需要有較閘極導線高的導電性能，可使用包含Cu的導線形成。
在此實施例中，將氮化矽(SiNy(y>0))層用於基膜101。藉由使用氮化矽層，可防止銅擴散自含有銅作為主要成份之該第一導電層的現象。此外，可防止雜質元素自基板100擴散至半導體元件的現象。
基膜101和第一絕緣層102各包含至少氮化矽層，且可具有包含另一絕緣層的堆疊層。作為將被堆疊的另一絕緣層，可使用例如氧化氮化矽層、氮氧化矽層、或氧化矽層。替代地，可使用一種鋁、鉭、釔、或鉿之氧化物、氮化物、氮氧化合物、及氧化氮化物之層；或包含至少二或多種上述之化合物層。
特別是，較佳係使用具有較氮化矽高的介電係數的絕緣膜和氮化矽層的組合作為閘極絕緣膜，因為改善作為閘極絕緣膜的特性。
應注意在兩氮化矽層之間形成含有銅作為主要成份之該第一導電層可抑制銅擴散。
應注意較佳以濺鍍法、CVD法、或高密度電漿CVD法形成基膜101和第一絕緣層102。
在此實施例中，將高度純化以具有低於1×1012cm-3之載子濃度且具有寬能隙的In-Ga-Zn-O基氧化物半導體用於氧化物半導體層。
在高度純化以具有低於1×1012cm-3之載子濃度的包含氧化物半導體層的電晶體中，臨界電壓係正值，且提供所謂的常關特性。此外，具有寬能隙的包含氧化物半導體層的電晶體具有小關閉電流。在此實施例之最後說明具有此種特性之包含氧化物半導體層的電晶體的電特性。
作為用於氧化物半導體層的氧化物半導體，亦可使用下列金屬氧化物：四元金屬氧化物，例如In-Sn-Ga-Zn-O基氧化物半導體；三元金屬氧化物，例如In-Ga-Zn-O基氧化物半導體、In-Sn-Zn-O基氧化物半導體、In-Al-Zn-O基氧化物半導體、Sn-Ga-Zn-O基氧化物半導體、Al-Ga-Zn-O基氧化物半導體、及Sn-Al-Zn-O基氧化物半導體；二元金屬氧化物，例如In-Zn-O基氧化物半導體、Sn-Zn-O基氧化物半導體、Al-Zn-O基氧化物半導體、Zn-Mg-O基氧化物半導體、Sn-Mg-O基氧化物半導體、In-Mg-O基氧化物半 導體；In-O基氧化物半導體；Sn-O基氧化物半導體；以及Zn-O基氧化物半導體。氧化矽可被加入至上述任何氧化物半導體層中。當在製程中於形成氧化物半導體層之後實施熱處理時，將阻礙結晶化的氧化矽(SiOx(x>0))加入氧化物半導體層，可抑制氧化物半導體層的結晶化。
應注意作為氧化物半導體層，可使用以InMO3(ZnO)m(m>0)表示的薄膜。此處，M代表一或多個選自Ga、Al、Mn、及Co的金屬元素。例如，M可為Ga、Ga和Al、Ga和Mn、Ga和Co、或之類。組成式以InMO3(ZnO)m(m>0)表示的氧化物半導體膜，其包括Ga作為M，被稱為In-Ga-Zn-O基氧化物半導體，且In-Ga-Zn-O基氧化物半導體的薄膜亦被稱為In-Ga-Zn-O基非單晶膜。
針對氧化物半導體層，使用以RTA(快速熱退火)法或之類在短時間於高溫接受脫水或脫氫之一者。該加熱步驟使氧化物半導體層的表面部份具有晶體區域，其包含所謂的具有大於或等於1nm且小於或等於20nm之晶粒尺寸的奈米晶體，且其餘部份係非晶或以非晶和微晶之混合形成，其中非晶區域點綴有微晶。應注意奈米晶體的尺寸僅為範例，本發明並不理解成侷限於上述範圍。
藉由使用具有此種結構之氧化物半導體層，可防止因為水氣進入表面部份或自表面部份排除氧氣而造成的n型的改變，因為在表面部份中存在有包含奈米晶體的緊密晶體區域。因此，可防止由於n型之改變造成的電特性惡化，具體為關閉電流的增加。
應注意晶體區域除了上述晶粒之外，可包含其他晶粒。晶粒的晶體結構並不侷限於上述結構，且晶體區域可包括其他結構的晶粒。例如，在使用In-Ga-Zn-O基氧化物半導體材料之情況中，除了In2Ga2ZnO7的晶粒，可包含InGaZnO4的晶粒。
在此實施例中，將銅用於第二導電層。並且，例如可形成氮化鉭膜作為抑制銅擴散的阻擋膜於含有銅作為主要成份之該層之上。
應注意該第二導電層包括至少含有銅作為主要成份之一層，如同該第一導電層，且可具有單層結構或包括含有銅作為主要成份之該層以及另一導電層的堆疊層結構。含有銅作為主要成份之該第二導電層具有高電導率且可減少導線電阻。
在包含於該第二導電層中的含有銅作為主要成份之該層與該氧化物半導體層接觸的結構中，由於將被高度純化的氧化物半導體層所需之熱處理的實施，在某些情況中，形成氧化銅於含有銅作為主要成份之該層和該氧化物半導體層之間。形成於含有銅作為主要成份之該層和該氧化物半導體層之間的氧化銅為半導體，其不干擾氧化物半導體層和第二導電層之間的電連接。
應注意在含有銅作為主要成份之該層與該氧化物半導體層接觸的結構中，在某些情況中，銅擴散至氧化物半導體層。然而，氧化物半導體層的特性很難被重原子(典型為銅或之類)的擴散所影響，其不同於矽半導體。
該第二導電層可包括另一導電層，其額外的被設置於含有銅作為主要成份之該層和該氧化物半導體層之間.
設置於含有銅作為主要成份之該層和該氧化物半導體層之間的另一導電層較佳係使用包含具有高氧親和力的金屬之材料形成。作為具有高氧親和力的金屬，一或多個包含選自鈦(Ti)、錳(Mn)、鎂(Mg)、鋯(Zr)、鈹(Be)、釷(Th)等之金屬的材料係較佳的。
當形成氧化物半導體層和具有高氧親和力的導電層彼此接觸時，界面附近的載子密度增加，且形成低電阻區域，因而可減少氧化物半導體層和導電層之間的接觸電阻。這是因為具有高氧親和力的導電層自氧化物半導體層抽取氧氣，且因此形成包含過量之金屬於氧化物半導體層中之層(此種層被稱為複合層)及氧化導電膜之其中任一者或兩者於氧化物半導體層和導電層之間的界面中。
例如，在In-Ga-Zn-O基氧化物半導體層與鈦膜接觸的結構中，銦過量層和氧化鈦層在某些情況中形成於氧化物半導體層和鈦膜之間的界面附近。在其他情況中，銦過量層和氧化鈦層之其中一者形成於氧化物半導體層與鈦膜接觸之界面附近。為缺氧In-Ga-Zn-O基氧化物半導體層的銦過量層具有高電導率；因此，可減少在氧化物半導體層和導電層之間的接觸電阻。
應注意可使用具有導電性的鈦膜或氧化鈦膜作為與氧化物半導體層接觸的導電膜。在此情況中，在In-Ga-Zn-O基氧化物半導體層與氧化鈦膜接觸的結構中，銦過量層可 形成於氧化物半導體層與氧化鈦膜接觸的界面附近。
替代地，作為設置於含有銅作為主要成份之該層和該氧化物半導體層之間的另一導電層，含有低負電性金屬的導電層係較佳的。作為低負電性金屬，選自鈦、鎂、釔、鋁、鎢、鉬、及之類的一或多個材料係較佳的。
藉由將含有低負電性金屬的導電層設置於含有銅作為主要成份之該層和該氧化物半導體層之間而自該氧化物半導體層移除例如水氣或氫氣的雜質，可形成本質(i型)半導體或實質上i型半導體。因此，可防止由於上述雜質造成之電晶體特性的惡化，例如臨界電壓之偏移；因此，可減少關閉電流。
被含有低負電性金屬的導電層所吸收之雜質(例如氫氣或水氣)傾向與低負電性金屬結合。在導電層中與金屬化學鍵結的雜質具有與金屬的穩定鍵結。一旦雜質被導電層吸收，雜質幾乎不會擴散至氧化物半導體層。
因此，因為在含有低負電性金屬的導電層中擷取雜質(例如氫氣或水氣)的狀態被保持，在含有低負電性金屬的導電層中之氫濃度係高於在氧化物半導體層中之氫濃度。具體地，在第一電極115a和第二電極115b中的氫濃度係1.2倍或更高於氧化物半導體層中的氫濃度，較佳為5倍或更高於氧化物半導體層中的氫濃度。
導電層中之氫濃度由二次離子質譜儀(SIMS)所測量。
此處說明在氧化物半導體層和導電層中的氫濃度的分 析。在氧化物半導體層和導電層中的氫濃度由二次離子質譜儀(SIMS)所測量。已知理論上以SIMS分析而在樣本表面附近或在由不同材料所形成之堆疊膜之間的界面附近精確地獲得資料係困難的。因此，在由SIMS分析該等層在厚度方向中之氫濃度的分佈特徵的情況中，採用在設置該等層的區域中為定值且不劇烈變化的平均值作為氫濃度。此外，在層之厚度係小的情況中，由於鄰近層的影響而在某些情況中無法發現顯示定值的區域。在此情況中，採用設置該等層的區域的氫濃度的最大值或最小值作為該層的氫濃度。而且，在最大峰值或最小峰值不存在於設置該等層的區域中的情況中，採用轉折點的值作為氫濃度。
應注意在上述低負電性金屬中，鈦、鉬、及鎢具有與氧化物半導體層之低接觸電組。因此，可形成具有與氧化物半導體層之低接觸電組的第一電極115a和第二電極115b。此外，當與氧化物半導體層接觸的導電層係使用鈦、鉬、及鎢之任何所形成時，可減少在氧化物半導體層中的雜質。
替代地，設置於含有銅作為主要成份之該層和該氧化物半導體層之間的另一導電層可使用例如Al、Cr、Ta、Ti、Mo、或W之金屬材料，或包含任何該等金屬材料之合金材料來形成。
進一步替代地，可使用導電金屬氧化物。作為導電金屬氧化物，可使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦和氧化錫的合金(In2O3-SnO2，簡 稱ITO)、氧化銦和氧化鋅的合金(In2O3-ZnO)、或加入矽或氧化矽之上述金屬氧化物材料。
導電層並不侷限於單層，且可為二或多層的堆疊。應注意導電層具有足夠耐熱性以承受熱處理係較佳的。
應注意包含耐火金屬材料(例如Cr、Ta、Ti、Mo、或W)之層可被堆疊以接觸含有銅作為主要成份之該層的側表面之一或兩側表面。此外，在使用將防止於Al膜中產生突起或鬚晶的例如Si、Ti、Ta、W、Mo、Cr、Nd、Sc、或Y的元素加入Al材料的情況中，可改善耐熱性。
在此實施例中，第二絕緣層107係氮化矽(SiNy(y>0))層。
第二絕緣層107不包括雜質(例如水氣、氫離子、或OH-)，且使用可防止該等雜質自外部進入的無機絕緣膜來形成。藉由使用氮化矽層，可防止由含有銅作為主要成份之第一導電層和第二導電層的銅擴散。
在此實施例中，第一絕緣層102和第二絕緣層107係各使用氮化矽形成。此外，第一絕緣層102和第二絕緣層107彼此接觸。在此方法中，相同種類的無機絕緣層被設置以彼此接觸，使得圍繞電晶體151，藉此可更緊密地密封電晶體。在相同種類的無機絕緣層彼此接觸的情況中，可使用上述無機絕緣層；特別是，氮化矽膜係較佳的，因為其可有效阻擋子雜質。
第二絕緣層107至少包括氮化矽層，且可具有包括氮化矽層和另一絕緣層的疊層結構。作為將被堆疊的另一絕 緣層，可使用無機絕緣層，例如，氧化物絕緣層、氮氧化合物絕緣層、氮化物絕緣層、或氧化氮化物絕緣層。例如，可堆疊氧化氮化矽層、氮氧化矽層、氧化矽層、或之類。
此外，當設置氧化物絕緣膜以與氧化物半導體層接觸且氮化矽(SiNy(y>0))層係堆疊於該氧化物絕緣膜之上時，可降低氧化物半導體層中的缺氧。具體地，在第二絕緣層107中，可形成氧化矽(SiOx(x>0))層於與氧化物半導體層接觸之側上，且可堆疊氮化矽層於其上。此外，當含有銅作為主要成份之該第二導電層被氮化矽層覆蓋時，可抑制銅擴散。
較佳以濺鍍法形成第二絕緣層107，使得防止氧化物半導體層被雜質(例如水氣、氫離子、或OH-)污染。
可設置第三絕緣層108。第三絕緣層108可以單層或疊層形成，且作用以平坦化因例如以下形成的電晶體的結構體所造成的不均勻，以形成平坦的表面。可使用例如耐熱有機金屬(例如，聚亞醯胺、丙烯酸樹脂、苯環丁烯基樹脂、聚醯胺、或環氧樹脂)來形成第三絕緣層108。除了此種有機材料，亦可能使用低介電常數材料(低k材料)、矽氧烷基樹脂、PSG(矽酸磷玻璃)、BPSG(硼磷矽玻璃)、或之類。應注意第三絕緣層108可以堆疊利用上述任何材料所形成之複數個絕緣層來形成。
第一像素電極109係電連接至電晶體，且用於顯示裝置的像素。第一像素電極109作用為顯示元件的電極，且 使用可見光透光的導電膜來形成。
針對可見光透光的導電膜，可使用透光導電材料，例如銦錫氧化物(下文，稱為ITO)、氧化銦鋅、或包含氧化矽的氧化銦錫。
以下說明將氧化物半導體層高度純化以具有低於1×1012cm-3之載子濃度且具有寬能隙的效應。
<本質氧化物半導體>
雖然已進行了許多氧化物半導體之特質，例如能態密度(DOS)的研究，但他們不包括充分地降低其局域能階(localized level)的想法。依據本發明所揭示之一實施例，藉由移除可能在能隙中影響DOS的水或氫氣來形成高純度氧化物半導體，使得形成本質(i型)氧化物半導體。這是基於充分地減少其局域能階的想法。因此，可製造優良工業產品。
應注意當移除氫氣、水或之類時可移除氧氣。因此，以提供氧氣至由缺氧產生的金屬懸空鍵之方法來實現純化的(i型)氧化物半導體，使得減少由於缺氧導致的局域能階係較佳的。例如，形成氧過量氧化物膜與通道形成區域接觸，且於200℃至400℃，典型為250℃，之溫度實施熱處理，因而可自氧化物膜提供氧氣且可減少由於缺氧導致的局域能階。
氧化物半導體之特性惡化的因素被認為是歸因於由於過量氫氣之導電帶下、由於氧氣不足導致之深能階或之類 的0.1eV至0.2eV之能階。完全地移除氫氣且充分地供應氧氣以消除此缺陷。
氧化物半導體一般被認為是n型半導體；然而，依據所揭示之本發明的實施例，藉由移除雜質(例如，水或氫氣)且供應氧化物半導體之構成元素的氧氣來實現i型氧化物半導體。在此範疇，可以說所揭示之本發明的實施例包括新穎的技術特徵，其與就矽等而言，藉由加入雜質獲得i型半導體的想法大不相同。
<包含氧化物半導體之電晶體的導電機制>
包含氧化物半導體的電晶體具有某些特性。此處，參考圖2、圖3A和3B、圖4A和4B、及圖5說明電晶體的導電機制。應注意下列說明係基於易於了解之理想情況的假設，並不一定反應真實情況。亦應注意下列說明僅為考慮因素，並不影響發明的有效性。
圖2為包含氧化物半導體之反交錯電晶體的縱向橫截面圖。設置氧化物半導體層(OS)於閘極電極層(G1)之上，且有閘極絕緣層(GI)夾於其間，且形成源極電極(S)和汲極電極(D)於其上。此外，設置背閘極(G2)於源極電極和汲極電極之上，且有絕緣層夾於其間。
圖3A和3B為沿著圖2中線A-A'所取之橫截面的能帶圖(示意圖)。圖3A說明源極和汲極之間的電位差為零(源極和汲極具有相同電位，VD=VS=0V)的狀態。圖3B說明 汲極的電位高於源極電位(VD>VS)的狀態。
圖4A和4B為沿著圖2中橫截面B-B'的能帶圖(示意圖)。圖4A說明施加正電壓(VG>0)至閘極電極(G1)的狀態，即，載子(電子)流經源極和汲極之間的導通狀態。圖4B說明施加負電壓(VG<0)至閘極電極(G1)的狀態，即，關閉狀態(少數載子不流動)。
圖5為說明真空度和金屬的功函數(
Figure 107142303-A0305-02-0029-3
)之間關係，以及真空度和氧化物半導體的電子親和力(χ)之間關係的圖。
金屬中的電子在室溫係衰退的，且費米能階(Fermi level)位於導電帶。同時，傳統氧化物半導體為n型，且該費米能階(EF)與在能帶中心的本質費米能階(Ei)相差甚遠，且位於靠近導電帶。應注意已知氧化物半導體中的部份氫氣作為施體，其為使氧化物半導體成為n型半導體的因素之一。
相反的，依據所揭示之本發明的實施例的氧化物半導體為，以下列方式成為本質(i型)或接近本質的氧化物半導體：為了高純化，自氧化物半導體移除產生n型氧化物半導體之起因的氫氣，使得氧化物半導體盡可能少的包括除了氧化物半導體之主要元件之外的元素(雜質元素)。換句話說，依據所揭示之本發明的一實施例的氧化物半導體係高度純化的i型(本質)半導體或實質上本質半導體，其藉由盡可能多的移除雜質(例如，氫氣和水)，而非藉由加入雜質元素而獲得。因此，該費米能階 (EF)可媲美本質費米能階(Ei)。
假設氧化物半導體的能隙(Eg)為3.15eV，且電子親和力(χ)為4.3eV。包含於源極電極和汲極電極中的銅(Cu)的功函數為4.6eV且稍微低於氧化物半導體的電子親和力(χ)。鈦(Ti)的功函數為實質上等於氧化物半導體的電子親和力(χ)。在此情況中，在金屬和氧化物半導體之間的界面處不形成電子的高蕭特基屏障(Shottky barrier)。
在金屬的功函數(
Figure 107142303-A0305-02-0030-4
)和氧化物半導體的電子親和力(χ)係實質上彼此相等且金屬與氧化物半導體係彼此接觸的情況中，獲得圖3A所示之能帶圖(示意圖)。
在圖3B中，黑點(●)表示電子。此外，虛線表示當施加正電壓(VD>0)至汲極時不施加電壓至閘極(VG=0)的情況，實線表示施加正電壓(VG>0)至閘極且施加正電壓(VD>0)至汲極的情況。當施加正電位(VG>0)至閘極且施加正電位至汲極時，電子跨越障壁(h)以被注入至氧化物半導體中，且流向汲極。障壁(h)的高度取決於閘極電壓和汲極電壓。當施加正電壓(VG>0)至閘極且施加正汲極電壓時，障壁(h)的高度係低於圖3A中不施加電壓的障壁(h)的高度，即，障壁(h)的高度低於能隙(Eg)的一半。在不施加電壓至閘極的情況中，因為高電位障壁而不自電極注入載子(電子)至氧化物半導體側，使得電流不流動，其為關閉狀態。另一方面，當施加正電壓至閘極時，減少電位障壁且 因此電流流動，其為導通狀態。
在此時，如圖4A中所示，注入至氧化物半導體的電子在閘極絕緣層和高純度氧化物半導體之間的界面附近游移(氧化物半導體的最低部分，其為能量穩定)。
如圖4B中所示，當施加負電位(反向偏壓)至閘極電極(G1)時，係少數載子的電洞實質上並不存在。因此，電流值實質上係接近零。
於是，氧化物半導體層藉由被高度純化而成為本質(i型半導體)或實質上本質，使得盡可能少的包含除了其主要元素之外的元素(亦即，雜質元素)。因此，在氧化物半導體和閘極絕緣層之間的界面的特性造成很大影響。出於這個原因，閘極絕緣層需要形成與氧化物半導體之良好的界面。具體地，較佳使用下列絕緣層，例如：使用以在VHF能帶至微波能帶之範圍中的電源頻率所產生的高密度電漿以CVD法形成絕緣層，或以濺鍍法形成絕緣層。
當氧化物半導體和閘極絕緣層之間的界面係良好製造且該氧化物半導體被高度純化，在電晶體具有通道寬度(W)為1×104μm且通道長度(L)為3μm的情況中，例如，有可能在室溫實現1×10-13A或更低之關閉狀態電流以及0.1V/dec的次臨界擺幅(S值)(有100nm厚的閘極絕緣層)。
當如上所述高度純化氧化物半導體，使得盡可能少的包含除了其主要元素之外的元素(亦即，雜質元素)時， 電晶體可以有利的方式操作。
<包含氧化物半導體的電晶體對熱載子衰退之電阻>
接著，參考圖6、圖7、和圖8說明包含氧化物半導體的電晶體對熱載子衰退之電阻。應注意下列說明係基於易於了解之理想情況的假設，並不一定反應真實情況。亦應注意下列說明僅為考慮因素。
熱載子衰退的主因為通道熱電子注入(CHE注入)以及汲極雪崩熱載子注入(DAHC注入)。應注意為了簡化，以下僅考慮電子。
CHE注入指的是自半導體層將獲得高於閘極絕緣層之障壁的能量的電子注入閘極絕緣層等的現象。電子藉由以低電場加速而獲得能量。
DAHC注入指的是將獲得由以高電場加速之電子的碰撞所造成的能量的電子注入閘極絕緣層等的現象。DAHC注入和CHE注入之間的差異係他們是否涉及因碰撞電離而造成的雪崩崩潰。應注意DAHC注入需要具有高於半導體之能隙的動能的電子。
圖6說明自矽(Si)的能帶結構測量的各熱載子注入所需的能量，圖7說明自In-Ga-Zn-O基氧化物半導體(IGZO)的能帶結構測量的各熱載子注入所需的能量。在圖6和圖7之各者中，左邊部分顯示CHE注入，且右邊部分顯示DAHC注入。
關於矽，DAHC注入造成的衰退較CHE注入造成的衰 退嚴重。這是因為無碰撞而被加速的載子(即，電子)在矽中非常少，而矽具有窄能隙且其中易發生雪崩崩潰。雪崩崩潰增加可在閘極絕緣層之障壁上游移的電子數目，且DAHC注入的機率易變得比CHE注入的機率高。
關於In-Ga-Zn-O基氧化物半導體，CHE注入所需之能量與在矽中而言所需的能量並沒有很大差異，且CHE注入的機率仍然很低。此外，由於寬能隙，DAHC注入所需之能量實質上等於CHE注入所需之能量。
換句話說，在In-Ga-Zn-O基氧化物半導體中，CHE注入和DAHC注入兩者的機率是低的，且對熱載子衰退的電阻高於對矽的電阻。
同時，In-Ga-Zn-O基氧化物半導體的能隙可媲美作為具有高耐受電壓之材料而引起注意的碳化矽(SiC)的能隙。圖8說明關於4H-SiC之各熱載子注入所需的能量。圖8顯示CHE注入和DAHC注入。關於CHE注入，In-Ga-Zn-O基氧化物半導體具有稍微較高的臨界值且可被認為具有優勢。
如上所述，可見In-Ga-Zn-O基氧化物半導體具有顯著較高之對熱載子衰退的電阻，及較矽高的對源極-汲極崩潰的電阻。亦可說可獲得媲美碳化矽之耐受電壓的耐受電壓。
<包含氧化物半導體之電晶體中的短通道效應>
接著，參考圖9和圖10說明包含氧化物半導體之電晶 體中的短通道效應。應注意下列說明係基於易於了解之理想情況的假設，並不一定反應真實情況。亦應注意下列說明僅為考慮因素。
短通道效應指的是電特性的衰退，其在電晶體的微型化(通道長度(L)的減少)變得明顯。短通道效應肇因於源極上的汲極的影響。短通道效應的具體範例為臨界值的減少、次臨界擺幅(S值)的增加、漏電流的增加，及之類。
此處，由裝置模擬來檢驗可抑制短通道效應的結構。具體地，準備四種模型，各具有不同載子濃度及不同氧化物半導體層之厚度，評估通道長度(L)和臨界電壓(Vth)之間的關係。作為模型，採用底閘極電晶體，其各者包括載子濃度為1.7×10-8/cm3或1.0×1015/cm3，且厚度為1μm或30nm的氧化物半導體層。應注意將In-Ga-Zn-O基氧化物半導體用於氧化物半導體層，且使用厚度為100nm的氮氧化矽膜作為閘極絕緣層。假設氧化物半導體的能隙為3.15eV，電子親和力為4.3eV，相對介電係數為15且電子遷移率為10cm2/Vs。假設氮氧化矽膜的相對介電係數為4.0。使用由Silvaco Inc.生產的裝置模擬軟體"ATLAS"來實施該計算。
應注意頂閘極電晶體和底閘極電晶體之間的計算結果並沒有很大差異。
圖9和圖10顯示計算結果。圖9顯示載子濃度為1.7×10-8/cm3的情況且圖10顯示載子濃度為1.0×1015/cm3的情況。 圖9和圖10之各者顯示，當使用通道長度(L)為10μm的電晶體作為參考且通道長度(L)在10μm至1μm之間變化時，臨界電壓(Vth)的偏移量(ΔVth)。如圖9中所示，在氧化物半導體中的載子濃度為1.7×10-8/cm3且氧化物半導體層的厚度為1μm的情況中，臨界電壓的偏移量(ΔVth)為-3.6V。如圖9中所示，在氧化物半導體中的載子濃度為1.7×10-8/cm3且氧化物半導體層的厚度為30nm的情況中，臨界電壓的偏移量(ΔVth)為-0.2V。如圖10中所示，在氧化物半導體中的載子濃度為1.0×1015/cm3且氧化物半導體層的厚度為1μm的情況中，臨界電壓的偏移量(ΔVth)為-3.6V。如圖10中所示，在氧化物半導體中的載子濃度為1.0×1015/cm3且氧化物半導體層的厚度為30nm的情況中，臨界電壓的偏移量(ΔVth)為-0.2V。此結果顯示在包含氧化物半導體的電晶體中，可藉由減少氧化物半導體層的厚度來抑制短通道效應。例如，在通道長度(L)大約為1μm的情況中，即使有有足夠高載子濃度的氧化物半導體層，可理解當氧化物半導體層的厚度被設定為大約30nm時，可充分地抑制短通道效應。
<載子濃度>
依據所揭示之本發明的技術想法係藉由充分地降低氧化物半導體層的載子濃度，而使氧化物半導體層盡可能的接近本質(i型)氧化物半導體層。將參考圖11和圖12說明用於計算載子濃度的方法以及實際測量的載子濃度。
首先，簡單說明用於計算載子濃度的方法。載子濃度可以製造MOS電容器且評估MOS電容器之C-V(電容-電壓)測量(C-V特性)的結果之方法計算。
具體地，可以下列方式計算載子濃度Nd：藉由繪製MOS電容器之閘極電壓VG和電容C之間的關係獲得C-V特性；閘極電壓VG和(1/C)2之間的關係圖係從C-V特性獲得；發現圖表之弱反轉區中的(1/C)2的微分值；且在公式1代入該微分值。應注意公式1中的e、ε0、和ε分別代表基本電荷、真空介電係數、和氧化物半導體的相對介電係數。
Figure 107142303-A0305-02-0036-1
接著，說明以上述方法實質測量到的載子濃度。用於測量的樣本(MOS電容器)係以下述方法形成：在玻璃基板上形成鈦膜至300nm的厚度；在該鈦膜上形成氮化鈦膜至100nm的厚度；在該氮化鈦膜上形成包含In-Ga-Zn-O基氧化物半導體的氧化物半導體層至2μm的厚度；在該氧化物半導體層上形成氮氧化矽膜至300nm的厚度；以及在該氮氧化矽膜上形成銀膜至300nm的厚度。應注意使用用於沉積包含In、Ga、和Zn(In：Ga：Zn=1：1：0.5[原子比])的氧化物半導體的金屬氧化物靶材，以濺鍍法來形成氧化物半導體層。此外，形成氧化物半導體層的氛圍係氬氣和氧氣的混合氛圍(具有流量比為Ar：O2=30(sccm)：15(sccm))。
圖11和圖12分別說明C-V特性以及VG和(1/C)2之間的關係。使用公式1，以圖12之圖表的弱反轉區中的微分值(1/C)2的計算得出載子濃度為6.0×1010/cm3。
於是，藉由使用i型或實質上i型氧化物半導體(例如，有低於1×1012/cm3，較佳為低於或等於1×1011/cm3，更加為低於1.4×1010/cm3的載子濃度)，可獲得具有優良關閉狀態電流特性的電晶體。
在此實施例中，第一導電層和第二導電層各包括含有銅作為主要成份的導電層，藉此可提供其中減少導線電阻的半導體裝置。當將此實施例所述之半導體裝置應用於有大螢幕的顯示裝置或有高清晰度的顯示裝置時，很難造成信號傳輸至信號線之終端部份的延遲、電源供應線之電壓下降、或之類。因此，可提供其中抑制顯示品質的惡化，例如顯示不平衡或灰階缺陷，以改善顯示品質的顯示裝置。
此外，使用高度純化以具有低於1×1012cm-3之載子濃度的氧化物半導體層，可實現具有正臨界電壓，即，所謂的常關特性的開關元件。
而且，當將具有大於2eV之寬能隙的氧化物半導體用於電晶體時，可減少關閉電流。例如，在施加反向偏壓至MOSFET(其中使用具有3.15eV之能隙且通道長度為10μm的In-Ga-Zn-O基氧化物半導體)的情況中，漏電流為1×10-16A/μm(通道寬度中的每微米)或更低。此外，導通電流對關閉電流的比例為1010或更高，其為足夠高。
因此，可提供其中在關閉狀態不耗損電力且抑制漏電流的省電半導體裝置。此外，可提供在導通電流和關閉電流之間具有高比例的半導體裝置。此外，可提供具有高對比和高顯示畫質的顯示裝置。
藉由使用高純度氧化物半導體層，可提供具有高電子場效遷移率且以高速操作的半導體裝置。
此外，因為以氮化物膜密封含有銅作為主要成份的導線，銅擴散被抑制，使得可提供具有較高可靠度的半導體裝置。
此實施例可與本說明書中之任何其他實施例自由地結合。
(實施例2)
在此實施例中，將參考圖13A至13E說明實施例1中所述之半導體裝置的製造方法。應注意圖13A至13E中的橫截面A1-A2、B1-B2、及C1-C2分別為圖1A中沿著線A1-A2、B1-B2、及C1-C2所截取的橫截面圖。
首先，在基板100之上形成包含氮化矽的基膜101至大於或等於50nm且小於或等於300nm，較佳為大於或等於100nm且小於或等於200nm的厚度。作為基板100，除了玻璃基板或陶瓷基板之外，可使用塑膠基板或具有耐熱性可承受在製程中的處理溫度之類的基板。在基板不需要透光性質的情況中，可使用其表面設置有絕緣膜的金屬基板，例如不銹鋼合金基板。作為玻璃基板，可使用例如， 鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋁矽酸鹽玻璃或之類的無鹼玻璃基板。替代地，可使用石英基板、藍寶石基板或之類。此外，作為基板100，可使用具有以下任何尺寸的玻璃基板：第3代(550mm×650mm)、第3.5代(600mm×720mm或620mm×750mm)、第4代(680×880mm或730mm×920mm)、第5代(1100mm×1300mm)、第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm或2450mm×3050mm)、或第10代(2950mm×3400mm)。
在此實施例中，將鋁硼矽酸鹽玻璃用於基板100。
可形成基膜101為單層或氮化矽膜及/或氧化氮化矽膜的疊層。可適當地以濺鍍法、CVD法、塗佈法、印刷法、或之類來形成基膜101。應注意該膜可被摻入磷(P)或硼(B)。
在此實施例中，作為基膜101，以PCVD法形成氮化矽膜至100nm的厚度。
接著，形成閘極電極111a、儲存電容器導線111b、及閘極導線111c。首先，在基膜101之上，以濺鍍法、真空蒸發法、或電鍍法形成包含Cu的第一導電層至大於或等於100nm且小於或等於500nm，較佳為大於或等於200nm且小於或等於300nm的厚度。以微影方法、噴墨法、或之類在導電層上形成遮罩，且使用該遮罩蝕刻第一導電層，使得形成閘極電極111a、儲存電容器導線111b、及閘極導線 111c。為了改善基膜101和第一導電層之間的黏著力，可在第一導電層中形成包含例如W、Ta、Mo、Ti、Cr、或之類的金屬的層、包含任何這些金屬組合的合金層、或任何這些金屬的氮化物或氧化物的層以與基膜101接觸。
以噴墨法形成抗蝕遮罩不需要光罩；因此，可降低製造成本。替代地，藉由在基板上以噴墨法放電銅或之類的導電奈米膠且烘烤該導電奈米膠，可以低成本形成閘極電極111a、儲存電容器導線111b、及閘極導線111c。
在此實施例中，在基膜101之上形成具有250nm厚度的Cu膜，且使用以第一微影步驟所形成的抗蝕遮罩選擇性蝕刻Cu膜，使得形成閘極電極111a、儲存電容器導線111b、及閘極導線111c。
接著，形成第一絕緣層102。在第一導電層和基膜101之上，形成作用為閘極絕緣層的第一絕緣層102至大於或等於50nm且小於或等於800nm，較佳為大於或等於100且小於或等於600nm的厚度。
在此實施例中，以濺鍍法沉積氮化矽(SiNy(y>0))層於第一導電層和基膜101之上，使得形成具100nm之厚度的第一絕緣層102。
應注意與閘極絕緣層的界面是重要的，因為藉由移除雜質而成為i型或實質上i型氧化物半導體(高度純化氧化物半導體)的氧化物半導體對於界面能態密度或界面電荷極度敏感。因此，與高純度氧化物半導體接觸的絕緣層需要更高品質。
例如，較佳採用使用微波(2.45GHz)的高密度電漿CVD，因為可能形成具有高耐受電壓之緊密和高品質的絕緣膜。當高純度氧化物半導體和高品質的閘極絕緣膜彼此接觸時，可減少界面能態密度且可獲得有利的界面特性。
此外，因為使用高密度電漿CVD設備形成的絕緣膜可具有均勻厚度，絕緣膜具有優秀的階梯覆蓋性。此外，在使用高密度電漿CVD設備形成的絕緣膜中，可精確的控制薄膜的厚度。應注意在此說明書中，高密度電漿CVD設備指的是可實現電漿密度高於或等於1×1011/cm3的設備。
不須說，若能形成有利於作為閘極絕緣膜的絕緣膜，其他膜形成方法，例如濺鍍法和電漿CVD法可被採用。替代地，可使用絕緣膜，其藉由形成該絕緣膜之後實施的熱處理改善膜品質和與氧化物半導體之界面的特性。在任何情況中，可採用任何絕緣膜，只要其具有減少的與氧化物半導體之界面的界面能態密度且可形成有利的界面以及具有用於閘極絕緣膜之良好的膜品質。
接著，形成氧化物半導體膜103。在第一絕緣層102之上，形成氧化物半導體膜103至大於或等於5nm且小於或等於200nm，較佳為大於或等於10nm且小於或等於20nm的厚度(見圖13A)。
在此實施例中，作為氧化物半導體膜，使用In-Ga-Zn-O基氧化物半導體靶材以濺鍍法形成15nm厚的In-Ga-Zn-O基非單晶膜。
應注意在形成氧化物半導體膜103之前，較佳實施反 向濺鍍(其中藉由導入氬氣氣體產生電漿)以移除附著於第一絕緣層102之表面的灰塵。該反向濺鍍指的是其中在氬氣氛圍中將RF電源供應用於至基板側的施加電壓以產生電漿來修正表面的方法。應注意可使用氮氣氛圍、氦氣氛圍、或之類來替代氬氣氛圍。替代地，可使用加入氧氣、N2O等的氬氣氛圍。進一步替代地，可使用加入Cl2、CF4等的氬氣氛圍。在反向濺鍍之後，形成氧化物半導體膜而不暴露於空氣中，藉此可防止灰塵或水氣附著於氧化物半導體膜103和第一絕緣層102之間的界面。
作為氧化物半導體膜，可使用下列氧化物半導體(其亦描述於實施例1中)：四元金屬氧化物，例如In-Sn-Ga-Zn-O基氧化物半導體；三元金屬氧化物，例如In-Ga-Zn-O基氧化物半導體、In-Sn-Zn-O基氧化物半導體、In-Al-Zn-O基氧化物半導體、Sn-Ga-Zn-O基氧化物半導體、Al-Ga-Zn-O基氧化物半導體、及Sn-Al-Zn-O基氧化物半導體；二元金屬氧化物，例如In-Zn-O基氧化物半導體、Sn-Zn-O基氧化物半導體、Al-Zn-O基氧化物半導體、Zn-Mg-O基氧化物半導體、Sn-Mg-O基氧化物半導體、In-Mg-O基氧化物半導體；In-O基氧化物半導體；Sn-O基氧化物半導體；以及Zn-O基氧化物半導體。氧化矽可被加入至上述任何氧化物半導體層中。作為氧化物半導體膜，可使用上述以InMO3(ZnO)m(m>0)表示的薄膜。
替代地，在稀有氣體(典型為氬氣)氛圍、氧氣氛圍、或包括稀有氣體(典型為氬氣)及氧氣的氛圍中，以 濺鍍法形成氧化物半導體膜。在使用濺鍍法的情況中，可使用包含大於或等於2重量百分比且小於或等於10重量百分比的SiO2的靶材實施膜沉積，且抑制結晶的SiOx(x>0)可包含於氧化物半導體膜中。
此處在此實施例中，在下列條件中使用包含In、Ga、及Zn(In2O3：Ga2O3：ZnO的比例為1：1：1或1：1：2摩爾比)的氧化物半導體靶材形成氧化物半導體膜：基板和靶材的距離為100mm，壓力為0.6Pa，且直流(DC)電源為0.5kW，及氛圍為氧氣氛圍(氧氣的流量為100%)。應注意較佳係使用脈衝直流(DC)電源作為電力來源，使用其可減少灰塵且可減少厚度分佈。
因此，較佳於移除殘留在處理室中的水氣時形成氧化物半導體膜。可是為了防止氫氣、包含羥基或水氣的物質被包含於氧化物半導體膜中。
此實施例所使用的多腔室濺鍍設備設置有矽或氧化矽(人造石英)的靶材，以及用於氧化物半導體膜的靶材。設置有用於氧化物半導體膜的靶材的沉積室進一步設置有至少一低溫泵作為抽空單元。應注意可使用渦輪分子泵替代低溫泵，且可設置冷凝捕集器，使得水氣等可被吸附到渦輪分子泵的入口。
自使用低溫泵實施抽空的處理室，抽空例如氫原子、包括氫原子的化合物，例如水(H2O)、碳原子、包括碳原子的化合物等。因此，可減少形成於沉積室中之氧化物半導體膜中所包含的雜質濃度。
此外，連續形成氧化物半導體膜於第一絕緣層102之上係較佳的。
作為氧化物半導體膜之沉積的濺鍍氣體，較佳使用高純度氣體，該高純度氣體中將例如氫氣、水、包含羥基或氫化物的物質的雜質減少至以"ppm"或"ppb"單位表示之雜質濃度等級的程度。
可在加熱基板的條件下形成氧化物半導體膜。此時，設定該基板溫度為高於或等於100℃且低於或等於600℃，較佳為高於或等於200℃且低於或等於400℃。當該基板被加熱時，實施膜形成，藉此可減少包含在已形成之氧化物半導體膜中的雜質濃度。
濺鍍法之範例包括RF濺鍍法(其中使用高頻電源作為濺鍍電源)、DC濺鍍法、以及脈衝DC濺鍍法(其中以脈衝方式施加偏壓)。在形成絕緣膜的情況中主要使用RF濺鍍法，且在形成金屬導電膜的情況中主要使用DC濺鍍法。
此外，亦有多源濺鍍設備，其中可設置不同材料之複數個靶材。使用該多源濺鍍設備，可在相同處理室中將不同材料的膜形成堆疊，或可在相同處理室中同時藉由放電形成複數種材料的膜。
此外，有在處理室內部設置磁場系統的濺鍍設備，且用於磁控濺鍍，及有用於ECR濺鍍法的濺鍍設備，其中不使用輝光放電而使用由使用微波而產生的電漿。
而且，作為濺鍍之沉積方法，亦有反應濺鍍法，其中 靶材物質和濺鍍氣體成分於沉積期間彼此化學反應以形成其之薄化合物膜，及有偏壓濺鍍法，其中於沉積期間亦施加電壓於基板
接著，藉由第二微影步驟的實施，形成抗蝕遮罩，且將形成自In-Ga-Zn-O基非單晶膜的氧化物半導體膜103蝕刻成為島形。在蝕刻中，蝕刻劑可使用例如，有機酸(例如檸檬酸或草酸)。在實施蝕刻使得島形氧化物半導體層的尾端部分具有錐形形狀的情況中，可防止由於階梯形狀所導致的導線損壞。應注意此處的蝕刻並不侷限於濕蝕刻，亦可實施乾蝕刻。
然後，在其上設置有島形氧化物半導體層的基板上實施第一熱處理，使得島形氧化物半導體層被脫水或脫氫。
應注意在此說明書中，在惰性氣體(例如氮氣、稀有氣體等)的氛圍中的熱處理被稱為用於脫水或脫氫的熱處理。在此說明書中，"脫氫"不代表以熱處理僅去除H2。為了方便，去除H、OH及之類，被稱為"脫水或脫氫"。
在此實施例中，作為第一熱處理，在其上設置有島形氧化物半導體層的基板的溫度被加熱至溫度T。該溫度T係等於或低於700℃(或等於或低於玻璃基板之應變點的溫度)，較佳為等於或高於350℃且等於或低於500℃，且以RTA(快速熱退火)處理實施第一熱處理長達大約1分鐘至10分鐘。
在第一熱處理中，基板的溫度隨時間變化，如圖14A所示。
在(a-1)期間中，包含基板的氛圍係氮氣氛圍，增加基板溫度至溫度T然後保持在溫度T，之後，在氮氣氛圍中降低基板溫度。在隨後期間(a-2)中，將包含基板的氛圍自氮氣氛圍改變為氧氣氛圍或乾空氣氛圍。然後，增加基板溫度至溫度T且保持在溫度T，之後，在氧氣氛圍或乾空氣氛圍中降低基板溫度。
應注意在(a-1)期間和(a-2)期間的處理步驟可在彼此不同的設備中實施。當同時以不同的設備實施該等步驟時，可縮短處理時間。
替代地，在第一熱處理中，基板溫度可隨時間變化，如圖14B所示。
在(b-1)期間中，包含基板的氛圍係氮氣氛圍，增加基板溫度至溫度T且保持在溫度T。在隨後(b-2)期間中，包含基板的氛圍自氮氣氛圍改變為氧氣氛圍或乾空氣氛圍，而繼續保持基板溫度在溫度T，然後該基板溫度被維持在溫度T。之後，在氧氣氛圍或乾空氣氛圍中降低基板溫度。
應注意，當在一個設備中實施(b-1)期間和(b-2)期間的處理步驟時，可縮短傳送基板的時間，其係較佳的。
第一熱處理中所使用的惰性氣體氛圍較佳為包含氮氣或稀有氣體(例如，氦氣、氖氣或氬氣)作為其主要成分且不包含水、氫氣、或之類的氛圍。替代地，導入熱處理設備之惰性氣體的純度較佳為6N(99.9999%)或更高， 更佳為7N(99.99999%)或更高(即，雜質濃度為1ppm或更低，較佳為0.1ppm或更低)。
此外，導入熱處理設備之氧氣或乾空氣，分別較佳為高純度氧氣氣體或超乾燥空氣(具有-40℃或更低，較佳為-60℃或更低的露點)。
當該氧化物半導體層被脫水或脫氫時，不將氧化物半導體層暴露於空氣中且不使水或氫氣進入該氧化物半導體層係重要的。
用於第一熱處理的熱處理設備可為電爐、使用例如加熱氣體或之類的媒介所給予的熱傳導或熱輻射來加熱物體的設備。可使用例如，RTA(快速熱退火)設備，例如GRTA(氣體快速熱退火)設備或LRTA(燈快速熱退火)設備。LRTA設備係用於加熱將藉由發射自燈(例如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈)的光輻射(電磁波)所處理的物體的設備。
因為可使用RTA法在短時間內實施脫水或脫氫，可在甚至高於玻璃基板之應變點的溫度實施第一熱處理。GRTA設備係使用高溫氣體實施熱處理的設備。
應注意第一熱處理的時點並不限於此時點且可被實施複數次，例如，微影步驟或沉積步驟之前及之後。
在於上述條件下被充分地脫水或脫氫的氧化物半導體層中，在顯示水氣之放電的頻譜中大約250℃至300℃之兩個尖峰的至少其中之一未被以熱脫附質譜儀(TDS)偵測，即使當被脫水或脫氫的氧化物半導體層之溫度被增加 至450℃時。
處於剛沉積狀態的氧化物半導體層為具有許多懸空鍵的非晶層。藉由實施用於脫水或脫氫的第一熱處理，在短距離內的懸空鍵彼此鍵結，使得氧化物半導體層可具有有序的非晶結構。當進行排序，氧化物半導體層將由非晶和微晶的混合而形成，其中非晶區域綴有微晶。
此外，藉由在氮氣氛圍中的第一熱處理，氧化物半導體層成為缺氧型，以及被脫水或脫氫，且減少氧化物半導體層的電阻，使得氧化物半導體層成為n型(例如n-型或n+型)層。例如，藉由在氮氣氛圍中實施第一熱處理，氧化物半導體層的載子濃度係高於剛沉積後的氧化物半導體層的載子濃度，其較佳為1×1018/cm3或更高。
係n型(例如n-型或n+型)的氧化物半導體層，在氧氣氛圍或乾空氣氛圍中，接受實施加熱隨後冷卻的處理，藉此施加氧氣至缺氧部分。其中將氧氣施加至缺氧部分的氧化物半導體層已增加電阻；即該氧化物半導體層成為i型層。
經由上述步驟，獲得高度純化的氧化物半導體層113a和113b。包含高純度氧化物半導體層113a的電晶體具有正臨界電壓且實現所謂的常關開關元件。
在電晶體的電特性中，臨界電壓(Vth)係特別重要的。當臨界電壓值為高或在負端(即使場效遷移率為高)時，控制電路是困難的。在臨界電壓為高且臨界電壓的絕對值為大之電晶體的情況中，該電晶體無法作用為開關， 且可能為負載(當在低電壓驅動電晶體時)。
在n通道電晶體的情況中，所欲為只有在施加正電壓作為閘極電壓之後，形成通道且汲極電流流動。其中不形成通道直到增加驅動電壓的電晶體和其中即使在負電壓狀態的情況中形成通道且汲極電流流動的電晶體並不適合用於電路的電晶體。若電晶體的臨界電壓為負，其傾向常開(normally on)；換句話說，即使當閘極電壓為0V，電流流動於源極電極和汲極電極之間。
至於主動矩陣顯示裝置，包含於電路中的電晶體的電特性係顯著重要且顯示裝置的效能取決於該等電特性。在將電晶體用於顯示裝置的情況中，顯示裝置所欲為藉由將盡可能接近0V的正臨界電壓施加至閘極來形成通道。
氧化物半導體層的第一熱處理可在尚未被處理成為島形氧化物半導體層的氧化物半導體膜103上實施。在此情況中，在實施第一熱處理之後，自加熱設備取出基板，然後實施微影步驟以將氧化物半導體膜處理成為島形氧化物半導體層。
此外，在形成包含Cu的第二導電層之前，可選擇性地蝕刻第一絕緣層102，使得形成接觸到第一導電層的接觸孔。在於形成接觸到第一導電層的接觸孔之後形成第二導電層的情況中，第一導電層和第二導電層可不經由另一導電層而直接彼此接觸。當連接所需之接觸孔的數目為少時，可減少電阻且亦可減少被接觸孔佔據的區域。
接著，形成包含Cu的第二導電層。以濺鍍法、真空蒸 發法、或電鍍法，在氧化物半導體層113a和113b以及第一絕緣層之上，形成包含Cu的第二導電層以具有大於或等於100nm且小於或等於500nm，較佳為大於或等於200nm且小於或等於300nm的厚度。然後，以微影方法、噴墨法、或之類，在導電層上形成遮罩，且使用該遮罩蝕刻第二導電層，使得形成作用為源極和汲極電極的第一電極115a和第二電極115b以及源極導線115c。
在此實施例中，250nm厚的Cu膜形成於氧化物半導體層113a和113b以及第一絕緣層之上。然後，使用由第三微影步驟所形成之抗蝕遮罩，選擇性蝕刻該Cu膜，使得形成作用為源極和汲極電極的第一電極115a和第二電極115b以及源極導線115c。
應注意依據蝕刻條件，有時候在第三微影步驟中蝕刻氧化物半導體層的暴露區。在此情況中，在閘極電極111a之上不與第一電極115a或第二電極115b重疊的區域中的氧化物半導體層具有小於在與第一電極115a或第二電極115b重疊的區域中的氧化物半導體層(見圖13C)。
應注意，藉由在此實施例所述之半導體裝置的製造步驟中施加熱，產生氧化銅於與氧化物半導體層接觸之Cu膜的表面。然而，氧化銅並不阻擋電連接，因為其為半導體。
接著，形成第二絕緣層107。第二絕緣層107至少包括氮化矽膜且使用不加入雜質(例如水或氫氣)之方法(例如濺鍍法等)形成，以免汙染高純度氧化物半導體層。
在此實施例中，形成氮化矽(SiNy(y>0))層作為第二絕緣層107以與第一電極115a和第二電極115b、源極導線115c、第一絕緣層102、及氧化物半導體層接觸。例如，以RF濺鍍法使用氮化矽靶材在稀有氣體(例如，氬氣氣體)中，形成氮化矽(SiNy(y>0))層以具有400nm的厚度。
藉由使用高純度氣體和設置有低溫泵的濺鍍設備以濺鍍法實施氮化矽膜的沉積。應注意以濺鍍法形成的氮化物絕緣膜明顯緊密且甚至可使用氮化物絕緣膜的單層作為用於抑制其中雜質擴散至與其接觸之層的現象的保護膜。
在此階段，形成氧化物半導體層和第二絕緣層107彼此接觸之區域。與閘極電極重疊且與第一絕緣層102和第二絕緣層107接觸並夾於其間的氧化物半導體層的區域為通道形成區域。此外，第二絕緣層107作用為通道保護層(見圖13D)。
接著，在惰性氣體氛圍或氧氣氣體氛圍中實施第二熱處理。熱處理的溫度係高於或等於200℃且低於或等於400℃，較佳為高於或等於250℃且低於或等於350℃。例如，可在氮氣氛圍中於250℃實施熱處理一小時。第二熱處理可減少電晶體的電特性的變異。應注意在此實施例中，第二熱處理是在形成第二絕緣層107之後實施；實施第二熱處理的時點並不特別限定只要其在第一熱處理之後實施。
接著，形成第三絕緣層108至大於或等於50nm且小於或等於300nm，較佳為大於或等於100nm且小於或等於 200nm的厚度。第三絕緣層108的形成方法並不限於特別方法，且可依據材料使用下列方法：濺鍍法、SOG法、旋轉塗佈、浸塗、噴塗、液滴放電法(例如噴墨法、網版印刷、或平版印刷)等。
在藉由塗佈材料溶液且實施烘烤形成第三絕緣層108的情況中，可在此烘烤步驟中實施第二熱處理(在高於或等於200℃且低於或等於400℃，較佳為高於或等於250℃且低於或等於350℃)。當同時實施第三絕緣層108的烘烤以及氧化物半導體層的退火時，可有效製造半導體裝置。
接著，形成用於連接第二電極115b和第一像素電極109的接觸孔128於第二絕緣層107和第三絕緣層108中。藉由以微影方法、噴墨法等形成遮罩於第三絕緣層108之上來形成接觸孔，然後使用該遮罩選擇性地蝕刻第二絕緣層107和第三絕緣層108。在此實施例中，使用以第四微影步驟所形成的抗蝕遮罩來選擇性地蝕刻第二絕緣層107和第三絕緣層108。
然後，形成第一像素電極109。首先，以濺鍍法、真空蒸發法、或電鍍法，形成可見光透光的導電膜為具有大於或等於30nm且小於或等於200nm，較佳為大於或等於50nm且小於或等於100nm的厚度，以經由接觸孔128與第三絕緣層108和第二電極115b接觸。以微影方法、噴墨法、或之類，在導電膜上形成遮罩，且使用該遮罩蝕刻導電膜，使得形成第一像素電極109。
在此實施例中，形成80nm厚的銦錫氧化物(下文， 亦稱為ITO)膜作為可見光透光的導電膜，然後，使用以第五微影步驟形成的抗蝕遮罩選擇性地蝕刻可見光透光的導電膜，藉此形成第一像素電極109(見圖13E)。
針對可見光透光的導電膜，可使用透光導電材料，例如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、ITO、氧化銦鋅、或加入氧化矽的氧化銦錫。
替代地，可使用包括導電高分子(亦稱為導電聚合物)的導電組成來形成可見光透光的導電膜。使用所欲之導電組成所形成的像素電極具有小於或等於每平方10000歐姆的薄膜電阻及在波長550nm處大於或等於70%的透光率。此外，包含於導電組成中的導電高分子的電阻率較佳為小於或等於0.1Ω．cm。
在此實施例中，形成氧化物半導體層，使用高純度氣體、低溫泵等自該氧化物半導體層中移除雜質(典型為氫原子或例如H2O之包含氫原子的化合物)，且該氧化物半導體層接受第一熱處理以被高度純化，使得可形成更進一步減少載子濃度的氧化物半導體層。因此，可使用本質或實質上本質氧化物半導體(例如，其中載子濃度係低於1×1012/cm3，較佳為1×1011/cm3或更低)來形成電晶體，藉此可提供具有顯著優良關閉電流特性的電晶體。
此外，在此實施例中，連續進行在惰性氣體氛圍中由第一熱處理所實施的脫水或脫氫，及在氧氣氛圍或乾空氣氛圍中所實施的供應氧氣至缺氧部分，藉此可縮短處理時 間。
此實施例可與本說明書中之任何其他實施例自由地結合。
(實施例3)
在此實施例中，將參考圖15A和15B說明設置有顯示裝置之電路的基板的一實施例，其具有與實施例1之結構不同的結構。
圖15A和15B中說明在顯示裝置中的像素結構。圖15A為說明像素之平面結構的俯視圖，圖15B為說明像素中的堆疊結構的橫截面圖。圖15A中的點劃線A1-A2、B1-B2、及C1-C2分別對應於圖15B中的橫截面A1-A2、B1-B2、及C1-C2。
在橫截面A1-A2中，說明像素部份中所使用之電晶體152中的堆疊結構。電晶體152為具有底閘極結構之電晶體的一實施例。
在橫截面B1-B2中，說明形成於像素部份中的電容器中的堆疊結構。
此外，在橫截面C1-C2中，說明在閘極導線和源極導線之相交部份中的堆疊結構。
此實施例中所述之顯示裝置之設置有電路的基板，在第一絕緣層102、第二絕緣層107、及第二導電層的結構上，具有與實施例1中所述之顯示裝置之設置有電路的基板有差異的結構。此外，閘極導線和源極導線之相交部份 的結構是不同的
具體地，第一絕緣層102為絕緣層102a和絕緣層102b的疊層，且第二絕緣層107為絕緣層107a和絕緣層107b的疊層。包含在第二導電層中之含有銅作為主要成份的一層係與阻擋層接觸。在閘極導線和源極導線之相交部份中，第一絕緣層102係夾於使用第一導電層所形成之閘極導線111c和使用第二導電層所形成之源極導線115c之間。
此實施例中所述之顯示部份之設置有電路的基板具有與實施例1中所述之顯示部份之設置有電路的基板相同的結構，除了第一絕緣層102、第二絕緣層107、與包含在第二導電層中之含有銅作為主要成份的一層接觸的阻擋層、以及閘極導線和源極導線之相交部份的結構；因此，省略其詳細說明。
在此實施例中，第一絕緣層102包含兩層。將氮化矽(SiNy(y>0))層用於與含有銅作為主要成份的第一導電層和基膜101接觸的絕緣層102a，且將氧化矽(SiOx(x>0))層用於與氧化物半導體層接觸的絕緣層102b。第一絕緣層102的厚度為100nm。
第一絕緣層102作用為閘極絕緣層且形成於第一導電層和基膜101之上以具有大於或等於50nm且小於或等於800nm，較佳為大於或等於100nm且小於或等於600nm的厚度。
形成含有銅作為主要成份的第一導電層於兩氮化矽膜(其為基膜101和絕緣層102a)之間，藉此可抑制銅擴 散。
由於移除雜質而成為i型或實質上i型半導體(高度純化氧化物半導體)的氧化物半導體對於界面能態密度或界面電荷極度敏感；因此，與閘極絕緣層的界面是重要的。因此，與高純度氧化物半導體接觸的絕緣層102b需要更具有高品質。
例如，較佳採用使用微波(2.45GHz)的高密度電漿CVD，因為可能形成具有高耐受電壓之緊密和高品質的絕緣膜。當高純度氧化物半導體和高品質的閘極絕緣膜彼此接觸時，可減少界面能態密度且可獲得有利的界面特性。
此外，因為使用高密度電漿CVD設備形成的絕緣膜可具有均勻厚度，絕緣膜具有優秀的階梯覆蓋性。此外，在使用高密度電漿CVD設備形成的絕緣膜中，可精確的控制薄膜的厚度。
若可形成有利於作為閘極絕緣膜的絕緣膜，其他膜形成方法，例如濺鍍法和電漿CVD法可被採用。替代地，可使用絕緣膜，其藉由形成該絕緣膜之後實施的熱處理改善膜品質和與氧化物半導體之界面的特性。在任何情況中，可採用任何絕緣膜，只要其具有減少的與氧化物半導體之界面的界面能態密度且可形成有利的界面以及具有用於閘極絕緣膜之良好的膜品質。
在此實施例中，在使用高密度電漿CVD設備(在此說明書中，高密度電漿CVD設備指的是可達到1×1011/cm3或更高之電漿密度的設備)形成絕緣層102b的情況中，例 如，藉由施加3kW至6kW的微波功率產生電漿，使得形成該絕緣膜。
導入矽烷氣體(SiH4)、氧化亞氮(N2O)、及稀有氣體到處理室作為源極氣體以於10Pa至30Pa的壓力產生高密度電漿，使得形成絕緣膜於具有絕緣表面的基板，例如玻璃基板，之上。那之後，停止供應矽烷氣體，且導入氧化亞氮(N2O)和稀有氣體而不暴露於空氣中，使得電漿處理可在絕緣膜的表面上實施。藉由導入氧化亞氮(N2O)和稀有氣體在絕緣膜的表面上實施的電漿處理至少在絕緣膜形成之後被實施。經由上述步驟形成的絕緣膜具有薄厚度且對應於例如，即使其具有少於100nm的厚度，仍可保持可靠性的絕緣膜。
在形成絕緣層102b中，導入處理室中的矽烷(SiH4)氣體對氧化亞氮(N2O)的流量比在1：10至1：200的範圍內。此外，作為導入處理室中的稀有氣體，可使用氦氣、氬氣、氪氣、氙氣或之類。特別是，較佳使用不昂貴的氬氣。
此外，因為使用高密度電漿CVD設備形成的絕緣膜可具有均勻厚度，絕緣膜具有優秀的階梯覆蓋性。此外，在使用高密度電漿CVD設備形成的絕緣膜中，可精確的控制薄膜的厚度。
經由上述步驟形成的絕緣膜與使用傳統平行板電漿CVD設備所形成的絕緣膜大不相同。在比較使用相同蝕刻劑之蝕刻率的情況中，經由上述步驟形成的絕緣膜的蝕刻 率較使用傳統平行板電漿CVD設備所形成的絕緣膜的蝕刻率低10%或更多或20%或更多。因此，可以說使用高密度電漿設備形成的絕緣膜為緊密膜。
替代地，使用有機矽烷氣體以CVD形成的氧化矽層可被用於絕緣層102b。作為有機矽烷氣體，可使用包含矽化合物，例如四乙氧基矽烷(TEOS)(化學式：Si(OC2H5)4)、四甲基矽烷(TMS)(化學式：Si(CH3)4)、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧矽烷(化學式：SiH(OC2H5)3)、或trisdimethylaminosilane(化學式：SiH(N(CH3)2)3)。
在此實施例中，包含在第二導電層中之含有銅作為主要成份的該層與阻擋層接觸，將係導電金屬氮化物的氮化鉭用於該等阻擋層。具體地，使用第二導電層形成的第一電極115a、第二電極115b、及源極導線115c之各者具有其中含有銅作為主要成份的層係堆疊於氮化鉭層之間的結構。
可使用抑制銅擴散的材料，特別是金屬氮化物，來形成阻擋層。應注意若第一絕緣層102或與含有銅作為主要成份的該層接觸的第二絕緣層107係使用金屬氮化物形成，此等絕緣層可作為阻擋層。
特別是，與氧化物半導體層113a接觸的阻擋層係使用具有導電性的金屬氮化物所形成。例如，可將氮化鈦、氮化鉭、氮化鎢等用於該阻擋層。堆疊氧化物半導體層113a 和包含在第二導電層中之含有銅作為主要成份的該層，其間夾有導電阻擋層，藉此可抑制銅擴散且可電連接氧化物半導體層113a和包含在第二導電層中之含有銅作為主要成份的該層。
在氧化物半導體層113a和第一絕緣層102之上形成第二導電層的阻擋層，且形成含有銅作為主要成份的該層以與該阻擋層接觸。以濺鍍法、真空蒸發法、電鍍法、或之類，形成第二導電層至大於或等於100nm且小於或等於500nm，較佳為大於或等於200nm且小於或等於300nm的厚度。
接著，以微影方法、噴墨法等形成遮罩於第二導電層之上，且使用該遮罩進行蝕刻，使得形成作用為源極和汲極電極的第一電極115a和第二電極115b以及源極導線115c。
在此實施例中，第二絕緣層107具有絕緣層107a和絕緣層107b的堆疊層。與第二導電層之阻擋層和氧化物半導體層接觸的絕緣層107a係使用氧化矽(SiOx(x>0))層所形成，且與絕緣層107a接觸的絕緣層107b係使用具有400nm之厚度的氮化矽(SiNy(y>0))層所形成。
作為第二絕緣層107的形成方法，選擇不加入雜質(例如水或氫氣)之方法(例如濺鍍法等)，以免汙染高純度氧化物半導體層。
在下列條件中，以脈衝DC濺鍍法，使用掺有具有6N純度的硼(電阻率為0.01Ωcm)的柱狀多晶矽靶材，形成 絕緣層107a：基板和靶材的距離(T-S距離)為89mm，壓力為0.4Pa，且直流(DC)電源為6kW，及氛圍為氧氣氛圍(氧氣的流量為100%)。其厚度為300nm。
在膜形成中的基板溫度可為高於或等於室溫且低於或等於300℃，且在此實施例中，為100℃。
使用高純度氣體和設置有低溫泵的濺鍍設備來實施藉由濺鍍法之氧化矽層的形成。可在稀有氣體(典型為氬氣)氛圍、氧氣氛圍、或包含稀有氣體(典型為氬氣)和氧氣的氛圍中實施該濺鍍法。應注意以濺鍍法形成的氮化物絕緣膜明顯緊密且甚至可使用氮化物絕緣膜的單層作為用於抑制其中雜質擴散至與其接觸之層的現象的保護膜。
作為靶材，可使用氧化矽靶材或矽靶材。此外，可使用掺有磷(P)或硼(B)的靶材，使得氧化物絕緣膜中加入磷(P)或硼(B)。
應注意在將氧化物絕緣膜用於與氧化物半導體層接觸的絕緣層107a的情況中，例如，在形成具有1nm或更多的厚度的氧化矽(SiOx(x>0))層的情況中，較佳使用矽靶材。在氧氣和稀有氣體氛圍中藉由使用矽靶材以濺鍍形成的氧化矽膜含有大量矽原子或氧原子的懸空鍵。
殘留在氧化物半導體層中的雜質擴散至含有大量矽原子或氧原子之懸空鍵的絕緣層107a中且被固定。具體地，在氧化物半導體層中的氫原子、包含氫原子的化合物(例如H2O等)較可能擴散或移動進入絕緣層107a且固定在絕緣層107a中。
在此階段，形成氧化物半導體層與絕緣層107a接觸的區域。氧化物半導體層的區域(其與閘極電極重疊且夾於絕緣層102b和絕緣層107a之間且與絕緣層102b和絕緣層107a接觸)作用為通道形成區域。此外，第二絕緣層107作用為通道保護層。
應注意在此實施例中，以RF濺鍍法形成絕緣層107b。
在此實施例中，包含在第二導電層中之含有銅作為主要成份的該層與阻擋層接觸；因此，抑制銅擴散。此外，堆疊氧化物半導體層和包含在第二導電層中之含有銅作為主要成份的該層，且該導電阻擋層夾於其之間，藉此可抑制銅擴散且氧化物半導體層可電連接至包含在第二導電層中之含有銅作為主要成份的該層。
將氧化物絕緣層用於第二絕緣層(其位於與氧化物半導體層接觸之側)，藉此可減少氧化物半導體層中的氧氣不足。
此實施例可與本說明書中之任何其他實施例自由地結合。
(實施例4)
在此實施例中，參考圖16A至16C，說明反相器電路係使用兩個具有四端子結構的電晶體形成的範例，該結構中於氧化物半導體層的通道形成區域之上和之下設置一對電極層，其間夾有絕緣膜。可以相同於實施例1中圖1A和1B中說明的電晶體151之方法製造圖16A中說明的電晶 體。應注意可將此實施例的反相器電路用於驅動像素部份的驅動器電路。
用於驅動像素部份的驅動器電路係設置於例如，像素部份的周圍，且使用反相器電路、電容器、電阻及之類來形成。作為反相器電路的一實施例，藉由組合兩個n通道電晶體形成該反相器電路。例如，有具有增強型電晶體和空乏型電晶體之組合的反相器電路(下文，稱為EDMOS電路)，以及具有兩個增強型電晶體之組合的反相器電路(下文，稱為EEMOS電路)。
圖16A說明驅動器電路之反相器電路的橫截面結構。第一電晶體440A包括基膜於基板400之上，使用第一導電層形成的閘極電極421a於該基膜之上，以及包括通道形成區域的氧化物半導體層404a，其在閘極電極421a之上且與第一絕緣層402接觸。此外，第一電晶體440A包括第一電極455a和使用第二導電層形成的第二電極455b，其各者具有在閘極電極421a之上且與閘極電極421a重疊，並且與氧化物半導體層404a接觸的的尾端部份。應注意第一電極455a和第二電極455b之各者作用為第一電晶體440A的源極電極或汲極電極。並且，第二絕緣層428係設置於第一電極455a、第二電極455b、第一絕緣層402和氧化物半導體層404a之上，且使用第三導電層形成的電極422a係設置於第二絕緣層428之上。
第二電晶體440B包括基膜於基板400之上，使用第一導電層形成的閘極電極421b於該基膜之上，以及包括通道 形成區域的氧化物半導體層404b，其在閘極電極421b之上且與第一絕緣層402接觸。此外，第二電晶體440B包括第三電極455c和使用第二導電層形成的第四電極455d，其各者具有在閘極電極421b之上且與閘極電極421b重疊，並且與氧化物半導體層404b接觸的的尾端部份。應注意第三電極455c和第四電極455d之各者作用為第二電晶體440B的源極電極或汲極電極。並且，第二絕緣層428係設置於第三電極455c、第四電極455d、第一絕緣層402和氧化物半導體層404b之上，且使用第三導電層形成的電極422b係設置於第二絕緣層428之上。
應注意在第一電晶體440A和第二電晶體440B中，第二電極455b和第三電極455c經由第二導線410b接觸。第三電極455c經由接觸孔408連接至第二電晶體440B的閘極電極421b。
第一電晶體440A和第二電晶體440B可使用和實施例2中所述之電晶體相同的方式形成；因此，省略製造方法的詳細說明。應注意在第一絕緣層402中形成接觸孔408之後，設置第二導電層，藉此連接至第三電極455c的第二導線410b經由接觸孔408直接連接至閘極電極421b。此種結構係較佳的。因為連接所需的接觸孔數目係少的，減少電阻且亦可減少被接觸孔佔據的區域。應注意第二電極455b、第三電極455c、和第二導線410b係使用第二導電層形成且彼此電連接。
連接至第一電晶體440A之第一電極455a的第一導線 410a為施加有負電壓VDL的電源供應線(負電源供應線)。此電源供應線可為有接地電位的電源供應線(接地電位電源供應線)。
連接至第二電晶體440B之第四電極455d的第三導線410c為施加有正電壓VDH的電源供應線(正電源供應線)。
圖16C為驅動器電路之反相器電路的俯視圖。在圖16C中，沿著點劃線Z1-Z2所截取的橫截面對應於圖16A。
圖16B中說明EDMOS電路的等效電路。圖16A中的電路連接對應於圖16B。說明第一電晶體440A為增強型n通道電晶體且第二電晶體440B為空乏型n通道電晶體的範例。圖16B中"OS"的詞代表其中使用氧化物半導體的薄膜電晶體。
在此實施例中，為了控制第一電晶體440A和第二電晶體440B的臨界電壓，設置使用第三導電層形成的電極於高純度氧化物半導體層的通道形成區域之上，其間夾有絕緣膜。具體地，施加電壓至電極422a和電極422b，使得第一電晶體440A可為增強型電晶體且第二電晶體440B可為空乏型電晶體。
應注意圖16A和16C中說明第二導線410b經由形成在第一絕緣層402的接觸孔408而直接連接至閘極電極421b的範例；然而，可額外地設置連接電極，藉此將第二導線410b和閘極電極421b電連接而無須特別受限於上述範例。
如上所述，可形成反相器電路以具有其中藉由設置電 極層於氧化物半導體層的通道形成區域之上且其間夾有絕緣膜來控制電晶體的臨界值的結構。以雙閘極結構控制電晶體的臨界值，藉此可分別形成增強型電晶體和空乏型電晶體於一個基板之上而不形成氧化物半導體膜；因此，該製程係簡單的。
此外，藉由使用具有高場效遷移率的電晶體，其中包含高純度氧化物半導體及具有高導電性的銅導線，可提供具有優良動態特性的反向電路。
此實施例可與本說明書中之任何其他實施例自由地結合。
(實施例5)
在此實施例中，將於下文說明於一個基板上製造像素部份、配置於像素部份中的電晶體、及用於驅動該像素部份之至少部份的驅動器電路的範例。
依據實施例1至3之任一者形成像素部份和配置於像素部份中的電晶體。此外，實施例1至3所述之電晶體各為n通道電晶體，且因此驅動器電路之中可以n通道電晶體形成的部份驅動器電路被形成於和像素部份之電晶體相同的基板上。
圖17A為主動矩陣顯示裝置的方塊圖。在顯示裝置中的基板5300之上，設置像素部份5301、第一掃描線驅動器電路5302、第二掃描線驅動器電路5303、及信號線驅動器電路5304。在像素部份5301中，排列延伸自信號線驅動器 電路5304的複數個信號線，且排列延伸自第一掃描線驅動器電路5302和第二掃描線驅動器電路5303的複數個掃描線。應注意包含顯示元件的像素被設置於矩陣中掃描線和信號線彼此相交的各自區域中。此外，顯示裝置中的基板5300經由連接部份，例如可撓性印刷電路(FPC)，連接至時序控制電路5305(亦稱為控制器或控制器IC)。
在圖17A中，第一掃描線驅動器電路5302、第二掃描線驅動器電路5303、及信號線驅動器電路5304係形成於與像素部份5301相同之基板5300之上。因此，減少設置在外部之驅動電路的元件等的數目，使得可達成降低成本。此外，若驅動器電路被設置在基板5300之外，導線會需要延長，且會增加導線之連接的數目。然而，藉由設置驅動器電路於基板5300之上，可減少導線之連接的數目。因此，可改善可靠性或產量。
應注意作為一範例，時序控制電路5305供應第一掃描線驅動器電路起始信號(GSP1)和掃描線驅動器電路時脈信號(GCK1)至第一掃描線驅動器電路5302。時序控制電路5305供應，例如，第二掃描線驅動器電路起始信號(GSP2)(亦稱為起始脈衝)和掃描線驅動器電路時脈信號(GCK2)至第二掃描線驅動器電路5303。此外，時序控制電路5305供應信號線驅動器電路起始信號(SSP)、信號線驅動器電路時脈信號(SCK)、視頻信號資料(DATA，亦簡稱為視頻信號)、及鎖定信號(LAT)至信號線驅動器電路5304。應注意各時脈信號可 為周期不相同的複數個時脈信號或可以與反向時脈信號(CKB)一起被供應。應注意第一掃描線驅動器電路5302和第二掃描線驅動器電路5303之其中一者可被省略。
圖17B說明一結構，其中將具有低驅動頻率之電路(例如，第一掃描線驅動器電路5302和第二掃描線驅動器電路5303)形成於和像素部份5301相同的基板5300之上，且將信號線驅動器電路5304形成於和像素部份5301不同的基板之上。使用此結構，形成於基板5300之上的驅動器電路可使用具有較使用單晶半導體所形成之電晶體低的場效遷移率的電晶體形成。因此，可達成顯示裝置的尺寸增加、步驟減少、成本降低、產量改善等。
實施例1至3中所述之電晶體為n通道電晶體。將參考圖18A和18B說明包含n通道薄膜電晶體之信號線驅動器電路的結構和操作的範例。
信號線驅動器電路包括移位暫存器5601和開關電路5602。開關電路5602包括複數個開關電路5602_1至5602_N(N為自然數)。開關電路5602_1至5602_N之各者包括複數個電晶體5603_1至5603_k(k為自然數)。將說明電晶體5603_1至5603_k為n通道薄膜電晶體的範例。
將藉由使用開關電路5602_1作為範例說明信號線驅動器電路的連接關係。電晶體5603_1至5603_k之各個第一端子連接至對應個導線5604_1至5604_k。電晶體5603_1至5603_k的第二端子分別連接至信號導線S1至Sk。電晶體5603_1至5603_k的閘極連接至導線5605_1。
移位暫存器5601具有將H位準信號(亦稱為H信號或高電源供應電位位準)依序輸出至導線5605_1至5605_N且依序選擇開關電路5602_1至5602_N的功能。
開關電路5602_1具有控制導線5604_1至5604_k和信號線S1至Sk之間的導電狀態(第一端子和第二端子之間的電氣導通)的功能，即，控制導線5604_1至5604_k的電位是否供應至信號線S1至Sk的功能。以此種方式，開關電路5602_1作用為選擇器。此外，電晶體5603_1至5603_k具有控制導線5604_1至5604_k和信號線S1至Sk之間的電傳導的功能，即，供應導線5604_1至5604_k的電位至信號線S1至Sk的功能。因此，電晶體5603_1至5603_k之各者作用為開關。
應注意輸入視頻信號資料(DATA)至導線5604_1至5604_k之各者。在許多情況中，視頻信號資料(DATA)為對應於影像資料或影像信號的類比信號。
接著，參考圖18B的時序圖說明示於圖18A中的信號線驅動器電路的操作。圖18B中顯示信號Sout_1至Sout_N及信號Vdata_1至Vdata_k的範例。信號Sout_1至Sout_N為移位暫存器5601之輸出信號的範例，且信號Vdata_1至Vdata_k為被輸入至導線5604_1至5604_k的信號的範例。應注意信號線驅動器電路的一個操作期間對應顯示裝置中的一個閘極選擇期間。例如，將一個閘極選擇期間分割為T1至TN期間。T1至TN期間為將視頻信號資料(DATA)寫入屬於選擇列的像素的期間。
在T1至TN期間中，移位暫存器5601循序輸出H位準信號至導線5605_1至5605_N。例如，在T1期間，移位暫存器5601輸出H位準信號至導線5605_1。然後，開啟電晶體5603_1至5603_k，使得導線5604_1至5604_k和信號線S1至Sk成為導通。在此情況中，資料(S1)至資料(Sk)分別被輸入至導線5604_1至5604_k。資料(S1)至資料(Sk)在選擇列中第1至第k行經由電晶體5603_1至5603_k被輸入至像素。因此，在T1至TN期間，在每k行之選擇列中將視頻信號資料(DATA)循序寫入像素。
藉由將視頻信號資料(DATA)寫入每複數行的像素中，可減少視頻信號資料(DATA)的數目或導線的數目。因此，可減少至外部電路的連接。藉由將視頻信號寫入每複數行的像素中，可延長寫入時間且可防止視頻信號的不充分寫入。
應注意在實施例1至3之任一者中敘述的包含該電晶體的電路作為移位暫存器5601和開關電路5602。
此外，說明掃描線驅動器電路的結構。掃描線驅動器電路包括移位暫存器。因此，掃描線驅動器電路在某些情況中可包括位準位移器、緩衝器或之類。在掃描線驅動器電路中，當時脈信號(CLK)和起始脈衝信號(SP)被輸入至移位暫存器時，產生選擇信號。緩衝已產生的選擇信號且以該緩衝器放大，且將得到的信號供應至對應的掃描線。一條線的像素中的電晶體的閘極電極連接至掃描線。因為一條線的像素中的電晶體必須同時被開啟，因此使用 可供應大電流的緩衝器。
將參考圖19A至19C及圖20A和20B說明用於掃描線驅動器電路及/或信號線驅動器電路之部份的移位暫存器的一模式。
參考圖19A至19C及圖20A和20B說明掃描線驅動器電路及/或信號線驅動器電路的移位暫存器。移位暫存器包括第1至第N個脈衝輸出電路10_1至10_N(N為3或更多的自然數)(見圖19A)。將第一時脈信號CK1、第二時脈信號CK2、第三時脈信號CK3、及第四時脈信號CK4分別自第一導線11、第二導線12、第三導線13、及第四導線14供應至圖19A所示之移位暫存器的第1至第N個脈衝輸出電路10_1至10_N。起始脈衝SP1(第一起始脈衝)自第五導線15輸入至第一脈衝輸出電路10_1。將來自前一階段的脈衝輸出電路的信號(此信號稱為前階段信號OUT(n-1))(n為大於或等於2的自然數)輸入至第二或下一階段的第n個脈衝輸出電路10_n(n為大於或等於2且小於或等於N的自然數)。將來自在下一階段之後階段的第三脈衝輸出電路10_3的信號輸入至第一脈衝輸出電路10_1。相同地，將來自在下一階段之後階段的第(n+2)個脈衝輸出電路10_(n+2)的信號(此信號稱為隨後階段信號OUT(n+2))輸入至第二或其下一階段的第n個脈衝輸出電路10_n。因此，各階段的脈衝輸出電路輸出將被輸入至下一階段的脈衝輸出電路及/或在前一階段之前階段的脈衝輸出電路的第一輸出信號OUT(1)(SR)至OUT(N) (SR)以及將被輸入至其他電路等的第二輸出信號OUT(1)至OUT(N)。應注意因為隨後階段信號OUT(n+2)並未被輸入至移位暫存器的最後兩個階段，如圖19A中所示，因此，例如，可額外地分別自第六導線16和第七導線17，將第二起始脈衝SP2和第三起始脈衝SP3輸入至最後兩階段的脈衝輸出電路。替代地，可使用在移位暫存器中額外產生的信號。例如，可提供無助於將脈衝輸出至像素部份的第(N+1)個脈衝輸出電路10_(N+1)和第(N+2)個脈衝輸出電路10_(N+2)(此電路亦稱為虛擬階段(dummy stage))，使得在虛擬階段產生對應於第二起始脈衝(SP2)和第三起始脈衝(SP3)的信號。
應注意時脈信號(CK)為在固定週期於H位準和L位準(稱為L信號或低電源供應電位位準)之間振盪的信號。第一至第四時脈信號(CK1)至(CK4)依序被延遲1/4週期。在此實施例中，藉由使用第一至第四時脈信號(CK1)至(CK4)，實施脈衝輸出電路之驅動的控制。應注意依據輸入該時脈信號的驅動器電路，該時脈信號亦稱為GCK或SCK；然而，使用CK作為時脈信號來說明。
第一輸入端子21、第二輸入端子22、及第三輸入端子23係電連接至第一至第四導線11至14之任一者。例如，在圖19A中，第一脈衝輸出電路10_1的第一輸入端子21係電連接至第一導線11，第一脈衝輸出電路10_1的第二輸入端子22係電連接至第二導線12，以及第一脈衝輸出電路10_1的第三輸入端子23係電連接至第三導線13。此外，第二脈 衝輸出電路10_2的第一輸入端子21係電連接至第二導線12，第二脈衝輸出電路10_2的第二輸入端子22係電連接至第三導線13，以及第二脈衝輸出電路10_2的第三輸入端子23係電連接至第四導線14。
第1至第N個脈衝輸出電路10_1至10_N之各者包括第一輸入端子21、第二輸入端子22、第三輸入端子23、第四輸入端子24、第五輸入端子25、第一輸出端子26、以及第二輸出端子27(見圖19B)。在第一脈衝輸出電路101中，第一時脈信號CK1被輸入至第一輸入端子21；第二時脈信號CK2被輸入至第二輸入端子22；第三時脈信號CK3被輸入至第三輸入端子23；起始脈衝被輸入至第四輸入端子24；下一階段信號OUT(3)被輸入至第五輸入端子25；第一輸出信號OUT(1)(SR)係輸出自第一輸出端子26；以及第二輸出信號OUT(1)係輸出自第二輸出端子27。
接著，參考圖19C說明脈衝輸出電路的具體電路結構的範例。
第一脈衝輸出電路10_1包括第一至第十一電晶體31至41(見圖19C)。除了上述之第一輸入端子21至第五輸入端子25、第一輸出端子26、及第二輸出端子27之外，自供應有第一高電源電位VDD的電源供應線51、供應有第二高電源電位VCC的電源供應線52、及供應有低電源電位VSS的電源供應線53，供應信號或電源電位至第一電晶體31至第十一電晶體41。圖19C中的電源供應線之電源供應電位 的關係如下：第一高電源供應電位VDD係高於或等於第二高電源供應電位VCC，及第二高電源供應電位VCC係高於第三低電源供應電位VSS。第一至第四時脈信號(CK1)至(CK4)為在定期間隔重複變為H位準信號及L位準信號的信號。當時脈信號在H位準時，電位為VDD，當時脈信號在L位準時，電位為VSS。藉由使電源供應線52的電位VCC低於電源供應線51的電位VDD，可降低施加至電晶體之閘極電極的電位，降低電晶體之臨界電壓的偏移，以及抑制電晶體的惡化，而無對電晶體之操作的不利影響。
在圖19C中，第一電晶體31的第一端子係電連接至電源供應線51，第一電晶體31的第二端子係電連接至第九電晶體39的第一端子，以及第一電晶體31的閘極電極係電連接至第四輸入端子24。第二電晶體32的第一端子係電連接至電源供應線53，第二電晶體32的第二端子係電連接至第九電晶體39第一端子，以及第二電晶體32的閘極電極係電連接至第四電晶體34的閘極電極。第三電晶體33的第一端子係電連接至第一輸入端子21，以及第三電晶體33的第二端子係電連接至第一輸出端子26。第四電晶體34的第一端子係電連接至電源供應線53，以及第四電晶體34的第二端子係電連接至第一輸出端子26。第五電晶體35的第一端子係電連接至電源供應線53，第五電晶體35的第二端子係電連接至第二電晶體32的閘極電極和第四電晶體34的閘極電極，以及第五電晶體35的閘極電極係電連接至第四輸入端子24。第六電晶體36的第一端子係電連接至電源供應線 52，第六電晶體36的第二端子係電連接至第二電晶體32的閘極電極和第四電晶體34的閘極電極，以及第六電晶體36的閘極電極係電連接至第五輸入端子25。第七電晶體37的第一端子係電連接至電源供應線52，第七電晶體37的第二端子係電連接至第八電晶體38的第二端子，以及第七電晶體37的閘極電極係電連接至第三輸入端子23。第八電晶體38的第一端子係電連接至第二電晶體32的閘極電極和第四電晶體34的閘極電極，以及第八電晶體38的閘極電極(上閘極電極和下閘極電極)係電連接至第二輸入端子22。第九電晶體39的第一端子係電連接至第一電晶體31的第二端子和第二電晶體32的第二端子，第九電晶體39的第二端子係電連接至第三電晶體33的閘極電極和第十電晶體40的閘極電極，以及第九電晶體39的閘極電極係電連接至電源供應線51。第十電晶體40的第一端子係電連接至第一輸入端子21，第十電晶體40的第二端子係電連接至第二輸出端子27，以及第十電晶體40的閘極電極係電連接至第九電晶體39的第二端子。第十一電晶體41的第一端子係電連接至電源供應線53，第十一電晶體41的第二端子係電連接至第二輸出端子27，以及第十一電晶體41的閘極電極係電連接至第二電晶體32的閘極電極和第四電晶體34的閘極電極。
在圖19C中，第三電晶體33的閘極電極、第十電晶體40的閘極電極和第九電晶體39的第二端子連接的端點稱為節點A。此外，第二電晶體32的閘極電極、第四電晶體34的閘極電極、第五電晶體35的第二端子、第六電晶體36的 第二端子、第八電晶體38的第一端子和第十一電晶體41的閘極電極連接的端點稱為節點B(見圖20A)。
應注意電晶體為至少具有閘極、汲極、和源極之三個端子的元件。該電晶體具有在汲極區域和源極區域之間的通道區域，且電流可流經汲極區域、通道區域、和源極區域。此處，因為電晶體的源極和汲極可依據電晶體的結構、操作條件等而改變，因而很難定義哪一個是源極或哪一個是汲極。因此，作用為源極和汲極的區域在某些情況中並不被稱為源極或汲極。在此情況中，例如，源極和汲極之其中一者可被稱為第一端子，而其另一者被稱為第二端子。
圖20B顯示包含圖20A所示之複數個脈衝輸出電路的移位暫存器的時序圖。在移位暫存器為掃描線驅動器電路的情況中，圖20B中的週期61為垂直回掃期且週期62為閘極選擇期。
當設置如圖20A所示之具有施加有第二電源供應電位VCC的閘極的第九電晶體39時，在靴帶式操作(bootstrap operation)之前和之後可獲得下列優勢。
在未設置具有施加有第二電源供應電位VCC的閘極的第九電晶體39時，當由於靴帶式操作而增加節點A處的電位時，係第一電晶體31之第二端子的源極的電位增加至高於第一電源供應電位VDD的值。然後，第一電晶體31的第一端子，也就是電源供應線51，成為其之源極。因此，在第一電晶體31中，施加大偏壓電壓且因此在閘極和源極之 間以及閘極和汲極之間施加大壓力，其會導致電晶體的惡化。藉由設置其閘極施加有第二電源供應電位VCC的第九電晶體39，靴帶式操作提升節點A的電位，但同時，可防止第一電晶體31之第二端子的電位增加。換句話說，藉由設置第九電晶體39，可減少施加於第一電晶體31之閘極和源極之間的負偏壓電壓。因此，使用在此實施例中的電路結構，可減少施加於第一電晶體31之閘極和源極之間的負偏壓電壓，使得可進一步限制由於壓力造成的第一電晶體31的惡化。
應注意設置第九電晶體39以便經由其第一端子和第二端子連接於第一電晶體31的第二端子和第三電晶體33的閘極之間。在採用包含此實施例之複數個脈衝輸出電路之移位暫存器的情況中，為了減少電晶體的數目，可省略信號線驅動器電路中的第九電晶體39，該信號線驅動器電路中階段的數目大於掃描線驅動器電路中階段的數目。
應注意當將氧化物半導體用於第一至第十一電晶體31至41的半導體層時，可減少電晶體的關閉狀態電流，增加導通狀態電流和場效遷移率，以及可減少惡化的程度，藉此可減少電路的故障。與使用非晶矽所形成的電晶體相比，由於施加至閘極電極之高電位所造成的使用氧化物半導體所形成之電晶體的惡化程度係低的。因此，即使當施加第一電源供應電位VDD至施加有第二電源供應電位VCC的電源供應線時，可實施相同的操作，且可減少電路中設置的電源供應線的數目，使得電路可被小型化。
應注意即使改變連接關係，仍可獲得相同效果，使得可分別自第二輸入端子22和第三輸入端子23施加自第三輸入端子23施加至第七電晶體37的閘極電極的時脈信號以及自第二輸入端子22施加至第八電晶體38的閘極電極的時脈信號。應注意在圖20A所示之移位暫存器中，若將第七電晶體37和第八電晶體38皆為導通之狀態自第七電晶體37為關閉且第八電晶體38為導通的狀態改變為第七電晶體37為關閉且第八電晶體38為關閉的狀態，由於第七電晶體37之閘極電極的電位減少和第八電晶體38之閘極電極的電位減少，發生兩次的節點B處的電位減少(其由第二輸入端子22和第三輸入端子23之電位減少所造成)。相反的，若驅動圖20A所示之移位暫存器，使得將第七電晶體37和第八電晶體38皆為導通之狀態自第七電晶體37為導通且第八電晶體38為關閉的狀態改變為第七電晶體37為關閉且第八電晶體38為關閉的狀態，由於第八電晶體38之閘極電極的電位減少，只發生一次節點B處的電位減少(其由第二輸入端子22和第三輸入端子23之電位減少所造成)。因此，自第三輸入端子23施加時脈信號至第七電晶體37的閘極電極以及自第二輸入端子22施加時脈信號至第八電晶體38的閘極電極的連接關係係較佳的。這是因為節點B之電位中的改變次數可被減少，藉此可降低雜訊。
在此方式中，在第一輸出端子26和第二輸出端子27之電位被維持在L位準的期間，定期地施加H位準信號至節點B；因此，可抑制脈衝輸出電路的故障。
(實施例6)
在此實施例中，作為本發明之半導體裝置的範例，說明一半導體裝置，其具有顯示功能(亦稱為顯示裝置)，且包含，在像素部份中及進一步在驅動器電路中，以相同於實施例1或3之方式形成的電晶體。此外，驅動器電路之部份或全部可使用相同於實施例1或3之方式形成的電晶體來形成於亦設置有像素部份的基板之上，藉此可獲得系統面板(system-on-panel)。
顯示裝置包括顯示元件。作為顯示元件，可使用液晶元件(亦稱為液晶顯示元件)或發光元件(亦稱為發光顯示元件)。發光元件包括，在其範疇中，由電流或電壓控制亮度的元件，且具體包括，在其範疇中，無機電致發光(EL)元件、有機EL元件等。而且，可使用由電效應改變對比度的顯示媒體，例如，電子墨水。
應注意該顯示裝置包括其中密封有顯示元件的面板，以及其中包括控制器的IC或之類被安裝於該面板上的模組。本發明之一實施例關於顯示裝置的製程中在完成該顯示元件之前的元件基板的一模式，且該元件基板設置有用於供應電流至複數個像素之各者中的顯示元件的機構。關於該元件基板，具體地，可採用僅形成顯示元件的像素電極層，或已經沉積將成為像素電極層的導電膜但尚未蝕刻該導電膜以形成像素電極層的狀態。替代地，該元件基板可施用何其他模式。
應注意在此說明書中，顯示裝置包括影像顯示裝置、顯示裝置、或光源(包括照明裝置)。此外，"顯示裝置"在其範疇中包括下列模組：一模組，包括附著的連接器，例如可撓性印刷電路(FPC)、捲帶式自動接合(TAB)帶、或捲帶載體封裝(TCP)；一模組，在其尾端具有設置有印刷線路板的TAB帶或TCP；以及一模組，具有以COG(玻璃覆晶接合)法直接安裝在顯示元件上的IC(積體電路)件。
在此實施例中，將參考圖21A1、21A2和21B說明液晶顯示面板(其為本發明之半導體裝置之一實施例)的外觀以及橫截面。圖21A1和21A2各為面板的俯視圖，該面板中形成於第一基板4001之上的電晶體4010、電晶體4011和液晶元件4013以密封劑4005被密封於第一基板4001和第二基板4006之間。圖21B為沿著圖21A1和21A2之線M-N所截取的橫截面圖。
設置密封劑4005以便圍繞設置於第一基板4001之上的像素部份4002和掃描線驅動器電路4004。設置第二基板4006於像素部份4002和掃描線驅動器電路4004之上。因此，藉由第一基板4001和第二基板4006，將像素部份4002和掃描線驅動器電路4004與液晶層4008一起密封。可將信號線驅動器電路4003，其使用單晶半導體膜或多晶半導體膜形成於基板之上且其係分別製備，安裝於不同於在第一基板4001之上以密封劑4005所圍繞之區域的區域中。
應注意分別形成之驅動器電路的連接方式並無特別限 制，且可使用COG、焊線、TAB、或之類。圖21A1說明以COG安裝信號線驅動器電路4003的範例，圖21A2說明以TAB安裝信號線驅動器電路4003的範例。
設置於第一基板4001之上的像素部份4002和掃描線驅動器電路4004包括複數個電晶體。圖21B說明包括在像素部份4002中的電晶體4010和包括在掃描線驅動器電路4004中的電晶體4011，作為範例。絕緣層4020和絕緣層4021係設置於電晶體4010和電晶體4011之上。
作為電晶體4010和4011之各者，可使用例如實施例1或3中所述之電晶體。在此實施例中，電晶體4010和4011為n通道電晶體。
包含在液晶元件4013中的像素電極層4030係電連接至電晶體4010。液晶元件4013的相對電極層4031係設置於第二基板4006。像素電極層4030、相對電極層4031、以及液晶層4008彼此重疊之部份對應於液晶元件4013。應注意像素電極層4030和相對電極層4031分別設置有絕緣層4032和絕緣層4033，其各作用為對準膜，且液晶層4008係夾於像素電極層4030和相對電極層4031之間，其之間有絕緣層4032和4033。
應注意可以玻璃、金屬(典型為不銹鋼)、陶瓷、或塑膠形成第一基板4001和第二基板4006。作為塑膠，可使用玻璃纖維增強塑料(FRP)板、聚(氟乙烯)(PVF)膜、聚酯纖維膜、或丙烯酸樹脂膜。此外，可使用具有在PVF膜或聚酯纖維膜之間夾有鋁箔的之結構的薄板。
參考編號4035表示由選擇性蝕刻絕緣膜獲得的柱狀間隔件，且被設置以控制像素電極層4030和相對電極層4031之間的距離(胞元間隙)。替代地，可使用球形間隔件。相對電極層4031係經由導電粒子電連接至設置於基板(其亦設置有4010)上的共同電位線。應注意導電粒子被包含於密封劑4005中。
替代地，可使用顯示不需要對準膜之藍相的液晶。藍相為液晶相的其中之一，其產生於當膽固醇液晶之溫度增加，膽固醇相改變為等向性相之前。藍相僅在窄溫度範圍中顯示；因此，液晶層4008使用其中混合5wt.%或更多的手性劑以擴大溫度範圍的液晶組成來形成。包括顯示藍相的液晶以及手性劑的該液晶組成具有以下特性：反應時間為10μs至100μs，其為短時間，且不需要對準處理，因為該液晶組成具有光學均向性，以及視角依存性為低。
應注意此實施例顯示透射式液晶顯示裝置的範例；然而，本發明之一實施例可用於反射式液晶顯示裝置或半透射式液晶顯示裝置。
說明液晶顯示裝置之範例，其中設置偏光板於基板之外表面(在觀看者側)上，且將用於顯示元件的彩色層及電極層依此順序設置於基板之內表面上；然而，該偏光板可被設置於基板的內表面上。偏光板和彩色層的堆疊結構並不侷限於此實施例，且可依據偏光板和彩色層的材料或製程條件適當地被設定。此外，可設置作為黑色矩陣的光阻擋膜。
在此實施例中，為了減少因為電晶體的表面粗糙度所造成的影響以及改善電晶體的可靠度，以作為保護膜和平坦化絕緣膜的絕緣層(絕緣層4020和4021)覆蓋實施例1或3中所獲得的電晶體。應注意該保護膜被設置以防止污染雜質(例如有機物質、金屬、或存在餘空氣中的水氣)的進入，且較佳為緻密膜。可以濺鍍法形成該保護膜作為氮化矽膜的單層或以濺鍍法形成作為氧化矽膜與氮氧化矽膜、氧化氮化矽膜、氧化鋁膜、氮化鋁膜、氮氧化鋁膜、及/或氧化氮化鋁膜的疊層。雖然在此實施例中說明以濺鍍法形成該保護膜的範例，但本發明並不侷限於此方法，可採用各種方法。
此外，在形成保護膜之後，可將包含銦、鎵、及鋅的氧化物半導體層接受退火(300℃至400℃)。
形成絕緣層4021作為平坦化絕緣膜。作為絕緣層4021，可使用具有耐熱性的有機材料，例如聚亞醯胺、丙烯酸樹脂、苯環丁烯基樹脂、聚醯胺、或環氧樹脂。除了這些有機材料之外，亦可使用低介電係數材料(低k材料)、矽氧烷基樹脂、PSG(矽酸磷玻璃)、BPSG(硼磷矽玻璃)、或之類。矽氧烷基樹脂可包括，有機基(例如，烷基和芳基)或氟基作為替代者。此外，有機基可包括氟基。應注意可藉由堆疊這些材料形成的複數絕緣膜來形成絕緣層4021。
應注意矽氧烷基樹脂對應於使用矽氧烷基材料作為初始材料所形成的包含Si-O-Si鍵的樹脂。
絕緣層4021的形成方法並不限於特別方法，且可依據材料使用下列方法：濺鍍法、SOG法、旋轉塗佈、浸塗、噴塗、液滴放電法(例如噴墨法、網版印刷、或平版印刷)等。在使用材料溶液形成絕緣層4021的情況中，可在烘烤步驟的同時實施包含銦、鎵、及鋅的氧化物半導體層的退火(300℃至400℃)。絕緣層4021的烘烤步驟亦作用為包含銦、鎵、及鋅的氧化物半導體層的退火，藉此可有效製造半導體裝置。
像素電極層4030和相對電極層4031可使用透光導電材料，例如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、銦錫氧化物(下文稱為ITO)、氧化銦鋅、加入氧化矽的氧化銦錫或之類來形成。
包括導電高分子(亦稱為導電聚合物)的導電組成可用於像素電極層4030和相對電極層4031。使用該導電組成所形成的像素電極層具有較佳小於或等於10000Ω/平方的薄膜電阻及在波長550nm處大於或等於70%的透光率。此外，包含於該導電組成中的導電高分子的電阻率較佳為小於或等於0.1Ω．cm。
作為導電高分子，可使用所謂的π-電子共軛導電高分子。例如，可給定聚苯胺或其衍生物、聚砒咯或其衍生物、聚塞吩或其衍生物、二或多種該等之共聚物等。
自FPC 4018供應各種信號和電位至分別形成的信號線驅動器電路4003、掃描線驅動器電路4004、以及像素部份 4002。
在此實施例中，連接端子電極4015係使用相同導電膜來形成，其用於包含在液晶元件4013中的像素電極層4030，且端子電極4016係使用相同導電膜來形成，其用於電晶體4010和4011的源極和汲極電極層。
連接端子電極4015係經由向異性導電膜4019電連接至包含於FPC 4018中的端子。
應注意圖21A1和21A2各說明一範例，其中分別形成信號線驅動器電路4003且安裝於第一基板4001上；然而，此實施例並不侷限於此結構。可分別形成掃描線驅動器電路然後安裝，或可分別形成僅部份的信號線驅動器電路或部份的掃描線驅動器電路然後安裝。
圖22說明藉由使用使用本發明之實施例所製造的薄膜電晶體基板2600所形成，作為半導體裝置的液晶顯示模組的範例。
圖22說明液晶顯示模組的範例，其中薄膜電晶體基板2600和相對基板2601以密封劑2602彼此固定，且包含薄膜電晶體等的像素部份2603、包含液晶層的顯示元件2604、及彩色層2605係設置於薄膜電晶體基板2600和相對基板2601之間以形成顯示區域。需要彩色層2605以實施彩色顯示。在RGB系統中，各個像素設置有對應於紅色、綠色和藍色的各個彩色層。偏光板2606和2607及擴散板2613係設置於薄膜電晶體基板2600和相對基板2601之外。光源包括冷陰極管2610及反射板2611，且電路板2612以可撓性導線 板2609連接至薄膜電晶體基板2600的導線電路部2608且包含外部電路，例如控制電路或電源電路。可以延遲板夾於其間而堆疊偏光板和液晶層。
針對液晶顯示模組，可使用扭曲向列(TN)模式、平面轉換(IPS)模式、邊界電場切換(FFS)模式、多域垂直配向型(MVA)模式、圖案垂直配向型(PVA)模式、軸對稱排列微胞型(ASM)模式、光學補償雙折射(OCB)模式、鐵電液晶(FLC)模式、反鐵電液晶(AFLC)模式等。
經由上述處理，可製造安裝有優良操作穩定性的電晶體的顯示裝置。此實施例的液晶顯示裝置係安裝有優良操作穩定性的電晶體，因此具有高度可靠性。
依據此實施例，藉由使用包含銅作為主要成分的導電層，可提供其中減少導線電阻的顯示裝置。在應用此實施例之有大螢幕的顯示裝置或有高清晰度的顯示裝置中，很難造成信號傳輸至信號線之終端部份的延遲、電源供應線之電壓下降、或之類。因此，可提供其中抑制顯示品質的惡化，例如顯示不平衡或灰階缺陷，以改善顯示品質的顯示裝置。
此外，藉由使用被高度純化以具有載子濃度低於1×1012cm-3的氧化物半導體層，可達成1×10-13A或更低(其為極小)的關閉電流。因此，可提供抑制漏電流的省電半導體裝置。此外，可提供在導通電流和關閉電流之間具有高比例的顯示裝置。此外，可提供具有高對比和高顯示畫 質的顯示裝置。
此實施例之顯示裝置設置有使用高純度氧化物半導體之具有高電子場效遷移率的電晶體；因此，電晶體可以高速操作，且達到動態影像及高清晰度的顯示特性。
此外，因為含有銅作為主要成份的導線以氮化膜密封，抑制了銅擴散，使得可提供具有較高可靠度的半導體裝置。
此實施例可與其他實施例中所述之結構適當組合而被實施。
(實施例7)
在此實施例中，將說明發光顯示裝置作為本發明之半導體裝置的範例。作為包括在顯示裝置中的顯示元件，在此實施例中將說明使用電致發光的發光元件。使用電致發光的發光元件係依據發光材料為有機化合物或無機化合物而被分類。一般來說，前者稱為有機EL元件，而後者稱為無機EL元件。
在有機EL元件中，藉由施加電壓至發光元件，分別自一對電極將電子和電洞注入至包含發光有機化合物的層，使得電流流動。然後，這些載子(電子和電洞)的重結合使發光有機化合物形成激發態且當其從激發態回到接地態時發光。由於這機制，此發光元件被稱為電流激發發光元件。
依據元件結構將無機EL元件分類為分散型無機EL元 件和薄膜無機EL元件。分散型無機EL元件具有發光層，其中發光材料的粒子被分散在黏合劑中，且其發光機制為利用施體位準和受體位準的施體-受體重結合型發光。薄膜無機EL元件具有一結構：發光層係夾於介電層之間，該等介電層係進一步夾於電極之間，且其發光機制為利用金屬離子的內殼層電子躍遷的局部型發光。應注意此實施例之說明使用有機EL元件作為發光元件。
圖23顯示可施加有數位時間灰階驅動的像素結構的範例，作為依據本發明之一實施例的半導體裝置的範例。圖示中"OS"的詞代表其中使用氧化物半導體的薄膜電晶體。
說明可施加有數位時間灰階驅動之像素的結構和操作。在此實施例中，說明一範例，其中一個像素包括兩個實施例1或2中所述之含有用於通道形成區域之氧化物半導體層(In-Ga-Zn-O基半導體層)的n通道電晶體。
像素6400包括開關電晶體6401、驅動電晶體6402、發光元件6404、及電容器6403。開關電晶體6401的閘極係連接至掃描線6406，開關電晶體6401的第一電極(源極電極和汲極電極之其中一者)係連接至信號線6405，且開關電晶體6401的第二電極(源極電極和汲極電極之其中另一者)係連接至驅動電晶體6402的閘極。驅動電晶體6402的閘極係經由電容器6403連接至電源供應線6407，驅動電晶體6402的第一電極係連接至電源供應線6407，且驅動電晶體6402的第二電極係連接至發光元件6404的第一電極(像素電極層)。發光元件6404的第二電極對應於共同電極 6408。共同電極6408係電連接至在相同基板上的共同電位線。
將發光元件6404的第二電極(共同電極6408)設定至低電源供應電位。應注意低電源供應電位係滿足下列關係的電位：低電源供應電位係低於高電源供應電位(低電源供應電位<高電源供應電位)，參考設定至電源供應線6407的高電源供應電位。作為低電源供應電位，可採用例如GND、0V、或之類。將高電源供應電位和低電源供應電位之間的電位差施加到發光元件6404，且施加電流到發光元件6404，使得發光元件6404發光。此處，為了使發光元件6404發光，設定各電位，使得高電源供應電位和低電源供應電位之間的電位差為順向臨界電壓或高於發光元件6404。應注意共同電極6408可被設定至高電源供應電位，且電源供應線6407可被設定至低電源供應電位。在此情況中，發光元件6404的結構可被適當的修正，因為在發光元件6404中的電流反向流動。
應注意驅動電晶體6402的閘極電容器可被用於電容器6403的替代者，使得電容器6403可被省略。驅動電晶體6402的閘極電容器可形成於通道形成區域和閘極電極層之間。
在電壓-輸入電壓驅動方法的情況中，將視頻信號輸入至驅動電晶體6402的閘極，使得驅動電晶體6402係處於被充份導通或關閉之兩狀態的其中一者。亦即，驅動電晶體6402在線性區域中操作。因為驅動電晶體6402在線性區 域中操作，高於電源供應線6407之電壓的電壓被施加至驅動電晶體6402的閘極。應注意施加高於或等於(電源供應線的電壓+驅動電晶體6402的Vth)的電壓至信號線6405。
在使用類比灰階驅動取代數位時間比例灰階驅動的情況中，可藉由以不同方式輸入信號採用相同於圖23之像素結構的像素結構。
在實施類比灰階驅動的情況中，施加高於或等於(發光元件6404的順向電壓+驅動電晶體6402的Vth)的電壓至驅動電晶體6402的閘極。發光元件6404的順向電壓表示獲得所欲亮度的電壓，且至少包括順向臨界電壓。輸入使驅動電晶體6402在飽和區中操作的視頻信號，使得電流可被施加至發光元件6404。為了使驅動電晶體6402在飽和區中操作，電源供應線6407的電位被設定為高於驅動電晶體6402的閘極電位。當使用類比視頻信號時，依據視頻信號將電流饋入發光元件6404且實施類比灰階驅動係可能的。
應注意本發明的像素結構並不侷限於圖23所示之結構。例如，可將開關器、電阻器、電容器、電晶體、邏輯電路、或之類加入圖23所示之像素。
接著，將參考圖24A至24C說明發光元件的結構。在此實施例中，將藉由使用n通道驅動薄膜電晶體作為範例來說明像素的橫截面結構。薄膜電晶體7011、7021、和7001之各者，其為用於圖24A至24C中的半導體裝置的驅動薄膜電晶體，可以相同於實施例1或3中所述之電晶體的相同方式來製造。
為了擷取發射自發光元件的光，陽極和陰極之至少一者需要透光。發光元件可具有頂發射結構，其中光擷取自相對於基板的表面；底發射結構，其中光擷取自基板側的表面；或雙發射結構，其中光擷取自相對於基板的表面以及基板側的表面。本發明之一實施例的像素結構可適用於具有此些發射結構的發光元件。
將參考圖24A說明具有底發射結構的發光元件。
圖24A為在驅動薄膜電晶體7011為n通道薄膜電晶體且自發光元件7012發射光至第一電極7013側的情況中，像素的橫截面圖。在圖24A中，發光元件7012的第一電極7013係形成於透光可見光的導電膜7017之上，該導電膜係電連接至驅動薄膜電晶體7011的源極或汲極電極層，且EL層7014和第二電極7015依此順序堆疊於第一電極7013之上。
作為可見光透光的導電膜7017，可使用可見光透光的導電膜，例如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫、氧化銦鋅、或加入氧化矽的氧化銦錫的膜。
發光元件的第一電極7013可使用任何各種材料。例如，在使用第一電極7013作為陰極的情況中，較佳係使用具有低功函數的材料，例如鹼金屬(例如Li或Cs)、鹼土金屬(例如Mg、Ca、或Sr)、包括這些金屬的合金(Mg：Ag、Al：Li、或之類)、或稀土金屬(例如Yb或Er)。在圖24A中，形成第一電極7013以具有足夠透光可 見光的厚度(較佳為，大約5nm至30nm)。例如，將具有20nm厚度的鋁膜用於第一電極7013。
應注意可堆疊透光可見光的導電膜和鋁膜然後選擇性地蝕刻以形成透光可見光的導電膜7017和第一電極7013；在此情況中，較佳可使用相同遮罩實施蝕刻。
此外，第一電極7013的周圍被間隔件7019覆蓋。使用聚亞醯胺、丙烯酸樹脂、聚醯胺、環氧樹脂等之有機樹脂膜、無機絕緣膜、或有機聚矽氧烷形成間隔件7019。特別好的是使用光敏樹脂材料來形成間隔件7019以具有在第一電極7013之上的開孔，使得形成開孔的側壁以具有有連續曲率的斜面。在將光敏樹脂材料用於間隔件7019的情況中，可省略形成抗蝕遮罩的步驟。
作為形成於第一電極7013和間隔件7019之上的EL層7014，至少包括發光層的EL層係可接受的。可形成EL層7014以具有單層結構或疊層結構。當使用複數層形成EL層7014且第一電極7013作用為陰極時，在第一電極7013之上依電子注入層、電子傳輸層、發光層、電洞傳輸層、及電洞注入層的順序堆疊該等層。並不需要形成所有的層。
堆疊順序並不侷限於上述堆疊順序。第一電極7013可作用為陽極，且在陽極上依電洞注入層、電洞傳輸層、發光層、電子傳輸層、及電子注入層之順序堆疊該等層。然而，考量功率消耗，第一電極7013作用為陰極，且在第一電極7013之上依電子注入層、電子傳輸層、發光層、電洞傳輸層、及電洞注入層之順序堆疊該等層係較佳的，因為 可防止驅動器電路部份的電壓增加且可更有效地減少功率消耗。
形成於EL層7014之上的第二電極7015可使用任何各種材料。例如，在使用第二電極7015作為陽極的情況中，具有高功函數(具體地，4.0eV或更多)的材料，例如，ZrN、Ti、W、Ni、Pt、Cr、或之類；或透明導電材料，例如ITO、IZO、或ZnO係較佳的。
發光元件7012對應於包含發光層的EL層7014係夾於第一電極7013和第二電極7015之間的區域。在圖24A中所示之元件結構的情況中，光從發光元件7012發射至第一電極7013側，如箭號所示。
應注意在圖24A中，發射自發光元件7012的光穿過彩色濾光層7033、絕緣層7032、閘極絕緣層7030、和基板7010以被發射。
以液滴放電法，例如噴墨法、印刷法、使用微影技術等的蝕刻方法形成彩色濾光層7033。
彩色濾光層7033覆蓋有覆蓋層(overcoat layer)7034，並覆蓋有保護絕緣層7035。雖然圖24A中顯示覆蓋層7034具有薄厚度，但覆蓋層7034具有使用樹脂材料，例如，丙烯酸樹脂，來減少由彩色濾光層7033所造成的不均勻的功能。
接觸到源極或汲極電極的接觸孔形成於保護絕緣層7035和絕緣層7032中以與間隔件7019重疊。
接著，將參考圖24B說明具有雙發射結構的發光元 件。
在圖24B中，發光元件7022的第一電極7023係形成於電連接至驅動薄膜電晶體7021的源極或汲極電極層之可見光透光的導電膜7027之上，且EL層7024和第二電極7025依此順序堆疊於第一電極7023之上。
針對可見光透光的導電膜7027，可使用包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫、氧化銦鋅、加入氧化矽的氧化銦錫或之類的透光導電膜。
第一電極7023可使用任何各種材料。例如，在使用第一電極7023作為陰極的情況中，較佳係使用具有低功函數的材料，例如鹼金屬(例如Li或Cs)、鹼土金屬(例如Mg、Ca、或Sr)、包括這些金屬的合金(例如Mg：Ag、Al：Li)、或稀土金屬(例如Yb或Er)來形成第一電極7023。若使用金屬膜形成第一電極7023，該金屬膜具有足夠透光可見光的厚度(較佳為，大約5nm至30nm)。例如，將具有20nm厚度的鋁膜用於第一電極7023。
應注意可堆疊可見光透光的導電膜和透光金屬膜，然後選擇性地蝕刻，藉此形成可見光透光的導電膜7027和第一電極7023。在此情況中，可使用相同遮罩來實施蝕刻，其係較佳的。
此外，第一電極7023的周圍被間隔件7029覆蓋。使用聚亞醯胺、丙烯酸樹脂、聚醯胺、環氧樹脂等之有機樹脂膜、無機絕緣膜、或有機聚矽氧烷形成間隔件7029。特別 好的是使用光敏樹脂材料來形成間隔件7029以具有在第一電極7023之上的開孔，使得形成開孔的側壁以具有有連續曲率的傾斜表面。在將光敏樹脂材料用於間隔件7029的情況中，可省略形成抗蝕遮罩的步驟。
作為形成於第一電極7023和間隔件7029之上的EL層7024，包括發光層的EL層係可接受的。此外，可形成EL層7024以具有單層結構或疊層結構。當使用複數層形成EL層7024且第一電極7023作用為陰極時，在第一電極7023之上依電子注入層、電子傳輸層、發光層、電洞傳輸層、及電洞注入層的順序堆疊該等層。並不需要形成所有的層。
堆疊順序並不侷限於上述。當第一電極7023作用為陽極時，在第一電極7023之上依電洞注入層、電洞傳輸層、發光層、電子傳輸層、及電子注入層的順序堆疊該等層。然而，當比較功率消耗時，第一電極7023作用為陰極且在第一電極7023之上依電子注入層、電子傳輸層、發光層、電洞傳輸層、及電洞注入層的順序堆疊該等層係較佳的，因為可抑制驅動器電路部份中的電壓上升且可降低功率消耗。
形成於EL層7024之上的第二電極7025可使用任何各種材料。例如，在使用第二電極7025作為陽極的情況中，具有高功函數的材料，例如，透明導電材料，例如ITO、IZO、或ZnO係較佳的。在此實施例中，使用包含氧化矽的ITO膜作為作用為陽極的第二電極7025。
發光元件7022對應於包含發光層的EL層7024係夾於第 一電極7023和第二電極7025之間的區域。在圖24B中所示之元件結構的情況中，光從發光元件7022發射至第二電極7025側和第一電極7023側，如箭號所示。
應注意在圖24B中，自發光元件7022發射至第一電極7023的光穿過彩色濾光層7043、絕緣層7042、閘極絕緣層7040、和基板7020以被發射。
以液滴放電法，例如噴墨法、印刷法、使用微影技術等的蝕刻方法形成彩色濾光層7043。
彩色濾光層7043覆蓋有覆蓋層7044，亦附蓋有保護絕緣層7045。
形成在保護絕緣層7045和絕緣層7042中且接觸到汲極電極層的接觸孔係設置於與間隔件7029重疊的區域中。
應注意在使用具有雙發射結構的發光元件且在兩個顯示表面上實施全彩顯示的情況中，來自第二電極7025側的光不會穿過彩色濾光層7043；因此，較佳係將設置有另一彩色濾光層的密封基板設置於第二電極7025上。
接著，將參考圖24C說明具有頂發射結構的發光元件。
圖24C為在驅動薄膜電晶體7001為n通道薄膜電晶體且自發光元件7002發射光至第二電極7005側的情況中，像素的橫截面圖。在圖24C中，形成電連接至驅動薄膜電晶體7001的源極或汲極電極層的發光元件7002的第一電極7003，且EL層7004和第二電極7005依此順序堆疊於第一電極7003之上。
第一電極7003可使用任何各種材料。第一電極7003可使用任何各種材料行成；例如，當使用第一電極7003作為陰極時，較佳係使用具有低功函數的材料，例如鹼金屬(例如Li或Cs)、鹼土金屬(例如Mg、Ca、或Sr)、包括這些金屬的合金(例如Mg：Ag、Al：Li)、或稀土金屬(例如Yb或Er)。
此外，第一電極7003的周圍被間隔件7009覆蓋。使用聚亞醯胺、丙烯酸樹脂、聚醯胺、環氧樹脂等之有機樹脂膜、無機絕緣膜、或有機聚矽氧烷形成間隔件7009。特別好的是使用光敏樹脂材料來形成間隔件7009以具有在第一電極7003之上的開孔，使得形成開孔的側壁以具有有連續曲率的斜面。在將光敏樹脂材料用於間隔件7009的情況中，可省略形成抗蝕遮罩的步驟。
作為形成於第一電極7003和間隔件7009之上的EL層7004，至少包括發光元件的EL層係可接受的。此外，可形成EL層7004以具有單層結構或疊層結構。當使用複數層形成EL層7004且第一電極7003作用為陰極時，在第一電極7003之上依電子注入層、電子傳輸層、發光層、電洞傳輸層、及電洞注入層的順序堆疊該等層。應注意並不需要設置所有的層。
堆疊順序並不侷限於上述；可在作用為陽極的第一電極7003之上依電洞注入層、電洞傳輸層、發光層、電子傳輸層、及電子注入層的順序堆疊該等層。
例如，具有其中將Ti膜、鋁膜、和Ti膜依此順序形成 的堆疊膜的第一電極7003作用為陽極，且電洞注入層、電洞傳輸層、發光層、電子傳輸層、和電子注入層依此順序堆疊於該陽極之上。因此，形成Mg：Ag合金薄膜和ITO膜的疊層。
應注意當驅動薄膜電晶體7001為n通道電晶體時，較佳將電子注入層、電子傳輸層、發光層、電洞傳輸層、和電洞注入層依此順序堆疊於第一電極7003之上，因為可抑制驅動器電路的電壓增加，且因此可減少功率消耗。
第二電極7005係使用透光可見光的導電膜來形成，可使用例如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫、氧化銦鋅、或加入氧化矽的氧化銦錫的膜。
發光元件7002對應於包含發光層的EL層7004係夾於第一電極7003和第二電極7005之間的區域。在圖24C中所示之像素的情況中，光從發光元件7002發射至第二電極7005側，如箭號所示。
在圖24C中，驅動薄膜電晶體7001的汲極電極層係經由設置於保護絕緣層7052和絕緣層7055中的接觸孔電連接至第一電極7003。可使用樹脂材料形成平坦化絕緣層7053，例如聚亞醯胺、丙烯酸、苯環丁烯基樹脂、聚醯胺或環氧樹脂。除了這些樹脂材料之外，亦可使用低介電常數材料(低k材料)、矽氧烷基樹脂、矽酸磷玻璃(PSG)、硼磷矽玻璃(BPSG)、或之類。應注意可藉由堆疊使用這些材料形成之複數個絕緣膜來形成平坦化絕緣 層7053。平坦化絕緣層7053的形成方法並不限於特別方法，且可依據材料，以例如濺鍍法、SOG法、旋轉塗佈、浸塗、噴塗、液滴放電法(例如噴墨法、網版印刷、或平版印刷)等形成平坦化絕緣層7053。
設置間隔件7009以絕緣第一電極7003和鄰近像素的第一電極7008(未圖示)。使用聚亞醯胺、丙烯酸樹脂、聚醯胺、環氧樹脂等之有機樹脂膜、無機絕緣膜、或有機聚矽氧烷形成間隔件7009。特別好的是使用光敏樹脂材料來形成間隔件7009以具有在第一電極7003之上的開孔，使得形成開孔的側壁以具有有連續曲率的斜面。在將光敏樹脂材料用於間隔件7009的情況中，可省略形成抗蝕遮罩的步驟。
在圖24C中的結構中，當實施全彩顯示時，例如，使用發光元件7002作為綠色發光元件，使用鄰近發光元件之其中一者作為紅色發光元件，且使用另外一者作為藍色發光元件。替代地，可使用四種發光元件(除了三種發光元件之外，包括白色發光元件)來製造可全彩顯示的發光顯示裝置。
在圖24C中的結構中，可全彩顯示的發光顯示裝置可以此方式製造：將被設置的所有複數個發光元件係白色發光元件且配置具有彩色濾光片等的密封基板於發光元件7002上。形成顯示單色(例如白色或藍色)的材料且與彩色濾光片或色彩轉換層結合，藉此可實施全彩顯示。
不須說，亦可實施單色光的顯示，例如，可使用白色 發光形成照明系統，或使用單色發光形成區域色彩發光裝置。
若有需要，可提供光學膜，例如包括圓偏振板的偏光膜。
應注意，雖然此處說明的有機EL元件作為發光元件，亦可提供無機EL元件作為發光元件。
應注意說明其中控制發光元件之驅動的薄膜電晶體(驅動薄膜電晶體)係電連接至該發光元件的範例；然而，可採用其中用於電流控制的薄膜電晶體係連接於驅動薄膜電晶體和發光元件之間的結構。
此實施例中所述之半導體裝置並不侷限於圖24A至24C中所述之結構，且可基於依據本發明之精神和技術以各種方式修改。
接著，參考圖25A和25B說明對應於半導體裝置之一實施例的發光顯示面板(亦稱為發光面板)的外觀和橫截面，該半導體裝置中施用有實施例1或3中所述之電晶體。圖25A為面板的俯視圖，該面板中形成於第一基板之上的電晶體和發光元件係以密封劑密封於第一基板和第二基板之間。圖25B對應於沿圖25A之線H-I所截取的橫截面圖。
設置密封劑4505以便圍繞設置於第一基板4501之上的像素部份4502、信號線驅動器電路4503a和4503b、及掃描線驅動器電路4504a和4504b。此外，設置第二基板4506於像素部份4502、信號線驅動器電路4503a和4503b、和掃描線驅動器電路4504a和4504b之上。因此，藉由第一基板 4501、密封劑4505、和第二基板4506，以填充劑4507將像素部份4502、信號線驅動器電路4503a和4503b、和掃描線驅動器電路4504a和4504b一起密封。以保護膜(例如層積膜或紫外光固化樹脂膜)或具有高氣密性和低脫氣的覆蓋材料封裝(密封)面板，使得該面板不會暴露於外面空氣係較佳的。
形成於第一基板4501之上的像素部份4502、信號線驅動器電路4503a和4503b、及掃描線驅動器電路4504a和4504b各包括複數個電晶體，且說明包含於像素部份4502中的電晶體4510和包含於信號線驅動器電路4503a中的電晶體4509作為圖25B中的範例。
針對電晶體4509和4510之各者，可應用實施例1或3中所述之包含氧化物半導體層(In-Ga-Zn-O基半導體層)的高度可靠的電晶體。在此實施例中，電晶體4509和4510為n通道電晶體。
在絕緣層4544之上，將導電層4540設置於e與用於驅動器電路之電晶體4509的氧化物半導體層的通道形成區域重疊的位置。藉由設置導電層4540以變與氧化物半導體層的通道形成區域重疊，可抑制電晶體4509之臨界電壓的偏移。此外，導電層4540的電位可與電晶體4509之閘極電極層的電位相同或不同。導電層4540亦可作用為第二閘極電極層。替代地，導電層4040的電位可為GND或0V，或導電層4040可處於浮動狀態。
參考編號4511表示發光元件。第一電極層4517(其為 包含於發光元件4511中的像素電極)係電連接至電晶體4510的源極或汲極電極層。應注意發光元件4511的結構為第一電極層4517、電致發光層4512、及第二電極層4513的疊層結構，但並不侷限於該結構。可依據自發光元件4511等擷取光的方向，適當地改變發光元件4511的結構。
使用有機樹脂膜、無機絕緣膜、或有機聚矽氧烷形成間隔件4520。使用光敏材料形成間隔件4520且在第一電極層4517之上形成開孔，使得開孔的側壁被形成為具有連續曲率的斜面係特別佳的。
電致發光層4512可以單層或複數堆疊層形成。
可形成保護膜於第二電極層4513和間隔件4520之上以防止氧氣、氫氣、水氣、二氧化碳或之類進入發光元件4511。作為保護膜，可形成氮化矽膜、氧化氮化矽膜、DLC膜或之類。
自FPC 4518a和4518b將各種信號和電位供應至信號線驅動器電路4503a和4503b、掃描線驅動器電路4504a和4504b、或像素部份4502。
在此實施例中，連接端子電極4515係使用相同導電膜來形成，其用於包含在發光元件4511中的第一電極層4517。端子電極4516係使用相同導電膜來形成，其用於包含在電晶體4509和4510中的源極和汲極電極層。
連接端子電極4515係經由向異性導電膜4519電連接至包含於FPC 4518a中的端子。
位於自發光元件4511截取光的方向中的第二基板需要 具有關於可見光的透光性質。在此情況中，使用具有關於可見光之透光性質的材料，例如玻璃板、或塑膠板、聚酯纖維膜、或丙烯酸膜。
作為填充劑4507，除了惰性氣體(例如氮氣或氬氣)之外，可使用紫外光固化樹脂或熱固樹脂。可使用例如，PVC(聚(聚氯乙烯))、丙烯酸樹脂、聚亞醯胺、環氧樹脂、矽氧樹脂、PVB(聚(乙烯縮丁醛))、或EVA(乙烯醋酸乙烯酯共聚物)。在此實施例中，將氮氣用於填充劑4507。
此外，若有需要，可在發光元件的發光表面上適當地設置光學膜，例如偏光板、圓偏振板(包括橢圓偏光板)、延遲板(四分之一波片或半波片)、或彩色濾光片。此外，偏光板或圓偏振板可設置有抗反射膜。例如，可實施防眩光處理，該處理可藉由表面上之突起和凹陷擴散反射光，使得減少眩光。
可將信號線驅動器電路4503a和4503b以及掃描線驅動器電路4504a和4504b作為使用單晶半導體膜和多晶半導體形成的驅動器電路，安裝於分別製備的基板之上。此外，可僅分別形成或安裝信號線驅動器電路或其部份、或掃描線驅動器電路或其部份。此實施例不限於圖25A和25B中所述之結構。
此實施例之發光顯示裝置係安裝有具有優良操作穩定性的電晶體，因此具有高度可靠性。
在此實施例中，藉由使用包含銅作為主要成分的導電 層，可提供其中減少導線電阻的顯示裝置。在施用有此實施例所述之半導體裝置的具有大螢幕的顯示裝置或具有高清晰度的顯示裝置中，很難造成信號傳輸至信號線之終端部份的延遲、電源供應線之電壓下降、或之類。因此，可提供其中抑制顯示品質的惡化，例如顯示不平衡或灰階缺陷，以改善顯示品質的顯示裝置。
此外，藉由使用被高度純化以具有載子濃度低於1×1012cm-3的氧化物半導體層，可達成1×10-13A或更低(其為極小)的關閉電流。因此，可提供抑制漏電流的省電半導體裝置。此外，可提供在導通電流和關閉電流之間具有高比例的顯示裝置。此外，可提供具有高對比和高顯示畫質的顯示裝置。
此實施例之顯示裝置設置有使用高純度氧化物半導體之具有高電子場效遷移率的電晶體；因此，電晶體可以高速操作，且達到動態影像及高清晰度的顯示特性。
此外，因為含有銅作為主要成份的導線以氮化膜密封，抑制了銅擴散，使得可提供具有較高可靠度的半導體裝置。
應注意此實施例中所述之結構可與其他實施例中所述之結構適當地結合。
(實施例8)
在此實施例中，將說明電子紙的範例，作為顯示裝置，其為本發明之半導體裝置的範例
圖26說明主動矩陣型電子紙裝置作為依據本發明之一實施例的顯示裝置之範例。用於顯示裝置中的電晶體581可以相同於實施例1或3之方式製造。
圖26中的電子紙為使用扭球顯示系統的顯示裝置的範例。該扭球顯示系統指的是一方法，其中各為黑色和白色的球形粒子係配置於第一電極層和第二電極層(其為用於顯示元件的電極層)之間，且在第一電極層和第二電極層之間產生電位差以控制球形粒子的定向，使得實施顯示。
電晶體581的源極電極層或汲極電極層係經由形成於絕緣層585中的開孔與第一電極層587接觸且電連接至第一電極層587。在第一電極層587和第二電極層588之間，設置球形粒子589，其各具有黑色區域590a、白色區域590b、以及圍繞黑色區域590a和白色區域590b的空腔594，其以液體填充。圍繞球形粒子589的空間填充有填充劑595，例如樹脂(見圖26)。應注意在圖26中，參考編號580表示基板，參考編號583表示層間絕緣膜，且參考編號596表示基板。
此外，亦可使用電泳元件替代扭球。使用具有大約10μm至200μm之直徑的微膠囊，其中裝有透明液體、帶正電荷的白色微粒、和帶負電荷的黑色微粒。在設置於第一電極層和第二電極層之間的微膠囊中，當由第一電極層和第二電極層施加電場時，白色微粒和黑色微粒向彼此相反的方向移動，使得可顯示白色或黑色。使用此原理的顯示元件為電泳顯示元件且通稱為電子紙。電泳顯示元件具有 較液晶顯示元件高的反射率，因此，不需要輔助光，功率消耗低，且可在暗處辨識顯示部份。而且，被顯示一次的影像即使在電力不供應至顯示部份時仍可維持。因此，即使具有顯示功能的半導體裝置(亦簡稱為顯示裝置或設置有顯示裝置的半導體裝置)被斷電時，可儲存已顯示的影像。
此實施例的電子紙具有高可靠度，因為其安裝有具有優良操作穩定性的電晶體。
在此實施例中，藉由使用包含銅作為主要成分的導電層，可提供其中減少導線電阻的顯示裝置。在施用此實施例的具有大螢幕的顯示裝置或具有高清晰度的顯示裝置中，很難造成信號傳輸至信號線之終端部份的延遲、電源供應線之電壓下降、或之類。因此，可提供其中抑制顯示品質的惡化，例如顯示不平衡或灰階缺陷，以改善顯示品質的顯示裝置。
此外，藉由使用被高度純化以具有載子濃度低於1×1012cm-3的氧化物半導體層，可達成1×10-13A或更低(其為極小)的關閉電流。因此，可提供抑制漏電流的省電半導體裝置。此外，可提供在導通電流和關閉電流之間具有高比例的顯示裝置。此外，可提供具有高對比和高顯示畫質的顯示裝置。
此外，因為含有銅作為主要成份的導線以氮化膜密封，抑制了銅擴散，使得可提供具有較高可靠度的半導體裝置。
此實施例可適當地與實施例1或3之任何內容組合。
(實施例9)
可將依據本發明之一實施例的顯示裝置應用於電子紙。電子紙可被用於各種領域的電子機器，只要他們能顯示資料。例如，可將電子紙應用於電子書裝置(電子書)、海報、例如火車之交通工具上的廣告或各種卡(例如信用卡)的顯示。圖27A和27B以及圖28顯示此種電子裝置的範例。
圖27A說明使用電子紙形成之海報2631。若廣告媒介為印刷紙，需以人力更換廣告；然而，當使用依據本發明之一實施例的電子紙時，可在短時間內改變廣告顯示。而且，可獲得穩定影像而無顯示缺陷。應注意該海報可具有能無線傳送或接收資料的組態。
圖27B說明例如火車之交通工具上的廣告2632。若廣告媒介為印刷紙，需以人力更換廣告；然而，當使用依據本發明之一實施例的電子紙時，可在短時間內改變廣告顯示。而且，可獲得穩定影像而無顯示缺陷。應注意該海報可具有能無線傳送或接收資料的組態。
圖28說明電子書裝置的範例。例如，電子書裝置2700包括兩個外殼，外殼2701和外殼2703。外殼2701和2703以軸部份2711彼此結合，沿著軸部份可打開和關上電子書裝置2700。使用此結構，電子書裝置2700可操作如同紙質書。
顯示部份2705和顯示部份2707係分別結合於外殼2701和外殼2703中。顯示部份2705和顯示部份2707可顯示一個影像或不同影像。例如，當該等顯示部份顯示不同影像時，文字可被顯示於右邊顯示部份上(圖28之顯示部份2705)且影像可被顯示於左邊顯示部份上(圖28之顯示部份2707)。
此外，圖28說明外殼2701設置有操作部份等的範例。例如，外殼2701設置有電源開關2721、操作鍵2723、揚聲器2725等。使用操作鍵2723，可翻頁。應注意鍵盤、指向裝置等可被設置於與外殼之顯示部份相同地表面上。此外，外部連接端子(耳機端子、USB端子、可連接至例如AC轉換器及USB線等各種線的端子)、記錄媒體插入部等可設置於外殼的背面或側面。此外，電子書裝置2700可具有電子字典的功能。
電子書裝置2700可具有能夠無線傳輸及接收資料的組態。經由無線通訊，可從電子書伺服器購買和下載所欲的圖書資料等。
因為安裝有具有優良操作穩定性的電晶體，前述顯示裝置具有高可靠性。
(實施例10)
可將依據本發明之一實施例的半導體裝置應用於各種電子裝置(包括遊戲機)。電子裝置之範例為電視機(亦稱為電視或電視接收器)、電腦等之螢幕、例如數位相機 或數位攝影機的相機、數位相框、手機(亦稱為行動電話或行動電話裝置)、可攜式遊戲機、可攜式資訊終端、音頻再生裝置、例如柏青哥機等的大型遊戲機台。
圖29A說明電視機的範例。在電視機9600中，將顯示部份9603結合至外殼9601。顯示部份9603可顯示影像。在此實施例中外殼9601以腳座9605支撐。
可使用外殼9601的操作開關或單獨的遙控器9610操作電視機9600。可使用遙控器9610的操作鍵9609控制頻道和音量，使得可控制顯示於顯示部份9603的影像。此外，遙控器9610可設置有用於顯示輸出自遙控器9610的資料的顯示部份9607。
應注意電視機9600設置有接收器、數據機等。使用該接收器，可接收一般電視節目。此外，當該顯示裝置經由數據機以有線或無線連接至通訊網路時，可執行單向(自傳送器至接收器)或雙向(傳送器與接收器之間，或接收器之間)的資訊通訊。
圖29B說明數位相框的範例。例如，在數位相框9700中，顯示部份9703被結合至外殼9701。顯示部份9703可顯示各種影像。例如，顯示部份9703可顯示由數位相機等拍攝的資料且作用如同一般相框。
應注意數位相框9700設置有操作部份、外部連接端子(耳機端子、USB端子、可連接至例如AC轉換器及USB線等各種線的端子)、記錄媒體插入部等。雖然這些組件可設置於其上設置有顯示部份的表面上，對於數位相框9700 的設計，較佳係將它們設置於側面或背面。例如，儲存由數位相機所拍攝之資料的記憶體被插入數位相框的記錄媒體插入部，藉此可傳輸並顯示影像資料於顯示部份9703。
數位相框9700可無線地傳送和接收資料。可採用其中無線傳送所欲的影像資料以顯示的結構。
圖30A說明可攜式遊戲機，其包括外殼9881和外殼9891，其以連接部9893接合以便可以打開和關閉。顯示部份9882和顯示部份9883分別被結合至外殼9881和外殼9891。圖30A所示之可攜式遊戲機另外包括揚聲器部9884、儲存媒體插入部9886、LED燈9890、輸入機構(操作鍵9885、連接端子9887、感測器9888(具有測量力、位移、位置、速度、加速度、角速度、旋轉數、距離、光線、液體、磁性、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流速、溼度、傾斜度、震動、氣味或紅外線的功能)及麥克風9889)等。不須說，可攜式遊戲機的結構並不侷限於上述結構，並且可為任何結構，只要設置有依據本發明之一實施例的半導體裝置。此外，可適當地設置其他配件。示於圖30A中的可攜式遊戲機具有讀取儲存於儲存媒體中的程式或資料以將其顯示於顯示部份上的功能，以及具有可藉由無線通訊與其他可攜式遊戲機共享資料的功能。示於圖30A中的可攜式遊戲機的功能並不侷限於此些功能，可攜式遊戲機可具有各種功能。
圖30B說明吃角子老虎機的範例，其為大型遊戲機 台。在吃角子老虎機9900中，顯示部份9903被結合至外殼9901。此外，吃角子老虎機9900包括操作機構，例如，起動拉把或停止開關、投幣孔、揚聲器等。不須說，吃角子老虎機9900的結構不侷限於上述結構，且可為任何結構，只要設置有依據本發明之一實施例的半導體裝置。此外，可適當地設置其他配件。
圖31說明行動電話的範例。行動電話1000包括結合至外殼1001的顯示部份1002、操作按紐1003、外部連接埠1004、揚聲器1005、麥克風1006等。
當以手指等觸碰圖31所示之行動電話1000的顯示部份1002時，可將資料輸入至行動電話1000。使用者可藉由以手指等觸碰顯示部份1002來打電話或傳簡訊。
顯示部份1002主要具有三種螢幕模式。第一種模式為顯示模式，主要用於顯示影像。第二種顯示模式為輸入模式，主要用於輸入資料，例如文字。第三種模式為顯示-以及-輸出模式，其結合顯示模式和輸入模式之兩種模式。
例如，在打電話或編寫信件的情況中，顯示部份1002被設定為文字輸入模式，其主要執行文字輸入，且可在螢幕上實施文字輸入操作。在此情況中，較佳係在顯示部份1002之螢幕的幾乎所有區域上顯示鍵盤或數字按鈕。
當在行動電話1000中設置包括用於偵測傾斜度之感測器(例如陀螺儀或加速度感測器)的偵測裝置時，當在行動電話1000中設置包括用於偵測傾斜度之感測器(例如陀 螺儀或加速度感測器)的偵測裝置時，可藉由確定行動電話1000的方向(行動電話1000係水平放置的橫向模式或垂直放置的肖像模式)，自動切換在顯示部分1002上的螢幕顯示
藉由觸碰顯示部分1002或操作外殼1001的操作按鈕1003切換螢幕模式。或者，依據顯示於顯示部分1002上的影像種類切換螢幕模式。例如，當顯示部分中顯示影像的訊號為移動影像資料時，將螢幕模式切換至顯示模式。當訊號為文字資料時，將螢幕模式切換至輸入模式。
並且，在輸入模式中，當一段時間不執行藉由觸碰顯示部分1002的輸入且偵測到藉由顯示部分1002中的光學感測器所偵測的訊號時，可控制螢幕模式以將其從輸入模式切換至顯示模式。
顯示部分1002可充當影像感測器。例如，以手掌或手指觸碰顯示部分1002取得掌紋、指紋等的影像，藉以執行個人身份驗證。並且，藉由提供顯示部分背光或發出近紅外光的感應光源，可取得手指靜脈、手掌靜脈等的影像。
如上所述，可製造安裝有具有優良操作穩定性的電晶體的顯示裝置。因為電子裝置包括具有優良操作穩定性的電晶體，因而有高可靠度。
(實施例11)
在此實施例中，將參考圖32、圖33、圖34和圖35說明液晶顯示裝置的範例，其包括實施例1或3中所述之電晶體 及液晶元件作為半導體元件。實施例1中所述之電晶體可被用於薄膜電晶體628和629，其被用於圖32、圖33、圖34和圖3中所述之液晶顯示裝置。此外，可經由相同於實施例2的製程製造薄膜電晶體628和629，且具有高電氣特性和高可靠度。薄膜電晶體628和629為氧化物半導體層中形成有通道形成區域的電晶體。參考圖32、圖33、圖34和圖35，說明一範例，其中可以用圖1B中所述之電晶體相同的製造方式製造電晶體，但本發明之實施例並不侷限於此。
下文，說明垂直配向(VA)模式液晶顯示裝置。VA為控制液晶顯示面板之液晶分子的配向的方法。在VA液晶顯示裝置中，當不施加電壓時，在關於面板表面的垂直方向中排列液晶分子。在此實施例中，特別是，將像素分成幾個區域(次像素)，且將液晶分子在該等個別區域中排列在不同方向。這稱為稱為多域或多域設計。下文，說明多域設計的液晶顯示裝置。
圖33和34分別說明像素電極和反向電極。圖33為顯示形成有像素電極之基板側的俯視圖。圖32說明沿著圖33中的線E-F所截取的橫截面結構。圖34為其上形成有反向電極之基板側的平面圖。下文，將參考這些圖示說明。
圖32說明一狀態，其中基板600設置有薄膜電晶體628、連接至薄膜電晶體628的像素電極624、且儲存電容器部630與設置有反向電極640等的相對基板601重疊，且將液晶注入其間。
相對基板601設置有彩色層636和反向電極640，凸出 644係形成於反向電極640上。對準膜648形成於像素電極624之上，且相同地對準膜646係形成於反向電極640和凸出644上。液晶層650形成於基板600和相對基板601之間。
於基板600之上形成薄膜電晶體628、連接至薄膜電晶體628的像素電極624、及儲存電容器部630。像素電極624在接觸孔623中連接至導線618。接觸孔623穿透覆蓋薄膜電晶體628、導線618、和儲存電容器部630的絕緣層620，且進一步穿透覆蓋絕緣層620的第三絕緣層622。作為薄膜電晶體628，可適當地使用實施例1或3中所述之電晶體。此外，儲存電容器部630包括電容器導線604，其與薄膜電晶體628的閘極導線602同時形成；閘極絕緣層606；第二電容器導線617，其與導線616和618同時形成。
像素電極624、液晶層650、及反向電極640彼此重疊，使得形成液晶元件。
圖33說明基板600之上的結構。像素電極624可使用透光導電材料，例如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、銦錫氧化物(下文稱為ITO)、氧化銦鋅、加入氧化矽的氧化銦錫或之類來形成。
像素電極624可使用包括導電高分子(亦稱為導電聚合物)的導電組成來形成。使用該導電組成所形成的像素電極較佳具有小於或等於每平方10000歐姆的薄膜電阻及在波長550nm處大於或等於70%的透光率。此外，包含於該導電組成中的導電高分子的電阻率較佳為小於或等於 0.1Ω．cm。
作為導電高分子，可使用所謂的π-電子共軛導電聚合物。例如，可給定聚苯胺或其衍生物、聚砒咯或其衍生物、聚塞吩或其衍生物、二或多種該等之共聚物等。
狹縫625形成於像素電極624中。形成狹縫625以控制液晶的對準。
圖33中所述之薄膜電晶體629、連接至薄膜電晶體629的像素電極626、及儲存電容器部631可分別以相同於薄膜電晶體628、像素電極624、及儲存電容器部630的方式形成。薄膜電晶體628和629均連接至導線616。此液晶顯示面板的像素包括像素電極624和626。像素電極624和626為次像素。
圖34說明相對基板側的結構。較家係使用與像素電極624相同的材料形成反向電極640。控制液晶對準的凸出644係形成於反向電極640之上。
圖35說明此像素結構的等效電路。薄膜電晶體628和629均連接至閘極導線602和導線616。在此情況中，當電容器導線604和電容器導線605的電位彼此不同時，液晶元件651和652的操作可不同。亦即，藉由個別控制電容器導線604和605的電位來精確地控制液晶的對準且增加視角。
當將電壓施加至設置有狹縫625的像素電極624時，在狹縫625的附近產生扭曲的電場(斜電場)。狹縫625和相對基板601側上的凸出644係以囓合的方式交替排列，因此，有效地產生斜電場以控制液晶的對準，使得液晶的對 準依據位置而不同。亦即，以域相乘(domain multiplication)增加液晶顯示面板的視角。
接著，參考圖36、圖37、圖38和圖39說明不同於上述的另一VA液晶顯示裝置。
圖36和37各說明VA模式液晶顯示面板的像素結構。圖37為基板600的俯視圖。圖36為沿著圖37中的剖面線Y-Z所截取的橫截面結構。將參考兩圖示來說明。
在此像素結構中，複數個像素電極設置於一個像素中，且薄膜電晶體連接至各像素電極。構建複數個薄膜電晶體以便以不同的閘極信號來驅動。亦即，彼此獨立地控制在多域像素中施加至個別像素電極的信號。
經由接觸孔623，像素電極624以導線618連接至薄膜電晶體628。經由接觸孔627，像素電極626以導線619連接至薄膜電晶體629。薄膜電晶體628的閘極導線602與薄膜電晶體629的閘極導線603分開，使得可供應不同的閘極信號。另一方面，作為資料線的導線616被薄膜電晶體628和629共用。作為各薄膜電晶體628和629，可適當地使用實施例1或3中所述之電晶體。並且，設置電容器導線690。
像素電極624的形狀不同於像素電極626的形狀，且該等像素電極以狹縫分開。像素電極626圍繞像素電極624，其具有V形。薄膜電晶體628和629使施加電壓至像素電極624和626的時點彼此不同，藉此控制液晶的對準。圖39顯示此像素結構的等效電路。薄膜電晶體628連接至閘極導線602，且薄膜電晶體629連接至閘極導線603。若施 加不同閘極信號至閘極導線602和603，薄膜電晶體628和629的操作時點可不相同。
相對基板601設置有彩色層636和反向電極640。平坦化層637形成於彩色層636和反向電極640之間以防止液晶的對準失序。圖38說明相對基板側上的結構。反向電極640被複數個像素共用，且形成狹縫641於反向電極640中。像素電極624和626上的狹縫641和狹縫625係以囓合的方式交替排列；因此，有效地產生斜電場，且可控制液晶的對準。因此，在不同位置的液晶的定向可不相同，使得加寬視角。
像素電極624、液晶層650、和反向電極640彼此重疊，使得形成第一液晶元件。此外，像素電極626、液晶層650、和反向電極640彼此重疊，使得形成第二液晶元件。而且，採用該多域結構，其中一個像素設置有第一液晶元件和第二第二液晶元件。
雖然此實施例中說明VA模式液晶顯示裝置作為包括實施例1或3中所述之電晶體的液晶顯示裝置，實施例1或3中所述之電晶體可應用於IPS模式液晶顯示裝置、TN模式液晶顯示裝置等。
在使用實施例2中所述之電晶體的製造方法來製造在上述液晶顯示裝置的像素部份中的電晶體的情況中，可抑制因為各像素之電晶體的臨界電壓變化所造成的顯示不平衡。
(實施例12)
在此實施例中，參考圖40.說明設置有顯示裝置之電路的基板之範例，其結構不同於實施例1或3之結構。
圖40說明設置於顯示裝置中的像素結構。圖40為說明像素之堆疊結構的橫截面圖。
在橫截面A1-A2中，說明用於像素部份中之電晶體153中的堆疊結構。電晶體153為具有底閘極結構之電晶體的一實施例。
在橫截面B1-B2中，說明形成於像素部份中之電容器的堆疊結構。
此外，在橫截面C1-C2中，說明在閘極導線和源極導線之相交部份中的堆疊結構。
在設置有此實施例之顯示裝置的電路的基板中，通道保護層設置於電晶體中，其不同於設置有實施例1中所述之顯示裝置的電路的基板。此外，閘極導線和源極導線之相交部分的結構係不同的。
具體地，作為通道保護層的第四絕緣層114a係設置於電晶體153中的氧化物半導體層113a的通道形成區域之上。此外，在閘極導線和源極導線之相交部分中，第四絕緣層114b係夾於使用第一導電層所形成的閘極導線111c和使用第二導電層所形成的源極導線115c之間。
設置有此實施例中所述之顯示裝置的電路的基板具有與設置有實施例1中所述之顯示裝置的電路的基板相同的結構，除了第四絕緣層114a和第四絕緣層114b之設置；因 此，省略詳細說明。
在此實施例中，使用氧化矽(SiOx(x>0))層形成第四絕緣層以具有300nm的厚度。除了氧化矽，可使用鋁、鉭、釔、或鉿之氧化物、氮化物、氮氧化合物、和氧化氮化物的一種；或至少包含兩或更多種上述材料的化合物來形成該第四絕緣層。
在此實施例中，在氧化物半導體層被高度純化之後形成該第四絕緣層。作為該第四絕緣層的形成方法，選擇不加入雜質(例如水或氫氣)的方法(例如濺鍍法等)以免汙染高純化氧化物半導體層。
在使用具有1nm或更多的厚度的氧化矽(SiOx(x>0))層形成與氧化物半導體層接觸的第四絕緣層的情況中，較佳使用矽靶材。在氧氣和稀有氣體氛圍中藉由使用矽靶材以濺鍍形成的氧化矽膜含有大量矽原子或氧原子的懸空鍵。
殘留在氧化物半導體層中的雜質擴散至含有大量矽原子或氧原子之懸空鍵的第四絕緣層中且被固定。具體地，在氧化物半導體層中的氫原子、包含氫原子的化合物(例如H2O等)較可能擴散或移動進入該第四絕緣層且固定在該第四絕緣層中。
在下列條件中，以脈衝DC濺鍍法，使用掺有具有6N純度的硼(電阻率為0.01Ωcm)的柱狀多晶矽靶材，形成第四絕緣層：基板和靶材的距離(T-S距離)為89mm，壓力為0.4Pa，且直流(DC)電源為6kW，及氛圍為氧氣 氛圍(氧氣的流量為100%)。
在膜形成中的基板溫度可為高於或等於室溫且低於或等於300℃，且在此實施例中，為100℃。
使用高純度氣體和設置有低溫泵的濺鍍設備來以濺鍍法實施氧化矽膜的沉積。可在稀有氣體(典型為氬氣)氛圍、氧氣氛圍、或包含稀有氣體(典型為氬氣)和氧氣的氛圍中實施該濺鍍法。應注意以濺鍍法形成的氧化物絕緣膜明顯緊密且甚至可使用氧化物絕緣膜的單層作為用於抑制其中雜質擴散至與其接觸之層的現象的保護膜。
作為靶材，可使用氧化矽靶材或矽靶材。此外，可使用掺有磷(P)或硼(B)的靶材，使得氧化物絕緣膜中加入磷(P)或硼(B)。
以微影方法、噴墨法、或之類在第四絕緣層上形成遮罩，且使用該遮罩實施蝕刻，使得形成第四絕緣層114a和第四絕緣層114b。
在此實施例中，使用氧化物絕緣層形成的第四絕緣層被形成以與高純度氧化物半導體層接觸。殘留於氧化物半導體層中的雜質擴散至第四絕緣層且被固定於其中。此外，自包含於第四絕緣層中的氧化物絕緣層供應氧氣至氧化物半導體層，藉此可減少氧化物半導體層中的氧氣不足。
此外，氧化物半導體層和氧化物絕緣層在相交處相交於閘極導線和源極導線之間，藉此增加導線之間的距離；因此，可減少在相交部份於導線之間產生的電容。
此實施例可與本說明書中之任何其他實施例自由地結合。
本申請案係以於2009年11月27日向日本專利局申請之日本專利申請案第2009-270784號為基礎，藉由參照納入該申請案之全部內容。
100‧‧‧基板
101‧‧‧基膜
102‧‧‧絕緣層
107、108‧‧‧絕緣層
109‧‧‧像素電極
111a‧‧‧閘極電極
111b‧‧‧電容器導線
111c‧‧‧閘極導線
113a、113b‧‧‧氧化物半導體層
115a、115b‧‧‧電極
115c‧‧‧源極導線
128‧‧‧接觸孔
151‧‧‧電晶體

Claims (13)

  1. 一種半導體裝置，包含：閘極電極；第一絕緣層在該閘極電極之上；半導體層在該第一絕緣層之上且包含與該閘極電極重疊的區域；第一電極和第二電極各在該半導體層之上且電連接至該半導體層；以及第二絕緣層在該第一電極和該第二電極之上，其中：該第一電極和該第二電極各包含：第一導電阻擋層；以及導電層，其包含銅且包含與該第一導電阻擋層之上表面接觸的區域；該半導體層包含：不與該第一電極和該第二電極之任一者重疊的第一區域；與該第一電極重疊的第二區域；以及與該第二電極重疊的第三區域；該半導體層之該第一區域位在該半導體層之該第二區域與該半導體層之該第三區域之間；該半導體層之該第一區域包含與該第二絕緣層接觸的區域；該半導體層之該第一區域比該半導體層之該第二區域 及該半導體層之該第三區域薄；該第一電極之該第一導電阻擋層的下端部分與該第二電極之該第一導電阻擋層的下端部分彼此面對；該第一電極之該導電層的下端部分與該第二電極之該導電層的下端部分彼此面對；該第一電極之該第一導電阻擋層的該下端部分與該第二電極之該第一導電阻擋層的該下端部分之間的距離比該第一電極之該導電層的該下端部分與該第二電極之該導電層的該下端部分之間的距離短；該第二電極包含：與該閘極電極重疊的第一區域；以及不與該閘極電極重疊的第二區域；該第一電極之該第一導電阻擋層的該下端部分與該半導體層之該第二區域的上端部分接觸；以及該第二電極之該第一導電阻擋層的該下端部分與該半導體層之該第三區域的上端部分接觸。
  2. 一種半導體裝置，包含：閘極電極；第一絕緣層在該閘極電極之上；半導體層在該第一絕緣層之上且包含與該閘極電極重疊的區域；第一電極和第二電極各在該半導體層之上且電連接至該半導體層；第二絕緣層在該第一電極和該第二電極之上； 有機樹脂層在該第二絕緣層之上；以及像素電極在該有機樹脂層之上且電連接至該第二電極，其中：該第一電極和該第二電極各包含：第一導電阻擋層；以及導電層，其包含銅且包含與該第一導電阻擋層之上表面接觸的區域；該半導體層包含：不與該第一電極和該第二電極之任一者重疊的第一區域；與該第一電極重疊的第二區域；以及與該第二電極重疊的第三區域；該半導體層之該第一區域位在該半導體層之該第二區域與該半導體層之該第三區域之間；該半導體層之該第一區域包含與該第二絕緣層接觸的區域；該半導體層之該第一區域比該半導體層之該第二區域及該半導體層之該第三區域薄；該第一電極之該第一導電阻擋層的下端部分與該第二電極之該第一導電阻擋層的下端部分彼此面對；該第一電極之該導電層的下端部分與該第二電極之該導電層的下端部分彼此面對；該第一電極之該第一導電阻擋層的該下端部分與該第 二電極之該第一導電阻擋層的該下端部分之間的距離比該第一電極之該導電層的該下端部分與該第二電極之該導電層的該下端部分之間的距離短；以及該第二電極包含：與該閘極電極重疊的第一區域；與該像素電極重疊的第二區域；以及不與該閘極電極和該像素電極之任一者重疊的第三區域。
  3. 一種半導體裝置，包含：閘極電極；第一絕緣層在該閘極電極之上；半導體層在該第一絕緣層之上且包含與該閘極電極重疊的區域；第一電極和第二電極各在該半導體層之上且電連接至該半導體層；第二絕緣層在該第一電極和該第二電極之上；有機樹脂層在該第二絕緣層之上；以及像素電極在該有機樹脂層之上且電連接至該第二電極，其中：該第一電極和該第二電極各包含：第一導電阻擋層；以及導電層，其包含銅且包含與該第一導電阻擋層之上表面接觸的區域； 該半導體層包含：不與該第一電極和該第二電極之任一者重疊的第一區域；與該第一電極重疊的第二區域；以及與該第二電極重疊的第三區域；該半導體層之該第一區域位在該半導體層之該第二區域與該半導體層之該第三區域之間；該半導體層之該第一區域包含與該第二絕緣層接觸的區域；該半導體層之該第一區域比該半導體層之該第二區域及該半導體層之該第三區域薄；該第一電極之該第一導電阻擋層的下端部分與該第二電極之該第一導電阻擋層的下端部分彼此面對；該第一電極之該導電層的下端部分與該第二電極之該導電層的下端部分彼此面對；該第一電極之該第一導電阻擋層的該下端部分與該第二電極之該第一導電阻擋層的該下端部分之間的距離比該第一電極之該導電層的該下端部分與該第二電極之該導電層的該下端部分之間的距離短；該第二電極包含：與該閘極電極重疊的第一區域；與該像素電極重疊的第二區域；以及不與該閘極電極和該像素電極之任一者重疊的第三區域； 該第一電極包含第一區域和第二區域，其各與該半導體層重疊；以及該第二電極之至少一部分位在該第一電極之該第一區域與該第一電極之該第二區域之間。
  4. 一種半導體裝置，包含：閘極電極；第一絕緣層在該閘極電極之上；半導體層在該第一絕緣層之上且包含與該閘極電極重疊的區域；第一電極和第二電極各在該半導體層之上且電連接至該半導體層；第二絕緣層在該第一電極和該第二電極之上；有機樹脂層在該第二絕緣層之上；以及像素電極在該有機樹脂層之上且電連接至該第二電極，其中：該第一電極和該第二電極各包含：第一導電阻擋層；以及導電層，其包含銅且包含與該第一導電阻擋層之上表面接觸的區域；該半導體層包含：不與該第一電極和該第二電極之任一者重疊的第一區域；與該第一電極重疊的第二區域；以及 與該第二電極重疊的第三區域；該半導體層之該第一區域位在該半導體層之該第二區域與該半導體層之該第三區域之間；該半導體層之該第一區域包含與該第二絕緣層接觸的區域；該半導體層之該第一區域比該半導體層之該第二區域及該半導體層之該第三區域薄；以及該第二電極包含：與該閘極電極重疊的第一區域；與該像素電極重疊的第二區域；以及不與該閘極電極和該像素電極之任一者重疊的第三區域。
  5. 如申請專利範圍第1至4項之任一項的半導體裝置，其中該第一電極和該第二電極各包含與該半導體層之上表面接觸的區域。
  6. 如申請專利範圍第1至4項之任一項的半導體裝置，其中該第一導電阻擋層能夠抑制銅擴散。
  7. 如申請專利範圍第1至4項之任一項的半導體裝置，其中該第一導電阻擋層包含鈦。
  8. 如申請專利範圍第1至4項之任一項的半導體裝置，其中該第一導電阻擋層包含金屬氮化物。
  9. 如申請專利範圍第1至4項之任一項的半導體裝置，其中該第一電極和該第二電極各包含第二導電阻擋層，其包含與該導電層之上表面接觸的區域。
  10. 如申請專利範圍第1至4項之任一項的半導體裝置，其中該第一電極和該第二電極各包含與該半導體層之一端部分接觸的區域。
  11. 如申請專利範圍第1至4項之任一項的半導體裝置，其中該半導體層是氧化物半導體層。
  12. 如申請專利範圍第1至4項之任一項的半導體裝置，其中該第一絕緣層包含：第一層，其包含氮化矽；以及第二層，在該第一層之上且包含氧化矽。
  13. 如申請專利範圍第1至4項之任一項的半導體裝置，其中該第二絕緣層包含：第一層，其包含氧化矽；以及第二層，在該第一層之上且包含氮化矽。
TW107142303A 2009-11-27 2010-11-11 半導體裝置 TWI690092B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009270784 2009-11-27
JP2009-270784 2009-11-27

Publications (2)

Publication Number Publication Date
TW201909447A TW201909447A (zh) 2019-03-01
TWI690092B true TWI690092B (zh) 2020-04-01

Family

ID=44066311

Family Applications (8)

Application Number Title Priority Date Filing Date
TW107142303A TWI690092B (zh) 2009-11-27 2010-11-11 半導體裝置
TW107119025A TWI664749B (zh) 2009-11-27 2010-11-11 半導體裝置
TW099138827A TWI455313B (zh) 2009-11-27 2010-11-11 半導體裝置
TW106103516A TWI633682B (zh) 2009-11-27 2010-11-11 半導體裝置
TW109107502A TWI781382B (zh) 2009-11-27 2010-11-11 半導體裝置
TW107142306A TWI691099B (zh) 2009-11-27 2010-11-11 半導體裝置及用於製造半導體裝置的方法
TW105111844A TWI582505B (zh) 2009-11-27 2010-11-11 半導體裝置
TW103124739A TWI540730B (zh) 2009-11-27 2010-11-11 半導體裝置

Family Applications After (7)

Application Number Title Priority Date Filing Date
TW107119025A TWI664749B (zh) 2009-11-27 2010-11-11 半導體裝置
TW099138827A TWI455313B (zh) 2009-11-27 2010-11-11 半導體裝置
TW106103516A TWI633682B (zh) 2009-11-27 2010-11-11 半導體裝置
TW109107502A TWI781382B (zh) 2009-11-27 2010-11-11 半導體裝置
TW107142306A TWI691099B (zh) 2009-11-27 2010-11-11 半導體裝置及用於製造半導體裝置的方法
TW105111844A TWI582505B (zh) 2009-11-27 2010-11-11 半導體裝置
TW103124739A TWI540730B (zh) 2009-11-27 2010-11-11 半導體裝置

Country Status (6)

Country Link
US (8) US8471256B2 (zh)
JP (14) JP2011135061A (zh)
KR (13) KR101844972B1 (zh)
CN (3) CN102640292B (zh)
TW (8) TWI690092B (zh)
WO (1) WO2011065208A1 (zh)

Families Citing this family (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101844972B1 (ko) 2009-11-27 2018-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
WO2011074590A1 (en) * 2009-12-17 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, measurement apparatus, and measurement method of relative permittivity
KR102357474B1 (ko) 2010-02-26 2022-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
US8766253B2 (en) * 2010-09-10 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI572009B (zh) 2011-01-14 2017-02-21 半導體能源研究所股份有限公司 半導體記憶裝置
TWI520273B (zh) 2011-02-02 2016-02-01 半導體能源研究所股份有限公司 半導體儲存裝置
US9082860B2 (en) * 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101919056B1 (ko) 2011-04-28 2018-11-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 회로
KR101934977B1 (ko) * 2011-08-02 2019-03-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI668839B (zh) * 2011-08-29 2019-08-11 日商半導體能源研究所股份有限公司 半導體裝置
KR101323151B1 (ko) * 2011-09-09 2013-10-30 가부시키가이샤 에스에이치 카퍼프로덕츠 구리-망간합금 스퍼터링 타겟재, 그것을 사용한 박막 트랜지스터 배선 및 박막 트랜지스터
CN103022012B (zh) * 2011-09-21 2017-03-01 株式会社半导体能源研究所 半导体存储装置
US10014068B2 (en) 2011-10-07 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6076038B2 (ja) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
KR102072244B1 (ko) * 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US20130207111A1 (en) * 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
US9219164B2 (en) * 2012-04-20 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide semiconductor channel
US9048323B2 (en) 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112013002407B4 (de) 2012-05-10 2024-05-08 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR102173074B1 (ko) 2012-05-10 2020-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8658444B2 (en) 2012-05-16 2014-02-25 International Business Machines Corporation Semiconductor active matrix on buried insulator
KR102316107B1 (ko) 2012-05-31 2021-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9065077B2 (en) * 2012-06-15 2015-06-23 Apple, Inc. Back channel etch metal-oxide thin film transistor and process
US9153699B2 (en) 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20200019269A (ko) * 2012-06-29 2020-02-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102262323B1 (ko) * 2012-07-20 2021-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP5855752B2 (ja) * 2012-07-27 2016-02-09 シャープ株式会社 半導体装置およびその製造方法
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
US8937307B2 (en) * 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9685557B2 (en) 2012-08-31 2017-06-20 Apple Inc. Different lightly doped drain length control for self-align light drain doping process
US8987027B2 (en) 2012-08-31 2015-03-24 Apple Inc. Two doping regions in lightly doped drain for thin film transistors and associated doping processes
KR101968929B1 (ko) * 2012-09-11 2019-04-16 삼성디스플레이 주식회사 센서 기판, 이의 제조 방법 및 이를 포함하는 센싱 표시 패널
US8748320B2 (en) 2012-09-27 2014-06-10 Apple Inc. Connection to first metal layer in thin film transistor process
US8999771B2 (en) 2012-09-28 2015-04-07 Apple Inc. Protection layer for halftone process of third metal
US9201276B2 (en) 2012-10-17 2015-12-01 Apple Inc. Process architecture for color filter array in active matrix liquid crystal display
KR102227591B1 (ko) 2012-10-17 2021-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI782259B (zh) * 2012-10-24 2022-11-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6070073B2 (ja) * 2012-10-31 2017-02-01 凸版印刷株式会社 薄膜トランジスタアレイ
US9001297B2 (en) 2013-01-29 2015-04-07 Apple Inc. Third metal layer for thin film transistor with reduced defects in liquid crystal display
TWI611566B (zh) * 2013-02-25 2018-01-11 半導體能源研究所股份有限公司 顯示裝置和電子裝置
JP2014195243A (ja) * 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
US9088003B2 (en) 2013-03-06 2015-07-21 Apple Inc. Reducing sheet resistance for common electrode in top emission organic light emitting diode display
KR102290247B1 (ko) * 2013-03-14 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
WO2014178157A1 (ja) 2013-04-30 2014-11-06 凸版印刷株式会社 液晶表示装置及び表示装置用基板
KR20150025621A (ko) * 2013-08-29 2015-03-11 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US9425217B2 (en) 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102062353B1 (ko) * 2013-10-16 2020-01-06 엘지디스플레이 주식회사 유기전계발광소자 및 그 제조방법
US9455349B2 (en) * 2013-10-22 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor with reduced impurity diffusion
US20150155313A1 (en) 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
US9397149B2 (en) * 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6308583B2 (ja) * 2014-01-31 2018-04-11 国立研究開発法人物質・材料研究機構 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
CN104851790A (zh) * 2014-02-13 2015-08-19 上海和辉光电有限公司 制造栅极绝缘层的方法
WO2015159579A1 (ja) * 2014-04-16 2015-10-22 三菱電機株式会社 半導体装置
KR102238642B1 (ko) * 2014-06-27 2021-04-08 엘지디스플레이 주식회사 유기 발광 디스플레이 패널
US9299853B1 (en) * 2014-09-16 2016-03-29 Eastman Kodak Company Bottom gate TFT with multilayer passivation
US9971535B2 (en) 2014-11-05 2018-05-15 Industrial Technology Research Institute Conversion method for reducing power consumption and computing apparatus using the same
WO2016084698A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
JP6259120B2 (ja) * 2014-11-28 2018-01-10 シャープ株式会社 半導体装置およびその製造方法
WO2016084699A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
US10146346B2 (en) * 2015-01-27 2018-12-04 Innolux Corporation Touch display device with capacitor having large capacitance
KR102314488B1 (ko) * 2015-04-07 2021-10-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102338190B1 (ko) * 2015-04-10 2021-12-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 이를 포함하는 액정 표시 장치 및 그 제조 방법
US10591791B2 (en) * 2015-04-20 2020-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP2018032839A (ja) * 2015-12-11 2018-03-01 株式会社半導体エネルギー研究所 トランジスタ、回路、半導体装置、表示装置および電子機器
US10734529B2 (en) * 2016-01-29 2020-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US10115741B2 (en) * 2016-02-05 2018-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10263114B2 (en) 2016-03-04 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
CN106098786A (zh) * 2016-06-13 2016-11-09 武汉华星光电技术有限公司 双栅电极氧化物薄膜晶体管及其制备方法
KR102501181B1 (ko) * 2016-06-14 2023-02-17 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
US10403204B2 (en) 2016-07-12 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and method for driving display device
US10916430B2 (en) 2016-07-25 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102550604B1 (ko) * 2016-08-03 2023-07-05 삼성디스플레이 주식회사 반도체장치 및 그 제조방법
KR102621447B1 (ko) * 2016-08-31 2024-01-08 엘지디스플레이 주식회사 액정 표시장치
KR102550007B1 (ko) * 2016-11-30 2023-07-03 서울바이오시스 주식회사 복수의 발광셀들을 가지는 발광 다이오드
KR20180066848A (ko) * 2016-12-09 2018-06-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
US10224285B2 (en) 2017-02-21 2019-03-05 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
US10096550B2 (en) 2017-02-21 2018-10-09 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
CN107293493A (zh) * 2017-06-06 2017-10-24 武汉华星光电技术有限公司 铟镓锌氧化物薄膜晶体管的制作方法
US11257722B2 (en) 2017-07-31 2022-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide containing gallium indium and zinc
JP6957310B2 (ja) * 2017-10-24 2021-11-02 東京エレクトロン株式会社 半導体装置およびｃｍｏｓトランジスタ
US11049887B2 (en) * 2017-11-10 2021-06-29 Applied Materials, Inc. Layer stack for display applications
KR102063273B1 (ko) * 2017-11-30 2020-01-07 엘지디스플레이 주식회사 전계발광 표시장치
KR102059950B1 (ko) * 2017-12-15 2019-12-27 엘지디스플레이 주식회사 전계발광 표시장치
KR102107883B1 (ko) * 2017-12-21 2020-05-08 매그나칩 반도체 유한회사 대기전력 소모의 제로화를 위한 고전압 스타트업 회로와 이를 포함하는 스위칭 모드 파워 서플라이
CN108198787B (zh) * 2017-12-29 2020-12-29 Tcl华星光电技术有限公司 阵列基板及其制造方法
JP7127802B2 (ja) 2018-04-18 2022-08-30 三国電子有限会社 タッチ検出機能付き表示装置及びその製造方法
JP7122872B2 (ja) * 2018-06-06 2022-08-22 株式会社ジャパンディスプレイ 半導体装置
WO2019233481A1 (en) * 2018-06-06 2019-12-12 Versitech Limited Metal-oxide-semiconductor field-effect transistor with cold source
US10840249B2 (en) * 2018-08-23 2020-11-17 Micron Technology, Inc. Integrated circuitry constructions
CN110911382B (zh) * 2018-09-14 2021-06-25 群创光电股份有限公司 天线装置
JP7546544B2 (ja) * 2019-02-26 2024-09-06 株式会社半導体エネルギー研究所 半導体装置
US10847647B2 (en) * 2019-03-14 2020-11-24 Cree, Inc. Power semiconductor devices having top-side metallization structures that include buried grain stop layers
JP6678978B1 (ja) 2019-08-30 2020-04-15 株式会社Ｍｏｇｕ ネックピロー
CN110993610A (zh) * 2019-11-26 2020-04-10 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
CN111584426B (zh) * 2020-05-14 2023-03-28 深圳市华星光电半导体显示技术有限公司 一种显示面板的制备方法、显示面板及显示装置
KR102731162B1 (ko) * 2020-07-06 2024-11-15 엘지디스플레이 주식회사 표시 장치
TWI771244B (zh) * 2020-08-12 2022-07-11 友達光電股份有限公司 顯示裝置
KR102881994B1 (ko) * 2020-09-10 2025-11-07 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN114256397B (zh) * 2020-09-11 2023-10-27 成都辰显光电有限公司 显示面板及其制备方法和显示装置
US12471370B2 (en) 2021-04-16 2025-11-11 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Array substrate, method for manufacturing array substrate and display device
JP2023022738A (ja) * 2021-08-03 2023-02-15 住友電気工業株式会社 光検出装置及び光検出装置の製造方法
JP2023150239A (ja) 2022-03-31 2023-10-16 セイコーエプソン株式会社 光変調装置及び表示装置
CN114895801A (zh) * 2022-04-13 2022-08-12 山东蓝贝思特教装集团股份有限公司 一种具备电压切换控制功能的液晶书写装置及方法
JP2024121052A (ja) * 2023-02-27 2024-09-06 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および液晶表示装置
TWI859917B (zh) * 2023-06-08 2024-10-21 日商豊田合成股份有限公司 氮化物半導體裝置
WO2025069400A1 (ja) * 2023-09-29 2025-04-03 株式会社日立ハイテク 電気特性評価方法、電気特性評価装置、電気特性評価システム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6600524B1 (en) * 1999-10-05 2003-07-29 Hitachi, Ltd. Active matrix type liquid crystal display apparatus with silicon oxide at different portions
US6693297B2 (en) * 2001-06-18 2004-02-17 International Business Machines Corporation Thin film transistor formed by an etching process with high anisotropy
JP2009021480A (ja) * 2007-07-13 2009-01-29 Toppan Printing Co Ltd 薄膜トランジスタ基板及びこれを用いた画像表示装置
JP2009253204A (ja) * 2008-04-10 2009-10-29 Idemitsu Kosan Co Ltd 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法

Family Cites Families (330)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3775693A (en) 1971-11-29 1973-11-27 Moskek Co Mosfet logic inverter for integrated circuits
JPS54104272A (en) 1978-02-03 1979-08-16 Oki Electric Ind Co Ltd Complementary mos logic circuit
US4242700A (en) 1979-01-22 1980-12-30 Rca Corporation Line transfer CCD imagers
US4447272A (en) 1982-11-22 1984-05-08 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating MNOS structures utilizing hydrogen ion implantation
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
US4837566A (en) 1985-07-12 1989-06-06 The Cherry Corporation Drive circuit for operating electroluminescent display with enhanced contrast
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US4800303A (en) 1987-05-19 1989-01-24 Gazelle Microcircuits, Inc. TTL compatible output buffer
US5153690A (en) 1989-10-18 1992-10-06 Hitachi, Ltd. Thin-film device
EP0430702B1 (en) 1989-11-30 1999-01-13 Kabushiki Kaisha Toshiba Line material, electronic device using the line material and liquid crystal display
US5366922A (en) 1989-12-06 1994-11-22 Seiko Instruments Inc. Method for producing CMOS transistor
US5039883A (en) 1990-02-21 1991-08-13 Nec Electronics Inc. Dual input universal logic structure
US5434520A (en) 1991-04-12 1995-07-18 Hewlett-Packard Company Clocking systems and methods for pipelined self-timed dynamic logic circuits
JPH05129760A (ja) 1991-11-06 1993-05-25 Fujitsu Ltd 導体パターンの形成方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
GB9208324D0 (en) 1992-04-15 1992-06-03 British Tech Group Semiconductor devices
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
US5583067A (en) 1993-01-22 1996-12-10 Intel Corporation Inverse T-gate semiconductor device with self-aligned punchthrough stops and method of fabrication
JP2755890B2 (ja) 1993-06-18 1998-05-25 株式会社東芝 トランスミッション型論理回路
JP2789293B2 (ja) 1993-07-14 1998-08-20 株式会社半導体エネルギー研究所 半導体装置作製方法
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
EP0666529B1 (en) 1994-02-02 2004-10-06 Advanced Micro Devices, Inc. Power management in an asynchronus receiver/transmitter
JPH07326756A (ja) 1994-05-30 1995-12-12 Kyocera Corp 薄膜トランジスタおよびその製造方法
JP3072000B2 (ja) 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
US6078194A (en) 1995-11-13 2000-06-20 Vitesse Semiconductor Corporation Logic gates for reducing power consumption of gallium arsenide integrated circuits
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US5980092A (en) 1996-11-19 1999-11-09 Unisys Corporation Method and apparatus for optimizing a gated clock structure using a standard optimization tool
KR100234700B1 (ko) 1996-11-27 1999-12-15 김영환 반도체 소자의 제조방법
JP3896624B2 (ja) 1997-02-14 2007-03-22 ソニー株式会社 薄膜半導体装置及びそれを用いた表示装置
JPH10240162A (ja) * 1997-02-28 1998-09-11 Sony Corp アクティブマトリクス表示装置
US5796650A (en) 1997-05-19 1998-08-18 Lsi Logic Corporation Memory circuit including write control unit wherein subthreshold leakage may be reduced
JPH11126491A (ja) 1997-08-20 1999-05-11 Fujitsu Ltd 半導体記憶装置
US6218219B1 (en) 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
EP1049660A1 (en) 1997-10-10 2000-11-08 The Trustees Of The University Of Pennsylvania Compositions and methods for inhibiting arginase activity
TWI257601B (en) 1997-11-17 2006-07-01 Semiconductor Energy Lab Picture display device and method of driving the same
JP3523093B2 (ja) 1997-11-28 2004-04-26 株式会社東芝 半導体装置およびその製造方法
US6195786B1 (en) 1997-12-23 2001-02-27 Nec Usa, Inc. Constrained register sharing technique for low power VLSI design
JPH11274504A (ja) 1998-03-20 1999-10-08 Advanced Display Inc Ｔｆｔおよびその製法
US6482684B1 (en) 1998-03-27 2002-11-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a TFT with Ge seeded amorphous Si layer
US6049883A (en) 1998-04-01 2000-04-11 Tjandrasuwita; Ignatius B. Data path clock skew management in a dynamic power management environment
US6225168B1 (en) 1998-06-04 2001-05-01 Advanced Micro Devices, Inc. Semiconductor device having metal gate electrode and titanium or tantalum nitride gate dielectric barrier layer and process of fabrication thereof
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4493741B2 (ja) 1998-09-04 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6420988B1 (en) 1998-12-03 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Digital analog converter and electronic device using the same
US6479900B1 (en) 1998-12-22 2002-11-12 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
JP3277909B2 (ja) 1999-02-08 2002-04-22 日本電気株式会社 半導体装置及びその製造方法
JP4372943B2 (ja) 1999-02-23 2009-11-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US7821065B2 (en) 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
JP2000353809A (ja) 1999-03-02 2000-12-19 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6614083B1 (en) 1999-03-17 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Wiring material and a semiconductor device having wiring using the material, and the manufacturing method
TW444257B (en) 1999-04-12 2001-07-01 Semiconductor Energy Lab Semiconductor device and method for fabricating the same
US6745336B1 (en) 1999-05-20 2004-06-01 Princeton University System and method of operand value based processor optimization by detecting a condition of pre-determined number of bits and selectively disabling pre-determined bit-fields by clock gating
US6204695B1 (en) 1999-06-18 2001-03-20 Xilinx, Inc. Clock-gating circuit for reducing power consumption
JP3974305B2 (ja) 1999-06-18 2007-09-12 エルジー フィリップス エルシーディー カンパニー リミテッド エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器
US6661096B1 (en) 1999-06-29 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Wiring material semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
JP4397511B2 (ja) 1999-07-16 2010-01-13 Ｈｏｙａ株式会社 低抵抗ｉｔｏ薄膜及びその製造方法
US6171910B1 (en) 1999-07-21 2001-01-09 Motorola Inc. Method for forming a semiconductor device
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6281710B1 (en) 1999-12-17 2001-08-28 Hewlett-Packard Company Selective latch for a domino logic gate
US6266269B1 (en) 2000-06-07 2001-07-24 Xilinx, Inc. Three terminal non-volatile memory element
US6628551B2 (en) 2000-07-14 2003-09-30 Infineon Technologies Aktiengesellschaft Reducing leakage current in memory cells
US6304122B1 (en) 2000-08-17 2001-10-16 International Business Machines Corporation Low power LSSD flip flops and a flushable single clock splitter for flip flops
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP3917355B2 (ja) 2000-09-21 2007-05-23 株式会社東芝 半導体装置およびその製造方法
JP3727838B2 (ja) 2000-09-27 2005-12-21 株式会社東芝 半導体集積回路
KR100382955B1 (ko) * 2000-10-10 2003-05-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4954366B2 (ja) 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
SG111923A1 (en) 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
TW465188B (en) 2001-01-02 2001-11-21 Faraday Tech Corp Clock gate buffer circuit
US7095460B2 (en) 2001-02-26 2006-08-22 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
KR20030027302A (ko) 2001-09-28 2003-04-07 삼성전자주식회사 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
SG103846A1 (en) 2001-02-28 2004-05-26 Semiconductor Energy Lab A method of manufacturing a semiconductor device
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
DE10119051B4 (de) 2001-04-18 2006-12-28 Infineon Technologies Ag Schaltungsanordnung zur Freigabe eines Taktsignals in Abhängigkeit von einem Freigabesignal
US6822478B2 (en) 2001-07-03 2004-11-23 Texas Instruments Incorporated Data-driven clock gating for a sequential data-capture device
KR100426811B1 (ko) 2001-07-12 2004-04-08 삼성전자주식회사 셀프얼라인 콘택을 갖는 반도체 소자 및 그의 제조방법
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
KR100415617B1 (ko) * 2001-12-06 2004-01-24 엘지.필립스 엘시디 주식회사 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법
JP2003188183A (ja) * 2001-12-20 2003-07-04 Fujitsu Display Technologies Corp 薄膜トランジスタ装置、その製造方法及び液晶表示装置
KR100456373B1 (ko) 2001-12-31 2004-11-09 엘지.필립스 엘시디 주식회사 구리 또는 구리/티타늄 식각액
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP2003258226A (ja) 2002-02-27 2003-09-12 Canon Inc 放射線検出装置及びその製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
ATE421098T1 (de) 2002-06-21 2009-01-15 Koninkl Philips Electronics Nv Schaltung mit asynchron arbeitenden komponenten
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR100866976B1 (ko) 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
TWI309831B (en) 2002-09-25 2009-05-11 Semiconductor Energy Lab Clocked inverter, nand, nor and shift register
US6882010B2 (en) 2002-10-03 2005-04-19 Micron Technology, Inc. High performance three-dimensional TFT-based CMOS inverters, and computer systems utilizing such novel CMOS inverters
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
TWI303909B (en) * 2002-11-25 2008-12-01 Nichia Corp Ridge waveguide semiconductor laser diode
JP4266656B2 (ja) 2003-02-14 2009-05-20 キヤノン株式会社 固体撮像装置及び放射線撮像装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4906106B2 (ja) * 2003-07-14 2012-03-28 株式会社半導体エネルギー研究所 発光装置
TWI395996B (zh) 2003-07-14 2013-05-11 半導體能源研究所股份有限公司 半導體裝置及顯示裝置
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TW200511589A (en) * 2003-07-25 2005-03-16 Hewlett Packard Development Co Transistor including a deposited channel region having a doped portion
US7076748B2 (en) 2003-08-01 2006-07-11 Atrenta Inc. Identification and implementation of clock gating in the design of integrated circuits
US6987059B1 (en) 2003-08-14 2006-01-17 Lsi Logic Corporation Method and structure for creating ultra low resistance damascene copper wiring
US7495644B2 (en) 2003-12-26 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4754798B2 (ja) * 2004-09-30 2011-08-24 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2006121197A (ja) 2004-10-19 2006-05-11 Matsushita Electric Ind Co Ltd レジスタ回路、レジスタ回路を含む同期式集積回路
JP2006148050A (ja) 2004-10-21 2006-06-08 Seiko Epson Corp 薄膜トランジスタ、電気光学装置、及び電子機器
KR101219038B1 (ko) 2004-10-26 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
EP2453481B1 (en) 2004-11-10 2017-01-11 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US8003449B2 (en) 2004-11-26 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a reverse staggered thin film transistor
JP5036173B2 (ja) 2004-11-26 2012-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7256622B2 (en) 2004-12-08 2007-08-14 Naveen Dronavalli AND, OR, NAND, and NOR logical gates
KR20060064264A (ko) 2004-12-08 2006-06-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100654569B1 (ko) 2004-12-30 2006-12-05 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101090258B1 (ko) 2005-01-03 2011-12-06 삼성전자주식회사 플라스틱 기판을 이용한 박막 트랜지스터 표시판의 제조방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
KR100704784B1 (ko) 2005-03-07 2007-04-10 삼성전자주식회사 적층된 반도체 장치 및 그 제조방법
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
DK1893747T3 (en) * 2005-06-16 2014-12-01 Univ Ramot ISOLATED CELLS AND POPULATIONS INCLUDING SUCH CELLS FOR TREATING CNS DISEASES
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
US7323909B2 (en) 2005-07-29 2008-01-29 Sequence Design, Inc. Automatic extension of clock gating technique to fine-grained power gating
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5006598B2 (ja) 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP5057731B2 (ja) 2005-09-16 2012-10-24 株式会社半導体エネルギー研究所 表示装置、モジュール、及び電子機器
EP1764770A3 (en) 2005-09-16 2012-03-14 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4793679B2 (ja) 2005-11-10 2011-10-12 富士電機株式会社 薄膜トランジスタ
CN101577256B (zh) 2005-11-15 2011-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
US7615495B2 (en) 2005-11-17 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
JP2007165860A (ja) * 2005-11-17 2007-06-28 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5376750B2 (ja) * 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US20070115219A1 (en) 2005-11-22 2007-05-24 Matsushita Electric Industrial Co., Ltd. Apparatus for driving plasma display panel and plasma display
US20090237000A1 (en) 2005-11-22 2009-09-24 Matsushita Electric Industrial Co., Ltd. Pdp driving apparatus and plasma display
TWI290372B (en) * 2005-11-24 2007-11-21 Au Optronics Corp A method of manufacturing a thin film transistor matrix substrate
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
JP2007157916A (ja) 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
KR101348757B1 (ko) * 2006-02-03 2014-01-07 주식회사 동진쎄미켐 유기 절연막용 수지 조성물 및 그 제조 방법, 상기 수지조성물을 포함하는 표시판
KR100714401B1 (ko) 2006-02-08 2007-05-04 삼성전자주식회사 적층된 트랜지스터를 구비하는 반도체 장치 및 그 형성방법
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP4555971B2 (ja) 2006-03-23 2010-10-06 国立大学法人 千葉大学 エラートレラント方法及びその方法を実現可能な半導体集積回路
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR101206033B1 (ko) 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR100801961B1 (ko) 2006-05-26 2008-02-12 한국전자통신연구원 듀얼 게이트 유기트랜지스터를 이용한 인버터
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JPWO2007148601A1 (ja) 2006-06-19 2009-11-19 パナソニック株式会社 薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器
KR20080008562A (ko) 2006-07-20 2008-01-24 삼성전자주식회사 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치
US8222076B2 (en) 2006-08-02 2012-07-17 Xerox Corporation Fabricating amorphous zinc oxide semiconductor layer
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
CN100463193C (zh) * 2006-11-03 2009-02-18 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
JP5116290B2 (ja) 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
US7576582B2 (en) 2006-12-05 2009-08-18 Electronics And Telecommunications Research Institute Low-power clock gating circuit
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101363555B1 (ko) * 2006-12-14 2014-02-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP5205042B2 (ja) 2006-12-20 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100937173B1 (ko) 2006-12-26 2010-01-15 엘지디스플레이 주식회사 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US9710095B2 (en) 2007-01-05 2017-07-18 Apple Inc. Touch screen stack-ups
KR20080068240A (ko) * 2007-01-18 2008-07-23 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
EP1950804A2 (en) 2007-01-26 2008-07-30 Samsung Electronics Co., Ltd. Display device and manufacturing method of the same
KR20080070313A (ko) * 2007-01-26 2008-07-30 삼성전자주식회사 표시 장치와 그 제조방법
TWI478347B (zh) 2007-02-09 2015-03-21 出光興產股份有限公司 A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100885916B1 (ko) 2007-02-28 2009-02-26 삼성전자주식회사 클럭 게이티드 회로
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR100982395B1 (ko) 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
US8748879B2 (en) 2007-05-08 2014-06-10 Idemitsu Kosan Co., Ltd. Semiconductor device, thin film transistor and a method for producing the same
KR20080099084A (ko) 2007-05-08 2008-11-12 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP4496237B2 (ja) * 2007-05-14 2010-07-07 株式会社 日立ディスプレイズ 液晶表示装置
JP5294651B2 (ja) 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101376073B1 (ko) 2007-06-14 2014-03-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조방법
KR101415561B1 (ko) * 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
US9176353B2 (en) 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JP5414161B2 (ja) 2007-08-10 2014-02-12 キヤノン株式会社 薄膜トランジスタ回路、発光表示装置と及びそれらの駆動方法
TWI351765B (en) 2007-08-29 2011-11-01 Au Optronics Corp Display element and method of manufacturing the sa
TWI453915B (zh) * 2007-09-10 2014-09-21 Idemitsu Kosan Co Thin film transistor
JP2009070881A (ja) * 2007-09-11 2009-04-02 Mitsubishi Materials Corp 薄膜トランジスター
KR101296657B1 (ko) * 2007-09-13 2013-08-14 엘지디스플레이 주식회사 유기전계발광소자 및 그 제조방법
US8927970B2 (en) 2007-09-13 2015-01-06 Lg Display Co., Ltd. Organic electroluminescence device and method for manufacturing the same
JP2009105390A (ja) 2007-10-05 2009-05-14 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
US7824939B2 (en) 2007-10-23 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device comprising separated and electrically connected source wiring layers
TWI481029B (zh) * 2007-12-03 2015-04-11 半導體能源研究所股份有限公司 半導體裝置
JP5377940B2 (ja) 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP5213421B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 酸化物半導体薄膜トランジスタ
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
CN101897031B (zh) 2007-12-13 2013-04-17 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TWI413257B (zh) 2008-01-03 2013-10-21 Au Optronics Corp 薄膜電晶體、主動元件陣列基板以及液晶顯示面板
KR101425131B1 (ko) * 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
US20100295042A1 (en) * 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
KR101442147B1 (ko) 2008-01-30 2014-11-03 삼성디스플레이 주식회사 액정 표시 장치
JP4956461B2 (ja) * 2008-02-20 2012-06-20 株式会社 日立ディスプレイズ 液晶表示装置及びその製造方法
US7932176B2 (en) * 2008-03-21 2011-04-26 President And Fellows Of Harvard College Self-aligned barrier layers for interconnects
JP2009231664A (ja) 2008-03-25 2009-10-08 Idemitsu Kosan Co Ltd 電界効果トランジスタ及びその製造方法
JP5349822B2 (ja) 2008-03-26 2013-11-20 Ｄｏｗａエコシステム株式会社 有機ハロゲン化合物の分解剤及びその製造方法、並びに該分解剤を用いた浄化方法
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI627757B (zh) 2008-07-31 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
KR101499239B1 (ko) 2008-08-26 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010108957A (ja) * 2008-10-28 2010-05-13 Hitachi Displays Ltd 表示装置およびその製造方法
JP4844617B2 (ja) * 2008-11-05 2011-12-28 ソニー株式会社 薄膜トランジスタ基板および表示装置
TWI474408B (zh) 2008-12-26 2015-02-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101627728B1 (ko) * 2008-12-30 2016-06-08 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101575750B1 (ko) * 2009-06-03 2015-12-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102011614B1 (ko) 2009-07-10 2019-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011007675A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011010545A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011010542A1 (en) 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI559501B (zh) 2009-08-07 2016-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI596741B (zh) 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
WO2011027649A1 (en) 2009-09-02 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a transistor, and manufacturing method of semiconductor device
WO2011027676A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102528026B1 (ko) 2009-09-04 2023-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
WO2011033936A1 (en) 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR20120071398A (ko) 2009-09-16 2012-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
TWI512997B (zh) 2009-09-24 2015-12-11 半導體能源研究所股份有限公司 半導體裝置，電源電路，和半導體裝置的製造方法
KR102111468B1 (ko) * 2009-09-24 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101707260B1 (ko) 2009-09-24 2017-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101693544B1 (ko) 2009-09-24 2017-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
JP2011077116A (ja) 2009-09-29 2011-04-14 Sharp Corp 配線構造およびそれを備えた表示装置
KR102399469B1 (ko) 2009-10-08 2022-05-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101877149B1 (ko) 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
KR101820973B1 (ko) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
CN102598278B (zh) 2009-10-09 2015-04-08 株式会社半导体能源研究所 半导体器件
WO2011043164A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101949670B1 (ko) 2009-10-09 2019-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101680047B1 (ko) 2009-10-14 2016-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101591613B1 (ko) 2009-10-21 2016-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011048925A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2494692B1 (en) 2009-10-30 2016-11-23 Semiconductor Energy Laboratory Co. Ltd. Logic circuit and semiconductor device
KR102286284B1 (ko) 2009-11-06 2021-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102598279B (zh) 2009-11-06 2015-10-07 株式会社半导体能源研究所 半导体装置
KR102009305B1 (ko) 2009-11-06 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102690171B1 (ko) 2009-11-13 2024-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
EP2502272B1 (en) 2009-11-20 2015-04-15 Semiconductor Energy Laboratory Co. Ltd. Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
KR101844972B1 (ko) * 2009-11-27 2018-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
WO2011065243A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
WO2011065244A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011065216A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR20240129225A (ko) 2009-12-04 2024-08-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102117506B1 (ko) 2009-12-04 2020-06-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101945171B1 (ko) 2009-12-08 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011074506A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101768433B1 (ko) 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
CN102668098B (zh) 2009-12-28 2015-07-22 株式会社半导体能源研究所 制造半导体装置的方法
KR102065973B1 (ko) * 2013-07-12 2020-01-15 삼성전자 주식회사 반도체 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6600524B1 (en) * 1999-10-05 2003-07-29 Hitachi, Ltd. Active matrix type liquid crystal display apparatus with silicon oxide at different portions
US6693297B2 (en) * 2001-06-18 2004-02-17 International Business Machines Corporation Thin film transistor formed by an etching process with high anisotropy
JP2009021480A (ja) * 2007-07-13 2009-01-29 Toppan Printing Co Ltd 薄膜トランジスタ基板及びこれを用いた画像表示装置
JP2009253204A (ja) * 2008-04-10 2009-10-29 Idemitsu Kosan Co Ltd 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法

Also Published As

Publication number Publication date
KR20130091792A (ko) 2013-08-19
JP2014132668A (ja) 2014-07-17
JP6611894B2 (ja) 2019-11-27
TWI455313B (zh) 2014-10-01
CN102640292B (zh) 2015-11-25
TW202027299A (zh) 2020-07-16
US11894486B2 (en) 2024-02-06
KR102614462B1 (ko) 2023-12-14
KR20180035242A (ko) 2018-04-05
TW201445743A (zh) 2014-12-01
KR102008769B1 (ko) 2019-08-09
US20190157499A1 (en) 2019-05-23
KR102446585B1 (ko) 2022-09-22
US20190109259A1 (en) 2019-04-11
US20230057493A1 (en) 2023-02-23
JP2022169521A (ja) 2022-11-09
KR101844972B1 (ko) 2018-04-03
KR20200133009A (ko) 2020-11-25
US20130248854A1 (en) 2013-09-26
US8471256B2 (en) 2013-06-25
TWI633682B (zh) 2018-08-21
CN103400857B (zh) 2016-12-28
JP6707167B2 (ja) 2020-06-10
TWI582505B (zh) 2017-05-11
JP2025016587A (ja) 2025-02-04
JP2019036752A (ja) 2019-03-07
JP2025163114A (ja) 2025-10-28
JP2018166214A (ja) 2018-10-25
US20250338674A1 (en) 2025-10-30
US20170352777A1 (en) 2017-12-07
US20110127524A1 (en) 2011-06-02
JP2015173278A (ja) 2015-10-01
JP6723294B2 (ja) 2020-07-15
US20240154056A1 (en) 2024-05-09
KR20120102723A (ko) 2012-09-18
KR20220130273A (ko) 2022-09-26
KR20200090939A (ko) 2020-07-29
TW201627739A (zh) 2016-08-01
US12396292B2 (en) 2025-08-19
TW201909447A (zh) 2019-03-01
KR101506304B1 (ko) 2015-03-26
JP2020174186A (ja) 2020-10-22
KR20180127530A (ko) 2018-11-28
JP6055869B2 (ja) 2016-12-27
KR101517944B1 (ko) 2015-05-06
US9748436B2 (en) 2017-08-29
CN103400857A (zh) 2013-11-20
TW201135934A (en) 2011-10-16
KR102183102B1 (ko) 2020-11-25
JP6234625B2 (ja) 2017-11-22
KR20230172618A (ko) 2023-12-22
JP2019033288A (ja) 2019-02-28
JP2017059850A (ja) 2017-03-23
KR101802406B1 (ko) 2017-11-28
JP2020014015A (ja) 2020-01-23
JP2017123484A (ja) 2017-07-13
KR102007134B1 (ko) 2019-08-02
KR20190093705A (ko) 2019-08-09
KR101943051B1 (ko) 2019-01-28
JP7721771B2 (ja) 2025-08-12
KR20130092632A (ko) 2013-08-20
KR102345456B1 (ko) 2021-12-29
CN103426935A (zh) 2013-12-04
TW201834266A (zh) 2018-09-16
JP2013093621A (ja) 2013-05-16
JP2011135061A (ja) 2011-07-07
TW201909448A (zh) 2019-03-01
TWI664749B (zh) 2019-07-01
KR20170131727A (ko) 2017-11-29
KR20180127531A (ko) 2018-11-28
TW201733160A (zh) 2017-09-16
US10396236B2 (en) 2019-08-27
TWI540730B (zh) 2016-07-01
WO2011065208A1 (en) 2011-06-03
CN102640292A (zh) 2012-08-15
JP6596561B2 (ja) 2019-10-23
KR20220002708A (ko) 2022-01-06
TWI781382B (zh) 2022-10-21
TWI691099B (zh) 2020-04-11

Similar Documents

Publication Publication Date Title
JP7721771B2 (ja) 半導体装置