[go: up one dir, main page]

WO2025069400A1 - 電気特性評価方法、電気特性評価装置、電気特性評価システム - Google Patents

電気特性評価方法、電気特性評価装置、電気特性評価システム Download PDF

Info

Publication number
WO2025069400A1
WO2025069400A1 PCT/JP2023/035704 JP2023035704W WO2025069400A1 WO 2025069400 A1 WO2025069400 A1 WO 2025069400A1 JP 2023035704 W JP2023035704 W JP 2023035704W WO 2025069400 A1 WO2025069400 A1 WO 2025069400A1
Authority
WO
WIPO (PCT)
Prior art keywords
equivalent circuit
electrical
electrical characteristics
semiconductor device
electrical characteristic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2023/035704
Other languages
English (en)
French (fr)
Inventor
真司 山口
哲 高田
慎 榊原
真一郎 和田
貴之 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Tech Corp filed Critical Hitachi High Tech Corp
Priority to PCT/JP2023/035704 priority Critical patent/WO2025069400A1/ja
Priority to TW113136570A priority patent/TWI889555B/zh
Publication of WO2025069400A1 publication Critical patent/WO2025069400A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10P74/00—

Definitions

  • This disclosure relates to technology for evaluating the electrical characteristics of semiconductor devices.
  • Patent Document 1 describes a charged particle beam device that estimates electrical characteristics such as the capacitance characteristics of a sample.
  • the document states the following: "The comparator 230 compares the calculation results stored in the estimated irradiation result storage unit 228 (i.e., the calculation results by the emission amount calculation unit 227) with the actual measurement results stored in the electron beam irradiation result storage unit 229 (i.e., the actual measurement results by the detector 219). If the comparator 230 obtains a mismatched comparison result, the calculation netlist update unit 226 updates the element parameter values in the calculation netlist, and the above-mentioned processing from the emission amount calculation unit 227 to the comparator 230 is performed again using the updated calculation netlist. On the other hand, if the comparator 230 obtains a matched comparison result, the calculation netlist update unit 226 stores the netlist including the current element parameter values in the estimation netlist storage unit 231 as an estimated netlist" (paragraph 0034).
  • Patent Document 1 creates a netlist that describes the components of an equivalent circuit of a semiconductor device, and reflects the results of measuring electrical characteristics such as capacitance in the netlist.
  • the measurement technology described in Patent Document 1 can measure the capacitance of a semiconductor element formed inside the sample in the height direction, as shown in Figure 3A of the document, for example.
  • This semiconductor element is manufactured in an intermediate step in the process of manufacturing the entire semiconductor device.
  • Patent Document 1 can be said to be a technology that measures the electrical characteristics of an element manufactured in an intermediate step in the manufacture of a semiconductor device. Therefore, the electrical characteristics reflected in the netlist in the document are also the electrical characteristics of an element manufactured in such an intermediate step.
  • the electrical characteristics of a finished semiconductor device can be measured, for example, by contacting a tester probe with a measurement pad to input an input signal and measuring the response as an output signal.
  • the electrical characteristics of the semiconductor device can be evaluated by simulating an equivalent circuit of the same semiconductor device using a SPICE simulator or the like and comparing the results with reference values.
  • the SPICE simulator simulates an equivalent circuit of a semiconductor device based on the design data of the semiconductor device. This is useful as a method for evaluating the electrical characteristics of a finished semiconductor device.
  • Patent Document 1 is capable of evaluating the electrical characteristics of such elements. However, this evaluation is not an evaluation of the semiconductor device as a finished product, but an evaluation of the electrical characteristics of the element alone. In other words, even if Patent Document 1 evaluates the electrical characteristics of an element, it does not necessarily take into sufficient consideration how the electrical characteristics are reflected in the electrical characteristics of the finished semiconductor device.
  • the present disclosure has been made in consideration of the above-mentioned problems, and aims to evaluate the electrical characteristics of an entire semiconductor device using the results of evaluating the electrical characteristics of an element manufactured in an intermediate step of the semiconductor device manufacturing process.
  • the electrical characteristic evaluation method disclosed herein receives the results of evaluating the electrical characteristics of a semiconductor element formed during the manufacturing process of a semiconductor device, reflects a second equivalent circuit of the semiconductor element in a first equivalent circuit of the semiconductor device, and simulates the electrical characteristics of the first equivalent circuit using the electrical characteristics of the semiconductor element.
  • the electrical characteristic evaluation method disclosed herein can evaluate the electrical characteristics of an entire semiconductor device using the results of evaluating the electrical characteristics of an element manufactured in an intermediate step of the semiconductor device manufacturing process.
  • FIG. 1 is a diagram showing an overview of an electrical characteristic evaluation system including a measurement tool capable of measuring the characteristics of electrical elements included in a semiconductor wafer during a device manufacturing process.
  • 1 is a graph showing the change in brightness of an SEM image with respect to the change in the interruption time (time when the pulsed beam is not irradiated) when the electron beam is irradiated in a pulsed manner.
  • 3 is a schematic side cross-sectional view showing the relationship between a first equivalent circuit 310 and a second equivalent circuit 320.
  • FIG. 3 is a diagram showing an output signal obtained from an electric pad 312 when a predetermined signal is supplied to an electric pad 311.
  • FIG. 1 is a flowchart showing a part of a manufacturing process of a semiconductor device, including a design process of the semiconductor device.
  • FIG. 1 is a process flow diagram of an electrical characteristic evaluation system.
  • FIG. 1 is a process flow diagram of an electrical characteristic evaluation system.
  • FIG. 1 is a process flow diagram of an electrical characteristic evaluation system. 1 is an example of a user interface provided by the electrical characteristic evaluation system.
  • EDA Electronic Design Automation
  • a netlist is design data that represents the electrical elements (components) that make up an electric circuit, such as resistors, capacitors, inductors, transistors, and power supplies. Such netlists are sometimes used as input data for integrated circuit (IC) design simulations. IC design simulations are performed to analyze the netlist and determine how the circuit will operate. Semiconductor devices are manufactured through multiple manufacturing processes, and some IC design simulations evaluate the electrical characteristics of devices manufactured through multiple manufacturing processes.
  • the specifications of components included in the netlist used in the simulation are usually derived from design data, but if it were possible to perform a simulation of electrical characteristics to be evaluated, for example, in the final process, based on electrical characteristics (specifications) that can be obtained by actual measurement as the device is being made, it would be possible to evaluate the performance of the semiconductor device due to process fluctuations that occur over time or unexpectedly before it reaches the final process. This would enable rapid feedback to the manufacturing process, etc.
  • FIG. 1 is a diagram showing an overview of an electrical characteristic evaluation system including a measurement tool capable of measuring the characteristics of electrical elements included in a semiconductor wafer during a device manufacturing process.
  • the system illustrated in FIG. 1 includes a design data storage medium 101 that stores layout data and/or symbolic data format (e.g., GDSII (GDS2), GL1, OASIS, map file, or other format for storing design data structure) of an integrated circuit, an EDA tool 102, an electrical characteristic measurement device (electrical characteristic measurement tool) 103, and one or more computer systems 104.
  • GDSII GDS2
  • GL1 GL1, OASIS, map file, or other format for storing design data structure
  • measurement devices 105 such as an optical inspection device, an OCD (Optical Critical Dimension), a CD-SEM, and an EBI (Electron Beam Inspection) device. These devices (tools) are connected to each other so as to be able to communicate with each other via a bus 106.
  • OCD Optical Critical Dimension
  • CD-SEM Compact Disc-SEM
  • EBI Electro Beam Inspection
  • the system illustrated in FIG. 1 includes one or more computer systems 104, and the EDA tool 102 may include software for performing simulations (described below) and for calculating the electrical characteristics of electrical circuits included in semiconductor wafers, a storage medium for storing the software, and one or more computer systems equipped with one or more processors for executing the software.
  • Each device constituting the system may be equipped with a computer system, or multiple devices may be controlled by one workstation.
  • the electrical characteristic measuring device 103 includes a charged particle beam device (evaluation unit) including a beam column for irradiating a sample with a beam (e.g., an electron beam) and a detector for detecting secondary electrons (SE) and/or backscattered electrons (BSE) obtained by irradiating the sample with the beam.
  • a charged particle beam device evaluation unit
  • SE secondary electrons
  • BSE backscattered electrons
  • a model that defines the relationship between image information or detection signals and electrical characteristics may be stored in a predetermined storage medium in advance, and the electrical characteristics may be derived using the model by one or more processors.
  • the model may include a mathematical model, a database, a learned model that has been learned by machine learning, etc.
  • a method may be adopted in which a beam is irradiated in a spot shape onto a specific element on the sample (such as a plug visible on the wafer surface), a specific charge is applied to an electrical element that is electrically connected to the specific element and has one end grounded, and the brightness is measured.
  • the beam column of the charged particle beam device may be equipped with a lens (e.g., an electromagnetic lens) for focusing the beam into a spot, and a deflector for adjusting the irradiation position of the beam.
  • a lens e.g., an electromagnetic lens
  • a deflector for adjusting the irradiation position of the beam.
  • a blanking deflector for irradiating the target sample with the beam in a pulsed manner may be equipped.
  • the blanking deflector is for deflecting the beam off-axis to prevent the beam from reaching the sample.
  • the beam may be irradiated in a pulsed manner on the sample by repeatedly turning the deflection by the blanking deflector on and off.
  • the charged particle beam device may be equipped with one or more computer systems (control devices) for controlling optical elements such as lenses.
  • the electrical characteristic measuring device 103 may have a built-in storage medium that stores an application for evaluating the electrical characteristics of a circuit component connected to a terminal such as a plug that is irradiated with the beam, based on the detector output.
  • the electrical characteristic measuring device 103 is also equipped with a charge supply tool for applying a predetermined charge to an object whose electrical characteristics are to be measured.
  • the charge supply tool includes, for example, a laser light source, and supplies a predetermined charge to the object by irradiating the object with a laser. With the charge supplied, a pulsed electron beam is irradiated to perform the electrical characteristic evaluation described below.
  • Figure 2 is a graph showing the change in brightness of an SEM image versus the interruption time (time when the pulsed beam is not irradiated) when a pulsed electron beam is irradiated.
  • the left side of Figure 2 shows the change in brightness versus the interruption time of a capacitance-based defect
  • the right side of Figure 2 shows the change in brightness versus the interruption time of an electrical resistance-based defect.
  • the difference in brightness for each capacitance tends to become more apparent as the interruption time becomes longer.
  • the type of defect may be determined, for example, from the difference between the brightness in an area with a long interruption time and an average brightness (average brightness of different capacitance defects) that has been registered in advance in an area with a long interruption time. In this case, for example, if the difference exceeds a predetermined threshold, it may be determined to be a capacitance-based defect, and if it is equal to or less than the predetermined threshold, it may be determined to be an electrical resistance-based defect.
  • the type of defect may be determined, for example, from the difference between the luminance in an area with a short interruption time and the average luminance (average luminance of different electrical resistance defects) registered in advance in areas with short interruption times. In this case, for example, if the difference exceeds a predetermined threshold, it may be determined to be an electrical resistance defect, and if it is equal to or less than the predetermined threshold, it may be determined to be a capacitance defect.
  • the obtained curve may be fitted to a curve showing the relationship between the change in interruption time and the change in brightness, which has been stored in advance for each defect type, and the defect type may be classified according to the degree of match. Furthermore, it is also possible to prepare (store) in advance multiple curves corresponding to multiple capacitances and multiple curves corresponding to multiple electrical resistances, and estimate the capacitance or electrical resistance according to the degree of match.
  • the electrical resistance and capacitance values may be derived by inputting luminance information into, for example, Equation 1, a mathematical model modified from it, a database, or a model trained with a data set of luminance information and electrical property information.
  • S is luminance
  • C is capacitance
  • R is electrical resistance
  • Q is charge accumulated in the sample by beam irradiation
  • Ti1 is the first beam interruption time for the sample of the pulse beam which is the first beam irradiation condition
  • Ti2 is the second beam interruption time for the sample of the pulse beam which is the second beam irradiation condition
  • Tir is the beam irradiation time.
  • a computer system that stores Equation 1, a variant of Equation 1, or a mathematical model equivalent to Equation 1 derives electrical characteristics such as capacitance C and resistance R based on the difference information ( ⁇ S) in brightness obtained when two types of pulse beams with different beam interruption times are irradiated.
  • This method is merely one example, and other methods of deriving electrical characteristics such as those described above may be used based on measurements that can model the relationship with electrical characteristics, or on receipt of inspection tool output information.
  • the EDA tool 102 is software that automatically performs the design, design support, or analysis of the operation of a semiconductor device, or one or more computer systems for executing that software.
  • the EDA tool 102 automatically performs support for semiconductor device design based on input of semiconductor device design data, product ideas, specifications, etc.
  • the EDA process using the EDA tool 102 includes, for example, system design, logic design, functional verification, data synthesis and design for testing, netlist verification, design planning, physical implementation, analysis and extraction of circuit functions at the layout level, physical verification, modification (adjustment) of layout geometry, and mask data preparation.
  • the EDA process of the EDA tool 102 may include a process for estimating the electrical output characteristics of a semiconductor element in the final stage of the semiconductor manufacturing process (pre-process).
  • pre-process a process for estimating the electrical output characteristics of a semiconductor element in the final stage of the semiconductor manufacturing process
  • a simulation may be performed during the semiconductor device manufacturing process, and feedback and/or feedforward may be performed to the semiconductor manufacturing process based on the results of the simulation.
  • a process may be included for importing the electrical characteristics of a small-scale circuit that can be obtained because it is an intermediate process, and simulating the electrical output characteristics of the semiconductor element in the final stage.
  • the EDA tool 102 acquires information about the circuits generated from the bare wafer to the final process, and electrical characteristic information of the small-scale circuit in the current process.
  • the EDA tool 102 generates a netlist including some actual measured values by replacing some information of a netlist generated from design data, etc., with information obtained by the electrical characteristic measuring device 103, and may be equipped with an internal or external storage medium that stores software and applications capable of executing a process to obtain the electrical output characteristics of the semiconductor element in the final stage by simulation based on the netlist, etc., and perform the above-mentioned simulation.
  • FIG. 3 is a schematic side cross-sectional view showing the relationship between the first equivalent circuit 310 and the second equivalent circuit 320.
  • the first equivalent circuit 310 is an electric circuit to be evaluated by an electric tester of a "wafer in the final stage of device manufacturing.”
  • the second equivalent circuit 320 is an electric circuit or electric element to be evaluated by an electric characteristic measuring device 103 of a "wafer in the middle stage of device manufacturing.”
  • Semiconductor devices contain electrical elements belonging to numerous layers that make up electrical circuits, and a multi-layer structure is formed on an unprocessed wafer (bare wafer) through multiple manufacturing processes.
  • a semiconductor device When a semiconductor device has reached the final stage, it may be provided with electrical pads 311 (input) and 312 (output) whose electrical characteristics can be measured by contact with a probe or the like. By monitoring the output signal (voltage) when a specific input signal (current) is supplied to these electrical pads, it is possible to judge the quality of the semiconductor device or the suitability of the manufacturing process.
  • Electrical elements 321 and 322 are formed inside the semiconductor device in the height direction. These electrical elements are manufactured in an intermediate step in the semiconductor device manufacturing process. When a test probe is brought into contact with electrical pads 311 and 312 to measure the output signal, the electrical characteristics of the entire semiconductor device, including these internal electrical elements, are measured. On the other hand, when measuring the electrical characteristics of electrical elements 321 and 322, the electrical characteristics are measured using electrical characteristic measuring device 103 in an intermediate step in the semiconductor device manufacturing process (i.e., the stage at which electrical elements 321 and 322 are formed in the stacking process).
  • the electrical characteristic measuring device 103 measures the electrical characteristics of the electrical elements 321 and 322, as described in Patent Document 1, for example, the electrical characteristics are obtained by irradiating a charged particle beam onto these elements after grounding them. Therefore, the second equivalent circuit is also described with these elements grounded. In contrast, semiconductor devices are not necessarily measured by a tester in a grounded state, so the first equivalent circuit does not need to include a ground.
  • FIG. 4 shows the output signal obtained from electrical pad 312 when a specified signal is supplied to electrical pad 311.
  • the upper part of FIG. 4 shows the output signal when the electrical circuit connected to the electrical pad is normal.
  • the lower part of FIG. 4 shows an example of the output signal when some abnormality exists in the electrical circuit.
  • Figure 5 is a flowchart showing part of the semiconductor device manufacturing process, including the semiconductor device design process.
  • Step S501 In the EDA process, the EDA tool 102 receives design data created in a format for storing design data structures, schematic data for expressing the arrangement and connections of components that make up an electric circuit on a layout, and a PDK (Process Design File), which is a design information file used when designing a circuit in a specific semiconductor process.
  • a PDK Process Design File
  • Step S502 One or more computer systems (processors) included in the EDA tool 102 generate three-dimensional structure (3D layout) data of the semiconductor device based on the received data.
  • processors included in the EDA tool 102 generate three-dimensional structure (3D layout) data of the semiconductor device based on the received data.
  • Steps S503 to S504 One or more computer systems create a process flow based on the generated 3D layout data, and generate an equivalent circuit to be used in subsequent simulations.
  • Step S505 The manufacturing process to be measured by the electrical characteristic measuring device 103 and its coordinates become clear by generating a process flow or an equivalent circuit, and the electrical characteristic measuring device 103 may create a measurement flow based on the process flow data.
  • Step S506 In the EDA process, one or more computer systems create a device model to be used in the circuit analysis in S507 described below.
  • the device model is, for example, an analytical formula, and model creation involves creating and setting this analytical formula and model parameters such as variables and constants contained in the analytical formula.
  • Step S507 One or more computer systems generate an equivalent circuit for the entire circuit including the layer to be measured, and then execute a circuit simulation such as SPICE (Simulation Program with Integrated Circuit Emphasis) based on the equivalent circuit.
  • the circuit simulation is executed, for example, in the order of circuit description, circuit analysis, and output of analysis results.
  • the circuit diagram entered in a circuit diagram editor is converted into a netlist, which is then passed to an analysis engine to automatically execute the simulation.
  • Step S508 The one or more computer systems calculate the electrical characteristics by circuit simulation and store the derived electrical characteristic information in a specified storage medium. The one or more computer systems determine whether the circuit design is appropriate based on the suitability of the derived electrical characteristics, and update the design data, etc. as necessary.
  • the process moves to the manufacturing (mass production) stage of semiconductor devices.
  • the mass production process it is desirable to appropriately evaluate the process variations of semiconductor devices and to provide feedback/feedforward to the manufacturing process. Therefore, in this embodiment, an example of implementing process management in the mass production stage using a simulation model generated in the EDA process will be described.
  • a circuit simulator, model, equivalent circuit, etc. generated in an EDA process is imported into an EDA tool or a computer system in which a specific program is stored, but this is not limited to this.
  • a circuit simulator, model, equivalent circuit, etc. may be newly created using an EDA tool or other computer system, and the processing described below may be performed based on the obtained equivalent circuit, etc.
  • Step S509 In the measurement process of semiconductor devices included in the mass production process, measurements are performed using the electrical characteristic measuring device 103.
  • the electrical characteristic output information obtained in the EDA process is received.
  • the electrical characteristics when the device is normal are obtained by simulation for proper design, so reference information is created based on this data.
  • the electrical characteristics obtained by simulation are received and a reference range (normal range) is set with the electrical characteristics as normal values.
  • the information used as reference information is not limited to that obtained by simulation, and may be, for example, actual measured values at the reference location or other appropriate reference values.
  • Step S510 After the above preparations, measurements are performed on the semiconductor wafers manufactured in the mass production process. Next, electrical characteristics are measured based on beam irradiation of the object to be evaluated for electrical characteristics or the terminals (such as plugs) connected to the object to be evaluated.
  • Step S511 The EDA tool 102, one or more computer systems built into the electrical characteristic measuring device 103, or another computer system (e.g., computer system 104) communicatively connected to the electrical characteristic measuring device 103 receives electrical characteristic measurement results of an electrical element during the manufacturing process of a semiconductor device, such as capacitance value and resistance value.
  • the computer system may receive electrical characteristic information determined by another computer system, or may receive a detector output built into the electrical characteristic measuring device 103, calculate the electrical characteristic information based on the detector output, and then perform the processing described below.
  • Step S512 The EDA tool 102 or the like receives a device model to be provided for circuit simulation.
  • This device model is described as being generated by an EDA process, but this is not limited to this, and a device model whose parameters are updated based on other measurement results or the like may be created in the mass production process.
  • Step S513 The EDA tool 102 or the like updates the device model by importing the measurement results of a specific element into the device model. For example, the electrical characteristics of the second equivalent circuit included in the first equivalent circuit are replaced with the electrical characteristic measurement values in S510.
  • a GUI Graphic User Interface
  • a simulation can be performed according to the performance of electrical elements that can be measured in different manufacturing processes.
  • the GUI can be provided by the computer system 104, for example.
  • Steps S514 to S515 The EDA tool 102 etc. outputs electrical characteristics (I-V, Vth, frequency characteristics, etc.) by, for example, executing a SPICE simulation (S514) based on the device model into which actual measurements were partially imported in S513.
  • the output electrical characteristics are derived from a device model whose parameters have been updated using actual measurements that can be obtained during the semiconductor device manufacturing process. Therefore, they can be used as a basis for judging the suitability of the device for the final process before it reaches the final process.
  • Steps S516 to S518 The output electrical characteristics are compared with the reference information acquired in step S509 (S516). Based on the comparison, a defect determination is performed (S517). The defect determination result is fed back to the manufacturing process (S518).
  • FIG. 6 is a process flow diagram of an electrical characteristic evaluation system.
  • the EDA tool 102, electrical characteristic measuring device 103, and computer system (including computer system 104) that controls them, which implement the flowchart described in FIG. 5, can be configured as an electrical characteristic evaluation system that evaluates the electrical characteristics of a semiconductor device.
  • FIG. 6 corresponds to a visual rewrite of the processing procedure of the flowchart in FIG. 5.
  • the EDA tool 102 receives design data, schematic data, PDK, etc. (S501) and uses this to create 3D layout data (S502).
  • the EDA tool 102 creates a process flow based on the 3D layout data (S503).
  • the EDA tool 102 identifies the layers and locations of the semiconductor element to be measured, and creates an equivalent circuit (S504-S505).
  • the measurement target here is the second equivalent circuit described in FIG. 3.
  • the EDA tool 102 creates a SPICE simulation model of the equivalent circuit of the final process (corresponding to the finished semiconductor device) (S506).
  • the electrical characteristic measuring device 103 measures the electrical characteristics of the semiconductor element (corresponding to the second equivalent circuit) (S510) and returns the results to the EDA tool 102 (S513).
  • the EDA tool 102 reflects the electrical characteristics of the semiconductor element (second equivalent circuit) measured by the electrical characteristic measuring device 103 in the SPICE simulation model (S513). Using the reflected results, the EDA tool 102 calculates the electrical characteristics by simulating the entire semiconductor device (i.e., the first equivalent circuit) (S514) and outputs the results (S515). Based on the results, the electrical characteristic measuring device 103 determines whether or not there is a defect at the measurement point (S516 to S517).
  • FIG. 7 is a process flow diagram of the electrical characteristic evaluation system.
  • the electrical characteristic measuring device 103 and the computer system 104 are shown as a single unit, but in FIG. 7, they are shown separately.
  • the electrical characteristic measuring device 103 creates an SEM image of the semiconductor element by irradiating a charged particle beam onto the semiconductor element being manufactured in the intermediate process.
  • the computer system 104 creates a measurement recipe and a netlist of the second equivalent circuit, and uses these to control the process of acquiring the SEM image.
  • the computer system 104 uses the SEM image and the netlist of the second equivalent circuit to calculate the electrical characteristics (resistance value and capacitance value) of the second equivalent circuit, and outputs the results to the EDA tool 102.
  • the EDA tool 102 reflects the electrical characteristics of the second equivalent circuit in the netlist of the first equivalent circuit, and then uses this to perform a SPICE simulation. This allows the EDA tool 102 to simulate the electrical characteristics of the first equivalent circuit (i.e. the entire semiconductor device) after importing the results of measuring the electrical characteristics of the second equivalent circuit (i.e. the semiconductor element created in the middle of the manufacturing process) by the electrical characteristic measuring device 103.
  • the conditions for determining whether or not there is a defect in the first equivalent circuit are prepared in advance during the manufacturing process, and by providing these to the computer system 104, the computer system 104 can determine whether or not there is a defect based on the results of the SPICE simulation.
  • the computer system 104 outputs the determination results, and can provide feedback on the cause of the defect, etc. to the manufacturing process as necessary.
  • Figure 8 is a process flow diagram of the electrical characteristic evaluation system.
  • Figure 7 shows the process flow when measuring electrical characteristics for a measurement target location on a specific measurement target layer.
  • Figure 7 is for obtaining measurement results only for a specified location.
  • Figure 8 is for more comprehensively inspecting whether a target area on a specified target layer is good or bad. Therefore, since the electrical characteristic measuring device 103 operates as an electrical characteristic inspection device, it is represented as such in Figure 8.
  • the computer system 104 measures the electrical characteristics of the specified area and, based on the results, determines whether the specified area is good or defective.
  • the EDA tool 102 imports the electrical characteristics of the specified area and simulates the electrical characteristics of the first equivalent circuit.
  • the computer system 104 determines whether the first equivalent circuit is good or defective based on the simulation results.
  • FIG. 9 is an example of a user interface provided by the electrical characteristic evaluation system.
  • This user interface can be provided as a GUI in the computer system 104, for example.
  • the user selects one or more components included in the first equivalent circuit on the UI and issues an instruction to perform a simulation.
  • the EDA tool 102 performs a simulation using the selected components and the results of measuring the electrical characteristics of the electrical elements in advance by the electrical characteristic measuring device 103.
  • the electrical characteristics of the electrical elements may also be presented.
  • the UI may present the Pass/Fail or pass/fail judgment results described in FIG. 7 together with the simulation results.
  • the electrical characteristic measuring device 103 when the EDA tool 102 takes in the results of the measurement of the electrical characteristics of the electrical element 321 and the like by the electrical characteristic measuring device 103, the electrical characteristic measuring device 103 outputs the electrical characteristics of the electrical element 321 and the like and the netlist of the second equivalent circuit in a data format that can be taken in by the EDA tool 102.
  • the EDA tool 102 integrates these with the netlist of the first equivalent circuit.
  • a specific data format and integration process may be appropriately determined according to the specifications of the EDA tool 102.
  • the electrical characteristic measuring device 103 may output a general-purpose data format such as text data, and a process of converting the data format may be interposed between the electrical characteristic measuring device 103 and the EDA tool 102 so that the two can exchange data. In either case, the electrical characteristic measuring device 103 outputs the electrical characteristics of the electrical element 321 and the like and the netlist of the second equivalent circuit in a data format that can be ultimately taken in by the EDA tool 102.
  • the process flows described in Figures 5 to 8 can be implemented by a computer system (e.g., computer system 104) executing a program that implements the process flows.
  • the program may be configured as a single program module, or may be divided into multiple program modules. Each program module may be located on the same computer system, or any of the program modules may be distributed across two or more computer systems.
  • the computer system 104 or an equivalent computer system may be arranged for each of the EDA tool 102, the electrical characteristic measuring device 103, and the measuring device 105, or any two or more of these may be controlled by a single computer system.
  • the electrical characteristic measuring device 103 measures or inspects the electrical characteristics of a semiconductor element manufactured during the manufacturing process of a semiconductor device, depending on the purpose of the electrical characteristic evaluation system.
  • the electrical characteristic measuring device 103 is not limited to this, and can perform general evaluation of the electrical characteristics of semiconductor devices. Evaluation here includes any process of acquiring the physical state of a semiconductor device, in addition to measurement and inspection. Therefore, the electrical characteristic measuring device 103 more generally plays the role of an electrical characteristic evaluation device.
  • Design data storage medium 102: EDA tool 103: Electrical characteristic measuring device 104: Computer system 105: Measuring device

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本開示は、半導体デバイスの製造工程の途中工程において製造される素子の電気特性を評価した結果を用いて、その半導体デバイス全体の電気特性を評価することを目的とする。本開示に係る電気特性評価方法は、半導体デバイスの製造途中工程において形成される半導体素子の電気特性を評価した結果を受け取り、前記半導体デバイスの第１等価回路に対して前記半導体素子の第２等価回路を反映した上で、前記半導体素子の電気特性を用いて前記第１等価回路の電気特性をシミュレートする（図１参照）。

Description

電気特性評価方法、電気特性評価装置、電気特性評価システム
　本開示は、半導体デバイスの電気特性を評価する技術に関する。
　下記特許文献１は、試料の容量特性などの電気特性を推定する荷電粒子線装置について記載している。同文献は以下の事項を記載している：『比較器２３０は、推定照射結果記憶部２２８に格納される演算結果（すなわち放出量演算部２２７による演算結果）と、電子線照射結果記憶部２２９に格納される実測結果（すなわち検出器２１９による実測結果）とを比較する。ここで、比較器２３０によって不一致の比較結果が得られた場合、演算用ネットリスト更新部２２６によって演算用ネットリスト内の素子パラメータ値が更新され、更新された演算用ネットリストを用いて前述した放出量演算部２２７から比較器２３０までの処理が再度行われる。一方、比較器２３０によって一致の比較結果が得られた場合、演算用ネットリスト更新部２２６は、現在の素子パラメータ値を含むネットリストを推定ネットリストとして推定ネットリスト記憶部２３１に格納する』（段落００３４）。
特許第７２５０６４２号公報
　特許文献１は、半導体デバイスの等価回路の構成要素を記述したネットリストを作成するとともに、静電容量などの電気特性を計測した結果をそのネットリスト内に反映する。特許文献１が記載している計測技術は、例えば同文献の図３Ａなどが記載しているように、試料の高さ方向の内部において形成されている半導体素子の静電容量などを計測することができる。この半導体素子は、半導体デバイス全体を製造する工程のなかの途中工程において製造されるものである。すなわち特許文献１は、半導体デバイス製造の途中工程において製造される素子の電気特性を計測する技術ということができる。したがって同文献においてネットリスト内に反映される電気特性も、そのような途中工程において製造された素子の電気特性である。
　他方で、半導体デバイスの完成品の電気特性は、例えば計測パッドに対してテスタプローブを接触させて入力信号を入力し、その応答を出力信号として計測することにより、実施される。あるいは同じ半導体デバイスの等価回路をＳＰＩＣＥシミュレータなどによってシミュレートし、その結果を参照値と比較することにより、その半導体デバイスの電気特性を評価することができる。
　ＳＰＩＣＥシミュレータは、半導体デバイスの設計データに基づき半導体デバイスの等価回路をシミュレートする。これは半導体デバイスの完成品の電気特性を評価する手法として有用である。他方で半導体デバイス製造の途中工程においては、その途中工程によって製造した素子の電気特性が、以後の工程へ進めるのに適しているか否か（すなわち途中工程の成果物としての素子が良品であるか否か）、評価することができれば望ましい。特許文献１は、そのような素子の電気特性を評価することができる。しかしその評価は、半導体デバイスの完成品としての評価ではなく、素子単体としての電気特性の評価である。換言すると、特許文献１において素子の電気特性を評価したとしても、その電気特性が半導体デバイスの完成品の電気特性としてどのように反映されるのかについては、特許文献１は必ずしも十分考慮していない。
　本開示は、上記のような課題に鑑みてなされたものであり、半導体デバイスの製造工程の途中工程において製造される素子の電気特性を評価した結果を用いて、その半導体デバイス全体の電気特性を評価することを目的とする。
　本開示に係る電気特性評価方法は、半導体デバイスの製造途中工程において形成される半導体素子の電気特性を評価した結果を受け取り、前記半導体デバイスの第１等価回路に対して前記半導体素子の第２等価回路を反映した上で、前記半導体素子の電気特性を用いて前記第１等価回路の電気特性をシミュレートする。
　本開示に係る電気特性評価方法によれば、半導体デバイスの製造工程の途中工程において製造される素子の電気特性を評価した結果を用いて、その半導体デバイス全体の電気特性を評価することができる。本開示のその他の課題、構成、利点、などについては、以下の実施形態を参照することによって明らかになる。
デバイス製造途中工程で半導体ウエハに含まれる電気素子の特性を計測可能な計測ツールを含む電気特性評価システムの概要を示す図である。 電子ビームをパルス状に照射したとき、その遮断時間（パルスビームの照射していない時間）の変化に対するＳＥＭ画像の輝度の変化を示すグラフである。 第１等価回路３１０と第２等価回路３２０の関係を示す側断面模式図である。 電気パッド３１１に対して所定の信号を供給したとき電気パッド３１２から得られる出力信号を示す図である。 半導体デバイスの設計工程を含む、半導体デバイスの製造プロセスの一部を示すフローチャートである。 電気特性評価システムの処理フロー図である。 電気特性評価システムの処理フロー図である。 電気特性評価システムの処理フロー図である。 電気特性評価システムが提供するユーザインターフェースの１例である。
＜本開示の背景＞
　半導体デバイス製造途中工程ウエハの工程管理については、デバイス製造最終工程ウエハにおける電気特性（含信頼性、歩留まり）スペックを満たすように、各工程における形状（ＣＤ値（平均値、ばらつき）、ラフネス値、など）や欠陥密度スペックをバジェット化し、各工程で良否判定することが考えられる。
　一方、所望のデバイス動作（電気特性）を出力するために、どのようなレイアウトでどのような工程が必要なのか、といったデバイス動作原理検証の１つとして、設計データから電特出力までをシミュレートするＥＤＡ（Ｅｌｅｃｔｒｏｎｉｃ　Ｄｅｓｉｇｎ　Ａｕｔｏｍａｔｉｏｎ）ツールがある。このようなＥＤＡツールを有効に活用することによって、半導体デバイスの製造体制の早期立ち上げや安定稼働を実現することが可能となる。また、最終工程に進む前に、各工程で不良を検知できれば、速やかに製造工程にフィードバックすることができる。
　デバイス構造の３次元化に伴い、デバイス構造複雑化およびＺ方向深穴化が進み、各工程におけるパターン等のＣＤ　ＳＥＭ（Ｃｒｉｔｉｃａｌ　Ｄｉｍｅｎｓｉｏｎ　Ｓｃａｎｎｉｎｇ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ）を用いた形状管理のみでは不良見逃しリスクが高まっており歩留まりロスが生じる場合がある。よって、Ｚ方向に高感度な別手段を用いて各工程の良否を判定することが望ましい。特に電気素子に求められる電気的な特徴量を評価することができれば、先に説明した不良見逃しなどを防止することができる。
　ネットリストは、抵抗、コンデンサ、インダクタ、トランジスタ、電源など、電気回路を構成する電気素子（コンポーネント）を表現した設計データである。このようなネットリストは、集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）設計シミュレーションの入力データとして使用されることがある。ＩＣ設計シミュレーションは、ネットリストを分析して回路がどのように動作するかを決定するために実施される。半導体デバイスは複数の製造工程を経て製造されるものであり、ＩＣ設計シミュレーションは、複数の製造工程を経て製造されるデバイスの電気特性を評価するものがある。
　シミュレーションに供されるネットリストに含まれるコンポーネントの仕様は、通常設計データから導かれるものであるが、デバイスが出来上がっていく過程で実測によって取得できる電気特性（仕様）に基づいて、例えば最終工程で評価するような電気特性のシミュレーションを実施することができれば、時間変化によって発生する、あるいは予期せず発生するプロセス変動に伴う半導体デバイスの出来栄えを、半導体デバイスの最終工程に至る前に評価することができる。これにより、速やかな製造工程へのフィードバック等が可能となる。
　以下に、最終工程に至る迄の途中工程で取得可能な特定素子の仕様の設定に基づいて、最終工程で取得可能な電気特性を推定する方法、コンピュータによる実現方法、コンピュータプログラム、非一時的な記録媒体、装置、およびシステムについて、図面を用いて詳細に説明する。
　上記目的を達成するための１態様として、“デバイス製造途中工程で実測されるウエハに含まれる電気素子の抵抗値や、静電容量値などの出力結果”から、”デバイス製造最終工程ウエハのテスタで出力される電気特性（Ｉ－Ｖ，Ｖｔｈ，周波数特性，等）”に変換し、その結果を出力することを特徴とする方法等を提案する。このような方法等によれば、製造プロセス途中の実測値に基づいて、電気テスタ等の出力結果を予測することが可能となる。
＜本開示の実施形態＞
　図１は、デバイス製造途中工程で半導体ウエハに含まれる電気素子の特性を計測可能な計測ツールを含む電気特性評価システムの概要を示す図である。図１に例示するシステムには、集積回路のレイアウトデータおよび／または記号データフォーマット（例えば、ＧＤＳＩＩ（ＧＤＳ２）、ＧＬ１、ＯＡＳＩＳ、マップファイル、または設計データ構造を記憶するための他のフォーマット）を記憶する設計データ記憶媒体１０１、ＥＤＡツール１０２、電気特性計測装置（電気特性計測ツール）１０３、および１以上のコンピュータシステム１０４が含まれている。また、図１に例示するシステムには、光学式検査装置、ＯＣＤ（Ｏｐｔｉｃａｌ　Ｃｒｉｔｉｃａｌ　Ｄｉｍｅｎｓｉｏｎ）、ＣＤ－ＳＥＭ、ＥＢＩ（Ｅｌｅｃｔｒｏｎ　Ｂｅａｍ　Ｉｎｓｐｅｃｔｉｏｎ）装置等の他の計測装置１０５が接続されていてもよい。これらの装置（ツール）は、バス１０６を介して相互に通信可能に接続されている。
　図１に例示するシステムには、１以上のコンピュータシステム１０４が含まれており、ＥＤＡツール１０２は、後述するシミュレーションや半導体ウエハに含まれる電気回路の電気特性を演算するためのソフトウェア、当該ソフトウェアを記憶する記憶媒体、上記ソフトウェアを実行するための１以上のプロセッサを備えた１以上のコンピュータシステムを含むようにしてもよい。システムを構成する各デバイスそれぞれにコンピュータシステムを搭載するようにしてもよいし、１つのワークステーションで複数のデバイスの制御等を実施してもよい。
　電気特性計測装置１０３は、試料に対してビーム（例えば電子ビーム）を照射するためのビームカラムと、試料に対するビーム照射によって得られる２次電子（Ｓｅｃｏｎｄａｒｙ　Ｅｌｅｃｔｒｏｎ：ＳＥ）および／または後方散乱電子（Ｂａｃｋｓｃａｔｔｅｒｅｄ　Ｅｌｅｃｔｒｏｎ：ＢＳＥ）を検出する検出器を含む荷電粒子線装置（評価部）を含んでいる。本実施形態では電気特性計測装置１０３の１例として、荷電粒子ビーム装置によって得られる輝度情報（グレーレベル）に基づいて、電気素子の抵抗値や静電容量値等を導出する例について説明するが、これに限られることはなく、何等かの入力に基づいて得られる出力情報に基づいて、抵抗値や静電容量値を求める他の導出法を適用するようにしてもよい。この場合、画像情報や検出信号と電気特性との関係を定義するモデル等をあらかじめ所定の記憶媒体に記憶しておき、１以上のプロセッサによって、当該モデルを用いて電気特性を導出してもよい。モデルは、数理モデル、データベース、機械学習によって学習が施された学習済モデルなどを含むようにしてもよい。
　荷電粒子ビーム装置を電気特性計測装置１０３とする場合、試料上の特定の素子（ウエハ表面に見えているプラグなど）にスポット状にビームを照射することによって、当該特定の素子に電気的に接合し、かつ一端が接地されている電気素子に所定の電荷を与え、その輝度を計測する手法を採用するようにしてもよい。
　荷電粒子ビーム装置のビームカラムには、ビームをスポット状に集束するためのレンズ（例えば電磁レンズ）や、ビームの照射位置を調整するための偏向器を備えるようにしてもよい。さらに、後述するように対象試料に対してパルス状にビームを照射するためのブランキング用偏向器を備えるようにしてもよい。ブランキング用偏向器は、ビームの試料への到達を遮断すべく、ビームを軸外に偏向ためのものである。ブランキング用偏向器による偏向のオンオフを繰り返すことにより、試料に対してビームをパルス化して照射してもよい。荷電粒子ビーム装置には、レンズ等の光学素子を制御するための１以上のコンピュータシステム（制御装置）が備えられていてもよい。
　さらに電気特性計測装置１０３には、検出器出力に基づいて、ビームの照射対象となったプラグ等の端子に接続された回路構成素子の電気特性を評価するためのアプリケーションが記憶された記憶媒体が内蔵されていてもよい。
　また、電気特性計測装置１０３には、電気特性の計測対象となる対象物（オブジェクト）に所定の電荷を付与するための電荷供給ツールが備えられている。電荷供給ツールは例えばレーザ光源を含んでおり、オブジェクトに対するレーザ照射によって、オブジェクトに所定の電荷を供給する。電荷が供給された状態で、パルス電子ビームを照射することによって、後述する電気特性評価を実行する。
　図２は、電子ビームをパルス状に照射したとき、その遮断時間（パルスビームの照射していない時間）の変化に対するＳＥＭ画像の輝度の変化を示すグラフである。図２左は、静電容量系欠陥の遮断時間の変化に対する輝度の変化を示し、図２右は、電気抵抗系欠陥の遮断時間に対する輝度の変化を示している。
　図２に例示するように、電気抵抗系欠陥と静電容量系欠陥との間においては、遮断時間を変化させたときの輝度の変化の特徴に違いがある。よって、このような特徴の違いに基づいて、静電容量系欠陥であるか電気抵抗系欠陥であるかを判断するようにしてもよい。
　静電容量系の欠陥の方が、遮断時間が長くなるにつれて、静電容量ごとの輝度の違いが明確になる傾向にある。このような特徴を利用して、例えば、遮断時間が長い領域における輝度と、遮断時間が長い領域においてあらかじめ登録しておいた輝度の平均値（異なる静電容量欠陥の輝度の平均値）との間の差分から、欠陥種を判定してもよい。この場合、例えば、差分が所定の閾値を超えていた場合は静電容量系欠陥と判定し、所定の閾値以下の場合は電気抵抗系欠陥と判定することが考えられる。
　電気抵抗系の欠陥の方が、遮断時間が短くなるにつれて、電気抵抗ごとの輝度の違いが明確になる傾向にある。このような特徴を利用して、例えば、遮断時間が短い領域における輝度と、遮断時間が短い領域においてあらかじめ登録しておいた輝度の平均値（異なる電気抵抗欠陥の輝度の平均値）との差分から、欠陥種を判定してもよい。この場合、例えば、差分が所定の閾値を超えていた場合は電気抵抗系欠陥と判定し、所定の閾値以下の場合は静電容量系欠陥と判定することが考えられる。
　また、あらかじめ欠陥種毎に記憶しておいた遮断時間の変化と、輝度の変化の関係を示す曲線に、得られた曲線をフィッティングさせ、その一致度に応じて、欠陥種を分類するようにしてもよい。さらに、複数の静電容量に対応した複数の曲線、および複数の電気抵抗に対応した複数の曲線をあらかじめ用意（記憶）しておき、一致度に応じて、静電容量、あるいは電気抵抗を推定することも考えられる。
　電気抵抗値と静電容量値は、例えば数１、それを変形した数理モデル、データベース、あるいは輝度情報と電気特性情報のデータセットで学習が施されたモデルに対して、輝度情報を入力することによって導き出すようにしてもよい。Ｓは輝度、Ｃは静電容量、Ｒは電気抵抗、Ｑはビーム照射によって試料に蓄積される電荷、Ｔｉ１は第１のビーム照射条件であるパルスビームの試料に対する第１のビーム遮断時間、Ｔｉ２は第２のビーム照射条件であるパルスビームの試料に対する第２のビーム遮断時間、Ｔｉｒはビームの照射時間を示している。
Figure JPOXMLDOC01-appb-M000001
　数１、数１の変形、あるいは数１に相当する数理モデルを記憶するコンピュータシステムは、ビームの遮断時間が異なる２種のパルスビームを照射したときに得られる輝度の差分情報（ΔＳ）に基づいて、Ｃは静電容量、Ｒは電気抵抗のような電気特性を導出する。この手法は１例に過ぎず、電気特性との関係をモデル化できるような計測、あるいは検査ツール出力情報の受け取りに基づいて、上記のような電気特性を導出する他の手法を用いるようにしてもよい。
　ＥＤＡツール１０２は、半導体デバイスの設計、設計支援、あるいは半導体デバイスの動作の分析等を自動で実行するソフトウェア、あるいはそのソフトウェアを実行するための１以上のコンピュータシステムである。
　ＥＤＡツール１０２は、半導体デバイスの設計データ、製品アイデア、仕様等の入力に基づいて、半導体デバイス設計の支援等を自動実行する。ＥＤＡツール１０２を用いたＥＤＡプロセスには、例えばシステム設計、論理設計、機能検証、テスト用のデータ合成と設計、ネットリスト検証、設計計画、フィジカルインプリメンテーション、レイアウトレベルでの回路機能の解析と抽出、フィジカル検証、レイアウトのジオメトリの変更（調整）、およびマスクデータ準備等が含まれている。
　ＥＤＡツール１０２のＥＤＡプロセスには、半導体製造工程（前工程）の最終段階における半導体素子の電気的な出力特性を推定する処理を含んでよい。また、ＥＤＡプロセスだけではなく、半導体デバイスの製造工程中にシミュレーション等を実施し、シミュレーションの結果に応じて半導体製造プロセスへのフィードバックおよび／またはフィードフォワードをしてもよい。本実施形態では後述するように、例えば半導体デバイスの製造工程の途中において、途中工程であることによって取得することのできる小規模回路の電気特性をインポートし、最終段階における半導体素子の電気的な出力特性をシミュレーションによって求める処理を含んでよい。
　上述のようなシミュレーションを実行するために、ＥＤＡツール１０２は、ベアウエハから最終工程に至るまでに生成された回路に関する情報と、現工程における小規模回路の電気特性情報を取得する。ＥＤＡツール１０２は、設計データ等から生成されるネットリストの一部情報を、電気特性計測装置１０３によって得られた情報と置換することにより、一部実測値を含むネットリストを生成し、当該ネットリスト等に基づいて、最終段階における半導体素子の電気的な出力特性をシミュレーションによって求める処理を実行可能なソフトウェア、アプリケーションを記憶する内部、あるいは外部の記憶媒体を備え、上記シミュレーションを実行するようにしてもよい。
　図３は、第１等価回路３１０と第２等価回路３２０の関係を示す側断面模式図である。第１等価回路３１０は、“デバイス製造最終工程ウエハ”の電気テスタの評価対象となる電気回路である。第２等価回路３２０は、“デバイス製造の途中工程のウエハ”の電気特性計測装置１０３の評価対象となる電気回路あるいは電気素子である。
　半導体デバイスは、電気回路を構成する多数の層に属する電気素子を含み、無加工のウエハ（ベアウエハ）上に複数の製造工程を経て多層構造が形成される。最終工程に到達した半導体デバイス上には、プローブの接触等によって電気特性を計測することができる電気パッド３１１（入力）および電気パッド３１２（出力）などが設けられていることがある。この電気パッドに所定の入力信号（電流）を供給したときの出力信号（電圧）をモニタすることによって、半導体デバイスの出来栄え、あるいは製造工程の適否を判断することができる。
　半導体デバイスの高さ方向の内部には、電気素子３２１や３２２が形成されている。これらの電気素子は、半導体デバイス製造工程の途中工程において製造される。電気パッド３１１と３１２に対してテストプローブを接触させて出力信号を計測する場合は、これら内部の電気素子を含めた半導体デバイス全体としての電気特性を計測することになる。他方で電気素子３２１や３２２の電気特性を計測する場合は、半導体デバイス製造工程の途中工程（すなわち積層過程において電気素子３２１や３２２が形成された段階）において電気特性計測装置１０３を用いてその電気特性を計測することになる。
　電気特性計測装置１０３が電気素子３２１や３２２の電気特性を計測する際には、例えば特許文献１が記載しているように、これらの素子を接地した上で荷電粒子ビームを照射することにより、電気特性を取得する。したがって第２等価回路も、これら素子を接地したものとして記述されている。これに対して半導体デバイスは必ずしも接地した状態でテスタによって計測するとは限らないので、第１等価回路は接地を含まなくてよい。
　図４は、電気パッド３１１に対して所定の信号を供給したとき電気パッド３１２から得られる出力信号を示す図である。図４上段は電気パッドに接続された電気回路が正常である場合の出力信号を示す。図４下段は電気回路に何等かの異常が存在するときの出力信号例を示している。
　このような出力信号を、デバイス製造工程の最終工程に至る前に得ることができれば、速やかに半導体製造工程へフィードバックすることができる。本実施形態では、図４に例示するような出力信号を、実測ではなく演算（シミュレーション）によって導出する例について説明する。
　図５は、半導体デバイスの設計工程を含む、半導体デバイスの製造プロセスの一部を示すフローチャートである。
　ステップＳ５０１：ＥＤＡプロセスにおいて、ＥＤＡツール１０２は、設計データ構造を記憶するためのフォーマットで作成された設計データ、電気回路を構成する部品の配置や接続をレイアウト上に表現するためのＳｃｈｅｍａｔｉｃデータ、特定の半導体プロセスで回路設計する際に使う設計情報ファイルであるＰＤＫ（Ｐｒｏｃｅｓｓ　Ｄｅｓｉｇｎ　Ｆｉｌｅ）などを受け取る。
　ステップＳ５０２：ＥＤＡツール１０２に含まれる１以上のコンピュータシステム（プロセッサ）は、受け取ったデータに基づいて、半導体デバイスの３次元構造（３Ｄ　Ｌａｙｏｕｔ）データを生成する。
　ステップＳ５０３～Ｓ５０４：１以上のコンピュータシステムは、生成した３Ｄ　Ｌａｙｏｕｔデータをもとにプロセスフローを作成するとともに、後のシミュレーションに供する等価回路を生成する。
　ステップＳ５０５：プロセスフローや等価回路の生成等によって、電気特性計測装置１０３の計測対象となる製造工程とその座標が明らかになるので、電気特性計測装置１０３はプロセスフローデータをもとに計測フローを作成するようにしてもよい。
　ステップＳ５０６：ＥＤＡプロセスにおいて、１以上のコンピュータシステムは、後述のＳ５０７における回路解析において用いるデバイスモデルを作成する。デバイスモデルは例えば解析式であり、モデル作成ではこの解析式、および解析式に含まれる変数・定数のようなモデルパラメータ等の作成、設定を実施する。
　ステップＳ５０７：１以上のコンピュータシステムは、計測対象となるレイヤを含む回路全体について等価回路を生成した後、当該等価回路等に基づいて、ＳＰＩＣＥ（Ｓｉｍｕｌａｔｉｏｎ　Ｐｒｏｇｒａｍ　ｗｉｔｈ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ 　Ｅｍｐｈａｓｉｓ）等の回路シミュレーションを実行する。回路シミュレーションは、例えば回路記述、回路解析、解析結果出力の手順で実行する。ここでは例えば回路図エディタで入力された回路図をネットリストに変換し、解析エンジンに受け渡してシミュレートを自動で実行する。
　ステップＳ５０８：１以上のコンピュータシステムは、回路シミュレーションによって電気特性を演算し、所定の記憶媒体に導出された電気特性情報を記憶させる。１以上のコンピュータシステムは、導き出された電気特性の適否に応じて回路設計が適正になされているか否かを判断し、必要に応じて設計データ等を更新する。
　以上のような半導体設計のプロセスを経て、半導体デバイスの製造（量産）段階に移行する。量産工程では、半導体デバイスのプロセス変動などの適切な評価と、製造工程へのフィードバック／フィードフォワードが望まれる。そこで、本実施形態では、ＥＤＡプロセスで生成されたシミュレーションモデルを利用して、量産段階における工程管理を実施する例について説明する。
　本実施形態では、ＥＤＡプロセスで生成された回路シミュレータ、モデル、等価回路等に関するデータをＥＤＡツールや所定のプログラムが記憶されたコンピュータシステムにインポートする例について説明するが、これに限られることはなく、量産工程において、回路シミュレータ、モデル、等価回路をＥＤＡツールや他のコンピュータシステムを用いて新たに作成し、得られた等価回路等に基づいて、後述する処理を実施してもよい。
　ステップＳ５０９：量産工程に含まれる半導体デバイスの計測工程においては、電気特性計測装置１０３を用いた計測を実行する。図５に例示する計測工程ではまず、ＥＤＡプロセスで得られた電気特性出力情報を受け取る。ＥＤＡプロセスでは、適正な設計のために、デバイスが正常である場合の電気特性をシミュレーションによって求めているので、このデータに基づいて参照情報を作成する。ここではシミュレーションによって求められた電気特性の受け取りと、その電気特性を正常値とした基準範囲（正常範囲）を設定する。参照情報として用いる情報は、シミュレーションによって得られるものに限られず、例えば参照箇所の実測値やその他適当な基準値であってもよい。
　ステップＳ５１０：以上のような準備を経て、量産工程で製造された半導体ウエハの計測を実行する。次に、電気特性の評価対象、あるいは評価対象に接続された端子（プラグなど）へのビーム照射に基づいて、電気特性計測を実行する。
　ステップＳ５１１：ＥＤＡツール１０２、電気特性計測装置１０３に内蔵された１以上のコンピュータシステム、あるいは電気特性計測装置１０３に通信可能に接続された他のコンピュータシステム（例えばコンピュータシステム１０４）は、静電容量値、抵抗値などの半導体デバイスの製造工程途中の電気素子の電気特性計測結果を受け取る。コンピュータシステムは、他のコンピュータシステムによって求められた電気特性情報を受け取ってもよいし、電気特性計測装置１０３に内蔵された検出器出力を受け取り、当該検出器出力に基づいて電気特性情報を演算した上で、後述する処理を実施してもよい。
　ステップＳ５１２：ＥＤＡツール１０２等は、回路シミュレーションに対して供されるデバイスモデルを受け取る。このデバイスモデルは、ＥＤＡプロセスによって生成されたものとして説明するが、これに限られることはなく、他の計測結果等によってパラメータを更新したデバイスモデルを量産工程で作成するようにしてもよい。
　ステップＳ５１３：ＥＤＡツール１０２等は、デバイスモデルに対して特定素子の計測結果をインポートすることによって、デバイスモデルを更新する。例えばこのとき第１等価回路に含まれる第２等価回路の電気特性を、Ｓ５１０における電気特性計測値と入れ替える。この際、第１等価回路に相当するネットリストと、電気特性計測装置１０３の計測結果（第２等価回路の計測結果）を併せて表示するＧＵＩ（Ｇｒａｐｈｉｃａｌ　Ｕｓｅｒ　Ｉｎｔｅｒｆａｃｅ）画面を用意し、各製造工程で取得可能な複数の電気特性計測結果のうち、任意の結果の選択的なインポートを可能とすることによって、異なる製造工程で計測可能な電気素子の出来栄えに応じたシミュレーションを実施できる。ＧＵＩは例えばコンピュータシステム１０４によって提供することができる。
　ステップＳ５１４～Ｓ５１５：ＥＤＡツール１０２等は、Ｓ５１３において部分的に実測値をインポートしたデバイスモデルをもとに例えばＳＰＩＣＥシミュレーションを実行することにより（Ｓ５１４）、電気特性（Ｉ－Ｖ，Ｖｔｈ，周波数特性等）を出力する。出力された電気特性は、半導体デバイスの製造工程の途中で取得可能な実測値によってパラメータを更新したデバイスモデルから導き出されるものである。したがって、最終工程に至る前に最終工程におけるデバイスの適否を判断する根拠とすることができる。
　ステップＳ５１６～Ｓ５１８：出力された電気特性は、ステップＳ５０９で取得された参照情報と比較される（Ｓ５１６）。その比較に基づいて、欠陥判定を実施する（Ｓ５１７）。欠陥判定結果を製造プロセスへフィードバックする（Ｓ５１８）。
　図６は、電気特性評価システムの処理フロー図である。図５において説明したフローチャートを実施するＥＤＡツール１０２、電気特性計測装置１０３、およびこれらを制御するコンピュータシステム（コンピュータシステム１０４を含む）は、半導体デバイスの電気特性を評価する電気特性評価システムとして構成することができる。図６は、図５のフローチャートの処理手順を視覚的に書き直したものに相当する。
　ＥＤＡツール１０２は、設計データ、Ｓｃｈｅｍａｔｉｃデータ、ＰＤＫなどを受け取り（Ｓ５０１）、これを用いて３Ｄ　Ｌａｙｏｕｔデータを作成する（Ｓ５０２）。ＥＤＡツール１０２は３Ｄ　Ｌａｙｏｕｔデータに基づきプロセスフローを作成する（Ｓ５０３）。ＥＤＡツール１０２は、半導体素子の計測対象レイヤおよび計測対象箇所を特定するとともに、その等価回路を作成する（Ｓ５０４～Ｓ５０５）。ここでいう計測対象は、図３で説明した第２等価回路である。ＥＤＡツール１０２は、最終工程（半導体デバイスの完成品に相当する）の等価回路のＳＰＩＣＥシミュレーションモデルを作成する（Ｓ５０６）。
　他方で電気特性計測装置１０３は、半導体素子（第２等価回路に相当）の電気特性を計測し（Ｓ５１０）、その結果をＥＤＡツール１０２へ戻す（Ｓ５１３）。
　ＥＤＡツール１０２は、電気特性計測装置１０３が計測した半導体素子（第２等価回路）の電気特性を、ＳＰＩＣＥシミュレーションモデルへ反映する（Ｓ５１３）。ＥＤＡツール１０２は、その反映結果を用いて、半導体デバイス全体（すなわち第１等価回路）のシミュレーションを実施することにより電気特性を計算し（Ｓ５１４）、その結果を出力する（Ｓ５１５）。電気特性計測装置１０３はその結果に基づき、計測箇所の欠陥有無を判定する（Ｓ５１６～Ｓ５１７）。
　図７は、電気特性評価システムの処理フロー図である。図６においては、電気特性計測装置１０３とコンピュータシステム１０４を一体的に記載したが、図７においてはこれらを分けて記載している。電気特性計測装置１０３は、途中工程において製造される半導体素子に対して荷電粒子ビームを照射することにより、半導体素子のＳＥＭ像を作成する。コンピュータシステム１０４は、その計測レシピや第２等価回路のネットリストなどを作成し、これらを用いて、ＳＥＭ像を取得する過程を制御する。コンピュータシステム１０４は、ＳＥＭ像と第２等価回路のネットリストを用いて、第２等価回路の電気特性（抵抗値や静電容量値）を計算し、その結果をＥＤＡツール１０２へ出力する。
　ＥＤＡツール１０２は、第２等価回路の電気特性を第１等価回路のネットリストへ反映した上で、これを用いてＳＰＩＣＥシミュレーションを実施する。これにより、電気特性計測装置１０３が第２等価回路（すなわち製造途中工程において作成される半導体素子）の電気特性を計測した結果を取り込んだ上で、第１等価回路（すなわち半導体デバイス全体）の電気特性を、ＥＤＡツール１０２によってシミュレートできる。第１等価回路の欠陥有無の判定条件は、製造工程においてあらかじめ準備しておき、これをコンピュータシステム１０４に対して提供することにより、コンピュータシステム１０４において、ＳＰＩＣＥシミュレーションの結果に基づき欠陥有無を判定できる。コンピュータシステム１０４はその判定結果を出力し、必要に応じて欠陥要因などを製造工程へフィードバックすることができる。
　図８は、電気特性評価システムの処理フロー図である。図７においては、特定の計測対象レイヤの計測対象箇所について、電気特性を計測する場合の処理フローを示した。すなわち図７は、指定した箇所についてのみ計測結果を得るためのものである。これに対して図８においては、指定した対象レイヤの対象領域が良品であるかそれとも不良品であるかを、より包括的に検査するものである。したがって、電気特性計測装置１０３は、電気特性検査装置として動作するので、図８においてもそのように表記した。
　コンピュータシステム１０４は、指定領域の電気特性を計測し、その結果に基づき、指定領域が良品であるかそれとも不良品であるかを判定する。ＥＤＡツール１０２は、指定領域の電気特性を取り込んだ上で、第１等価回路の電気特性をシミュレートする。コンピュータシステム１０４は、そのシミュレート結果に基づき、第１等価回路が良品であるかそれとも不良品であるかを判定する。
　図９は、電気特性評価システムが提供するユーザインターフェースの１例である。このユーザインターフェースは例えばコンピュータシステム１０４においてＧＵＩとして提供することができる。ユーザはＵＩ上で第１等価回路内に含まれるコンポーネントをいずれか１つ以上選択し、シミュレート実施を指示する。ＥＤＡツール１０２は、選択されたコンポーネントと、電気特性計測装置１０３があらかじめ電気素子の電気特性を計測した結果とを用いて、シミュレートを実施する。電気素子の電気特性を併せて提示してもよい。ＵＩは、シミュレート結果とともに、図７で説明したＰａｓｓ／Ｆａｉｌや良品／不良品の判定結果などを併せて提示してもよい。
＜本開示の変形例について＞
　以上の実施形態において、電気特性計測装置１０３が電気素子３２１などの電気特性を計測した結果をＥＤＡツール１０２が取り込む際に、電気特性計測装置１０３は、ＥＤＡツール１０２が取り込むことができるデータ形式で、電気素子３２１などの電気特性および第２等価回路のネットリストを出力する。ＥＤＡツール１０２は、第１等価回路のネットリストに対してこれらを統合する。具体的なデータ形式や統合処理は、ＥＤＡツール１０２の仕様などに応じて適宜定めればよい。あるいは電気特性計測装置１０３は例えばテキストデータなどの汎用的なデータ形式を出力し、電気特性計測装置１０３とＥＤＡツール１０２との間にデータフォーマットを変換するプロセスを介在させることにより、両者がデータ交換できるようにしてもよい。いずれの場合であっても、電気特性計測装置１０３は、ＥＤＡツール１０２が最終的に取り込むことができるデータ形式で、電気素子３２１などの電気特性および第２等価回路のネットリストを出力する。
　以上の実施形態において、図５～図８で説明した処理フローは、これを実装したプログラムをコンピュータシステム（例：コンピュータシステム１０４）が実行することにより実施することができる。プログラムは、単一のプログラムモジュールによって構成してもよいし、複数のプログラムモジュールに分割して構成してもよい。各プログラムモジュールは同一のコンピュータシステム上に配置してもよいし、いずれかのプログラムモジュールを２つ以上のコンピュータシステム上に分散配置してもよい。
　以上の実施形態において、コンピュータシステム１０４またはこれと同等のコンピュータシステムは、ＥＤＡツール１０２、電気特性計測装置１０３、および計測装置１０５それぞれについて配置してもよいし、これらのうちいずれか２つ以上を単一のコンピュータシステムが制御してもよい。
　以上の実施形態において、電気特性計測装置１０３は、半導体デバイスの製造途中工程において製造される半導体素子の電気特性を、電気特性評価システムの目的に応じて、計測または検査することを説明した。電気特性計測装置１０３が実施するのはこれに限られず、半導体デバイスの電気特性の評価一般を実施することができる。ここでいう評価は、計測、検査などの他、半導体デバイスの物理的状態を取得する任意のプロセスを含む。したがって電気特性計測装置１０３は、より一般的には、電気特性評価装置としての役割を有する。
１０１：設計データ記憶媒体
１０２：ＥＤＡツール
１０３：電気特性計測装置
１０４：コンピュータシステム
１０５：計測装置

Claims (10)

  1. 　半導体デバイスの電気特性を評価する電気特性評価方法であって、
    　前記半導体デバイスを製造する製造工程の途中工程において形成される半導体素子を含む前記半導体デバイスの第１等価回路を構成する構成要素を記述した第１リストを取得するステップ、
    　前記第１リストを用いて前記第１等価回路の電気特性をシミュレートするステップ、
    　前記シミュレートの結果に基づき前記半導体デバイスの電気特性を評価するステップ、
    　を有し、
    　前記シミュレートするステップはさらに、前記途中工程において形成される前記半導体素子の第２等価回路を構成する構成要素を記述した第２リストを取得するステップを有し、
    　前記シミュレートするステップはさらに、前記第２等価回路を用いて前記半導体素子の電気特性を評価した結果を取得するステップを有し、
    　前記シミュレートするステップにおいては、前記第２リストによって記述される前記第２等価回路を、前記第１リストによって記述される前記第１等価回路のなかに統合し、
    　前記シミュレートするステップにおいては、前記半導体素子の電気特性を用いて前記シミュレートを実施することにより、前記第２等価回路を包含する前記第１等価回路の電気特性をシミュレートする
    　ことを特徴とする電気特性評価方法。
  2. 　前記半導体素子の電気特性を評価した結果は、前記半導体素子に対して荷電粒子ビームを照射することにより生じる２次荷電粒子を検出することにより評価されたものである
    　ことを特徴とする請求項１記載の電気特性評価方法。
  3. 　前記第１等価回路は接地電位を有しておらず、
    　前記第２等価回路は前記半導体素子に対して接続された接地電位を有している
    　ことを特徴とする請求項１記載の電気特性評価方法。
  4. 　前記半導体素子の電気特性は、前記半導体素子の電気抵抗または前記半導体素子の静電容量のうち少なくともいずれかであり、
    　前記シミュレートするステップにおいては、前記半導体素子の電気特性を取得するステップにおいて取得した前記半導体素子の電気抵抗または前記半導体素子の静電容量のうち少なくともいずれかを用いて、前記シミュレートを実施する
    　ことを特徴とする請求項１記載の電気特性評価方法。
  5. 　前記製造工程は、前記半導体デバイスの高さ方向において複数の層を積層することにより前記半導体素子を形成するように構成されており、
    　前記シミュレートするステップにおいては、前記半導体デバイスの表面から電気信号を入力することによって得られる応答をシミュレートすることにより、前記第１等価回路の電気特性をシミュレートする
    　ことを特徴とする請求項１記載の電気特性評価方法。
  6. 　前記半導体デバイスは、テスタから前記半導体デバイスに対して前記電気信号を入力する入力パッドと、が前記半導体デバイスから前記テスタに対して前記応答を出力する出力パッドとを備え、
    　前記電気特性評価方法はさらに、前記テスタを用いて計測した前記応答と前記シミュレートの結果を比較することにより、前記半導体デバイスの電気特性を評価するステップを有する
    　ことを特徴とする請求項５記載の電気特性評価方法。
  7. 　前記第１等価回路は、前記製造工程において製造される最終品デバイスの等価回路であり、
    　前記シミュレートするステップにおいては、前記最終品デバイスの等価回路を記述した前記第１等価回路のなかに、前記第２等価回路を統合し、
    　前記シミュレートするステップにおいては、前記半導体素子を含む前記最終品デバイスの電気特性をシミュレートする
    　ことを特徴とする請求項１記載の電気特性評価方法。
  8. 　前記電気特性評価方法はさらに、前記シミュレートするステップにおいて電気特性をシミュレートするコンポーネントを指定するユーザインターフェースを提示するステップを有し、
    　前記シミュレートするステップにおいては、前記ユーザインターフェース上で指定されたコンポーネントの電気特性をシミュレートする
    　ことを特徴とする請求項１記載の電気特性評価方法。
  9. 　半導体デバイスの電気特性を評価する電気特性評価装置であって、
    　前記半導体デバイスを製造する製造工程の途中工程において形成される半導体素子の電気特性を評価する評価部、
    　前記評価部を制御するコンピュータシステム、
    　を備え、
    　前記半導体デバイスは、前記半導体素子を含む第１等価回路を構成する構成要素を記述した第１リストによって表すことができるように構成されており、
    　前記コンピュータシステムは、前記途中工程において形成される前記半導体素子の第２等価回路を構成する構成要素を記述した第２リストを取得し、
    　前記コンピュータシステムは、前記第２等価回路を用いて前記評価部により前記半導体素子の電気特性を評価し、
    　前記コンピュータシステムは、前記第２リストによって記述される前記第２等価回路を前記第１リストによって記述される前記第１等価回路のなかに統合することができる形式で、前記第２リストおよび前記半導体素子の電気特性の評価結果を出力する
    　ことを特徴とする電気特性評価装置。
  10. 　半導体デバイスの電気特性を評価する電気特性評価システムであって、
    　請求項９記載の電気特性評価装置、
    　前記第１リストを用いて前記第１等価回路の電気特性をシミュレートするシミュレートツール、
    　を備え、
    　前記シミュレートツールは、前記電気特性評価装置から前記第２リストを取得するとともに、前記電気特性評価装置から前記半導体素子の電気特性の評価結果を取得し、
    　前記シミュレートツールは、前記第２リストによって記述される前記第２等価回路を前記第１リストによって記述される前記第１等価回路のなかに統合し、
    　前記シミュレートツールは、前記半導体素子の電気特性を用いて前記シミュレートを実施することにより、前記第２等価回路を包含する前記第１等価回路の電気特性をシミュレートする
    　ことを特徴とする電気特性評価システム。
PCT/JP2023/035704 2023-09-29 2023-09-29 電気特性評価方法、電気特性評価装置、電気特性評価システム Pending WO2025069400A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2023/035704 WO2025069400A1 (ja) 2023-09-29 2023-09-29 電気特性評価方法、電気特性評価装置、電気特性評価システム
TW113136570A TWI889555B (zh) 2023-09-29 2024-09-26 電特性評估方法、電特性評估裝置、電特性評估系統

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2023/035704 WO2025069400A1 (ja) 2023-09-29 2023-09-29 電気特性評価方法、電気特性評価装置、電気特性評価システム

Publications (1)

Publication Number Publication Date
WO2025069400A1 true WO2025069400A1 (ja) 2025-04-03

Family

ID=95202713

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/035704 Pending WO2025069400A1 (ja) 2023-09-29 2023-09-29 電気特性評価方法、電気特性評価装置、電気特性評価システム

Country Status (2)

Country Link
TW (1) TWI889555B (ja)
WO (1) WO2025069400A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008130582A (ja) * 2006-11-16 2008-06-05 Renesas Technology Corp 半導体装置の製造方法および半導体検査装置
US10678978B1 (en) * 2017-09-30 2020-06-09 Cadence Design Systems, Inc. Methods, systems, and computer program product for binding and back annotating an electronic design with a schematic driven extracted view
JP2021027271A (ja) * 2019-08-08 2021-02-22 株式会社日立ハイテク 荷電粒子線装置および荷電粒子線検査システム
WO2022070308A1 (ja) * 2020-09-30 2022-04-07 株式会社日立ハイテク 検査方法
WO2022208572A1 (ja) * 2021-03-29 2022-10-06 株式会社日立ハイテク 検査システム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102460713B (zh) * 2009-06-30 2016-12-07 株式会社半导体能源研究所 用于制造半导体器件的方法
KR102228220B1 (ko) * 2009-07-03 2021-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101844972B1 (ko) * 2009-11-27 2018-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
SG10201701689UA (en) * 2016-03-18 2017-10-30 Semiconductor Energy Lab Semiconductor device, semiconductor wafer, and electronic device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008130582A (ja) * 2006-11-16 2008-06-05 Renesas Technology Corp 半導体装置の製造方法および半導体検査装置
US10678978B1 (en) * 2017-09-30 2020-06-09 Cadence Design Systems, Inc. Methods, systems, and computer program product for binding and back annotating an electronic design with a schematic driven extracted view
JP2021027271A (ja) * 2019-08-08 2021-02-22 株式会社日立ハイテク 荷電粒子線装置および荷電粒子線検査システム
WO2022070308A1 (ja) * 2020-09-30 2022-04-07 株式会社日立ハイテク 検査方法
WO2022208572A1 (ja) * 2021-03-29 2022-10-06 株式会社日立ハイテク 検査システム

Also Published As

Publication number Publication date
TW202514423A (zh) 2025-04-01
TWI889555B (zh) 2025-07-01

Similar Documents

Publication Publication Date Title
CN110770886B (zh) 用于使用半导体制造工艺中的深度学习预测缺陷及临界尺寸的系统及方法
US7681159B2 (en) System and method for detecting defects in a semiconductor during manufacturing thereof
KR102169564B1 (ko) 웨이퍼 검사 방법 및/또는 웨이퍼 상에 형성되는 디바이스의 하나 이상의 특징을 예측하는 방법
US8139844B2 (en) Methods and systems for determining a defect criticality index for defects on wafers
TWI683103B (zh) 於樣品上判定所關注圖案之一或多個特性
KR102905111B1 (ko) 머신 러닝을 사용한 웨이퍼 검사용 예측 이미지 생성 시스템 및 방법
TWI738405B (zh) 帶電粒子線裝置及帶電粒子線檢查系統
JP2012026989A (ja) 電子顕微鏡を用いたパターン寸法計測方法、パターン寸法計測システム並びに電子顕微鏡装置の経時変化のモニタ方法
JP2020061575A (ja) 高次元変数選択モデルを使用した重要なパラメータの決定システム
CN111566789A (zh) 使用电子显微法的半导体计量及缺陷分类
JP2024500887A (ja) 半導体試料の電気的特性の予測
JP5925199B2 (ja) ウェーハ検査または計測設定のためのデータ擾乱
WO2019006222A1 (en) SYSTEMS AND METHODS FOR PREDICTING DEFECTS AND CRITICAL DIMENSION USING DEEP LEARNING IN A SEMICONDUCTOR MANUFACTURING PROCESS
JP4891036B2 (ja) 半導体装置の製造方法および半導体検査装置
WO2025069400A1 (ja) 電気特性評価方法、電気特性評価装置、電気特性評価システム
JP7499864B2 (ja) 検査方法
TWI861663B (zh) 荷電粒子束檢查系統、荷電粒子束檢查方法
KR20240130651A (ko) 기계 학습 기반 수율 예측
WO2025182058A1 (ja) 荷電粒子線装置管理システム及び荷電粒子線装置の管理方法
WO2025099871A1 (ja) 検査システム、検査方法
CN119203913A (zh) 用于半导体样本的检查的计量算法的优化
WO2025115081A1 (ja) プロセス診断システム、プロセス監視システム及びウェハ
JP2010135416A (ja) 半導体装置用パターン検査装置および検査方法
KR20100011755A (ko) 다수 검사 포인트들에서 선폭 측정방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23954368

Country of ref document: EP

Kind code of ref document: A1