[go: up one dir, main page]

TWI690060B - 記憶體結構及其製造方法 - Google Patents

記憶體結構及其製造方法 Download PDF

Info

Publication number
TWI690060B
TWI690060B TW108114563A TW108114563A TWI690060B TW I690060 B TWI690060 B TW I690060B TW 108114563 A TW108114563 A TW 108114563A TW 108114563 A TW108114563 A TW 108114563A TW I690060 B TWI690060 B TW I690060B
Authority
TW
Taiwan
Prior art keywords
igzo
particles
memory structure
layer
thin metal
Prior art date
Application number
TW108114563A
Other languages
English (en)
Other versions
TW202040796A (zh
Inventor
冉曉雯
蔡娟娟
林敬富
李宗玹
陳蔚宗
Original Assignee
元太科技工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 元太科技工業股份有限公司 filed Critical 元太科技工業股份有限公司
Priority to TW108114563A priority Critical patent/TWI690060B/zh
Application granted granted Critical
Publication of TWI690060B publication Critical patent/TWI690060B/zh
Priority to US16/846,393 priority patent/US11114570B2/en
Publication of TW202040796A publication Critical patent/TW202040796A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/681—Floating-gate IGFETs having only two programming levels
    • H10D30/683—Floating-gate IGFETs having only two programming levels programmed by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
    • H10D30/6893—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode wherein the floating gate has multiple non-connected parts, e.g. multi-particle floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/812—Single quantum well structures
    • H10D62/814—Quantum box structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H10P14/22—
    • H10P14/2923—
    • H10P14/3238—
    • H10P14/3241—
    • H10P14/3248—
    • H10P14/3256—
    • H10P14/3426—
    • H10P14/3434—
    • H10P14/3461—
    • H10P14/274—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

一種記憶體結構包含基板、閘極、第一絕緣層、薄金屬層、複數個氧化銦鎵鋅(IGZO)顆粒、第二絕緣層、IGZO通道層與源/汲極。閘極位於基板上。第一絕緣層位於閘極上。薄金屬層位於第一絕緣層上，且具有複數個金屬顆粒。IGZO顆粒位於金屬顆粒上。第二絕緣層位於IGZO顆粒上。IGZO通道層位於第二絕緣層上。源/汲極位於IGZO通道層上。

Description

記憶體結構及其製造方法
本案是有關於一種記憶體結構與一種記憶體結構的製造方法。
現今，舉凡手機、筆記型電腦、平板電腦、隨身碟、及數位相機等電子產品，已算是生活中不可或缺的必需品。其中，電子產品內的記憶體扮演一個相當重要的角色。記憶體可分為揮發性(Volatile)記憶體及非揮發性(Non-volatile)記憶體兩種。
揮發性記憶體意指記憶體內的儲存資料會隨著外部供應電源的移除而消失，如靜態隨機存取記憶體、動態隨機存取記憶體。非揮發記憶體意指記憶體內的儲存資料不會隨著外部供應電源的移除消失，且可長時間地被儲存，如唯讀記憶體、可程式唯讀記憶體、可抹除可程式唯讀記憶體、可用電抹除可程式唯讀記憶體及快閃記憶體。
非揮發性記憶體為了讓載子的資訊能夠長期的儲存，減少元件的側向漏電(Lateral leakage)為重要的課題，才能夠確保元件能夠長期正常操作，且避免資訊的遺漏。
本發明之一技術態樣為一種記憶體結構。
根據本發明一實施方式，一種記憶體結構包含基板、閘極、第一絕緣層、薄金屬層、複數個氧化銦鎵鋅(IGZO)顆粒、第二絕緣層、IGZO通道層與源/汲極。閘極位於基板上。第一絕緣層位於閘極上。薄金屬層位於第一絕緣層上，且具有複數個金屬顆粒。IGZO顆粒位於金屬顆粒上。第二絕緣層位於IGZO顆粒上。IGZO通道層位於第二絕緣層上。源/汲極位於IGZO通道層上。
在本發明一實施方式中，上述薄金屬層的厚度在1nm至20nm的範圍中。
在本發明一實施方式中，上述每一IGZO顆粒的厚度在2nm至20nm的範圍中。
在本發明一實施方式中，上述薄金屬層的材料包含銀。
在本發明一實施方式中，上述IGZO顆粒接觸薄金屬層。
在本發明一實施方式中，上述薄金屬層接觸第一絕緣層。
在本發明一實施方式中，上述IGZO顆粒位於薄金屬層與第二絕緣層之間。
本發明之一技術態樣為一種記憶體結構的製造方法。
根據本發明一實施方式，一種記憶體結構的製造方法包含形成薄金屬層於閘極上的第一絕緣層上；對薄金屬層施以熱退火處理，使薄金屬層具有複數個金屬顆粒；形成氧化銦鎵鋅(IGZO)材料於金屬顆粒上，使IGZO材料形成複數個IGZO顆粒；形成第二絕緣層於IGZO顆粒上；形成IGZO通道層於第二絕緣層上；以及形成源/汲極於IGZO通道層上。
在本發明一實施方式中，上述形成薄金屬層於第一絕緣層上是以熱蒸鍍的方式執行。
在本發明一實施方式中，上述對薄金屬層施以熱退火處理的溫度在50℃至300℃的範圍中。
在本發明一實施方式中，上述形成IGZO材料於金屬顆粒上是以濺鍍的方式執行。
在本發明一實施方式中，上述薄金屬層的厚度在1nm至20nm的範圍中。
在本發明一實施方式中，上述每一IGZO顆粒的厚度在2nm至20nm的範圍中。
在本發明一實施方式中，上述薄金屬層的材料包含銀。
在本發明上述實施方式中，由於記憶體結構具有位在第一絕緣層上的薄金屬層，且薄金屬層具有金屬顆粒，因此當氧化銦鎵鋅(IGZO)材料形成於金屬顆粒上時，IGZO材料可形成IGZO顆粒。其中，IGZO顆粒可作為儲存由穿隧效應進入之載子(電子)的媒介，能減少記憶體結構的側向漏電(Lateral leakage)，確保記憶體結構能夠長期正常操作，避免 資訊的遺漏。
100‧‧‧記憶體結構
110‧‧‧基板
120‧‧‧閘極
130‧‧‧第一絕緣層
140‧‧‧薄金屬層
142‧‧‧金屬顆粒
150‧‧‧氧化銦鎵鋅(IGZO)顆粒
160‧‧‧第二絕緣層
170‧‧‧IGZO通道層
180‧‧‧源/汲極
182a‧‧‧源極區
182b‧‧‧汲極區
H1、H2‧‧‧厚度
I‧‧‧電流
ID‧‧‧汲極電流
IG‧‧‧閘極電流
S1~S8‧‧‧步驟
第1圖繪示根據本發明一實施方式之記憶體結構的剖面圖。
第2圖繪示第1圖之記憶體結構的製造方法的流程圖。
第3圖繪示第1圖之記憶體結構的電流示意圖。
第4圖繪示第1圖之記憶體結構執行寫入時的電子移動示意圖。
第5圖繪示第1圖之記憶體結構執行抹除時的電子移動示意圖。
第6圖繪示第1圖之記憶體結構的電流-閘極電壓關係圖。
以下將以圖式揭露本發明之複數個實施方式，為明確說明，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
第1圖繪示根據本發明一實施方式之記憶體結構100的剖面圖。如圖所示，記憶體結構100包含基板110、閘極120、第一絕緣層130、薄金屬層140、複數個氧化銦鎵鋅 (IGZO)顆粒150、第二絕緣層160、IGZO通道層170與源/汲極180。其中，閘極120位於基板110上。第一絕緣層130位於閘極120上。薄金屬層140位於第一絕緣層130上，且薄金屬層140具有複數個金屬顆粒142。IGZO顆粒150位於金屬顆粒142上。第1圖繪示的金屬顆粒142與IGZO顆粒150的大小與排列方式僅為示意，合先敘明。第二絕緣層160位於IGZO顆粒150上。也就是說，IGZO顆粒150位於薄金屬層140與第二絕緣層160之間。IGZO通道層170位於第二絕緣層160上。源/汲極180位於IGZO通道層170上。其中，源/汲極180包含源極區182a與汲極區182b。
在本實施方式中，記憶體結構100可以為非揮發性記憶體(Non-volatile memory；NVM)，且可以為浮閘(Floating gate)記憶體。薄金屬層140的材料包含銀，可以為銀金屬層。薄金屬層140的厚度H1可在1nm至20nm的範圍中，例如10nm。薄金屬層140可視為奈米銀顆粒結構。IGZO顆粒150大致為球狀(Sphere)。IGZO顆粒的厚度H2可在2nm至20nm的範圍中。第一絕緣層130與第二絕緣層160的材料可以是相同的，例如皆包含二氧化矽(SiO2)，但並不用以限制本發明。
由於記憶體結構100具有位在第一絕緣層130上的薄金屬層140，且薄金屬層140具有金屬顆粒142，因此當氧化銦鎵鋅(IGZO)材料形成於金屬顆粒142上時，IGZO材料可形成IGZO顆粒150。其中，IGZO顆粒150可作為儲存由穿隧效應進入之載子(電子)的媒介，能減少記憶體結構100的側向 漏電(Lateral leakage)，確保記憶體結構100能夠長期正常操作，避免資訊的遺漏。
第2圖繪示第1圖之記憶體結構100的製造方法的流程圖。記憶體結構100的製造方法包含下列步驟。首先在步驟S1中，形成閘極於基板上。接著在步驟S2中，形成第一絕緣層於閘極上。接著在步驟S3中，形成薄金屬層於閘極上的第一絕緣層上。接著在步驟S4中，對薄金屬層施以熱退火處理，使薄金屬層具有複數個金屬顆粒。之後在步驟S5中，形成氧化銦鎵鋅(IGZO)材料於金屬顆粒上，使IGZO材料形成複數個IGZO顆粒。接著在步驟S6中，形成第二絕緣層於IGZO顆粒上。之後在步驟S7中，形成IGZO通道層於第二絕緣層上。接著在步驟S8中，形成源/汲極於IGZO通道層上。
在以下敘述中，將說明上述步驟。
同時參閱第1圖與第2圖，閘極120與第一絕緣層130依序形成於基板110上，使第一絕緣層130位於閘極120上。閘極120與第一絕緣層130可採沉積法(例如PVD、CVD)形成，此外，閘極120亦可採電鍍法(Plating)形成，並不用以限制本發明。薄金屬層140可採用熱蒸鍍(Thermal evaporating)的方式形成於第一絕緣層130上。因此，薄金屬層140可接觸第一絕緣層130。在本實施方式中，薄金屬層140的材料可以包含銀，其厚度H1可在1nm至20nm的範圍中(例如10nm)。待薄金屬層140形成後，可對薄金屬層140施以熱退火(Thermal annealing)處理，使薄金屬層140具有金屬顆粒142(例如奈米銀顆粒)。在本實施方式中，對薄金屬層140 施以熱退火處理的溫度可在50℃至300℃的範圍中，例如以200℃熱退火1小時。
待金屬顆粒142形成後，可形成氧化銦鎵鋅(IGZO)材料於金屬顆粒142上。由於薄金屬層140的金屬顆粒142，使得在金屬顆粒142上形成的IGZO材料會形成IGZO顆粒150。IGZO材料可採用濺鍍(Sputtering)的方式形成於金屬顆粒142上。因此，IGZO材料可形成IGZO顆粒150，並直接接觸薄金屬層140的金屬顆粒142。IGZO顆粒150的厚度H2與薄金屬層140的厚度H1有關。在本實施方式中，由於薄金屬層140其厚度H1可在1nm至20nm的範圍中，因此IGZO顆粒150其厚度H2可在2nm至20nm的範圍中。
如此一來，可避免IGZO顆粒150太過緊密，以減少IGZO顆粒150彼此之間的接觸面積，因此可有效減少側向漏電，提升記憶體結構100的操作穩定性，對於非揮發性記憶體的特性有所助益，例如記憶體結構100能夠長期正常操作，避免資訊的遺漏。
待IGZO顆粒150形成後，可形成第二絕緣層160於IGZO顆粒150上。在後續步驟中，可依序形成IGZO通道層170於第二絕緣層160上，及形成源/汲極180於IGZO通道層170上。
經由上述步驟，便可得到第1圖的記憶體結構100。應瞭解到，已敘述過的元件連接關係、製造方法、材料與功效將不再重複贅述，合先敘明。在以下敘述中，將說明記憶體結構100操作時的狀態。
第3圖繪示第1圖之記憶體結構100的電流I示意圖。如圖所示，IGZO顆粒150是用在第二絕緣層160中儲存寫入電荷，不影響電晶體的通道電流I，所以電流I仍是從源/汲極180的源極區182a經IGZO通道層170到源/汲極180的汲極182b區。
第4圖繪示第1圖之記憶體結構100執行寫入時的電子移動示意圖。記憶體結構100為具有IGZO通道層170的薄膜電晶體(TFT)，可利用加強閘極電場的方式，以量子穿隧效應為基礎，使電子在IGZO通道層170與IGZO顆粒150之間進行穿隧。舉例來說，當記憶體結構100要寫入資訊時，須以加強閘極正偏壓的方式，使電子由IGZO通道層170穿隧進入IGZO顆粒150，如第4圖所示。在本實施方式中，IGZO材料的傳導帶(Conduction band)與價帶(Valence band)能分別為-4eV與-7eV。
第5圖繪示第1圖之記憶體結構100執行抹除時的電子移動示意圖。當記憶體結構100要移除資訊時，則是利用加強閘極逆偏壓的方式，使電子由IGZO顆粒150中穿隧回到IGZO通道層170中，如第5圖所示。
同時參閱第4圖與第5圖，也就是說，在操作記憶體結構100時，可施以強順向閘極偏壓，載子(電子)可由IGZO通道層170穿隧進入IGZO顆粒150中儲存；當需要重置資訊時，可施以強逆向偏壓，使電子由IGZO顆粒150中穿隧回到IGZO通道170中。
第6圖繪示第1圖之記憶體結構100的電流-閘極 電壓關係圖。同時參閱第1圖與第6圖，第6圖為在IGZO通道層170的長度為300μm的條件下，且汲極區182b的電壓為20V的條件下，記憶體結構100的汲極電流ID的絕對值與閘極電流IG的絕對值比較。
由第6圖可知，汲極電流ID的絕對值資料點構成一折線，閘極電流IG的絕對值資料點構成另一折線，且這兩條折線趨勢是大致相同，且無明顯間隔(Gap)存在。如此一來，可證明記憶體結構100的IGZO顆粒150不僅可作為儲存由穿隧效應進入之載子(電子)的媒介，且能有效減少記憶體結構100的側向漏電(Lateral leakage)，確保記憶體結構100能夠長期正常操作，避免資訊的遺漏。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧記憶體結構
110‧‧‧基板
120‧‧‧閘極
130‧‧‧第一絕緣層
140‧‧‧薄金屬層
142‧‧‧金屬顆粒
150‧‧‧氧化銦鎵鋅(IGZO)顆粒
160‧‧‧第二絕緣層
170‧‧‧IGZO通道層
180‧‧‧源/汲極
182a‧‧‧源極區
182b‧‧‧汲極區
H1、H2‧‧‧厚度

Claims (14)

  1. 一種記憶體結構，包含：一基板；一閘極，位於該基板上；一第一絕緣層，位於該閘極上；一薄金屬層，位於該第一絕緣層上，具有複數個金屬顆粒；複數個氧化銦鎵鋅(IGZO)顆粒，位於該些金屬顆粒上；一第二絕緣層，位於該些IGZO顆粒上；一IGZO通道層，位於該第二絕緣層上；以及一源/汲極，位於該IGZO通道層上。
  2. 如請求項1所述的記憶體結構，其中該薄金屬層的厚度在1nm至20nm的範圍中。
  3. 如請求項1所述的記憶體結構，其中每一該些IGZO顆粒的厚度在2nm至20nm的範圍中。
  4. 如請求項1所述的記憶體結構，其中該薄金屬層的材料包含銀。
  5. 如請求項1所述的記憶體結構，其中該些IGZO顆粒接觸該薄金屬層。
  6. 如請求項1所述的記憶體結構，其中該薄金 屬層接觸該第一絕緣層。
  7. 如請求項1所述的記憶體結構，其中該些IGZO顆粒位於該薄金屬層與該第二絕緣層之間。
  8. 一種記憶體結構的製造方法，包含：形成一薄金屬層於一閘極上的一第一絕緣層上；對該薄金屬層施以一熱退火處理，使該薄金屬層具有複數個金屬顆粒；形成一氧化銦鎵鋅(IGZO)材料於該些金屬顆粒上，使該IGZO材料形成複數個IGZO顆粒；形成一第二絕緣層於該些IGZO顆粒上；形成一IGZO通道層於該第二絕緣層上；以及形成一源/汲極於該IGZO通道層上。
  9. 如請求項8所述的記憶體結構的製造方法，其中形成該薄金屬層於該第一絕緣層上是以熱蒸鍍的方式執行。
  10. 如請求項8所述的記憶體結構的製造方法，其中對該薄金屬層施以該熱退火處理的溫度在50℃至300℃的範圍中。
  11. 如請求項8所述的記憶體結構的製造方法，其中形成該IGZO材料於該些金屬顆粒上是以濺鍍的方式執 行。
  12. 如請求項8所述的記憶體結構的製造方法，其中該薄金屬層的厚度在1nm至20nm的範圍中。
  13. 如請求項8所述的記憶體結構的製造方法，其中每一該些IGZO顆粒的厚度在2nm至20nm的範圍中。
  14. 如請求項9所述的記憶體結構的製造方法，其中該薄金屬層的材料包含銀。
TW108114563A 2019-04-25 2019-04-25 記憶體結構及其製造方法 TWI690060B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108114563A TWI690060B (zh) 2019-04-25 2019-04-25 記憶體結構及其製造方法
US16/846,393 US11114570B2 (en) 2019-04-25 2020-04-12 Memory structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108114563A TWI690060B (zh) 2019-04-25 2019-04-25 記憶體結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI690060B true TWI690060B (zh) 2020-04-01
TW202040796A TW202040796A (zh) 2020-11-01

Family

ID=71134260

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108114563A TWI690060B (zh) 2019-04-25 2019-04-25 記憶體結構及其製造方法

Country Status (2)

Country Link
US (1) US11114570B2 (zh)
TW (1) TWI690060B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10902914B2 (en) 2018-06-11 2021-01-26 Cyberswarm, Inc. Programmable resistive memory element and a method of making the same
TWI862243B (zh) * 2023-10-26 2024-11-11 台亞半導體股份有限公司 光學生物量測裝置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101355813B1 (ko) * 2012-10-24 2014-01-28 한국과학기술원 쌍극자를 가진 자기조립 단분자막을 포함하는 비휘발성 메모리 소자
US8932929B2 (en) * 2012-04-10 2015-01-13 Fudan University Thin film transistor memory and its fabricating method
US20150140734A1 (en) * 2011-10-24 2015-05-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW201532197A (zh) * 2014-01-30 2015-08-16 Semiconductor Energy Lab 半導體裝置、電子裝置及半導體裝置的製造方法
CN105448929A (zh) * 2014-09-19 2016-03-30 株式会社东芝 非易失性半导体存储装置
CN109074779A (zh) * 2016-03-31 2018-12-21 英特尔公司 微led显示器像素架构
US10236306B2 (en) * 2016-03-22 2019-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
KR100902313B1 (ko) * 2007-09-27 2009-06-12 국민대학교산학협력단 다층의 전하저장층을 가지는 플로팅 게이트, 플로팅게이트의 제조방법, 이를 이용한 비휘발성 메모리 장치 및그 제조방법
KR102026212B1 (ko) 2009-11-20 2019-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
KR20130102581A (ko) * 2010-09-03 2013-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전계 효과 트랜지스터 및 반도체 장치의 제조 방법
CN102956711B (zh) 2011-08-18 2016-10-19 元太科技工业股份有限公司 金属氧化物半导体晶体管的制造方法
TWI474409B (zh) 2012-02-14 2015-02-21 Innocom Tech Shenzhen Co Ltd 薄膜電晶體及其製作方法及顯示器
US9647129B2 (en) * 2014-07-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104934330A (zh) 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
US10978489B2 (en) * 2015-07-24 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, method for manufacturing semiconductor device, method for manufacturing display panel, and information processing device
JP6908247B2 (ja) * 2016-11-02 2021-07-21 エルジー・ケム・リミテッド ガス感知センサー

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150140734A1 (en) * 2011-10-24 2015-05-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8932929B2 (en) * 2012-04-10 2015-01-13 Fudan University Thin film transistor memory and its fabricating method
KR101355813B1 (ko) * 2012-10-24 2014-01-28 한국과학기술원 쌍극자를 가진 자기조립 단분자막을 포함하는 비휘발성 메모리 소자
TW201532197A (zh) * 2014-01-30 2015-08-16 Semiconductor Energy Lab 半導體裝置、電子裝置及半導體裝置的製造方法
CN105448929A (zh) * 2014-09-19 2016-03-30 株式会社东芝 非易失性半导体存储装置
CN105448929B (zh) 2014-09-19 2018-07-03 东芝存储器株式会社 非易失性半导体存储装置
US10236306B2 (en) * 2016-03-22 2019-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
CN109074779A (zh) * 2016-03-31 2018-12-21 英特尔公司 微led显示器像素架构

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Hung-Chuan Liu et al, "High Effective Field-Effect Mobility Amorphous InGaZnOTFT Mediated by Directional Silver Nanowire Arrays", ACS Appl Mater Interfaces, 2015 Jan 14 *
Hung-Chuan Liu, Yi-Chun Lai, Chih-Chung Lai, Bing-Shu Wu, Hsiao-Wen Zan, Peichen Yu, Yu-Lun Chueh, and Chuang-Chuang Tsai, "High Effective Field-Effect Mobility Amorphous InGaZnOTFT Mediated by Directional Silver Nanowire Arrays", ACS Appl Mater Interfaces, 2015 Jan 14
Jiin Yu et al, "Photomodulation of InGaZnO thin film transistors with interfacial silver nanoparticles", Japanese Journal of Applied Physics, Volume 55, Number 11, October 6, 2016 *
Jiin Yu1, Jae Eun Cho, Hyeon-Mo Lee, Jin-Seong Park, and Seong Jun Kang, "Photomodulation of InGaZnO thin film transistors with interfacial silver nanoparticles", Japanese Journal of Applied Physics, Volume 55, Number 11, October 6, 2016

Also Published As

Publication number Publication date
US11114570B2 (en) 2021-09-07
US20200343385A1 (en) 2020-10-29
TW202040796A (zh) 2020-11-01

Similar Documents

Publication Publication Date Title
JP7773665B2 (ja) 半導体装置
JP6457607B2 (ja) 半導体装置の作製方法
KR102026027B1 (ko) 반도체 장치
JP6200008B2 (ja) 半導体装置
TWI555175B (zh) 半導體裝置
TWI541979B (zh) 半導體裝置
KR101844599B1 (ko) 반도체 장치
TWI567942B (zh) 半導體裝置
TWI518882B (zh) 半導體裝置
JP6360925B2 (ja) 半導体装置の作製方法
TWI534955B (zh) 半導體裝置
JP2011166131A (ja) 半導体装置
CN107665894B (zh) 基于二维半导体材料的半浮栅存储器及其制备方法
TWI690060B (zh) 記憶體結構及其製造方法
CN102201453B (zh) 存储器单元及非易失性存储器装置及其形成方法
JP4681530B2 (ja) ナノ結晶シリコン量子ドットメモリ装置の形成方法
US20100044775A1 (en) Semiconductor memory device and semiconductor device
CN111863827A (zh) 存储器结构及其制造方法
TW201406647A (zh) 分離式石墨烯奈米碟電荷儲存層的製造方法與應用之記憶體元件