[go: up one dir, main page]

TW201406647A - 分離式石墨烯奈米碟電荷儲存層的製造方法與應用之記憶體元件 - Google Patents

分離式石墨烯奈米碟電荷儲存層的製造方法與應用之記憶體元件 Download PDF

Info

Publication number
TW201406647A
TW201406647A TW101129526A TW101129526A TW201406647A TW 201406647 A TW201406647 A TW 201406647A TW 101129526 A TW101129526 A TW 101129526A TW 101129526 A TW101129526 A TW 101129526A TW 201406647 A TW201406647 A TW 201406647A
Authority
TW
Taiwan
Prior art keywords
charge storage
layer
graphene
nanocrystals
oxide layer
Prior art date
Application number
TW101129526A
Other languages
English (en)
Other versions
TWI499555B (zh
Inventor
Chih-Ting Lin
Jer-Chyi Wang
Chao-Sung Lai
Chu-Fa Chan
Original Assignee
Univ Chang Gung
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Chang Gung filed Critical Univ Chang Gung
Priority to TW101129526A priority Critical patent/TWI499555B/zh
Publication of TW201406647A publication Critical patent/TW201406647A/zh
Application granted granted Critical
Publication of TWI499555B publication Critical patent/TWI499555B/zh

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本發明提供應用於一記憶體元件中之一電荷儲存膜,且前述記憶體元件包含一基板。其中電荷儲存膜至少包含一穿隧氧化層、一電荷儲存層與一阻障氧化層。穿隧氧化層設置於基板上。電荷儲存層包含複數個石墨烯奈米晶體,且該些石墨烯奈米晶體間隔設置於穿隧氧化層上。阻障氧化層則用以覆蓋電荷儲存層。本發明同時亦揭露上述電荷儲存膜之製造方法及其應用記憶體元件的結構。

Description

分離式石墨烯奈米碟電荷儲存層的製造方法與應用之記 憶體元件
本發明係有關於一種記憶體元件,尤其是一種利用石墨烯奈米晶體作為儲存媒介之電荷儲存膜及其製造方法與應用之記憶體元件。
隨著半導體產業的成長,有越來越多消費性電子產品出現如智慧型手機以及平板電腦,或是發展許久的筆記型電腦以及PDA等。而且,幾乎所有前端高科技的電子產品都必須具備記憶功能,因此記憶體晶片的發展在近年來也大幅成長。在所有的記憶體晶片中,最普遍的算是隨機存取記憶體(Dynamic Random Access Memory,DRAM),還有非揮發性快閃式記憶體(Flash)。隨著時代的變遷,其產能與市場大致上呈現成長的趨勢。
近年來,非揮發性記憶體在市場上受到廣泛重視,傳統的非揮發性快閃式記憶體是利用浮動閘極(Floating Gate,FG)來當作電荷儲存層。穿隧式氧化層(Tunneling oxide layer)則是用來當作載子的穿隧層,並且可阻擋載子以防止其因漏電而回到矽基板中。另外,由於傳統的非揮發性記憶體主要是以多晶矽(poly silicon)材料做為浮動閘極,雖然可藉由多晶矽本身的缺陷以提供儲存載子的電荷儲存中心(trapping center),但由於多晶矽為半導體(semiconductor)材料,儲存於多晶矽中的電荷可於此浮動閘極內移動,因此,一旦在穿隧氧化層產生一漏電 路徑時,所有儲存於浮動閘極的電荷便會全部流失,這對於元件的特性、可靠度以及容忍度都是一大挑戰。
再者,因穿隧氧化層需要被多次且快速地讀寫而被要求需具備有較優越的隔絕能力,以使得當非揮發性記憶體在經過多次的讀寫之後,仍可藉由穿隧氧化層的容忍性與分立等特性來維持電荷的儲存,進而避免因為在穿隧氧化層形成漏電路徑而使得所有儲存在浮動閘極的電荷透過穿隧氧化層的漏電路徑全數地流失掉。
然而,為了人們使用的方便性,電子產品薄型化與微型化,已然是未來的趨勢。然而,隨著記憶體晶片的元件尺寸持續微小化的同時,穿隧氧化層勢必也隨之微小化,反而增加其缺陷密度與漏電流的情形,導致整體記憶體元件特性的退化。也就是說,為了將記憶體晶片微型化而使用較薄的穿隧氧化層時,則記憶體元件的保存能力將會劣化,伴隨而來的可靠性問題也就越來越嚴重。
有鑑於傳統多晶矽浮動閘極的缺點,目前常見之非揮發性記憶體可分為兩大類:一類是以載子遷移率較低的氮化物(nitride)來取代多晶矽浮動閘極並構成半導體-氧化物-氮化物-氧化物-半導體(SONOS)結構的非揮發性記憶體,另一類是奈米晶體非揮發性記憶體。
其中,奈米晶體記憶體(nanocrystal memory,NC)被公認是下一個世代最有潛力的記憶體之一,其工作原理係利用奈米晶體來當作電子儲存的位置,多個奈米晶體則可變為多個電子儲存位置,進而達到調變元件的臨界電壓(threshold voltage)。值得一提的是,由於每個奈米晶 體為獨立分開,因此即便是由於穿隧氧化層內的缺陷密度而造成漏電,其漏電程度也比習知使用浮動閘極的記憶體元件來的輕微。
奈米晶體記憶體的研究已經持續了一段時間,矽奈米晶點(Si-NCs)及鍺奈米晶點(Ge-NCs)是最早被研發出來的。後來發現的金屬奈米晶體記憶體,如金(Au)、鎳(Ni)、鉑(Pt)、鎢(W)等金屬材料,則是利用其能障高度遠大於半導體材料,使其達到良好的寫入及抹除效果。然而,金屬的製程相容性受到熱製程之後擴散的問題所限制,整體而言在生產線上還是備受質疑。
本發明之一目的在於提供一種電荷儲存膜。此電荷儲存膜應用於一記憶體元件中,且記憶體元件具有一基板。其中,電荷儲存膜至少包含一穿隧氧化層、一電荷儲存層與一阻障氧化層。穿隧氧化層位於基板上。電荷儲存層包含複數個石墨烯奈米晶體,且該些石墨烯奈米晶體間隔設置於穿隧氧化層上。而阻障氧化層則用以覆蓋電荷儲存層。
在本發明之一實施例中,其中該些石墨烯奈米晶體為碟狀奈米晶體。
在本發明之一實施例中,其中電荷儲存層更包含複數個絕緣材料,該些絕緣材料分別設置於該些石墨烯奈米晶體間以使該些石墨烯奈米晶體間隔設置。
在本發明之一實施例中,其中該些絕緣材料為可形成 穩定絕緣體材料之碳的化合物。
在本發明之一實施例中,其中穿隧氧化層與阻障氧化層均為為有效之絕緣氧化層。
本發明之另一目的在於提供一種電荷儲存膜的製造方法,其至少包含下列步驟。首先,形成一穿隧氧化層於基板上,接著形成至少一石墨烯層於穿隧氧化層上。隨後,形成一金屬材料層於石墨烯層上,並進行一熱退火製程使金屬材料層形成複數個金屬奈米晶體。接著,以該些金屬奈米晶體為光罩使石墨烯層成為一電荷儲存層,此電荷儲存層包含複數個石墨烯奈米晶體,且該些石墨烯奈米晶體間隔設置於穿隧氧化層上。最後,形成一阻障氧化層以覆蓋電荷儲存層。
在本發明之一實施例中,其中上述金屬材料層係由可形成奈米晶體之任一材料所選出。
在本發明之一實施例中,其中上述以該些金屬奈米晶體為光罩使石墨烯層成為該些石墨烯奈米晶體的步驟係透過一氧電漿進行一蝕刻製程來完成。在本發明之一實施例中,其中上述以該些金屬材料奈米晶體為光罩使石墨烯層成為電荷儲存層的步驟係透過一氟電漿或一氮電漿氧電漿來進行。
在本發明之一實施例中,其中未被該些金屬材料奈米晶體遮蔽之石墨烯層係藉由氟電漿或氮電漿改質為絕緣材料。在本發明之一實施例中,上述製造方法係形成複數個石墨烯層於穿隧氧化層上。
本發明之再一目的在於提供一種記憶體元件,其至少 包含一基板、一電荷儲存膜與一控制閘極。其中基板具有一源極區、一汲極區與一通道區,且通道區位於源極區與汲極區之間。電荷儲存膜位於基板與控制閘極之間,其包含一穿隧氧化層、一電荷儲存層與一阻障氧化層。穿隧氧化層位於通道區上。電荷儲存層,包含複數個石墨烯奈米晶體,且該些石墨烯奈米晶體間隔設置於穿隧氧化層上,而阻障氧化層用以覆蓋電荷儲存層。
在本發明之一實施例中,其中該些石墨烯奈米晶體為碟狀奈米晶體。
在本發明之一實施例中,其中該些石墨烯奈米晶體為碟狀奈米晶體。
在本發明之一實施例中,其中電荷儲存層更包含複數個絕緣材料,該些絕緣材料分別設置於該些石墨烯奈米晶體間以使該些石墨烯奈米晶體間隔設置。
故而,關於本發明之優點與精神可以藉由以下發明詳述及附圖式解說來得到進一步的瞭解。
請參考第1圖,第1圖顯示顯示本發明一較佳實施例之電荷儲存膜之橫截面示意圖。雖第1圖未繪示,本發明所提供之電荷儲存膜100係利用於一記憶體元件中,且此記憶體元件具有一基板。其中,電荷儲存膜100包含一穿隧氧化層10、一電荷儲存層與一阻障氧化層12。穿隧氧化層10設置於基板上。電荷儲存層包含複數個石墨烯奈米晶體11a離散地分佈在穿隧氧化層10上,亦即上述 複數個石墨烯奈米晶體11a係間隔設置於穿隧氧化層10上。阻障氧化層12則形成在穿隧氧化層10上,用以覆蓋電荷儲存層。在一較佳實施例中,阻障氧化層12係用以覆蓋該些石墨烯奈米晶體11a並填充該些石墨烯奈米晶體11a間之空隙。較佳地,穿隧氧化層10與阻障氧化層12為有效之絕緣氧化層,較佳地均為一二氧化矽材料,然而本發明並不欲以此為限,合先敘明。
進一步說明上述電荷儲存膜100及其應用之記憶體元件的製造方法如后。請參考第2A至2H圖,第2A至2H圖顯示本發明一較佳實施例之記憶體元件製造方法流程的橫截面示意圖。
如第2A圖所示,首先於基板20上形成穿隧氧化層10。較佳地,上述形成穿隧氧化層的步驟係透過一熱氧化製程來完成。另外,基板20較佳地為一矽基板。
接著,如第2B圖所示,形成至少一石墨烯層11於穿隧氧化層10上。進一步來說,上述步驟較佳地係利用一轉印製程來完成。
請先參考第4A至4C圖,第4A至4C圖顯示本發明一較佳實施例中形成石墨烯層於穿隧氧化層上流程的橫截面示意圖。如第4A圖所示,上述轉印製程先利用一化學氣相沈積製程沈積一石墨烯層11於一銅箔30上,再塗佈一光阻40於石墨烯層11上,如第4B圖所示。隨後以一濕蝕刻製程蝕刻銅箔30,此時光阻40與石墨烯層11漂浮於溶液中,便可轉印至第2A圖中已置備好之具有穿隧 氧化層10的基板20上。然而必須說明的是,上述將石墨烯層11轉印至穿隧氧化層10的步驟僅為實施例說明,本發明並不欲以此為限。
值得注意的是,本發明欲提供一種具有石墨烯奈米晶體的電荷儲存膜及其應用之記憶體元件。然而,由於石墨烯材料具有極佳的熱穩定性,故石墨烯奈米晶體無法經由熱製程得到。因此,在本發明中將利用金屬奈米晶體作為光罩對石墨烯層11進行蝕刻或使未被光罩遮蔽的部分改質為絕緣材料,而使石墨烯層11成為一電荷儲存層,至於詳細的步驟將詳述於後文。
請參考第2C圖,利用蒸鍍系統於石墨烯層11上鍍上一金屬材料層13。接著如第2D圖所示,執行一熱退火製程使金屬材料層13形成複數個金屬材料奈米晶體13a,亦即此時石墨烯層11上設置有複數個離散之金屬材料奈米晶體13a。較佳地,金屬材料層13較佳為為金、銅或鎢,然而本發明並不欲以此為限,僅金屬材料層13所採用之材料可經由熱製程轉換為奈米晶體即符合本發明之目的。
另外,上述熱退火製程的製程溫度較佳地係介於600℃至800℃之間。以金奈米晶體為例,請先參考第4圖,第4圖顯示金奈米晶體密度與熱退火製程溫度關係圖。如圖所示,當熱退火製程的溫度越高,代表提供給金屬材料的熱量越高,此時形成於石墨烯層11上的金奈米晶體密度便越高。也就是說,後續將形成之石墨烯奈米晶體11a 的密度便可經由此處金屬奈米晶體13a的密度來調整。
請同時參考第2D圖與第2E圖,在上述較佳實施例中,於形成複數個金屬奈米晶體13a後,便可利用該些金屬奈米晶體13a為光罩對石墨烯層11進行蝕刻。石墨烯層11經蝕刻後,形成複數個石墨烯奈米晶體11a,如第2E圖所示。如前文所述,該些石墨烯奈米晶體11a即用以儲存電荷,而上述蝕刻步驟較佳地係利用氧電漿來進行。
接著,如第2F圖所示,移除金屬材料奈米晶體13a。必須說明的是,此處所形成之石墨烯奈米晶體11a係為碟狀之奈米晶體,亦可稱之為石墨烯奈米碟。
請參考第2G圖,在移除金屬材料奈米晶體13a之後,進一步形成阻障氧化層12於穿隧氧化層10上。阻障氧化層全面性覆蓋於穿隧氧化層10上,亦即其覆蓋該些石墨烯奈米晶體11a、石墨烯奈米晶體11a之間的空隙以及未設置有石墨烯奈米晶體11a的穿隧氧化層10上。至此,電荷儲存膜100的置備流程已全數完成。
隨後,如第2H圖所示,形成一控制閘極14於電荷儲存膜100之阻障氧化層12上。另外,基板20可經離子佈植程序可形成一源極區20a、一汲極區20b與一通道區20c。其中,通道區20c位於源極區20a與汲極區20b之間,且電荷儲存膜100係設置於通道區20c上。
然而,本發明並不欲以上述較佳實施例為限,當以金屬奈米晶體13a為光罩時,亦可藉由氮氣電漿或氟氣電漿將未被金屬奈米晶體13a遮蔽的石墨烯層11改質為複數 個絕緣材料。據此,請同時參考第3A圖至第3D圖,第3A圖至第3D圖顯示本發明另一較佳實施例之電荷儲存膜之製造方法流程的橫截面示意圖。首先,如第3A圖所示,在形成複數個金屬奈米晶體13a後,便可利用該些金屬奈米晶體13a為光罩,對石墨烯層11施以氮氣電漿或氟氣電漿。接著,如第3B圖所示,未被金屬奈米晶體13a遮蔽之石墨烯層11經施以氮氣電漿或氟氣電漿後,便會被改質為複數個絕緣材料11b,此時絕緣材料11b分別設置於石墨烯奈米晶體11a間以使石墨烯奈米晶體11a間隔設置。較佳地,絕緣材料11b為可形成穩定絕緣體材料之碳的化合物,較佳為氮化碳材料或氟化碳材料。
然後,如第3C圖所示,移除金屬材料奈米晶體13a。必須說明的是,此處所形成之石墨烯奈米晶體11a係為碟狀之奈米晶體,亦可稱之為石墨烯奈米碟。
最後,請參考第3D圖,在移除金屬材料奈米晶體13a之後,進一步形成阻障氧化層12覆蓋於上述包含有複數個石墨烯奈米晶體11a與複數個絕緣材料11b的電荷儲存層。至此,本發明另一較佳實施例所提供的電荷儲存膜100已全數製備完成。
請參考第5圖,第5圖顯示石墨烯層數目與其功函數關係圖。如前文所述,本發明所提供之製造方法係形成至少一石墨烯層11於穿隧氧化層10上,亦即於上述步驟中也可以形成不止一石墨烯層11於穿隧氧化層10上。基本上,利用石墨烯奈米晶體11a來儲存電荷,需要考慮到功函數的問題。利用單原子層的石墨烯層(Single Layer Graphene,SLG),也就是說後續僅形成一電荷儲存層,雖然可以得到很好的電子傳輸速率,但是功函數較小(約4.2eV),位能井深度不足。然而,當穿隧氧化層10上具有複數個石墨烯層11(Multi-Layer Graphene,MLG),亦即穿隧氧化層10上形成複數個電荷儲存層時,功函數也會增加,如圖所示。因此,視記憶體元件的需求,在形成複數個石墨烯層11於穿隧氧化層10後,便可按前文所述之步驟以金屬奈米晶體13a為光罩對該些石墨烯層11進行蝕刻或部分改質,進而得到複數個包含有複數個石墨烯奈米晶體11a的電荷儲存層。此時,該些石墨烯奈米晶體11a除於穿隧氧化層10上離散分佈外,更以垂直堆疊的方式存在。
綜上所述,本發明提出一種具有石墨烯奈米晶體的電荷儲存膜及其製造方法與應用之記憶體元件,利用石墨烯材料極佳的熱穩定性,除可有效克服習知技術中因金屬奈米晶粒的熱穩定性欠佳,導致其與後續製程的相容性備受質疑,衍生擴散、尺寸控制不易等問題之外,亦可利用其奈米晶體分離的特性,使得記憶體元件具有絕佳的電荷持久度及寫入/抹除速度。
以上所述僅為本發明之較佳實施例而已,並非用以限定本發明之申請專利範圍;凡其它未脫離本發明所揭示之精神下所完成之等效改變或修飾,均應包含在下述之申請專利範圍內。
100‧‧‧電荷儲存膜
10‧‧‧穿隧氧化層
11‧‧‧石墨烯層
11a‧‧‧石墨烯奈米晶體
11b‧‧‧絕緣材料
12‧‧‧阻障氧化層
13‧‧‧金屬材料層
13a‧‧‧金屬材料奈米晶體
14‧‧‧控制閘極
20‧‧‧基板
20a‧‧‧源極區
20b‧‧‧汲極區
20c‧‧‧通道區
30‧‧‧銅箔
40‧‧‧光阻
第1圖顯示本發明一較佳實施例之電荷儲存膜之橫截面示意圖;第2A至2H圖顯示本發明一較佳實施例之記憶體元件製造方法流程的橫截面示意圖;第3A至3D圖顯示本發明另一較佳實施例之電荷儲存膜之製造方法流程的橫截面示意圖;第4A至4C圖顯示本發明一較佳實施例中形成石墨烯層於穿隧氧化層上流程的橫截面示意圖;第5圖顯示金奈米晶體密度與熱退火製程溫度關係圖;以及第6圖顯示石墨烯層數目與其功函數關係圖。
100‧‧‧電荷儲存膜
10‧‧‧穿隧氧化層
11a‧‧‧石墨烯奈米晶體
12‧‧‧阻障氧化層
14‧‧‧控制閘極
20‧‧‧基板
20a‧‧‧源極區
20b‧‧‧汲極區
20c‧‧‧通道區

Claims (14)

  1. 一種電荷儲存膜,應用於一記憶體元件,其中該記憶體元件具有一基板,該電荷儲存膜至少包含:一穿隧氧化層,位於該基板上;一電荷儲存層,包含複數個石墨烯奈米晶體,且該些石墨烯奈米晶體間隔設置於該穿隧氧化層上;以及一阻障氧化層,覆蓋該電荷儲存層。
  2. 如申請專利範圍第1項所述之電荷儲存膜,其中該些石墨烯奈米晶體為碟狀奈米晶體。
  3. 如申請專利範圍第1項所述之電荷儲存膜,其中該電荷儲存層更包含複數個絕緣材料,該些絕緣材料分別設置於該些石墨烯奈米晶體間以使該些石墨烯奈米晶體間隔設置。
  4. 如申請專利範圍第3項所述之電荷儲存膜,其中該些絕緣材料為可形成穩定絕緣體材料之碳的化合物。
  5. 如申請專利範圍第1項所述之電荷儲存膜,其中該穿隧氧化層與該阻障氧化層為有效之絕緣氧化層。
  6. 一種電荷儲存膜的製造方法,應用於一記憶體元件,其中該記憶體元件具有一基板,該製造方法至少包含下列步驟:形成一穿隧氧化層於該基板上;形成至少一石墨烯層於該穿隧氧化層上;形成一金屬材料層於該石墨烯層上;進行一熱退火製程使該金屬材料層形成複數個金屬材料奈米晶體; 以該複數個金屬材料奈米晶體為光罩使該石墨烯層成為一電荷儲存層,其中該電荷儲存層包含複數個石墨烯奈米晶體,且該些石墨烯奈米晶體係間隔設置於該穿隧氧化層上;以及形成一阻障氧化層以覆蓋該電荷儲存層。
  7. 如申請專利範圍第6項所述之電荷儲存膜的製造方法,其中該金屬材料層係由可形成奈米晶體之任一材料所選出。
  8. 如申請專利範圍第6項所述之電荷儲存膜的製造方法,其中該以該些金屬材料奈米晶體為光罩使該石墨烯層成為該電荷儲存層的步驟係透過一氧電漿進行一蝕刻製程來完成。
  9. 如申請專利範圍第6項所述之電荷儲存膜的製造方法,其中該以該些金屬材料奈米晶體為光罩使該石墨烯層成為該電荷儲存層的步驟係透過一氟電漿或一氮電漿氧電漿來進行。
  10. 如申請專利範圍第9項所述之電荷儲存膜的製造方法,其中未被該些金屬材料奈米晶體遮蔽之該石墨烯層係藉由該氟電漿或該氮電漿改質為該些絕緣材料。
  11. 如申請專利範圍第6項所述之電荷儲存膜的製造方法,係形成複數個該石墨烯層於該穿隧氧化層上。
  12. 一種記憶體元件,至少包含:一基板,具有一源極區、一汲極區與一通道區,且該通道區位於該源極區與該汲極區之間;一電荷儲存膜,位於該基板上,其包含: 一穿隧氧化層,設置於該通道區上;一電荷儲存層,包含複數個石墨烯奈米晶體,且該些石墨烯奈米晶體間隔設置於該穿隧氧化層上;以及一阻障氧化層,覆蓋該電荷儲存層;以及一控制閘極,位於該電荷儲存膜上。
  13. 如申請專利範圍第12項所述之記憶體元件,其中該些石墨烯奈米晶體為碟狀奈米晶體。
  14. 如申請專利範圍第12項所述之記憶體元件,其中該電荷儲存層更包含複數個絕緣材料,該些絕緣材料分別設置於該些石墨烯奈米晶體間以使該些石墨烯奈米晶體間隔設置。
TW101129526A 2012-08-15 2012-08-15 分離式石墨烯奈米碟電荷儲存層的製造方法與應用之記憶體元件 TWI499555B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101129526A TWI499555B (zh) 2012-08-15 2012-08-15 分離式石墨烯奈米碟電荷儲存層的製造方法與應用之記憶體元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101129526A TWI499555B (zh) 2012-08-15 2012-08-15 分離式石墨烯奈米碟電荷儲存層的製造方法與應用之記憶體元件

Publications (2)

Publication Number Publication Date
TW201406647A true TW201406647A (zh) 2014-02-16
TWI499555B TWI499555B (zh) 2015-09-11

Family

ID=50550334

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101129526A TWI499555B (zh) 2012-08-15 2012-08-15 分離式石墨烯奈米碟電荷儲存層的製造方法與應用之記憶體元件

Country Status (1)

Country Link
TW (1) TWI499555B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230010280A1 (en) * 2021-07-09 2023-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structures with conductive carbon layers

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7816727B2 (en) * 2007-08-27 2010-10-19 Macronix International Co., Ltd. High-κ capped blocking dielectric bandgap engineered SONOS and MONOS
US20090137066A1 (en) * 2007-11-27 2009-05-28 Darren Imai Sensor for a magnetic memory device and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230010280A1 (en) * 2021-07-09 2023-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structures with conductive carbon layers
US12444680B2 (en) * 2021-07-09 2025-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures with conductive carbon layers

Also Published As

Publication number Publication date
TWI499555B (zh) 2015-09-11

Similar Documents

Publication Publication Date Title
JP6872621B2 (ja) メモリセル、集積構造およびメモリアレイ
JP6104420B2 (ja) 半導体装置
KR102240024B1 (ko) 반도체 장치, 반도체 장치의 제조방법 및 에피택시얼층의 형성방법
US9166032B1 (en) Non-volatile memory device
JP2020526924A (ja) Nandメモリ・アレイ、半導体チャネル材料及び窒素を含むデバイス、並びにnandメモリ・アレイを形成する方法
CN110235246A (zh) 存储器阵列和形成存储器阵列的方法
CN113178454A (zh) 一种3d nand存储器及其制造方法
US20080169501A1 (en) Flash memory device with hybrid structure charge trap layer and method of manufacturing same
US11456307B2 (en) Flash memory containing air gaps
JP2022050250A (ja) 半導体記憶装置及びその製造方法
JP5613105B2 (ja) 不揮発性半導体記憶装置及びその製造方法
US20190148562A1 (en) Semiconductor device and manufacturing method thereof
JP2019220670A (ja) セルの信頼性を向上させるための垂直集積型3次元フラッシュメモリおよびその製造方法
CN101494225B (zh) 存储器及其制作方法
CN100449787C (zh) 非易失性半导体存储装置及其制造方法
TWI233650B (en) Method of manufacturing semiconductor device
JP5160751B2 (ja) フラッシュメモリ素子及びその製造方法
TWI499555B (zh) 分離式石墨烯奈米碟電荷儲存層的製造方法與應用之記憶體元件
US10497560B2 (en) Uniformity control for Si dot size in flash memory
US20100044775A1 (en) Semiconductor memory device and semiconductor device
US8476154B2 (en) Method of making a charge trapping non-volatile semiconductor memory device
CN118368896A (zh) 一种半导体存储结构及其制作方法、存储装置
CN101399193A (zh) 栅极结构及非挥发性半导体存储器的制作方法
WO2022000344A1 (zh) 存储器及其制造方法
KR100753079B1 (ko) 비휘발성 메모리 소자의 형성 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees