TWI680540B - 形成低輪廓的嵌入式晶圓級球柵陣列模製的雷射封裝之半導體裝置及方法 - Google Patents

Abstract

本發明提供一種具有半導體晶粒的半導體裝置，一囊封劑會被沉積在該半導體晶粒上方和周圍。一互連結構會被形成在該囊封劑的第一表面上方。一開口會從該囊封劑之第二表面至該囊封劑之第一表面被形成，以便露出該互連結構的表面。一凸塊會被形成，其凹陷在該開口裡面並且被設置在該互連結構的表面上方。本發明提供一種半導體封裝。該半導體封裝設置在該囊封劑之第二表面上方並且電連接至該凸塊。複數個互連結構會被形成在該半導體封裝上方，用以將該半導體封裝電連接至該凸塊。該半導體封裝包含一記憶體裝置。該半導體封裝的高度小於1毫米。該開口包含由雷射直接燒蝕所形成的漸細側壁。

Description

形成低輪廓的嵌入式晶圓級球柵陣列模製的雷射封裝之半導體裝置及方法

本發明大體上和半導體裝置有關，且更明確地說，本發明係關於形成扇出嵌入式晶圓級球柵陣列(Fan-Out Embedded Wafer Level Ball grid array，Fo-eWLB)之半導體裝置及方法。

國內優先權之主張

本申請案主張2012年3月2日所提申之美國臨時申請案第61/606,327號的權利，本文以引用的方式將該申請案併入。

在現代的電子產品中經常發現半導體裝置。半導體裝置會有不同數量與密度的電組件。離散式半導體裝置通常含有某一種類型的電組件，舉例來說，發光二極體(Light Emitting Diode，LED)、小訊號電晶體、電阻器、電容器、電感器、以及功率金屬氧化物半導體場效電晶體(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)。積體式半導體裝置通常含有數百個至數百萬個電組件。積體式半導體裝置的範例包含微控制器、微處理器、電荷耦合裝置(Charged-Coupled Device，CCD)、太陽能電池、以及數 位微鏡裝置(Digital Micro-mirror Device，DMD)。

半導體裝置會實施各式各樣的功能，例如，訊號處理、高速計算、傳送與接收電磁訊號、控制電子裝置、將太陽光轉換成電能、以及產生電視顯示器的視覺投影。在娛樂領域、通訊領域、電力轉換領域、網路領域、電腦領域、以及消費性產品領域中皆會發現半導體裝置。在軍事應用、航空、自動車、工業控制器、以及辦公室設備中同樣會發現半導體裝置。

半導體裝置會利用半導體材料的電氣特性。半導體材料的原子結構使得可藉由施加電場或基極電流或是經由摻雜處理來操縱其導電性。摻雜會將雜質引入至半導體材料之中，以便操縱及控制半導體裝置的傳導性。

半導體裝置含有主動式電氣結構與被動式電氣結構。主動式結構(其包含雙極電晶體與場效電晶體)會控制電流的流動。藉由改變摻雜程度以及施加電場或基極電流，電晶體便會提高或限制電流的流動。被動式結構(其包含電阻器、電容器、以及電感器)會創造用以實施各式各樣電氣功能所需要的電壓和電流之間的關係。該等被動式結構與主動式結構會被電連接以形成讓半導體裝置實施高速計算及其它實用功能的電路。

半導體裝置通常會使用兩種複雜的製程來製造，也就是，前端製造以及後端製造，每一者皆可能涉及數百道步驟。前端製造涉及在一半導體晶圓的表面上形成複數個晶粒。每一個半導體晶粒通常相同並且含有藉由電連接主動式組件和被動式組件而形成的電路。後端製造涉及從已完成的晶圓中單一化個別的晶粒並且封裝該晶粒，用以提供結構性支撐以 及環境隔離。本文中所使用的「半導體晶粒(semiconductor die)」一詞兼具單數和複數形式，據此，可能係指單一半導體裝置以及多個半導體裝置兩者。

半導體製造的其中一個目標便係生產較小型的半導體裝置。較小型裝置通常會消耗較少的電力，具有較高的效能，並且能夠被更有效地生產。此外，較小型的半導體裝置還具有較小的覆蓋區，這係較小型末端產品所需要的。藉由改善前端製程可以達成較小的晶粒尺寸，從而導致具有較小尺寸以及較高密度之主動式組件和被動式組件的半導體晶粒。後端製程可以藉由改善電互連材料及封裝材料而導致具有較小覆蓋區的半導體裝置封裝。

常見的半導體裝置排列包含堆疊在下半導體封裝上方的上半導體封裝，也就是，封裝上封裝(Package-on-Package，PoP)。上半導體封裝通常利用凸塊電連接至下半導體封裝。該等互連凸塊會被焊接至下半導體封裝上的互連結構。該等互連凸塊會增加PoP排列的高度並且可能造成半導體裝置發生翹曲。

本技術領域需要一種具有低封裝高度和更佳翹曲控制的耐用互連結構及PoP裝置。據此，於其中一實施例中，本發明係一種製造半導體裝置的方法，該方法包括下面步驟：提供一半導體晶粒；於該半導體晶粒上方和周圍沉積一囊封劑；於該囊封劑的第一表面上方形成一互連結構；形成一從該囊封劑之第二表面至該囊封劑之第一表面的開口，以便露出該互連結構的表面；以及形成一凸塊，其凹陷在該開口裡面並且被設置在該互連結構的表面上方。

於另一實施例中，本發明係一種製造半導體裝置的方法，該方法包括下面步驟：提供一半導體晶粒；於該半導體晶粒上方沉積一囊封劑；於該囊封劑上方形成一第一互連結構；於該囊封劑中形成一開口，以便露出該第一互連結構；以及形成一第二互連結構，其係位於該第一互連結構上方並且凹陷在該開口裡面。

於另一實施例中，本發明係一種製造半導體裝置的方法，該方法包括下面步驟：提供一第一半導體封裝；以及於該第一半導體封裝中形成一開口，其在該開口裡面包含一漸細側壁和一第一互連結構。

於另一實施例中，本發明係一種半導體裝置，該半導體裝置包括一第一半導體封裝。一開口會被形成在該第一半導體封裝的表面中，其在該開口裡面包含一漸細側壁和一第一互連結構。

50‧‧‧電子裝置

52‧‧‧印刷電路板(PCB)

54‧‧‧訊號線路

56‧‧‧焊線封裝

58‧‧‧覆晶

60‧‧‧球柵陣列(BGA)

62‧‧‧凸塊晶片載板(BCC)

64‧‧‧雙直列封裝(DIP)

66‧‧‧平台格柵陣列(LGA)

68‧‧‧多晶片模組(MCM)

70‧‧‧方形扁平無導線封裝(QFN)

72‧‧‧方形扁平封裝

74‧‧‧半導體晶粒

76‧‧‧接觸墊

78‧‧‧中間載板

80‧‧‧導體導線

82‧‧‧焊線

84‧‧‧囊封劑

88‧‧‧半導體晶粒

90‧‧‧載板

92‧‧‧底層填充材料或環氧樹脂膠黏材料

94‧‧‧焊線

96‧‧‧接觸墊

98‧‧‧接觸墊

100‧‧‧模製化合物或囊封劑

102‧‧‧接觸墊

104‧‧‧凸塊

106‧‧‧中間載板

108‧‧‧主動區

110‧‧‧凸塊

112‧‧‧凸塊

114‧‧‧訊號線

116‧‧‧模製化合物或囊封劑

120‧‧‧半導體晶圓

122‧‧‧基礎基板材料

124‧‧‧半導體晶粒或部件

126‧‧‧切割道

128‧‧‧背表面

130‧‧‧主動表面

132‧‧‧導電層

134‧‧‧鋸片或雷射削切工具

150‧‧‧基板或載板

152‧‧‧介面層或雙面膠帶

154‧‧‧囊封劑或模製化合物

156‧‧‧合成基板或重組晶圓

158‧‧‧囊封劑表面

160‧‧‧碾磨機

168‧‧‧增進互連結構

172‧‧‧導電層或重新分配層

174‧‧‧絕緣層或鈍化層

176‧‧‧表面

178‧‧‧表面

180‧‧‧表面

190‧‧‧球體或凸塊

200‧‧‧開口或穿孔

202‧‧‧雷射

206‧‧‧凸塊材料

208‧‧‧球體或凸塊

218‧‧‧鋸片或雷射削切裝置

220‧‧‧半導體裝置

250‧‧‧半導體裝置

252‧‧‧半導體晶粒

254‧‧‧互連結構

256‧‧‧導體層

258‧‧‧囊封劑

260‧‧‧導體穿孔

262‧‧‧底部封裝厚度

264‧‧‧頂端封裝高度

266‧‧‧頂端封裝厚度

280‧‧‧頂端eWLB封裝

282‧‧‧凸塊材料

284‧‧‧開口

286‧‧‧囊封劑

288‧‧‧互連結構

290‧‧‧凸塊材料

292‧‧‧接觸墊

294‧‧‧電路板或基板

圖1所示的係一印刷電路板(PCB)，在其表面鑲嵌著不同類型的封裝；圖2a至圖2c所示的係被鑲嵌至該PCB的代表性半導體封裝的進一步細節；圖3a至圖3c所示的係已藉由切割道(saw street)分離之具有複數個半導體晶粒的半導體晶圓；圖4a至圖4n所示的係用於形成扇出嵌入式晶圓級球柵陣列(Fo-eWLB)的製程，該扇出嵌入式晶圓級球柵陣列(Fo-eWLB)包含一薄膜互連結構和具有漸細側壁之凹陷垂直互連線；圖5所示的係包含Fo-eWLB封裝的封裝上封裝裝置，該Fo-eWLB封裝 在一半導體晶粒周圍形成多個漸細穿孔；以及圖6所示的係包含被鑲嵌至印刷電路板之Fo-eWLB模製雷射封裝(Molded Laser Package，MLP)的封裝上封裝裝置。

在下面的說明中參考圖式於一或多個實施例中說明本發明，於該等圖式中，相同的符號代表相同或相似的元件。雖然本文以達成本發明之目的的最佳模式來說明本發明；不過，熟習本技術的人士便會明白，本發明希望涵蓋受到下面揭示內容及圖式支持的隨附申請專利範圍及它們的等效範圍所定義的本發明的精神與範疇內可能併入的替代例、修正例、以及等效例。

半導體裝置通常會使用兩種複雜的製程來製造：前端製造和後端製造。前端製造涉及在一半導體晶圓的表面上形成複數個晶粒。該晶圓上的每一個晶粒皆含有主動式電組件和被動式電組件，它們會被電連接而形成功能性電路。主動式電組件(例如電晶體與二極體)能夠控制電流的流動。被動式電組件(例如電容器、電感器、電阻器、以及變壓器)會創造用以實施電路功能所需要的電壓和電流之間的關係。

被動式組件和主動式組件會藉由一連串的製程步驟被形成在該半導體晶圓的表面上方，該等製程步驟包含：摻雜、沉積、光微影術、蝕刻、以及平坦化。摻雜會藉由下面的技術將雜質引入至半導體材料之中，例如：離子植入或是熱擴散。摻雜製程會修正主動式裝置中半導體材料的導電性，將該半導體材料轉換成絕緣體、導體，或是響應於電場或基極電流來動態改變半導體材料傳導性。電晶體含有不同類型及不同摻雜程度的 多個區域，它們會在必要時被排列成用以在施加電場或基極時讓該電晶體提高或限制電流的流動。

主動式組件和被動式組件係由具有不同電氣特性的多層材料構成。該等層能夠藉由各式各樣的沉積技術來形成，其部分取決於要被沉積的材料的類型。舉例來說，薄膜沉積可能包含：化學氣相沉積(Chemical Vapor Deposition，CVD)製程、物理氣相沉積(Physical Vapor Deposition，PVD)製程、電解質電鍍製程、以及無電電鍍製程。每一層通常都會被圖樣化，以便形成主動式組件、被動式組件、或是組件之間的電連接線的一部分。

該等層能夠利用光微影術來圖樣化，其涉及在要被圖樣化的層的上方沉積光敏材料，舉例來說，光阻。一圖樣會利用光從一光罩處被轉印至該光阻。於其中一實施例中，會利用溶劑移除該光阻圖樣中受到光作用的部分，從而露出下方層之中要被圖樣化的部分。於另一實施例中，會利用溶劑移除該光阻圖樣中沒受到光作用的部分(負光阻)，從而露出下方層之中要被圖樣化的部分。該光阻中的剩餘部分會被移除，從而留下一已圖樣化層。或者，某些類型的材料被圖樣化的方式係利用無電電鍍以及電解質電鍍之類的技術，藉由將該材料直接沉積至先前沉積/蝕刻製程所形成的區域或空隙(void)之中。

圖樣化係基礎作業，藉由圖樣化會移除頂端層中位於半導體晶圓表面上的部分。半導體晶圓中的多個部分會利用光微影術(photolithography)、光遮罩法、遮罩法、氧化物或金屬移除法、照相術(photography)和模板印刷(stenciling)、以及顯微平版印刷術(microlithography)來移除。光微影術包含在多個光罩(reticle)或一光遮罩(photomask)上形成一圖 樣並將該圖樣轉印至該半導體晶圓的表面層之中。光微影術在雙步驟製程中形成該半導體晶圓之表面上的主動式組件和被動式組件的水平維度。首先，該光罩或該等遮罩(mask)上的圖樣會被轉印至一光阻層之中。光阻係當曝露於光中時會發生結構變化和特性變化的光敏材料。改變光阻之結構和特性的過程會以負作用光阻或正作用光阻來進行。其次，該光阻層會被轉印至晶圓表面之中。當蝕刻移除半導體晶圓的頂端層中未被光阻覆蓋的部分時轉印便會發生。當半導體晶圓的頂端層中未被光阻覆蓋的部分被移除時，光阻的化學性質會使得光阻保持大致完整不變並且避免遭到化學蝕刻溶液移除。形成、曝露、以及移除光阻的製程以及移除一部分半導體晶圓的製程皆能夠根據所使用的特殊光阻和所希望的結果加以修正。

在負作用光阻中，光阻會曝露在光中並且在被稱為聚合作用(polymerization)的過程中從可溶解的情況變成不可溶解的情況。在聚合作用中，未聚合的材料會曝露在光或能量源中，而且多個聚合物會形成抗蝕刻的交鏈材料。在大部分的負光阻中，該等聚合物為聚異戊二烯(polyisopreme)。利用化學溶劑或顯影劑移除可溶解部分(也就是，沒有曝露在光中的部分)會在光阻層中留下一個孔洞，其對應於光罩上不透明的圖樣。圖樣存在於不透明區域中的遮罩稱為明場遮罩(clear-field mask)。

在正作用光阻中，光阻會曝露在光中並且在被稱為光溶解化(photosolubilization)的過程中從比較不可溶解的情況變成更容易溶解的情況。在光溶解化作用中，比較不可溶解的光阻會曝露在適當的光能量中並且轉換成容易溶解的狀態。光阻中經光溶解化的部分會在顯影製程中被溶劑移除。基礎的正光阻聚合物為酚甲醛(phenol-formaldehyde)聚合物，亦稱為 酚甲醛酚醛樹脂(novolak resin)。利用化學溶劑或顯影劑移除可溶解部分(也就是，曝露在光中的部分)會在光阻層中留下一個孔洞，其對應於光罩上透明的圖樣。圖樣存在於透明區域中的遮罩稱為暗場遮罩(dark-field mask)。

移除未被光阻覆蓋的半導體晶圓頂端部分之後，該光阻中的剩餘部分會被移除，從而留下一已圖樣化層。或者，某些類型的材料被圖樣化的方式係利用無電電鍍以及電解質電鍍之類的技術，藉由將該材料直接沉積至先前沉積/蝕刻製程所形成的區域或空隙之中。

在一既有圖樣的上方沉積一薄膜材料可能會擴大下方圖樣並且產生一不均勻平坦的表面。生產較小且更密集封裝的主動式組件和被動式組件需要用到均勻平坦的表面。平坦化作用可用來從晶圓的表面處移除材料，並且產生均勻平坦的表面。平坦化作用涉及利用一研磨墊來研磨晶圓的表面。有磨蝕作用的材料以及腐蝕性的化學藥劑會在研磨期間被加到晶圓的表面。化學藥劑的磨蝕性作用及腐蝕性作用所組成的組合式機械作用會移除任何不規律的地表形狀，從而產生均勻平坦的表面。

後端製造係指將已完成的晶圓切割或單一化成個別的晶粒，並且接著封裝該晶粒，以達結構性支撐以及環境隔離的效果。為單一化半導體晶粒，該晶圓會沿著該晶圓中被稱為切割道(saw street)或切割線(scribe)的非功能性區域被刻痕並且折斷。晶圓會利用雷射切割工具或鋸片來進行單一化。經過單一化之後，個別半導體晶粒便會被鑲嵌至包含接針或接觸墊的封裝基板，以便和其它系統組件進行互連。被形成在該半導體晶粒上方的接觸墊接著會被連接至該封裝裡面的接觸墊。該等電連接線可利用焊料凸塊、短柱凸塊、導電膏、或是焊線來製成。一囊封劑或是其它模 製材料會被沉積在該封裝的上方，用以提供物理性支撐和電隔離。接著，已完成的封裝便會被插入一電氣系統之中並且讓其它系統組件可取用該半導體裝置的功能。

圖1圖解一種電子裝置50，其具有一晶片載體基板或是印刷電路板(Printed Circuit Board，PCB)52，在其表面上鑲嵌著複數個半導體封裝。電子裝置50可能具有某一種類型的半導體封裝或是多種類型的半導體封裝，端視應用而定。為達解釋目的，圖1中顯示不同類型的半導體封裝。

電子裝置50可能係單機型系統，其使用該等半導體封裝來實施一或多項電功能。或者，電子裝置50亦可能係一較大型系統中的子組件。舉例來說，電子裝置50可能係蜂巢式電話、個人數位助理(Personal Digital Assistant，PDA)、數位錄像機(Digital Video Camera，DVC)、或是其它電子通信裝置的一部分。或者，電子裝置50可能係圖形卡、網路介面卡、或是能夠被插入在電腦之中的其它訊號處理卡。該半導體封裝可能包含：微處理器、記憶體、特定應用積體電路(Application Specific Integrated Circuits，ASIC)、邏輯電路、類比電路、RF電路、離散式裝置、或是其它半導體晶粒或電組件。該些產品要被市場接受，微型化以及減輕重量相當重要。半導體裝置之間的距離必須縮小，以達更高密度的目的。

在圖1中，PCB 52提供一通用基板，用以達到結構性支撐以及電互連被鑲嵌在該PCB上的半導體封裝。導體訊號線路54會利用下面製程被形成在PCB 52的一表面上方或是層內：蒸發製程、電解質電鍍製程、無電電鍍製程、網印製程、或是其它合宜的金屬沉積製程。訊號線路54會在該等半導體封裝、被鑲嵌的組件、以及其它外部系統組件中的每一者之 間提供電通訊。線路54還提供連接至每一個該等半導體封裝的電力連接線及接地連接線。

於某些實施例中，一半導體裝置會有兩個封裝層。第一層封裝係一種用於以機械方式及電氣方式將該半導體晶粒附接至一中間載板的技術。第二層封裝則涉及以機械方式及電氣方式將該中間載板附接至該PCB。於其它實施例中，一半導體裝置可能僅有該第一層封裝，其中，該晶粒會以機械方式及電氣方式直接被鑲嵌至該PCB。

為達解釋的目的，圖中在PCB 52上顯示數種類型的第一層封裝，其包含焊線封裝56以及覆晶58。除此之外，圖中還顯示被鑲嵌在PCB 52上的數種類型第二層封裝，其包含：球柵陣列(Ball Grid Array，BGA)60；凸塊晶片載板(Bump Chip Carrier，BCC)62；雙直列封裝(Dual In-line Package，DIP)64；平台格柵陣列(Land Grid Array，LGA)66；多晶片模組(Multi-Chip Module，MCM)68；方形扁平無導線封裝(Quad Flat Non-leaded package，QFN)70；以及方形扁平封裝72。端視系統需求而定，被配置成具有第一層封裝樣式和第二層封裝樣式的半導體封裝和其它電子組件所組成的任何組合皆能夠被連接至PCB 52。於某些實施例中，電子裝置50包含單一附接半導體封裝；而其它實施例則會需要多個互連封裝。藉由在單一基板上方組合一或多個半導體封裝，製造商便能夠將事先製造的組件併入電子裝置和系統之中。因為該等半導體封裝包含精密的功能，所以，電子裝置能夠使用較便宜的組件及有效率的製程來製造。所產生的裝置比較不可能失效而且製造價格較低廉，從而降低消費者的成本。

圖2a至圖2c所示的係示範性半導體封裝。圖2a所示的係 被鑲嵌在PCB 52上的DIP 64的進一步細節。半導體晶粒74包含一含有類比電路或數位電路的主動區，該等類比電路或數位電路會被施行為形成在該晶粒裡面的主動式裝置、被動式裝置、導體層、以及介電層，並且會根據該晶粒的電氣設計進行電互連。舉例來說，該電路可能包含被形成在半導體晶粒74之主動區裡面的一或多個電晶體、二極體、電感器、電容器、電阻器、以及其它電路元件。接觸墊76係一或多層導體材料(例如鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)、或是銀(Ag))，並且會被電連接至形成在半導體晶粒74裡面的電路元件。在DIP 64的組裝期間，半導體晶粒74會利用一金-矽共熔合金層或是膠黏材料(例如熱環氧樹脂或是環氧樹脂)被鑲嵌至中間載板78。封裝主體包含一絕緣封裝材料，例如聚合物或是陶瓷。導體導線80以及焊線82會在半導體晶粒74與PCB 52之間提供電互連。囊封劑84會被沉積在該封裝的上方，用以防止濕氣和微粒進入封裝並且防止污染晶粒74或焊線82，以便達到環境保護的目的。

圖2b所示的係被鑲嵌在PCB 52之上的BCC 62的進一步細節。半導體晶粒88會利用底層填充材料或環氧樹脂膠黏材料92被鑲嵌在載板90的上方。焊線94會在接觸墊96與98之間提供第一層封裝互連。模製化合物或囊封劑100會被沉積在半導體晶粒88和焊線94的上方，用以為該裝置提供物理性支撐以及電隔離效果。多個接觸墊102會利用合宜的金屬沉積製程(例如電解質電鍍或無電電鍍)被形成在PCB 52的表面上方，用以防止氧化。接觸墊102會被電連接至PCB 52之中的一或多條導體訊號線路54。凸塊104會被形成在BCC 62的接觸墊98和PCB 52的接觸墊102之間。

在圖2c中，半導體晶粒58會利用覆晶樣式的第一層封裝以 面朝下的方式被鑲嵌至中間載板106。半導體晶粒58的主動區108含有類比電路或數位電路，該等類比電路或數位電路會被施行為根據該晶粒的電氣設計所形成的主動式裝置、被動式裝置、導體層、以及介電層。舉例來說，該電路可能包含被形成在主動區108裡面的一或多個電晶體、二極體、電感器、電容器、電阻器、以及其它電路元件。半導體晶粒58會經由多個凸塊110以電氣方式及機械方式被連接至載板106。

BGA 60會以利用多個凸塊112的BGA樣式第二層封裝，以電氣方式及機械方式被連接至PCB 52。半導體晶粒58會經由凸塊110、訊號線114、以及凸塊112被電連接至PCB 52中的導體訊號線路54。一模製化合物或囊封劑116會被沉積在半導體晶粒58和載板106的上方，用以為該裝置提供物理性支撐以及電隔離效果。該覆晶半導體裝置會從半導體晶粒58上的主動式裝置至PCB 52上的傳導軌提供一條短電傳導路徑，以便縮短訊號傳播距離、降低電容、並且改善整體電路效能。於另一實施例中，該半導體晶粒58會利用覆晶樣式的第一層封裝以機械方式及電氣方式直接被連接至PCB 52，而沒有中間載板106。

圖3a所示的係具有基礎基板材料122(例如，矽、鍺、砷化鎵、磷化銦、或是碳化矽)的半導體晶圓120，用以達到結構性支撐的目的。複數個半導體晶粒或組件124會被形成在晶圓120上，藉由如上面所述之沒有作用的晶粒間晶圓區域或切割道126來分離。切割道126提供削切區，以便將半導體晶圓120單一化成個別的半導體晶粒124。

圖3b所示的係半導體晶圓120之一部分的剖面圖。每一個半導體晶粒124皆有背表面128和主動表面130，該主動表面130含有類比 電路或數位電路，該等類比電路或數位電路會被施行為根據該晶粒的電氣設計和功能被形成在該晶粒裡面並且被電互連的主動式裝置、被動式裝置、導體層、以及介電層。舉例來說，該電路可能包含被形成在主動表面130裡面的一或多個電晶體、二極體、以及其它電路元件，用以施行類比電路或數位電路，例如，數位訊號處理器(Digital Signal Processor，DSP)、ASIC、記憶體、或是其它訊號處理電路。半導體晶粒124可能還含有用於RF訊號處理的整合式被動裝置(Integrated Passive Device，IPD)，例如，電感器、電容器、以及電阻器。於其中一實施例中，半導體晶粒124係覆晶類型的裝置。

一導電層132會使用PVD、CVD、電解質電鍍、無電電鍍製程、或是其它合宜的金屬沉積製程被形成在主動表面130的上方。導體層132可能係由下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料。導體層132的作用如同被電連接至主動表面130上之電路的接觸墊。導體層132會形成多個接觸墊，它們會以並排的方式被設置在和半導體晶粒124的邊緣相隔第一距離處，如圖3b之中所示。或者，導體層132可能會形成排成多列的多個接觸墊，俾使得第一列接觸墊會被設置在和該晶粒的邊緣相隔第一距離處，而與該第一列交隔的第二列接觸墊則會被設置在和該晶粒的邊緣相隔第二距離處。

在圖3c中，半導體晶圓120會利用鋸片或雷射削切工具134經由切割道126被單一化成個別的覆晶型半導體晶粒124。或者，半導體晶圓120之單一化亦能夠利用水射流(water jet)移除切割道126裡面的材料而達成。

圖4a至圖4n所示的係用於形成具有細微I/O間距和低高度之嵌入式eWLB-MLP的低輪廓PoP裝置的製程。圖4a顯示含有暫時性或犧牲基礎材料(例如，矽、鍺、砷化鎵、磷化銦、碳化矽、樹脂、氧化鈹、玻璃、或是其它合宜的低成本剛性材料)的基板或載板150的一部分，用以達到結構性支撐的目的。一介面層或雙面膠帶152會被形成在載板150上方，當作暫時性膠黏焊膜、蝕刻阻止層、或是脫模層。

在圖4b中，舉例來說，圖3c中的半導體晶粒124會利用拾放(pick and place)作業被鑲嵌至介面層152並且被鑲嵌在載板150上方，主動表面130配向成朝向該載板。

圖3a至圖3c中的半導體晶粒124會利用拾放作業被定位在載板150上方並且被鑲嵌至載板150，接觸墊132配向成朝向該載板。圖4b顯示出被鑲嵌在載板150的半導體晶粒124。載板150有足夠的面積支承許多半導體晶粒124而成為重組晶圓(reconstituted wafer)156。圖4c所示的係具有複數個半導體晶粒124之重組晶圓156的平面圖，該等半導體晶粒124被鑲嵌至載板150並且分離某個距離。

在圖4d中，一囊封劑或模製化合物154會利用焊膏印刷(paste printing)塗敷機、壓縮模製(compressive molding)塗敷機、轉印模製(transfer molding)塗敷機、液體囊封劑模製塗敷機、真空層疊塗敷機、薄膜輔助式模製塗敷機、旋塗塗敷機、或是其它合宜的塗敷機被沉積在介面層152和載板150的上方並且被沉積在半導體晶粒124的上方和周圍。囊封劑154係被形成在半導體晶粒124的背表面128上方，並且會在後續的背面碾磨步驟中進行薄化。囊封劑154亦可被沉積成使得該囊封劑和背表面128共面並 且不會覆蓋該背表面。囊封劑154可能係高分子合成材料，例如，具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸酯、或是具有適當填充劑的聚合物。囊封劑154係非導體，並且會為該半導體裝置提供物理性支撐和環境保護，避免受到外部元素與污染物的破壞。

圖4e所示的係被囊封劑154覆蓋的合成基板或重組晶圓156。在圖4e中，囊封劑154的表面158會利用碾磨機160進行碾磨作業，用以平坦化囊封劑的表面並且縮減囊封劑的厚度。亦可以使用化學蝕刻來移除和平坦化囊封劑154。一部分囊封劑154會被移除，以便薄化該囊封劑。一部分囊封劑154還會被移除，以便露出或薄化半導體晶粒124的背表面。

在圖4f中，載板150和介面層152會藉由化學性蝕刻、機械性剝離、化學機械性平坦化(Chemical Mechanical Planarization，CMP)、機械性碾磨、熱烘烤、UV光、雷射掃描、或是濕式剝除從合成基板156處被移除，以便達到在半導體晶粒124的主動表面130上方以及該半導體晶粒周圍附近的囊封劑154上方形成一互連結構之目的。

在圖4g中，一增進互連結構168會被形成在囊封劑154和半導體晶粒124上方。增進互連結構168包含一導電層或重新分配層(ReDistribution Layer，RDL)172，其係利用圖樣化和金屬沉積製程(例如，濺鍍、電解質電鍍、以及無電電鍍)所形成。導體層172可能係由下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料。導體層172會被電連接至接觸墊132。其它部分的導體層172則相依於半導體晶粒124之設計和功能而為共電(electrically common)或是電隔離(electrically isolated)。

增進互連結構168包含一絕緣層或鈍化層174，其係利用PVD、CVD、印刷、旋塗、噴塗、燒結、或是熱氧化形成在導體層172之間，以便達到電隔離效果。該絕緣層174含有由下面所製成的一或多層：二氧化矽(SiO₂)、氮化矽(Si₃N₄)、氮氧化矽(SiON)、五氧化二鉭(Ta₂O₅)、三氧化二鋁(Al₂O₃)、或是具有相似絕緣特性及結構特性的其它材料。於其中一實施例中，增進互連結構168的線寬度/間隔為10微米(μm)/10μm。

在圖4h中，一導電凸塊材料會利用蒸發製程、電解質電鍍製程、無電電鍍製程、丸滴製程、或是網印製程被沉積在增進互連結構168的上方並且被電連接至表面176上的導體層172。該凸塊材料可能係Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料、以及它們的組合，其會有一非必要的助熔溶液。舉例來說，該凸塊材料可能是Sn/Pb共熔合金、高鉛焊料、或是無鉛焊料。該凸塊材料會利用合宜的附著或焊接製程被焊接至導體層172。於其中一實施例中，該凸塊材料會藉由將該材料加熱至其熔點以上而被回焊，用以形成球體或凸塊190。於某些應用中，凸塊190會被二次回焊，以便改善和導體層172的電接觸效果。一凸塊下金屬化(Under Bump Metallization，UBM)層可能會被形成在凸塊190底下。凸塊190可能還會被壓縮焊接至導體層172。凸塊190代表能夠被形成在導體層172上方的其中一種類型互連結構。該互連結構亦能夠使用焊線、短柱凸塊、微凸塊、或是其它電互連線。

在圖4i中，一部分的囊封劑154會利用雷射202藉由雷射直接燒蝕(Laser Direct Ablation，LDA)來移除，用以形成開口或穿孔200，往下延伸至互連結構168的導體層172。或者，開口200亦能夠藉由蝕刻製程 蝕穿一已圖樣化光阻層來形成。開口200具有漸細形狀，其包含開口200頂端處較大的直徑以及開口200底部處較小的直徑。該漸細穿孔形狀會在將凸塊材料206插入開口200之中時，達到穩定焊球裝載之目的。該漸細穿孔形狀還提供用於均勻PoP堆疊的穩定凸塊材料高度。在形成開口200之後，開口200和裸露的導體層172便會被清洗。導體層172的殘餘自由表面會為PoP堆疊提供改善的焊料濕潤和電氣連續性。

圖4j所示的係移除一部分囊封劑154之後的合成基板156的平面圖。半導體晶粒124會被囊封劑154包圍與覆蓋。多個開口200會被形成在囊封劑154中的半導體晶粒124附近。開口200往下延伸至導體層172的表面178，並且包含漸細側壁。開口200的漸細側壁係以較大頂端直徑和較小底部直徑為基礎，幫助達到焊料填充期間穩定焊球裝載以及用於均勻PoP堆疊之穩定焊料高度的目的。

在圖4k中，一導電凸塊材料206會利用蒸發製程、電解質電鍍製程、無電電鍍製程、丸滴製程、或是網印製程被沉積在導體層172的上方。該凸塊材料可能係Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料、以及它們的組合，其會有一非必要的助熔溶液。舉例來說，該凸塊材料可能是Sn/Pb共熔合金、高鉛焊料、或是無鉛焊料。該凸塊材料會利用合宜的附著或焊接製程被焊接至導體層172。

在圖4l中，該凸塊材料會藉由將該材料加熱至其熔點以上而被回焊，用以形成球體或凸塊208，它們位於導體層172的表面178上方並且凹陷在開口200裡面。於某些應用中，凸塊208會被二次回焊，以便改善和導體層172的電接觸效果。凸塊208可能還會被壓縮焊接或熱壓縮焊接 至導體層172。凸塊208代表能夠被形成在導體層172上方的其中一種類型互連結構。該互連結構亦能夠使用短柱凸塊、微凸塊、或是其它電互連線。當一上封裝被堆疊在下封裝220上方而形成PoP裝置時，開口200中位於互連線208上方的部分會藉由連接開口200裡面的頂端封裝和底部封裝而縮減該PoP裝置的高度。半導體裝置250之較小封裝輪廓藉由創造一薄的三維PoP eWLB裝置而改善該半導體裝置的熱效能、電氣效能、以及翹曲行為。

在形成凸塊208之後，合成基板或重組晶圓156便會在圖4m中利用鋸片或雷射削切裝置218被單一化成個別的半導體裝置220。藉由在將額外的半導體裝置鑲嵌在合成基板156的上方之前先單一化該合成基板，可以藉由在個別的裝置級處，而非在重組晶圓級處，鑲嵌該額外的半導體晶粒而達到形成個別半導體裝置220之目的。或者，合成基板156會如圖5中所示般於額外的半導體裝置被鑲嵌至該合成基板之後才被單一化。

圖4n所示的係單一化之後的個別半導體裝置220。半導體裝置220為eWLB結構。於其中一實施例中，半導體裝置220的高度為250μm。半導體裝置220包含凹陷的垂直互連線或凸塊208，以便在覆晶配向中適應於高密度半導體晶粒，例如，記憶體裝置。半導體裝置220同樣適應於混雜的半導體晶粒尺寸。

圖5所示的個別半導體裝置250係一種三維PoP結構，半導體晶粒252被堆疊在半導體晶粒124上方。半導體裝置250同樣適應於混雜的半導體晶粒尺寸。舉例來說，一具有記憶體功能的半導體晶粒和一應用處理器晶粒會在堆疊配置中被整合至半導體裝置250之中。

半導體晶粒252會經由導體層256被電連接至互連結構254。囊封劑258包圍半導體晶粒252並且可能係高分子合成材料，例如，具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸酯、或是具有適當填充劑的聚合物。囊封劑258係非導體，並且會為該半導體裝置提供物理性支撐和環境保護，避免受到外部元素與污染物的破壞。半導體裝置250會進一步經由導體穿孔260被電連接，以便在覆晶配向中適應於半導體晶粒252，例如，記憶體裝置。半導體裝置250具有小厚度。於其中一實施例中，底部封裝的厚度262為480μm，從底部封裝之上表面算起的頂端封裝之上表面的高度264為520μm，而頂端封裝的厚度266為450μm。半導體裝置250的厚度為970μm。使用習知eWLB之堆疊裝置的封裝厚度為1.4mm。圖4n的凹陷互連結構208會縮減上封裝堆疊在下封裝上方之裝置250的高度，因為開口200中位於互連線208上方的部分省略掉和互連結構208電連接而形成導體穿孔260之上封裝的互連結構的一部分的高度。半導體裝置250之較小封裝輪廓藉由創造一薄的三維PoP eWLB裝置而改善該半導體裝置的熱效能、電氣效能、以及翹曲行為。

圖6所示的係以PoP配置被組裝且被鑲嵌在PCB上的多個堆疊封裝，其包含如圖4a至圖4n中所示的底部裝置。該PoP裝配件包含一頂端eWLB封裝280，主體厚度為250μm而高度為500μm。該eWLB-MLP堆疊裝置的總高度(包含頂端封裝和底部封裝)為750至770μm。封裝280含有一主動表面被電連接至凸塊材料282的半導體晶粒，該凸塊材料282係被沉積在開口284之中。開口284為漸細狀，頂端處有較大的開口而底部有較小的開口。開口284之漸細形狀會在將凸塊材料插入開口284之中時， 達到穩定焊球裝載之目的。該漸細穿孔形狀還提供用於均勻PoP堆疊的穩定凸塊材料高度。凸塊材料282會在開口284中形成一貫穿囊封劑286的導體穿孔，延伸至互連結構288。互連結構288包含一或多個導體層和絕緣層。互連結構288會經由凸塊材料290被電連接至電路板或基板294的接觸墊292。填充著導體材料的漸細穿孔會提高封裝強度和耐用性，用以在製造過程(例如，晶粒焊接、載板脫膠、握持、以及運送)期間減少互連結構破裂和其它損壞。半導體裝置之較小封裝輪廓藉由創造一薄的三維PoP eWLB裝置而改善該半導體裝置的熱效能、電氣效能、以及翹曲行為。

雖然本文已經詳細解釋過本發明的一或多個實施例；不過，熟練的技術人士便會明白，可以對該些實施例進行修正與改變，其並不會脫離後面申請專利範圍中所提出的本發明的範疇。

Claims (15)

1. 一種製造半導體裝置的方法，其包括：提供基板；將半導體晶粒設置在該基板上方；沉積囊封劑在該基板和該半導體晶粒上方；自該囊封劑和該半導體晶粒移除該基板；在該囊封劑的第一表面和該半導體晶粒的主動表面上形成互連結構；形成開口在該囊封劑的第二表面中；以及沉積凸塊材料於該囊封劑的該開口上方。
2. 根據申請專利範圍第1項的方法，其中該互連結構包括絕緣層和導電層，該導電層鄰接該半導體晶粒上的接觸墊以與其電連接。
3. 根據申請專利範圍第1項的方法，其進一步包括回焊該凸塊材料，以形成凹陷在該開口內的凸塊並且與該互連結構連接。
4. 根據申請專利範圍第1項的方法，其進一步包括：提供半導體封裝；以及將該半導體封裝設置在該半導體晶粒和該囊封劑上方。
5. 根據申請專利範圍第4項的方法，其中該半導體封裝包括記憶體裝置。
6. 一種製造半導體裝置的方法，其包括：提供基板；將半導體晶粒設置在該基板上方；沉積囊封劑在該基板和該半導體晶粒上方；自該囊封劑和該半導體晶粒移除該基板；在該囊封劑的第一表面和該半導體晶粒的主動表面上形成互連結構；形成開口在該囊封劑的第二表面中；以及形成凸塊於該開口內。
7. 根據申請專利範圍第6項的方法，其中該互連結構包括絕緣層和導電層，該導電層鄰接該半導體晶粒上的接觸墊以與其電連接。
8. 根據申請專利範圍第6項的方法，其中形成該凸塊於該開口內包括沉積凸塊材料於該囊封劑的該開口上方。
9. 根據申請專利範圍第8項的方法，其進一步包括回焊該凸塊材料，以形成凹陷在該開口內的該凸塊並且與該互連結構連接。
10. 根據申請專利範圍第6項的方法，其進一步包括：提供半導體封裝；以及將該半導體封裝設置在該半導體晶粒和該囊封劑上方。
11. 一種半導體裝置，其包括：半導體晶粒，在該半導體晶粒的主動表面上具有接觸墊；被設置在該半導體晶粒上方及周圍的囊封劑，該囊封劑包括該囊封劑的第一表面以及與該囊封劑的該第一表面相對並且在與該半導體晶粒的該主動表面相對之該半導體晶粒的背表面上方之該囊封劑的平坦第二表面；被形成在該囊封劑的該平坦第二表面中而延伸至該囊封劑的該第一表面的開口；被形成凹陷在該開口內的凸塊；以及增進互連結構，其具有絕緣層和導電層，該導電層鄰接該接觸墊以與其電連接。
12. 根據申請專利範圍第11項的半導體裝置，其中，該開口包含漸細側壁。
13. 根據申請專利範圍第11項的半導體裝置，其進一步包括被設置在該囊封劑的該第一表面下方的多個凸塊。
14. 根據申請專利範圍第11項的半導體裝置，其進一步包括被設置在該囊封劑上方且與該凸塊電連接的半導體封裝。
15. 根據申請專利範圍第14項的半導體裝置，其中該半導體封裝包括記憶體裝置。