[go: up one dir, main page]

TWI679771B - 電晶體結構 - Google Patents

電晶體結構 Download PDF

Info

Publication number
TWI679771B
TWI679771B TW106135221A TW106135221A TWI679771B TW I679771 B TWI679771 B TW I679771B TW 106135221 A TW106135221 A TW 106135221A TW 106135221 A TW106135221 A TW 106135221A TW I679771 B TWI679771 B TW I679771B
Authority
TW
Taiwan
Prior art keywords
region
edge
opening
opening pattern
gate
Prior art date
Application number
TW106135221A
Other languages
English (en)
Other versions
TW201916374A (zh
Inventor
蕭世楹
Shih-Yin Hsiao
楊慶忠
Ching-Chung Yang
劉冠良
Kuan-Liang Liu
Original Assignee
聯華電子股份有限公司
United Microelectronics Corp.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司, United Microelectronics Corp. filed Critical 聯華電子股份有限公司
Priority to TW106135221A priority Critical patent/TWI679771B/zh
Priority to US15/813,945 priority patent/US10373872B2/en
Publication of TW201916374A publication Critical patent/TW201916374A/zh
Priority to US16/428,651 priority patent/US10796964B2/en
Application granted granted Critical
Publication of TWI679771B publication Critical patent/TWI679771B/zh
Priority to US17/011,270 priority patent/US11088027B2/en
Priority to US17/367,150 priority patent/US11721587B2/en
Priority to US18/335,154 priority patent/US12087635B2/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H10D30/615—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel comprising a MOS gate electrode and at least one non-MOS gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0107—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs
    • H10D84/0109—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs the at least one component covered by H10D12/00 or H10D30/00 being a MOS device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H10D84/0133—Manufacturing common source or drain regions between multiple IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種電晶體結構，包括源極區域及汲極區域，設置在基底中，延伸於第一方向。多晶矽層設置在該基底上方，延伸於與第一方向垂直的第二方向。該多晶矽層包括第一邊緣區域、通道區域及第二邊緣區域，構成一閘極區域位於該源極區域及該汲極區域之間。該多晶矽層包括至少第一開口圖案在該第一邊緣區域，有第一部分與該閘極區域重疊;以及至少第二開口圖案在該第二邊緣區域，有第二部分與該閘極區域重疊。

Description

電晶體結構
本發明是有關於半導體製造技術，更是關於電晶體結構。
在半導體的積體電路中，場效電晶體是主要元件。場效電晶體，其基本上是金氧半導體(metal-oxide-semiconductor,MOS)的結構，包含閘極結構，以及在閘極結構兩側且在基底中的源極區域與汲極區域。另外，在基底與閘極結構之間會有閘極絕緣層。閘極絕緣層的厚度會一般會決定電晶體開啟的臨界電壓。基於閘極絕緣層的形成方式是採用對基底進行熱氧化製程，其邊緣區域的厚度會較薄，會影響電晶體的臨界電壓。
另外如果閘極絕緣層的厚度過小，而操作電壓過大，例如在中壓(medium voltage，MV)或是甚至高壓(High voltage，HV)的操作範圍，則可能會造成漏電流。
當電晶體的尺寸縮小時，上述的問題會更為顯現，因此在設計與製造上，其需要盡量降低或是排除可能影響電晶體品質的因素。
本發明是關於電晶體結構，其中在邊緣區域還設置開口，至少可以降低扭結(kink)效應或是閘極導致的汲極漏電流(gate-induced drain leakage，GIDL)。
依據一實施例，本發明提供一種電晶體結構，包括源極區域及汲極區域，設置在基底中，延伸於第一方向。多晶矽層設置在該基底上方，延伸於與第一方向垂直的第二方向。該多晶矽層包括第一邊緣區域、通道區域及第二邊緣區域，構成一閘極區域位於該源極區域及該汲極區域之間。該多晶矽層包括至少第一開口圖案在該第一邊緣區域，有第一部分與該閘極區域重疊；以及至少第二開口圖案在該第二邊緣區域，有第二部分與該閘極區域重疊。
在一實施例，對於所述的電晶體結構，其更包括閘極絕緣層，設置在該基底上，於該源極區域及該汲極區域之間，其中該多晶層是在該閘極絕緣層上。
在一實施例，對於所述的電晶體結構，該閘極絕緣層在該第一邊緣區域及該第二邊緣區域的厚度是等於或是小於該閘極絕緣層在該通道區域中間的厚度的70%。
在一實施例，對於所述的電晶體結構，該基底在該晶矽層下方有通道區域，位於該源極區域及該汲極區域之間。
在一實施例，對於所述的電晶體結構，該第一開口圖案包含至少一第一開口，以及該第二開口圖案包含至少一第二開口。
在一實施例，對於所述的電晶體結構，該第一開口圖案與該第二開口圖案的底部，被介電層覆蓋。
在一實施例，對於所述的電晶體結構，該介電層是在該第一開口圖案與該第二開口圖案的側壁的間隙壁。
在一實施例，對於所述的電晶體結構，該第一開口圖案與該第二開口圖案是相同或是不同。
在一實施例，對於所述的電晶體結構，第一開口圖案與該第二開口圖案的至少其一包含有在該源極區域及該汲極區域之間，而不與該源極區域及該汲極區域重疊的開口。
在一實施例，對於所述的電晶體結構，該第一開口圖案與該第二開口圖案的至少其一會與該源極區域及該汲極區域相鄰疊置。
在一實施例，對於所述的電晶體結構，其更包括輕摻雜區域在該基底中，位於該多晶矽層的兩邊，對應該源極區域及該汲極區域。
在一實施例，對於所述的電晶體結構，該多晶矽層的兩側壁沒有間隙壁在該輕摻雜區域上，或是該多晶矽層的兩側壁有間隙壁在該輕摻雜區域上。
在一實施例，對於所述的電晶體結構，該第一邊緣區域及該第二邊緣區域在該第二方向是小於或是等於1微米。
在一實施例，對於所述的電晶體結構，該第一開口圖案與該第二開口圖案的每一個具有單一開口或是多個開口。
在一實施例，對於所述的電晶體結構，該第一開口圖案有第一開口，在該源極區域及該汲極區域之間的中心線上，該第二開口圖案有第二開口，在該源極區域及該汲極區域之間的該中心線上。
在一實施例，對於所述的電晶體結構，該第一開口包含該第一部分以外的一部分，從該源極區域及該汲極區域的第一邊緣所構成的第一邊線向外延伸，其中該第二開口包含該第一部分以外的一部分，從該源極區域及該汲極區域的第二邊緣所構成的第二邊線向外延伸。
在一實施例，對於所述的電晶體結構，該第一開口圖案包含第一開口與該源極區域相鄰疊置以及第二開口與該源極區域相鄰疊置，其中該第二開口圖案包含第三開口與該源極區域相鄰疊置以及第四開口與該源極區域相鄰疊置。
在一實施例，對於所述的電晶體結構，該第一開口與該第二開口的每一個包含該第一部分以外的一部分，從該源極區域及該汲極區域的第一邊緣所構成的第一邊線向外延伸，其中該第三開口與該第四開口的每一個包含該第一部分以外的一部分，從該源極區域及該汲極區域的第二邊緣所構成的第二邊線向外延伸。
在一實施例，對於所述的電晶體結構，沿著在該第一邊緣區域及/或該第二邊緣區域的該第一方向，一剖面結構包括：該源極區域及該汲極區域在該基底中。閘極絕緣層設置在該基底上， 於該源極區域及該汲極區域之間。該多晶矽層設置在該閘極絕緣層上，其中該多晶矽層具有開口在該源極區域及該汲極區域之間，暴露該閘極絕緣層。
在一實施例，對於所述的電晶體結構，沿著在該閘極區域的該第二方向，一剖面結構包括一閘極絕緣層，設置在該基底上，於該源極區域及該汲極區域之間。該多晶矽層設置在該閘極絕緣層上，其中該多晶矽層具有第一開口在第一邊緣區域，以至少暴露該閘極絕緣層的第一邊緣，以及第二開口在第二邊緣區域，以至少暴露該閘極絕緣層的第二邊緣。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
52、S‧‧‧源極區域
54、D‧‧‧汲極區域
56‧‧‧多晶矽層
58、60‧‧‧淺摻雜區域
62、66‧‧‧邊緣區域
64‧‧‧通道區域
68、68’‧‧‧邊緣電晶體
70‧‧‧主通道電晶體
72、72’‧‧‧邊緣電晶體
74‧‧‧閘極區域
80、120‧‧‧基底
82、122‧‧‧隔離結構
90、92、94、96、98‧‧‧曲線
100‧‧‧電晶體結構
102、104‧‧‧方向
106‧‧‧開口
106a、106b‧‧‧開口部分
108‧‧‧開口
108a、108b‧‧‧開口部分
130‧‧‧介電層
150‧‧‧通道
200a、200b、202a、202b‧‧‧開口
230、232‧‧‧開口圖案
圖1是依照本發明一實施例，電晶體結構包含兩個邊緣電晶體以及一主通道電晶體的上視結構示意圖。
圖2是依照本發明一實施例，電晶體結構沿著多晶矽層的剖面結構示意圖。
圖3是依照本發明一實施例，電晶體結構的上視結構示意圖。
圖4是依照本發明一實施例，對應電晶體結構的邊緣電晶體與主通道電晶體的導通電流與閘電壓的I-V曲線示意圖。
圖5是依照本發明一實施例，基於電晶體結構包含邊緣電晶 體的效應，I-V曲線的扭結(kink)效應示意圖。
圖6是依照本發明一實施例，基於電晶體結構的閘極絕緣層的邊緣效應，汲極漏電流機制示意圖。
圖7是依照本發明一實施例，電晶體結構包含兩個邊緣電晶體以及一主通道電晶體的上視結構示意圖。
圖8是依照本發明一實施例，在圖7的II-II剖面的電晶體一部分結構示意圖。
圖9是依照本發明一實施例，在圖7的III-III剖面的電晶體一部分結構示意圖。
圖10是依照本發明一實施例，電晶體結構包含兩個邊緣電晶體的開口圖案的上視結構示意圖。
圖11是依照本發明一實施例，電晶體結構包含兩個邊緣電晶體的開口圖案的上視結構示意圖。
圖12是依照本發明一實施例，電晶體結構包含兩個邊緣電晶體的開口圖案的的上視結構示意圖。
圖13是依照本發明一實施例，電晶體結構包含兩個邊緣電晶體的開口圖案的的上視結構示意圖。
圖14是依照本發明一實施例，邊緣電晶體的開口的剖面結構示意圖。
會影響電晶體性能的因素很多，其中由閘極絕緣層的條 件也會影響到電晶體的操作性能。一般例如閘極絕緣層，在經由熱氧化製程形成後，其邊緣的厚度會減少。對於在源極與汲極端之間的閘極，其在較細的觀察下，中間區域與兩個邊緣區域可以視為並聯的三個次電晶體，其中中間區域次電晶體為主要，因此在一般的性能要求下，邊緣區域的次電晶體可以忽略。然而，當性能要求提高時，邊緣區域的次電晶體的效應就會顯現。例如，當元件尺寸減少，又或例如是電晶體操作在MV或是HV時，邊緣區域的次電晶體的效應就會顯現。
針對閘極絕緣層所引起的電流扭結效應，其是由於邊緣的次電晶體的閘極絕緣層的厚度較薄，其臨界電壓(Vt)較低，而啟動速度較快。中間區域的次電晶體的閘極絕緣層的厚度是依照設計的厚度，其臨界電壓較高，而啟動速度較慢。因此，電流的扭結(kink)效應，其如後面會描述的圖4與圖5所示。另外，汲極漏電流(GIDL)現象，其如會後面會描述的圖6所示。
以下舉一些實施例來說明本發明，但是本發明不限於所舉的多個實施例。
圖1是依照本發明一實施例，電晶體結構包含兩個邊緣電晶體以及一主通道電晶體的上視結構示意圖。參閱圖1，本發明調查(look into)電晶體的結構，基於閘極絕緣層的厚度，而定性地將電晶體區分為兩個邊緣電晶體68、72以及主通道電晶體70。
從上視的電晶體結構，以MV電晶體為例，一般的電晶體結構包括源極區域(S)52及汲極區域(D)54，設置在基底中，其 如圖2所示的基底80，又或是圖8所示的基底120。源極區域52及汲極區域54是延伸於第一方向102。多晶矽層56設置在基底上方，延伸於第二方向104與第一方向102垂直。多晶矽層56包括第一邊緣區域62、通道區域64及第二邊緣區域66，構成一閘極區域74，位於源極區域52及汲極區域54之間。多晶矽層56在閘極區域74的部分是閘極結構(G)的作用。對應第一邊緣區域62、通道區域64及第二邊緣區域66，其可以區分成兩個邊緣電晶體68、72以及主通道電晶體70。
於此，本實施例是以MV電晶體為例，其對應源極區域52及汲極區域54的淺摻區域58、60會先形成於基底，而與多晶矽層56有重疊。多晶矽層56的側壁也可以不需要形成間隙壁(spacer)。然而本發明的電晶體，不限於MV電晶體。例如，低電壓(LV)電晶體或是高電壓(HV)電晶體也適用。應或是其他電晶體結構，例如鰭狀電晶體(Fin FET)等也可以適用。
圖2是依照本發明一實施例，電晶體結構沿著多晶矽層的剖面結構示意圖。參閱圖2，本發明檢視閘極絕緣層的厚度變化，其例如從圖1在I-I剖面線的剖面結構來看，基底80上會有預計形成閘極絕緣層84的區域，其一般是由兩個隔離結構82來決定。基底80的表面例如利用熱氧化製程，將基底表面氧化而形成閘極絕緣層84。在這種熱氧化製程下所形成的閘極絕緣層84，其邊緣區域的厚度B會逐漸變小，而最後與隔離結構82合併。雖然閘極絕緣層84在中間的大部分的厚度A可以維持在預定的厚 度，但是邊緣區域的厚度B的厚度會所縮小，因此本發明定性地區分出兩個邊緣區域62、66。例如，厚度B是厚度A的70%或是更小。
圖3是依照本發明一實施例，電晶體結構的上視結構示意圖。參閱圖3，本實施例的電晶體例如是低電壓電晶體，一般藉由提供閘極(G)的多晶矽層56來形成淺摻雜區域58、60。之後，於多多晶矽層56側壁形成間隙壁86，以及源極區域(S)與汲極區域(D)。於此，淺摻雜區域58、60與多晶矽層56不需要有實質的重疊。
以下描述本發明所探討的問題。圖4是依照本發明一實施例，對應電晶體結構的邊緣電晶體與主通道電晶體的導通電流與閘電壓的I-V曲線示意圖。參閱圖4，由於閘極絕緣層84在邊緣區域62、66的厚度相對於較中間區域是較薄，因此其閘極電壓Vg與汲極電流Id的I-V關係曲線92，是與在通道區域64的I-V關係曲線90不同，其在區域94處交會。
由於在邊緣區域62、66的閘極絕緣層84的厚度較小，其臨界電壓也較低，因此會非預計的較快啟動導通此電晶體，而造成扭結現象。圖5是依照本發明一實施例，基於電晶體結構包含邊緣電晶體的效應，I-V曲線的扭結效應示意圖。參閱圖5，在實際操作上，由圖4的兩條I-V關係曲線90、92的組成，而造成在區域94處有扭結的現象。
另外，閘極絕緣層84在厚度也會造成汲極漏電流(GIDL) 現象。圖6是依照本發明一實施例，基於電晶體結構的閘極絕緣層的邊緣效應，汲極漏電流機制示意圖。參閱圖6，以汲極電壓VD與汲極電流ID的關係，曲線98是一般具有邊緣電晶體效應的情形。另外曲線96是本發明提出電晶體結構改良後的曲線。在電晶提尚未啟動的電流，曲線98相對於曲線96有較大的漏電流。
基於閘極絕緣層84在邊緣區域所產生的效應的研究，本發明提出改良的電晶體結構。圖7是依照本發明一實施例，電晶體結構包含兩個邊緣電晶體以及一主通道電晶體的上視結構示意圖。
於一實施例，參閱圖7，本發明基於閘極絕緣層的厚度的研究，而定性地將電晶體區分為兩個邊緣電晶體68、72以及主通道電晶體70。
從上視的電晶體結構100，以MV電晶體為例，一般的電晶體結構包括源極區域(S)52及汲極區域(D)54，設置在基底中，其如圖2所示的基底80，又或是圖8所示的基底120。源極區域52及汲極區域54是延伸於第一方向102。多晶矽層56設置在基底上方，延伸於第二方向104與第一方向102垂直。多晶矽層56包括第一邊緣區域62、通道區域64及第二邊緣區域66，構成一閘極區域74，位於源極區域52及汲極區域54之間。多晶矽層56在閘極區域74的部分是閘極結構(G)的作用。對應第一邊緣區域62、通道區域64及第二邊緣區域66，其可以區分成兩個邊緣電晶體68、72以及主通道電晶體70。
於本實施例，本發明提出多晶矽層56在閘極區域74的第一邊緣區域62與第二邊緣區域64，分別形成開口106、108。開口106、108是以單一個開口為例，但是就一般性而言，其是開口圖案230以及開口圖案232，其開口的位置與數量不限制，可以依實際需要設計，其變化的實施例會於後面圖10到圖13描述。
就開口圖案230以及開口圖案232的設置，於本實施例，開口圖案230以及開口圖案232是以開口106與開口108為例。多晶矽層56包括至少第一開口圖案230在第一邊緣區域62，有第一開口部分106a與閘極區域74重疊，以及至少第二開口圖案232在第二邊緣區域66，有第二開口部分108a與閘極區域74重疊。
開口106在第一開口部分106a以外的開口部分106b是在第一邊緣區域62外面。也就是，開口部分106b是以源極區域52及汲極區域54的第一邊緣所構成的第一邊線向外延伸。類似地，第二開口108包含第二開口部分108a以外的開口部分108b，從源極區域52及汲極區域54的第二邊緣所構成的第二邊線向外延伸。於一實施例，開口106、108在第一方向102的寬度a不需要特別限制。
圖8是依照本發明一實施例，在圖7的II-II剖面的電晶體一部分結構示意圖。參閱圖8，在圖7的II-II剖面下，其剖面結構包括閘極絕緣層124，設置在基底120上，於該源極區域52及汲極區域54之間。在此第二方向104而言，閘極絕緣層124式會與隔離結構122相連接。多晶矽層56是在閘極絕緣層124與隔 離結構122上。圖8的多晶矽層56僅繪示出與開口相關的一部分結構。
另外，多晶矽層56設置在閘極絕緣層124上，其中多晶矽層56具有第一開口106在第一邊緣區域62，以至少暴露該閘極絕緣層124的第一邊緣。第二開口108在第二邊緣區域66，以至少暴露該閘極絕緣層124的第二邊緣。
圖9是依照本發明一實施例，在圖7的III-III剖面的電晶體一部分結構示意圖。參閱圖9，沿著在第一邊緣區域62及/或第二邊緣區域66的第一方向102的剖面結構，例如包括源極區域及汲極區域在該基底120中。閘極絕緣層124設置在該基底上，於源極區域52及汲極區域54之間。又，多晶矽層56設置在閘極絕緣層124上，其中多晶矽層56具有開口108在源極區域52及汲極區域54之間，暴露該閘極絕緣層124。基底120在晶矽層56下方有通道150，位於源極區域52及汲極區域54之間。於此，剖面線III-III也可以是在邊緣區域62及/或邊緣區域66。
前述的開口106、108會提高邊緣電晶體68’、72’的臨界電壓，因此可以減少扭結的現象。另外針對汲極漏電流(GIDL)的現象，其也可以改變開口圖案230以及開口圖案232的開口。
圖10是依照本發明一實施例，電晶體結構包含兩個邊緣電晶體的開口圖案的上視結構示意圖。參閱圖10，第一開口圖案230例如包含第一開口202a與源極區域52相鄰疊置以及第二開口202b與汲極區域54相鄰疊置。第二開口圖案232例如包含第三開 口200a與源極區域52相鄰疊置以及第四開口200b與汲極區域54相鄰疊置。
類似於圖7，在圖10的第一開口200a與該第二開口200b的每一個包含類似第一開口部分106a以外的一開口部分106b，從源極區域52及汲極區域54的第一邊緣所構成的第一邊線向外延伸。第三開口200a與第四開口200b的每一個也類似圖7的開口108，包含第一開口部分108a以外的一開口部分108b，從源極區域52及該汲極區域54的第二邊緣所構成的第二邊線向外延伸。
圖10的開口200a、200b、202a、202b除了可以減少扭結效應，也可以降低汲極漏電流(GIDL)的現象。然而，本發明不限於開口圖案的特定設置方式。
圖11是依照本發明一實施例，電晶體結構包含兩個邊緣電晶體的開口圖案的上視結構示意圖。參閱圖11，於一實施例，在一個邊緣區域的開口220的數量是單個，而另一個邊緣區域的開口224的數量是多個，例如2個。
圖12是依照本發明一實施例，電晶體結構包含兩個邊緣電晶體的開口圖案的的上視結構示意圖。參閱圖2，於一實施例，在一個邊緣區域的開口例如可以採用圖10的開口202a、202b，而另一個邊緣區域的開口可以採用圖7的開口108。
圖13是依照本發明一實施例，電晶體結構包含兩個邊緣電晶體的開口圖案的的上視結構示意圖。參閱圖13，就一般性，開口圖案230以及開口圖案232的開口方式，其數量與位置可以 適當變化，也可以是相同圖案或是不同圖案。
圖14是依照本發明一實施例，邊緣電晶體的開口的剖面結構示意圖。參閱圖14，對於電晶體結構，以圖8的開口106為例，其開口的底部會被介電層130覆蓋。也就是，開口圖案的底部會被介電層130覆蓋。介電層130例如是在其它製程中所殘留在側壁的的間隙壁，可以不需要特別施加。
本發明針對電晶體結構，提出多晶矽層包括至少第一開口圖案在第一邊緣區域，有第一部分與閘極區域重疊；以及至少第二開口圖案在第二邊緣區域，有第二部分與閘極區域重疊。此開口提高在邊緣區域的次電晶體的臨界電壓，至少可以減少扭結現象或是汲極漏電流(GIDL)的現象。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

Claims (20)

  1. 一種電晶體結構，包括：源極區域及汲極區域，設置在基底中，延伸於第一方向；及多晶矽層，設置在該基底上方，延伸於與第一方向垂直的第二方向，其中該多晶矽層包括第一邊緣區域、通道區域及第二邊緣區域，構成一閘極區域位於該源極區域及該汲極區域之間，該多晶矽層包括至少第一開口圖案在該第一邊緣區域，有第一部分與該閘極區域重疊；以及至少第二開口圖案在該第二邊緣區域，有第二部分與該閘極區域重疊，其中該基底在該閘極區域、該源極區域及該汲極區域下方的部分是單一導電型。
  2. 如申請專利範圍第1項所述的電晶體結構，更包括閘極絕緣層，設置在該基底上，於該源極區域及該汲極區域之間，其中該多晶層是在該閘極絕緣層上。
  3. 如申請專利範圍第1項所述的電晶體結構，其中該閘極絕緣層在該第一邊緣區域及該第二邊緣區域的厚度是等於或是小於該閘極絕緣層在該通道區域中間的厚度的70%。
  4. 如申請專利範圍第1項所述的電晶體結構，其中該基底在該晶矽層下方有通道，位於該源極區域及該汲極區域之間。
  5. 如申請專利範圍第1項所述的電晶體結構，其中該第一開口圖案包含至少一第一開口，以及該第二開口圖案包含至少一第二開口。
  6. 如申請專利範圍第1項所述的電晶體結構，其中該第一開口圖案與該第二開口圖案的底部，被介電層覆蓋。
  7. 如申請專利範圍第6項所述的電晶體結構，其中該介電層是在該第一開口圖案與該第二開口圖案的側壁的間隙壁。
  8. 如申請專利範圍第1項所述的電晶體結構，其中該第一開口圖案與該第二開口圖案是相同或是不同。
  9. 如申請專利範圍第1項所述的電晶體結構，其中該第一開口圖案與該第二開口圖案的至少其一包含有在該源極區域及該汲極區域之間，而不與該源極區域及該汲極區域重疊的開口。
  10. 如申請專利範圍第1項所述的電晶體結構，其中該第一開口圖案與該第二開口圖案的至少其一會與該源極區域及該汲極區域相鄰疊置。
  11. 如申請專利範圍第1項所述的電晶體結構，更包括輕摻雜區域在該基底中，位於該多晶矽層的兩邊，對應該源極區域及該汲極區域。
  12. 如申請專利範圍第11項所述的電晶體結構，其中該輕摻雜區域與該多晶矽層重疊或是不重疊。
  13. 如申請專利範圍第1項所述的電晶體結構，其中該第一邊緣區域及該第二邊緣區域在該第二方向是小於或是等於1微米。
  14. 如申請專利範圍第1項所述的電晶體結構，其中該第一開口圖案與該第二開口圖案的每一個具有單一開口或是多個開口。
  15. 一種電晶體結構，包括：源極區域及汲極區域，設置在基底中，延伸於第一方向；及多晶矽層，設置在該基底上方，延伸於與第一方向垂直的第二方向，其中該多晶矽層包括第一邊緣區域、通道區域及第二邊緣區域，構成一閘極區域位於該源極區域及該汲極區域之間，該多晶矽層包括至少第一開口圖案在該第一邊緣區域，有第一部分與該閘極區域重疊；以及至少第二開口圖案在該第二邊緣區域，有第二部分與該閘極區域重疊，其中該第一開口圖案有第一開口，在該源極區域及該汲極區域之間的中心線上，該第二開口圖案有第二開口，在該源極區域及該汲極區域之間的該中心線上。
  16. 如申請專利範圍第15項所述的電晶體結構，其中該第一開口包含該第一部分以外的一部分，從該源極區域及該汲極區域的第一邊緣所構成的第一邊線向外延伸，其中該第二開口包含該第二部分以外的一部分，從該源極區域及該汲極區域的第二邊緣所構成的第二邊線向外延伸。
  17. 一種電晶體結構，包括：源極區域及汲極區域，設置在基底中，延伸於第一方向；及多晶矽層，設置在該基底上方，延伸於與第一方向垂直的第二方向，其中該多晶矽層包括第一邊緣區域、通道區域及第二邊緣區域，構成一閘極區域位於該源極區域及該汲極區域之間，該多晶矽層包括至少第一開口圖案在該第一邊緣區域，有第一部分與該閘極區域重疊；以及至少第二開口圖案在該第二邊緣區域，有第二部分與該閘極區域重疊，其中該第一開口圖案包含第一開口與該源極區域相鄰疊置以及第二開口與該汲極區域相鄰疊置，其中該第二開口圖案包含第三開口與該源極區域相鄰疊置以及第四開口與該汲極區域相鄰疊置。
  18. 如申請專利範圍第17項所述的電晶體結構，其中該第一開口與該第二開口的每一個包含該第一部分以外的一部分，從該源極區域及該汲極區域的第一邊緣所構成的第一邊線向外延伸，其中該第三開口與該第四開口的每一個包含該第一部分以外的一部分，從該源極區域及該汲極區域的第二邊緣所構成的第二邊線向外延伸。
  19. 一種電晶體結構，包括：源極區域及汲極區域，設置在基底中，延伸於第一方向；及多晶矽層，設置在該基底上方，延伸於與第一方向垂直的第二方向，其中該多晶矽層包括第一邊緣區域、通道區域及第二邊緣區域，構成一閘極區域位於該源極區域及該汲極區域之間，該多晶矽層包括至少第一開口圖案在該第一邊緣區域，有第一部分與該閘極區域重疊；以及至少第二開口圖案在該第二邊緣區域，有第二部分與該閘極區域重疊，其中沿著在該第一邊緣區域及/或該第二邊緣區域的該第一方向，一剖面結構包括：該源極區域及該汲極區域在該基底中；閘極絕緣層，設置在該基底上，於該源極區域及該汲極區域之間；以及該多晶矽層，設置在該閘極絕緣層上，其中該多晶矽層具有開口在該源極區域及該汲極區域之間，暴露該閘極絕緣層。
  20. 一種電晶體結構，包括；源極區域及汲極區域，設置在基底中，延伸於第一方向；及多晶矽層，設置在該基底上方，延伸於與第一方向垂直的第二方向，其中該多晶矽層包括第一邊緣區域、通道區域及第二邊緣區域，構成一閘極區域位於該源極區域及該汲極區域之間，該多晶矽層包括至少第一開口圖案在該第一邊緣區域，有第一部分與該閘極區域重疊；以及至少第二開口圖案在該第二邊緣區域，有第二部分與該閘極區域重疊，其中沿著在該閘極區域的該第二方向，一剖面結構包括：一閘極絕緣層，設置在該基底上，於該源極區域及該汲極區域之間；以及該多晶矽層，設置在該閘極絕緣層上，其中該多晶矽層具有第一開口在第一邊緣區域，以至少暴露該閘極絕緣層的第一邊緣，以及第二開口在第二邊緣區域，以至少暴露該閘極絕緣層的第二邊緣。
TW106135221A 2017-10-13 2017-10-13 電晶體結構 TWI679771B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
TW106135221A TWI679771B (zh) 2017-10-13 2017-10-13 電晶體結構
US15/813,945 US10373872B2 (en) 2017-10-13 2017-11-15 Transistor structure
US16/428,651 US10796964B2 (en) 2017-10-13 2019-05-31 Transistor structure
US17/011,270 US11088027B2 (en) 2017-10-13 2020-09-03 Transistor structure
US17/367,150 US11721587B2 (en) 2017-10-13 2021-07-02 Transistor structure
US18/335,154 US12087635B2 (en) 2017-10-13 2023-06-15 Transistor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106135221A TWI679771B (zh) 2017-10-13 2017-10-13 電晶體結構

Publications (2)

Publication Number Publication Date
TW201916374A TW201916374A (zh) 2019-04-16
TWI679771B true TWI679771B (zh) 2019-12-11

Family

ID=66096584

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106135221A TWI679771B (zh) 2017-10-13 2017-10-13 電晶體結構

Country Status (2)

Country Link
US (5) US10373872B2 (zh)
TW (1) TWI679771B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI679771B (zh) 2017-10-13 2019-12-11 聯華電子股份有限公司 電晶體結構
CN113314610B (zh) * 2020-02-27 2024-04-30 台湾积体电路制造股份有限公司 晶体管器件及其制造方法
US11444169B2 (en) * 2020-02-27 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor device with a gate structure having recesses overlying an interface between isolation and device regions
CN114335020A (zh) * 2021-12-29 2022-04-12 武汉天马微电子有限公司 阵列基板和显示面板
US12249635B2 (en) * 2022-08-16 2025-03-11 Powerchip Semiconductor Manufacturing Corporation High-voltage metal-oxide-semiconductor transistor
CN119403200B (zh) * 2024-10-29 2025-09-26 上海华力集成电路制造有限公司 高压器件结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW437004B (en) * 1996-12-26 2001-05-28 Hitachi Ltd Semiconductor device and manufacturing method thereof
US20040152244A1 (en) * 2002-12-25 2004-08-05 Hiroshi Yamamoto Semiconductor device and its fabrication method
US20060214223A1 (en) * 2005-03-28 2006-09-28 Oki Electric Industry Co., Ltd. Semiconductor device, method for manufacturing the same, and gate electrode structure
US20110073962A1 (en) * 2009-09-28 2011-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for forming a semiconductor gate
TW201714306A (zh) * 2015-10-14 2017-04-16 聯華電子股份有限公司 金氧半導體電晶體與形成閘極佈局圖的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5247197A (en) * 1987-11-05 1993-09-21 Fujitsu Limited Dynamic random access memory device having improved contact hole structures
JP3331040B2 (ja) * 1993-09-21 2002-10-07 三菱電機株式会社 半導体装置およびその製造方法
US7061029B1 (en) 2005-02-24 2006-06-13 United Microelectronics Corp. High-voltage device structure
US7244975B2 (en) 2005-07-05 2007-07-17 United Microelectronics Corp. High-voltage device structure
KR100718253B1 (ko) * 2005-08-17 2007-05-16 삼성전자주식회사 불휘발성 메모리 장치의 제조 방법
KR101529052B1 (ko) * 2009-01-30 2015-06-16 삼성전자주식회사 풀 씨모스 에스 램
DE102010062127A1 (de) * 2010-11-29 2012-05-31 Robert Bosch Gmbh Herstellung eines Bauelements mit einem beweglichen Gate
US8592945B2 (en) * 2011-06-14 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Large dimension device and method of manufacturing same in gate last process
US9136327B1 (en) * 2014-08-21 2015-09-15 Freescale Semiconductor, Inc. Deep trench isolation structures and systems and methods including the same
US9391196B1 (en) * 2015-07-22 2016-07-12 United Microelectronics Corp. High-voltage metal-oxide-semiconductor transistor device and manufacturing method thereof
US10205024B2 (en) * 2016-02-05 2019-02-12 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having field plate and associated fabricating method
KR20170114703A (ko) * 2016-04-06 2017-10-16 주식회사 동부하이텍 게이트 전극 구조물 및 이를 포함하는 고전압 반도체 소자
TWI679771B (zh) * 2017-10-13 2019-12-11 聯華電子股份有限公司 電晶體結構

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW437004B (en) * 1996-12-26 2001-05-28 Hitachi Ltd Semiconductor device and manufacturing method thereof
US20040152244A1 (en) * 2002-12-25 2004-08-05 Hiroshi Yamamoto Semiconductor device and its fabrication method
US20060214223A1 (en) * 2005-03-28 2006-09-28 Oki Electric Industry Co., Ltd. Semiconductor device, method for manufacturing the same, and gate electrode structure
US20110073962A1 (en) * 2009-09-28 2011-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for forming a semiconductor gate
TW201714306A (zh) * 2015-10-14 2017-04-16 聯華電子股份有限公司 金氧半導體電晶體與形成閘極佈局圖的方法

Also Published As

Publication number Publication date
US10796964B2 (en) 2020-10-06
US20190115260A1 (en) 2019-04-18
US20190287860A1 (en) 2019-09-19
US10373872B2 (en) 2019-08-06
US11088027B2 (en) 2021-08-10
US11721587B2 (en) 2023-08-08
US12087635B2 (en) 2024-09-10
US20200402857A1 (en) 2020-12-24
US20230326801A1 (en) 2023-10-12
US20210335669A1 (en) 2021-10-28
TW201916374A (zh) 2019-04-16

Similar Documents

Publication Publication Date Title
TWI679771B (zh) 電晶體結構
KR102159926B1 (ko) 전계 효과 트렌지스터 및 그 전계 효과 트랜지스터를 포함하는 반도체 장치
US7935992B2 (en) Transistor, display driver integrated circuit including a transistor, and a method of fabricating a transistor
US10418480B2 (en) Semiconductor device capable of high-voltage operation
TWI487039B (zh) 半鰭式fet半導體裝置及其製造方法
TWI692015B (zh) 電晶體裝置
US8476701B2 (en) Semiconductor device with gate electrode including a concave portion
US8106465B2 (en) Semiconductor device
US20130049138A1 (en) Semiconductor device and method for manufacturing the same
TWI686903B (zh) 斷閘極金氧半場效電晶體的閘極結構及其製造方法
US20160155758A1 (en) Semiconductor device with three or four-terminal-finfet
US20090166744A1 (en) Semiconductor device with deep trench structure
US20150060772A1 (en) Semiconductor device
US10978349B2 (en) Semiconductor device and fabrication method thereof
US8749062B2 (en) Semiconductor device and process for producing the same
US9680023B1 (en) Method of manufacturing a dual-gate FinFET
KR100876778B1 (ko) 반도체 소자 및 그의 형성 방법
JP2510599B2 (ja) 電界効果トランジスタ
CN108417642B (zh) 结型场效应晶体管
KR100791329B1 (ko) 상이한 기계적 응력발생 영역을 가지는 집적회로 전계효과트랜지스터 및 그 제조방법
US8217466B2 (en) High-speed semiconductor device and method for manufacturing the same
JP2003060197A (ja) 半導体装置
KR20090072026A (ko) 반도체 소자
TW201705301A (zh) 製造半導體元件之方法
JPH02206159A (ja) 半導体装置の製造方法