TWI661515B

TWI661515B - 晶圓級封裝及方法

Info

Publication number: TWI661515B
Application number: TW106129936A
Authority: TW
Inventors: George Chu; 喬治邱
Original assignee: Microchip Technology Incorporated; 美商微晶片科技公司
Priority date: 2016-09-23
Filing date: 2017-09-01
Publication date: 2019-06-01
Also published as: CN109937476A; KR20190053235A; US20180090460A1; US10026707B2; JP2019535135A; EP3475977A1; TW201814842A; EP3475977B1; CN109937476B; WO2018057211A1

Abstract

一種銅柱凸塊半導體封裝方法僅將經形成於該等銅柱凸塊下方之一有機絕緣層圖案化至圍繞該等銅柱凸塊及在該等銅柱凸塊附近的區域。該有機絕緣層通常係一薄膜聚合物層，其充當該等銅柱凸塊之一障壁層，以在該銅柱覆晶接合程序期間保護該半導體晶圓。該銅柱凸塊半導體封裝方法限制其中塗覆該有機絕緣層的區域，以降低由該有機絕緣層引入至該半導體晶圓的應力。在另一實施例中，一銅柱凸塊半導體封裝方法在不使用一大且連續有機絕緣層的情況下，將經形成於該等銅柱凸塊下方之一有機絕緣層圖案化至圍繞該等銅柱凸塊且沿著一重佈層之路徑的區域。

Description

晶圓級封裝及方法

已廣泛採用使用銅柱凸塊覆晶互連技術之半導體封裝。銅柱凸塊用作積體電路晶片與封裝基板之間的覆晶互連。銅柱凸塊覆晶互連係一類型之晶圓級封裝，其中銅柱凸塊在晶圓處理完成之後但在晶圓經切割成個別積體電路晶粒之前形成在積體電路晶粒之銲墊上。更具體言之，在晶圓處理結束時，使用一最終介電層(稱為鈍化層)塗佈晶圓，該介電層覆蓋積體電路之主動電路的全部而僅曝露銲墊。通常使用二氧化矽或氮化矽形成鈍化層。接著可開始晶圓之後端處理，其中處理晶圓以在晶圓之曝露銲墊上形成銅柱凸塊。在形成銅柱凸塊之後，接著將晶圓切割成個別積體電路晶粒，且將各積體電路晶粒以覆晶組態組裝至一封裝基板上，其中銅柱凸塊用作至封裝基板之覆晶互連。

圖1係在一些實例中採用銅柱凸塊覆晶互連技術之一經封裝積體電路之一橫截面視圖。參考圖1，一積體電路晶粒12經封裝在一覆晶半導體封裝10中。積體電路晶粒12之前側(包含主動電路及用於外部連接之銲墊)在封裝中面向下。銅柱凸塊14經形成在積體電路12之銲墊上且用作積體電路晶粒12與一封裝基板20(通常形成為一印刷電路板(PCB)基板)之間的電互連。積體電路晶粒12經覆晶附接至封裝基板20。一底膠填充材料16及一壩18可用於覆晶附接程序中。

PCB封裝基板20可為一單一層或一多層PCB。PCB封裝基板20包含印刷在其上且形成在PCB中之導電跡線，其等用於接納形成於積體電路晶粒12上之銅柱凸塊且用於將形成於基板之頂側上之銅柱凸塊電連接至形成於基板之底側上之焊球22之一陣列。焊球22形成半導體封裝10之外部連接。

在本發明圖解中，將積體電路晶粒形成為一絕緣體上覆矽積體電路。若在高電壓應用中使用積體電路晶粒，則大量電荷可累積在積體電路晶粒12之背側上之絕緣體基板上。在一些實例中，積體電路晶粒12之背側需要接地。因此，一導電頂部基板26經形成在積體電路晶粒12之背側上且透過一導電黏著劑24附接至背側。使用一焊線28以將頂部基板26電連接至封裝基板20以用於電接地連接。接著，將整個基板囊封於一模塑料29中以形成半導體封裝10。

在銅柱凸塊覆晶互連程序中，已觀察到歸因於晶粒翹曲之封裝失效。圖2繪示在一個實例中歸因於晶粒翹曲之封裝失效模式。在覆晶互連程序中，在晶圓上形成銅柱凸塊之後，使晶圓經受背部研磨至一特定所要晶粒厚度。例如，晶圓可具有700μm之一厚度且經背部研磨至約100μm。接著，將晶圓切割成個別晶粒12。在經切割之後，積體電路晶粒12上之特定應力使晶粒翹曲，如在圖2中展示。晶粒12上之翹曲防止晶粒恰當地附接至封裝基板20。特定言之，歸因於晶粒翹曲，一些銅柱凸塊將無法與封裝基板20上之導電跡線實體接觸，從而導致在晶粒之角隅處之斷開連接，如在圖2中展示。

晶粒翹曲問題通常影響具有一大晶粒尺寸(諸如10mm x 10mm)及一薄晶粒厚度(諸如100μm)之積體電路晶粒。在一些情況中，晶粒翹曲可高達70μm，其為晶粒厚度之70%。具有大晶粒尺寸但薄晶粒厚度之積體電路晶粒上之晶粒翹曲問題使至一印刷電路板基板上之覆晶接合無法達成。

晶粒翹曲問題之習知解決方案涉及增大晶粒厚度，諸如將晶圓背部研磨至僅200μm或250μm厚度。然而，一較厚之晶粒尺寸有時係非所要的，此係由於封裝厚度亦增大，從而使半導體封裝對於特定應用(諸如在小型行動裝置中)係非所要的。在一些情況中，據信晶粒翹曲係歸因於在後端處理期間塗覆至積體電路晶粒之前表面以形成銅柱凸塊之聚醯亞胺材料。因此，晶粒翹曲問題之一些習知解決方案涉及使用在積體電路晶粒上使用具有更低固化溫度或更低彎曲模數性質之聚醯亞胺材料。此等替換材料有時增大半導體封裝之成本。

5‧‧‧半導體晶圓

10‧‧‧半導體封裝

12‧‧‧積體電路晶粒

14‧‧‧銅柱凸塊

16‧‧‧底膠填充材料

18‧‧‧壩

20‧‧‧封裝基板

22‧‧‧焊球

24‧‧‧導電黏著劑

26‧‧‧頂部基板

28‧‧‧焊線

29‧‧‧模塑料

30‧‧‧半導體基板

32‧‧‧銲墊

34‧‧‧鈍化層

35‧‧‧有機絕緣層/聚醯亞胺層

36‧‧‧光阻劑層

37‧‧‧開口

38‧‧‧晶種金屬層

38a‧‧‧第一晶種金屬層

38b‧‧‧第二晶種金屬層

39‧‧‧重佈層

40‧‧‧光阻劑層

42‧‧‧下銅層

44‧‧‧鎳黏著層

46‧‧‧焊料罩蓋層

55‧‧‧有機絕緣層

56‧‧‧光阻劑

65‧‧‧半導體晶圓

75‧‧‧第一有機絕緣層

80‧‧‧第二有機絕緣層

85‧‧‧半導體晶圓

95‧‧‧半導體晶圓

100‧‧‧方法

102‧‧‧步驟

104‧‧‧步驟

106‧‧‧步驟

108‧‧‧步驟

110‧‧‧步驟

112‧‧‧步驟

114‧‧‧步驟

116‧‧‧步驟

118‧‧‧步驟

120‧‧‧步驟

200‧‧‧方法

202‧‧‧步驟

204‧‧‧步驟

206‧‧‧步驟

208‧‧‧步驟

210‧‧‧步驟

212‧‧‧步驟

214‧‧‧步驟

216‧‧‧步驟

218‧‧‧步驟

220‧‧‧步驟

222‧‧‧步驟

250‧‧‧方法

252‧‧‧步驟

254‧‧‧步驟

256‧‧‧步驟

258‧‧‧步驟

260‧‧‧步驟

262‧‧‧步驟

264‧‧‧步驟

266‧‧‧步驟

268‧‧‧步驟

在下文實施方式及隨附圖式中揭示本發明之多種實施例。

圖1係在一些實例中採用銅柱凸塊覆晶互連技術之一經封裝積體電路之一橫截面視圖。

圖2繪示在一個實例中歸因於晶粒翹曲之一封裝失效模式。

圖3(其包含圖3(a)至圖3(i))繪示用於在半導體晶圓之一銲墊上形成一銅柱凸塊之習知後端處理步驟。

圖4(其包含圖4(a)及圖4(b))係形成在一半導體晶圓上之一銅柱凸塊之一橫截面視圖及具有使用圖3之習知後端處理步驟形成之銅柱凸塊之一積體電路晶粒之一俯視圖。

圖5(其包含圖5(a)及圖5(b))係在一些實例中形成在一重佈層上之一銅柱凸塊之一橫截面視圖及具有形成於一重佈層上之銅柱凸塊之一積體電路晶粒之一俯視圖。

圖6係圖3及圖4中之半導體晶圓之另一橫截面視圖，其展示其上形成有多個銅柱凸塊之晶圓之一較大部分。

圖7係在本發明之實施例中具有使用半導體封裝方法形成在其上之銅柱凸塊之一半導體晶圓之一橫截面視圖。

圖8(其包含圖8(a))係繪示在本發明之實施例中用於形成銅柱凸塊之半導體封裝方法之一流程圖。

圖9(其包含圖9(a)至圖9(i))繪示用於使用圖8中之半導體封裝方法在半導體晶圓之一銲墊上形成一銅柱凸塊之後端處理步驟。

圖10(其包含圖10(a)及圖10(b))係形成在一半導體晶圓上之一銅柱凸塊之一橫截面視圖及具有使用圖8之後端半導體封裝方法形成之銅柱凸塊之一積體電路晶粒之一俯視圖。

圖11(其包含圖11(a)及圖11(b))係在本發明之一項實施例中使用一重佈層之一銅柱凸塊之一橫截面視圖及使用半導體封裝方法形成之一積體電路晶粒之一俯視圖。

圖12(其包含圖12(a)及圖12(b))係在本發明之一替代實施例中使用一重佈層之一銅柱凸塊之一橫截面視圖及使用半導體封裝方法形成之一積體電路晶粒之一俯視圖。

圖13係繪示在本發明之實施例中用於使用一重佈層形成銅柱凸塊之半導體封裝方法之一流程圖。

圖14係繪示在本發明之實施例中用於使用一重佈層形成銅柱凸塊之半導體封裝方法之一流程圖。

其他申請案之交叉參考

本申請案主張2016年9月23日申請之標題為WAFER LEVEL PACKAGE AND METHOD之美國臨時專利申請案第62/399,111號之優先權，該案出於全部目的係以引用的方式併入本文中。

本發明可係以數種方式實施，包含實施為一程序；一設備；一系統；及/或一組合物。在本說明書中，此等實施方案或本發明可採用之任何其他形式可被稱為技術。一般言之，所揭示程序之步驟順序在本發明之範疇內可被改變。

下文提供本發明之一或多項實施例之一實施方式，以及繪示本發明之原理的附圖。結合此等實施例來描述本發明，但本發明不限於任何實施例。本發明之範疇僅受限於發明申請專利範圍，且本發明涵蓋數種替代方案、修改及等效物。為提供本發明之一透徹瞭解，在下文描述中闡述許多具體細節。出於實例之目的提供此等細節，且可在不具有一些或所有此等具體細節之情況下，根據發明申請專利範圍來實踐本發明。為清楚起見，未詳細描述與本發明相關之技術領域中所知之技術材料，以免不必要地混淆本發明。

根據本發明之實施例，形成一銅柱凸塊半導體封裝之一方法包含僅將經形成於銅柱凸塊下方之一有機絕緣層圖案化至圍繞銅柱凸塊及在銅柱凸塊附近的區域。有機絕緣層(通常一薄膜聚合物層)用作銅柱凸塊之一障壁層，以在銅柱凸塊覆晶接合程序期間保護半導體晶圓。本發明之半導體封裝方法限制其中塗覆有機絕緣層的區域，以降低藉由有機絕緣層引入至半導體晶圓的應力。

在其他實施例中，使用一重佈程序來形成一銅柱凸塊半導體封裝之一方法包含圖案化經形成於銅柱凸塊及重佈層下方之一有機絕緣層，以覆蓋圍繞銲墊及凸塊墊的區域，且沿著重佈層的路徑形成有機絕緣層的島狀物。當在重佈層之頂部上使用一第二有機絕緣層時，第二有機絕緣層亦可經圖案化以覆蓋圍繞銲墊及凸塊墊之區域，且形成第二有機絕緣層之島狀物。第二有機絕緣層之島狀物可從經形成於重佈層下方之有機絕緣層之島狀物偏移。以此方式，使用一或多個有機絕緣層以提供從銅柱凸塊程序之應力釋放。然而，未形成有機絕緣層之大、連續區域，使得由有機絕緣層引入至半導體晶圓之應力被顯著降低。

在本發明描述中，有機絕緣層係指塗覆至或塗佈一半導體晶圓以在後端處理期間保護晶圓以形成銅柱凸塊之薄膜有機絕緣材料。有機絕緣層亦被稱為一後晶圓處理介電層，此係由於在半導體晶圓已完成晶圓製造程序之後塗覆有機絕緣層，其中半導體晶圓經形成具有覆蓋半導體晶圓之整個表面且僅曝露銲墊之一最終介電層(鈍化層)。更具體言之，鈍化層(通常為二氧化矽層或氮化矽層)覆蓋形成於半導體晶圓上之積體電路晶粒之全部主動電路而僅曝露銲墊。半導體晶圓之後端處理涉及在半導體晶圓之曝露銲墊上形成銅柱凸塊以使形成於半導體晶圓上之積體電路晶粒能夠後續被封裝，諸如在一覆晶半導體封裝中。有機絕緣層在銅柱凸塊形成之前形成於已完成半導體晶圓上且用於提供半導體晶圓與形成於其上之銅柱凸塊之間的一機械應力緩衝。有機絕緣層通常為一薄膜聚合物材料，諸如聚醯亞胺(PI)或聚苯并唑(PBO)。

在習知後端處理步驟中，使用有機絕緣層塗佈半導體晶圓之整個表面，其中在銲垫上針對銅柱凸塊製成開口。圖3(其包含圖3(a)至圖3(i))繪示用於在半導體晶圓之一銲墊上形成一銅柱凸塊之習知後端處理步驟。圖4(其包含圖4(a)及圖4(b))係形成在一半導體晶圓上之一銅柱凸塊之一橫截面視圖及具有使用圖3之習知後端處理步驟形成之銅柱凸塊之一積體電路晶粒之一俯視圖。參考圖3及圖4兩者，在前端晶圓製造程序之後，形成一半導體晶圓5，其中在其上形成有主動電路之一半導體基板30上形成一鈍化層34(圖3(a))。圖3僅展示半導體晶圓5之一部分，其中一銲墊32形成於半導體基板30上。除曝露之銲墊32外，半導體基板30完全由鈍化層34覆蓋。銲墊32通常為一鋁銲墊或銅銲墊。

在後端處理步驟開始時，使用一有機絕緣材料塗佈半導體晶圓5，從而形成一有機絕緣層35(圖3(b))。更具體言之，銅柱凸塊覆晶接合程序引入諸多應力至積體電路晶粒。為增強可靠性，一介電層(通常為一有機絕緣材料)經塗覆至晶圓以在形成銅柱凸塊之前密封銲墊開口。有機絕緣層35塗佈晶圓表面且僅曝露銲墊32。有機絕緣材料通常為聚醯亞胺且有機絕緣層35在本文中稱為聚醯亞胺層。

特定言之，聚醯亞胺層35經圖案化(諸如藉由使用一遮罩來圖案化一光阻劑層36)以在銲墊32上形成一開口37。在圖案化程序之後，除銲墊32上之開口37外，聚醯亞胺層35覆蓋整個半導體晶圓5(圖3(c))。接著，將一晶種金屬層38沈積至半導體晶圓5上(諸如藉由濺鍍)(圖3(d))。晶種金屬層38通常藉由鈦-銅(Ti-Cu)層、或鈦-鎳-銅(Ti-Ni-Cu)層、或鈦/鎢-銅(TiW-Cu)層、或鋁-鎳-銅(Al-Ni-Cu)層、或鉻-鉻/銅-銅(Cr-CrCu-Cu)層之濺鍍形成。在其他實例中，晶種金屬層38可藉由銅之無電電鍍沈積至晶圓。晶種金屬層38用作一電鍍晶種層以將金屬及銅柱電鍍至柱之最終厚度。

接著可開始銅柱凸塊程序。使用一光阻劑層40塗佈半導體晶圓5，光阻劑層40經圖案化以曝露銲墊32上方之一區域(圖3(e))。通常藉由金屬電鍍於光阻劑層40之開口中形成一銅柱凸塊14(圖3(f))。在本實例中，銅柱凸塊14包含一下銅層42、一鎳黏著層44及一焊料罩蓋層46。在金屬電鍍程序之後，移除光阻劑層40(圖3(g))。接著，蝕刻晶種金屬層38以移除所有曝露之晶種金屬層38。因此，僅銅柱凸塊14下方之晶種金屬層之部分保留(圖3(h))。接著，使半導體晶圓經受一回銲程序以完成銅柱凸塊14之形成。更具體言之，回銲程序修圓焊料罩蓋層46以形成銅柱凸塊之一經修圓焊料蓋(圖3(i))。

由於習知後端處理步驟，除形成銅柱凸塊之處外，使用聚醯亞胺層塗佈整個半導體晶圓。圖6係圖3及圖4中之半導體晶圓5之另一橫截面視圖，其展示其上形成有多個銅柱凸塊14之晶圓之一較大部分。如在圖4(b)及圖6中展示，形成於半導體晶圓5上之一積體電路晶粒12將使其整個表面由聚醯亞胺層35覆蓋，除形成銅柱凸塊14之銲墊區域32外。聚醯亞胺層35用作一障壁層以在銅柱凸塊程序期間保護半導體晶圓且改良因此形成之積體電路之可靠性。然而，聚醯亞胺層尤其在固化程序期間引入應力至半導體晶圓。

更具體言之，聚醯亞胺及矽具有熱膨脹係數(CTE)之一較大失配，其中相較於矽，聚醯亞胺具有隨溫度之一較大熱膨脹及收縮。例如，矽具有4ppm之一CTE，而聚醯亞胺具有35ppm之一CTE。聚醯亞胺層經沈積於矽晶圓上且接著在高溫下固化，諸如350℃。在固化且結構溫度下降之後，聚醯亞胺層比矽晶圓收縮更多，藉此引入應力至矽晶圓中。矽晶圓中引發之應力可不顯露直至晶圓經背部研磨且切割成個別積體電路晶粒。因此，通常透過銅柱凸塊程序處理晶圓。在背部研磨及晶圓切割之後，來自聚醯亞胺層之應力通常引起個別晶粒翹曲，從而無法將晶粒附接至一封裝基板上(圖2)。

在上文描述之實例中，銅柱凸塊直接形成於一銲墊上。在其他實例中，銅柱凸塊程序可使用一重佈程序來遠離銲墊形成銅柱凸塊。一重佈層(RDL)係一金屬層(諸如銅)且形成於積體電路晶粒上以用作流道或跡線以將銲墊重新選路至新的凸塊位置。以此方式，凸塊位置可經重新配置於積體電路晶粒上且銅柱凸塊之位置不受積體電路晶粒上之銲墊之佈局限制。圖5(其包含圖5(a)及圖5(b))係在一些實例中形成在一重佈層上之一銅柱凸塊之一橫截面視圖及具有形成於一重佈層上之銅柱凸塊之一積體電路晶粒之一俯視圖。參考圖5，首先用一第一聚醯亞胺層35塗佈一半導體晶圓，聚醯亞胺層35經圖案化以曝露銲墊32。接著，將重佈層39沈積至晶圓上及曝露之銲墊區域中。重佈層39通常藉由銅之電鍍形成至一下層晶種金屬層38a上。重佈層39形成至其中將形成銅柱凸塊14之半導體晶圓上之另一位置之一金屬跡線。使用一第二聚醯亞胺層40塗佈半導體晶圓，第二聚醯亞胺層40經圖案化以在用於形成銅柱凸塊14之一凸塊墊區域處形成一開口。接著可使用參考圖3描述之程序形成銅柱凸塊14。如在圖5(b)中展示，積體電路晶粒12具有除銲墊(第一聚醯亞胺層)及凸塊墊區域(第二聚醯亞胺層)外覆蓋晶粒之全部表面之兩個聚醯亞胺層35及40。

根據本發明之實施例，用於形成銅柱凸塊之一半導體封裝方法將半導體晶圓上之有機絕緣層圖案化至僅圍繞銅柱凸塊及在銅柱凸塊附近之區域。從半導體晶圓之所有其他區域移除有機絕緣層。以此方式，藉由有機絕緣層引發至半導體晶圓上之應力顯著減小或消除。本發明之半導體封裝方法甚至針對大晶粒尺寸及薄晶粒厚度能夠使用銅柱凸塊覆晶技術。例如，本發明之半導體封裝方法可應用於具有約10mm乘10mm之一晶粒尺寸及100μm之一晶粒厚度之一積體電路晶粒。藉由從不需要作為對銅柱凸塊處理之一障壁保護之區域移除有機絕緣材料而避免晶粒翹曲。

圖7係在本發明之實施例中具有使用半導體封裝方法形成在其上之銅柱凸塊之一半導體晶圓之一橫截面視圖。參考圖7，一半導體晶圓65包含其上形成有主動電路之一半導體基板30。半導體晶圓65已完成前端晶圓製造程序且藉由作為晶圓製造程序之最終介電層之一鈍化層34覆蓋。半導體晶圓65之整個表面藉由鈍化層34覆蓋，除經曝露用於外部連接之銲墊32外。本發明之半導體封裝方法在銲墊32上形成銅柱凸塊14。特定言之，首先在已完成之半導體晶圓65上形成一有機絕緣層55。特定言之，圖案化一有機絕緣層55以從除將形成銅柱凸塊之區域周圍及附近外之所有區域移除有機絕緣層55。接著形成銅柱凸塊14，其中各凸塊14形成於一晶種金屬層38上且各凸塊包含一下銅層42、一鎳黏著層44及一焊料罩蓋層46。

如藉由圖6與圖7之間的一比較繪示，本發明之半導體封裝方法從晶圓表面(除一銅柱凸塊下方、周圍及附近外)消除實質上全部有機絕緣材料。因此，代替如在習知方法中使有機絕緣材料覆蓋所有半導體晶圓(圖6)，本發明之半導體封裝方法形成有機絕緣層使得有機絕緣材料僅覆蓋半導體晶圓之一小部分。以此方式，藉由有機絕緣材料引發至半導體晶圓上之應力顯著減小或消除且避免歸因於應力之晶粒翹曲。

圖8(其包含圖8(a))係繪示在本發明之實施例中用於形成銅柱凸塊之半導體封裝方法之一流程圖。將參考圖9中繪示之處理步驟及在圖10中繪示之橫截面及俯視圖描述圖8之半導體封裝方法。圖9(其包含圖9(a)至圖9(i))繪示用於使用圖8中之半導體封裝方法在半導體晶圓之一銲墊上形成一銅柱凸塊之後端處理步驟。圖10(其包含圖10(a)及圖10(b))係形成在一半導體晶圓上之一銅柱凸塊之一橫截面視圖及具有使用圖8之後端半導體封裝方法形成之銅柱凸塊之一積體電路晶粒之一俯視圖。參考圖8、圖9及圖10，本發明之半導體封裝方法100開始於已完成前端晶圓製造程序之一半導體晶圓65(102)。在前端晶圓製造程序之後，形成半導體晶圓65，其中一鈍化層34形成於其上形成有主動電路之一半導體基板30上(圖9(a))。圖9僅展示半導體晶圓65之一部分，其中一銲墊32形成於半導體基板30上。除曝露之銲墊32外，半導體基板30完全由鈍化層34覆蓋。銲墊32通常為一鋁銲墊或銅銲墊。

半導體封裝方法100藉由以下動作開始後端處理：使用一有機絕緣材料塗佈半導體晶圓65，從而形成一有機絕緣層55(104)，如在圖9(b)中展示。有機絕緣材料可為聚醯亞胺(PI)或聚苯并唑(PBO)或其他適當薄膜聚合物材料。接著諸如藉由使用一遮罩來圖案化一光阻劑56而圖案化有機絕緣層55以移除在除銲墊32與鈍化層34之間的介面周圍之區域外之任何處之有機絕緣層55，如在圖9(c)中展示。更具體言之，在圖案化程序之後，有機絕緣層55在晶圓表面上之任何處經移除，但覆蓋銲墊32及鈍化層34之邊緣周圍之一區域。有機絕緣層55憑藉足以充當待形成之銅柱凸塊之一應力緩衝層之一重疊寬度「w」而覆蓋且圍繞銲墊與鈍化層之介面區域。銲墊32經曝露且鈍化層34之其餘部分亦經曝露。

接著，將一晶種金屬層38沈積至半導體晶圓65上(108)，如在圖9(d) 中展示。例如，藉由一金屬層之濺鍍形成晶種金屬層38。在一些實例中，藉由鈦-銅(Ti-Cu)層、或鈦-鎳-銅(Ti-Ni-Cu)層、或鈦/鎢-銅(TiW-Cu)層、或鋁-鎳-銅(Al-Ni-Cu)層、或鉻-鉻/銅-銅(Cr-CrCu-Cu)層之濺鍍形成晶種金屬層38。在其他實例中，晶種金屬層38可藉由銅之無電電鍍沈積至晶圓。晶種金屬層38用作一電鍍晶種層以將金屬及銅柱電鍍至柱之最終厚度。在一些實例中，晶種金屬層38具有在0.15μm與0.5μm之間的一厚度。

方法100接著在晶種金屬層38上及銲墊上方形成銅柱凸塊(110)。在一個實例中，可使用在圖8(a)中展示之方法形成銅柱凸塊，其中半導體晶圓65使用一光阻劑層40塗佈，光阻劑層40經圖案化以曝露銲墊32上方之一區域(112)，如在圖9(e)中展示。方法100接著在光阻劑層40之開口中形成一銅柱凸塊結構14(114)，諸如藉由使用金屬電鍍，如在圖9(f)中展示。在本實施例中，銅柱凸塊14包含一下銅層42、一鎳黏著層44及一焊料罩蓋層46。在金屬電鍍程序之後，移除光阻劑層40(116)且如在圖9(g)中展示般形成銅柱凸塊。在形成銅柱凸塊14之後，方法100繼續以蝕刻晶種金屬層38以移除所有曝露晶種金屬層(118)。因此，僅銅柱凸塊14下方之晶種金屬層38之部分保留，如在圖9(h)中展示。接著，方法100對半導體晶圓65執行一回銲程序以完成銅柱凸塊14之形成(120)。更具體言之，回銲程序修圓焊料罩蓋層46以形成銅柱凸塊之一經修圓焊料罩蓋，如在圖9(i)中展示。

由於半導體封裝方法100，在半導體晶圓65上形成銅柱凸塊，其中有機絕緣材料僅覆蓋晶圓之小部分，如在圖10(b)中展示。特定言之，有機絕緣層55經圖案化以密封銲墊及鈍化層介面。有機絕緣層55可經圖案化以具有符合銲墊之一圓形形狀或一正方形或矩形形狀。因此形成之有機絕緣層55提供對半導體晶圓65之必要保護，此係由於銲墊及鈍化層介面區域係需要針對銅柱凸塊覆晶接合程序之應力之保護及可獲益於藉由有機絕緣層之保護的區域。半導體晶圓之其他區域係由鈍化層覆蓋且不需要有機絕緣層55之保護。本發明之半導體封裝方法能夠使用銅柱凸塊覆晶技術而不損及可靠性，同時避免歸因於有機絕緣層之應力的晶粒翹曲問題。

在上文描述之實施例中，本發明之半導體封裝方法適用於形成被定位於一半導體晶圓之銲墊上的銅柱凸塊。在其他實施例中，本發明之半導體封裝方法可適用於使用一重佈層之一銅柱凸塊程序以遠離半導體晶圓之銲墊來形成銅柱凸塊。當在一重佈層上形成銅柱凸塊時，習知程序使用兩個聚醯亞胺層，如在圖5中描述。根據本發明之實施例，半導體封裝方法適用於使用一重佈層之一銅柱凸塊程序，其中一或多個有機絕緣層經圖案化，使得不形成有機絕緣層之大、連續區域。在一些實施例中，完全消除最頂層有機絕緣層。

圖11(其包含圖11(a)及圖11(b))係在本發明之一項實施例中使用一重佈層之一銅柱凸塊之一橫截面視圖及使用半導體封裝方法形成之一積體電路晶粒之一俯視圖。圖13係繪示在本發明之實施例中用於使用一重佈層形成銅柱凸塊之半導體封裝方法之一流程圖。參考圖11及圖13，本發明之半導體封裝方法200開始於已完成前端晶圓製造程序之一半導體晶圓85(202)。在前端晶圓製造程序之後，形成半導體晶圓85，其中一鈍化層34係形成於其上經形成有主動電路之一半導體基板30上。圖11僅展示半導體晶圓85之一部分，其中一銲墊32係形成於半導體基板30上。除曝露之銲墊32外，半導體基板30係完全由鈍化層34覆蓋。銲墊32通常為一鋁銲墊或銅銲墊。

半導體封裝方法200藉由以下動作開始後端處理：使用一有機絕緣材料來塗佈半導體晶圓85，從而形成一有機絕緣層75(204)。有機絕緣材料可為聚醯亞胺(PI)，或聚苯并唑(PBO)，或其他適當薄膜聚合物材料。接著，諸如藉由使用一遮罩來圖案化一光阻劑以圖案化第一有機絕緣層75，以移除在除銲墊32與鈍化層34之間之介面周圍的區域，及形成凸塊墊之一區域中外之任何處的第一有機絕緣層75(206)。第一有機絕緣層75經圖案化以密封銲墊及鈍化層介面，且形成一緩衝層作為將形成之銅柱凸塊之一凸塊墊。第一有機絕緣層75進一步經圖案化以沿著將形成之重佈層之路徑形成有機材料之島狀物。有機材料之島狀物可具有約1mm至5mm之一尺寸。更具體言之，有機絕緣層75保留於區域中，以充當將形成之銅柱凸塊之一應力緩衝層。銲墊32經曝露，且鈍化層34之其餘部分亦經曝露，如在圖11(b)中展示。

接著，將一第一晶種金屬層38a沈積至半導體晶圓85上(208)。在一些實例中，以相同於上文參考圖8描述之方式藉由一金屬層之濺鍍形成第一晶種金屬層38a。接著在半導體晶圓85上，在第一晶種金屬層38a之頂部上形成一重佈層39(210)。在一些實例中，使用一光阻劑圖案化半導體晶圓85以界定將形成重佈層之流道或跡線之區域。接著，使用一電鍍程序以在第一晶種金屬層38a上形成重佈金屬。在此時蝕刻第一晶種金屬層38a以移除在除重佈層39下方外之任何處之第一晶種金屬層。在一些實例中，第一晶種金屬層38a具有在0.15μm與0.5μm之間的一厚度。同時，重佈層具有在5μm至10μm之間的一厚度。

方法200可繼續以在半導體晶圓85上形成一第二有機絕緣層80 (212)。以類似於第一有機絕緣層之一方式圖案化第二有機絕緣層80(214)。在圖11中展示之實例中，形成覆蓋銲墊且界定一凸塊墊之第二有機絕緣層80，該凸塊墊曝露重佈層39且將在該凸塊墊上形成銅柱凸塊。此外，第二有機絕緣層80經圖案化以沿著所形成之重佈層之路徑形成有機絕緣材料之島狀物。第二有機絕緣層之島狀物可從第一有機絕緣層之島狀物偏移，如在圖11中展示。

根據本發明之實施例，第一及第二有機絕緣層經圖案化使得針對從銅柱凸塊程序之應力釋放提供有機絕緣材料之足夠區域，但不形成有機絕緣材料之大、連續區域以將應力引發至半導體晶圓中。在圖11中形成於半導體晶圓85上之有機絕緣層75及80之圖案、尺寸及形狀僅係闡釋性的且不旨在限制性。有機絕緣層之其他形狀、尺寸及圖案可用於達成所要應力釋放而不引發額外應力至晶圓中。

方法200繼續以在半導體晶圓85上沈積一第二晶種金屬層38b(216)。方法200接著在晶種金屬層38b上及凸塊墊上方形成銅柱凸塊(218)。在一個實例中，使用在圖8(a)中展示且在上文描述之方法來形成銅柱凸塊。在形成銅柱凸塊14之後，方法200繼續以蝕刻晶種金屬層38b以移除所有曝露晶種金屬層38b(220)。因此，僅保留銅柱凸塊14下方之晶種金屬層38b之部分，如在圖11(a)中展示。接著，方法200對半導體晶圓85執行一回銲程序以完成銅柱凸塊14之形成(222)。更具體言之，回銲程序修圓焊料罩蓋層以形成銅柱凸塊之一經修圓焊料罩蓋。

在本發明之一替代實施例中，半導體封裝方法適用於使用一重佈層形成一銅柱凸塊，其中完全省略第二有機絕緣層，如在圖12中展示。圖12(其包含圖12(a)及圖12(b))係在本發明之一替代實施例中使用一重佈層之一銅柱凸塊之一橫截面視圖及使用半導體封裝方法形成之一積體電路晶粒之一俯視圖。圖14係繪示在本發明之實施例中用於使用一重佈層形成銅柱凸塊之半導體封裝方法之一流程圖。參考圖12及圖14，本發明之半導體封裝方法250開始於已完成前端晶圓製造程序之一半導體晶圓95(252)。在前端晶圓製造程序之後，形成半導體晶圓95，其中一鈍化層34形成於其上形成有主動電路之一半導體基板30上。圖12僅展示半導體晶圓95之一部分，其中一銲墊32形成於半導體基板30上。除曝露之銲墊32外，半導體基板30完全由鈍化層34覆蓋。銲墊32通常為一鋁銲墊或銅銲墊。

半導體封裝方法250藉由以下動作開始後端處理：使用一有機絕緣材料塗佈半導體晶圓95，從而形成一第一有機絕緣層75(254)。有機絕緣材料可為聚醯亞胺(PI)或聚苯并唑(PBO)或其他適當薄膜聚合物材料。接著諸如藉由使用一遮罩來圖案化一光阻劑而圖案化第一有機絕緣層75以移除在除銲墊32與鈍化層34之間之介面周圍之區域及形成凸塊墊之一區域中外之任何處之第一有機絕緣層75(256)。第一有機絕緣層75進一步經圖案化以沿著將形成之重佈層之路徑形成有機材料之島狀物。在一項實施例中，以相同於上文參考圖13描述之方式圖案化第一有機絕緣層75。

接著，諸如藉由濺鍍將一第一晶種金屬層38a沈積至半導體晶圓95上(258)。接著在半導體晶圓95上，在第一晶種金屬層38a之頂部上形成一重佈層39(260)。在一些實例中，使用一光阻劑圖案化半導體晶圓95以界定將形成重佈層之流道或跡線之區域。接著，使用一電鍍程序以在第一晶種金屬層38a上形成重佈金屬。在此時蝕刻第一晶種金屬層38a以移除在除重佈層39下方外之任何處之第一晶種金屬層。

方法250接著繼續以在不再使用有機絕緣層的情況下在半導體晶圓95上沈積一第二晶種金屬層38b(262)。方法250接著在晶種金屬層38b上及凸塊墊上方形成銅柱凸塊(264)。在一個實例中，使用如圖8(a)中展示且在上文描述之方法來形成銅柱凸塊。在形成銅柱凸塊14之後，方法250繼續以蝕刻晶種金屬層38b以移除所有曝露晶種金屬層38b(266)。因此，僅保留銅柱凸塊14下方之晶種金屬層38b之部分，如在圖12(a)中展示。接著，方法250對半導體晶圓95執行一回銲程序以完成銅柱凸塊14之形成(268)。更具體言之，回銲程序修圓焊料罩蓋層以形成銅柱凸塊之一經修圓焊料罩蓋。

在圖12中展示之實施例中，在不使用一第二有機絕緣層的情況下，在重佈層39上形成銅柱凸塊14。雖然在此封裝階段，重佈層39在半導體晶圓中曝露，但後續封裝程序將諸如使用一樹脂材料囊封積體電路晶粒，藉此密封且保護重佈層。

儘管已為瞭解清楚之目的頗為詳細地描述前述實施例，然本發明並不限於所提供之細節。存在實施本發明之許多替代方式。所揭示實施例係闡釋性且非限制性。

Claims

一種形成一銅柱凸塊(pillar bump)半導體封裝之方法，其包括：提供包括一半導體基板之一已完成半導體晶圓，該半導體基板在其上經形成有覆蓋該半導體基板之一頂部表面且曝露一銲墊之一鈍化層；在該半導體晶圓上形成一第一有機絕緣層；圖案化該第一有機絕緣層，以覆蓋該銲墊與該鈍化層之一介面處之一第一區域，以覆蓋將形成之一凸塊墊之一第二區域，且以沿著從該銲墊至該凸塊墊之將形成之一重佈層之一路徑形成該第一有機絕緣層之島狀物，該第一有機絕緣層係從該銲墊且係從該第一區域、該第二區域及第一有機絕緣層之該等島狀物外部該半導體晶圓之剩餘區域移除；在該第一有機絕緣層及該半導體晶圓上形成一第一晶種金屬層；在該半導體晶圓上該銲墊及該第一有機絕緣層上方形成該重佈層，該重佈層經形成以包含與該銲墊間隔開之該凸塊墊及將該銲墊連接至該凸塊墊之一導電跡線，該凸塊墊係形成於該第一有機絕緣層之該第二區域上方，且該導電跡線係形成於該第一有機絕緣層之該等島狀物上方；移除不是形成於該重佈層下方之該第一晶種金屬層；在該重佈層及該半導體晶圓上形成一第二晶種金屬層；在該第二晶種金屬層上及該凸塊墊上方形成一銅柱凸塊；移除不是形成於該銅柱凸塊下方之該第二晶種金屬層；及回銲該銅柱凸塊。
如請求項1之方法，其中在該半導體晶圓上形成該第一有機絕緣層包括：在該半導體晶圓上形成該第一有機絕緣層，該第一有機絕緣層包括一薄膜聚合物材料。
如請求項2之方法，其中該第一有機絕緣層包括聚醯亞胺(PI)或聚苯并唑(PBO)。
如請求項1之方法，其中圖案化該第一有機絕緣層以覆蓋在該銲墊與該鈍化層之該介面處之該第一區域包括：圖案化該第一有機絕緣層，以覆蓋該銲墊與該鈍化層之該介面處之該第一區域，該第一有機絕緣層憑藉一重疊寬度與該介面重疊，該第一有機絕緣層係從該銲墊且係從該第一區域、該第二區域及第一有機絕緣層之該等島狀物外部該半導體晶圓之該剩餘區域移除。
如請求項4之方法，其中圖案化該第一有機絕緣層以覆蓋在該銲墊與該鈍化層之該介面處之該第一區域包括：將該第一有機絕緣層圖案化為一圓形，以覆蓋該銲墊與該鈍化層之該介面處之該第一區域，該第一有機絕緣層憑藉一重疊寬度與該介面重疊，該第一有機絕緣層係從該銲墊且係從該第一區域、該第二區域及第一有機絕緣層之該等島狀物外部該半導體晶圓之該剩餘區域移除。
如請求項4之方法，其中圖案化該第一有機絕緣層以覆蓋在該銲墊與該鈍化層之該介面處之該區域包括：將該第一有機絕緣層圖案化為一矩形，以覆蓋該銲墊與該鈍化層之該介面處之該第一區域，該第一有機絕緣層憑藉一重疊寬度與該介面重疊，該第一有機絕緣層係從該銲墊且係從該第一區域、該第二區域及第一有機絕緣層之該等島狀物外部該半導體晶圓之該剩餘區域移除。
如請求項1之方法，其中在該半導體晶圓上形成該第一有機絕緣層且圖案化該第一有機絕緣層包括：形成該第一有機絕緣層以覆蓋該半導體晶圓之整個表面；及圖案化該第一有機絕緣層，以從除在該銲墊與該鈍化層之該介面處之該第一區域、將形成之該凸塊墊之該第二區域，及該第一有機絕緣層之該等島狀物外之該半導體晶圓之該表面移除該有機絕緣層。
如請求項1之方法，其中在該半導體晶圓上形成該重佈層包括：圖案化該半導體晶圓以曝露將形成該重佈層之區域；及藉由電鍍，在該等曝露區域中形成一銅層作為該半導體晶圓上之該重佈層。
如請求項1之方法，進一步包括：在移除該第一晶種金屬層之後，且在形成該第二晶種金屬層之前，在該半導體晶圓上該重佈層上方形成一第二有機絕緣層；及圖案化該第二有機絕緣層，以覆蓋該銲墊上方及周圍之一第三區域，以覆蓋該凸塊墊周圍之一第四區域，且以沿著從該銲墊至該凸塊墊之該重佈層之該路徑形成該第二有機絕緣層之島狀物，該第二有機絕緣層係從該凸塊墊且係從該第三區域及該第四區域外部該半導體晶圓之剩餘區域移除，其中在該半導體晶圓上，於藉由該重佈層及該第二有機絕緣層形成之該凸塊墊上方，形成該第二晶種金屬層。
如請求項9之方法，其中該第二有機絕緣層之該等島狀物經形成從該第一有機絕緣層之該等島狀物偏移。
如請求項9之方法，其中在該半導體晶圓上該重佈層上方形成該第二有機絕緣層包括：在該半導體晶圓上該重佈層上方形成該第二有機絕緣層，該第二有機絕緣層包括一薄膜聚合物材料。
如請求項11之方法，其中該第二有機絕緣層包括聚醯亞胺(PI)或聚苯并唑(PBO)。
如請求項9之方法，其中在該半導體晶圓上形成該第二有機絕緣層且圖案化該第二有機絕緣層包括：在該重佈層上方形成該第二有機絕緣層以覆蓋該半導體晶圓之整個表面；及圖案化該第二有機絕緣層，以從除該銲墊上方及周圍之該第三區域、該凸塊墊周圍之該第四區域，及該第二有機絕緣層之該等島狀物外之該半導體晶圓之該表面移除該第二有機絕緣層。